KR100403625B1 - 다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법 - Google Patents

다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법 Download PDF

Info

Publication number
KR100403625B1
KR100403625B1 KR10-2001-0020497A KR20010020497A KR100403625B1 KR 100403625 B1 KR100403625 B1 KR 100403625B1 KR 20010020497 A KR20010020497 A KR 20010020497A KR 100403625 B1 KR100403625 B1 KR 100403625B1
Authority
KR
South Korea
Prior art keywords
data
signal
counting
zero crossing
input
Prior art date
Application number
KR10-2001-0020497A
Other languages
English (en)
Other versions
KR20020080744A (ko
Inventor
양정길
김일중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0020497A priority Critical patent/KR100403625B1/ko
Priority to TW091103739A priority patent/TWI230000B/zh
Priority to US10/086,787 priority patent/US6617917B2/en
Publication of KR20020080744A publication Critical patent/KR20020080744A/ko
Application granted granted Critical
Publication of KR100403625B1 publication Critical patent/KR100403625B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/069—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/57—Arrangements for indicating or recording the number of the calling subscriber at the called subscriber's set
    • H04M1/573—Line monitoring circuits for detecting caller identification
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13091—CLI, identification of calling line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13199—Modem, modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13214—Clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13216—Code signals, frame structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332—Logic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법이 개시된다. 외부의 교환국으로부터 전화선을 통하여 소정의 전송속도로 전송되며, 연속 위상 주파수 천이 키잉(Continuos Phase Frequency Shift Keying, 이하, CPFSK라 약함) 형태로 변조된 발신자 정보를 복조하는 본 발명에 따른 발신자 정보 복조 장치는 변조된 발신자 정보를 수신하고, 변조된 발신자 정보가 영점을 교차하는 지점에서 펄스를 발생하고, 펄스 신호를 영점 교차 신호로서 발생하는 영점 교차 검출기, 영점 교차 신호를 입력하여 펄스들간의 간격을 영점 교차 간격으로서 구하고, 영점 교차 간격을 둘 이상의 임계값들과 비교하고, 비교 결과에 따라 로직 "하이"의 제1데이터 또는 로직 "로우"의 제2데이터를 추출하는 데이터 추출기, 및 데이터 추출부에서 발생되는 추출 데이터를 입력하여, 매 추출 데이터의 중앙 지점에서 인에이블되는 신호를 추출 데이터를 복원하기 위한 데이터 복원 클럭신호로서 생성하는 클럭 추출부를 포함하는 것을 특징으로 하고, CPFSK 형태로 변조된 발신자 정보를 복조시, 두 개 또는 세 개의 임계값들을 이용하여 데이터를 추출함으로써, 데이터 "1" 및 데이터 "0"가 혼재되는 구간에서 보다 정확한 데이터를 추출할 수 있다. 또한, 추출된 데이터의 중간 지점에서 추출된 데이터의 복조를 위한 클럭신호를 발생함으로써 정확한 데이터 복조가 가능하다.

Description

다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법{Caller-ID demodulation apparatus using multi-threshold and method thereof}
본 발명은 발신자 정보를 수신하여 복조하는 발신자 정보 복조 장치에 관한 것으로, 특히, 다중 임계값을 이용하여 발신자 정보를 복조하는 발신자 정보 복조 장치 및 그 방법에 관한 것이다.
근래에는, 유무선 전화기에 마이크로컨트롤러, 액정 표시 장치 등이 탑재 가능하게 됨으로 인해, 음성 신호만 송수신하는 단계에서 여러 가지 부가 서비스를이용하는 것이 가능하게 되었다. 예를 들어, 교환국에서 발신자 정보를 수신자측의 단말기로 전송해주는 서비스로 알려져 있는 발신자 정보(Caller IDentification:Caller ID) 서비스가 이러한 부가 서비스 중 하나이다.
교환국에서는 발신자 정보를 가입자 단말기로 전송시, 발신자 정보를 주파수 천이 키잉(FSK:Frequency shift keying)의 한 형태인 CPFSK(continuous phase FSK) 형태로 변조하여 전송한다. CPFSK는 데이터가 전송될 때 시간축 상에서 이전 데이터의 끝점과 다음 데이터의 시작점에서 FSK로 변조된 아날로그 신호의 위상이 연속적이라는 것을 뜻한다.
FSK로 변조된 신호를 복조하는 데 주로 쓰이는 방법 중의 하나가 영점 교차 검출 방식이다. 이는 FSK 변조 신호의 영점 교차 간격을 추출하고, 추출된 간격에 따라 0 또는 1의 데이터로 복조한다.
한편, 이진 FSK 변조신호는 전송되는 과정에서 애디티브 가우시안 백색 잡음(additive gaussian white noise)이 섞이게 되며, 이러한 잡음의 영향으로 인해 영점교차의 간격은 0과 1에 해당하는 지점에 가우시안 형태로 분포한다. 도 1은 이진 FSK 변조신호의 영점교차 간격의 분포를 나타내는 도면이다.
도 1을 참조하면, 이진 FSK 변조신호의 영점 교차 간격이 0과 1에 각각 해당되는 a 및 b를 중심으로 가우시안 형태로 분포함을 보인다. 따라서, FSK 변조신호를 복조시 적절한 임계값(Threshold)을 정하고, 영점 교차 간격이 정해진 임계값보다 큰가 작은가를 판단하여 수신된 데이터를 0 또는 1로 판단하여 복조한다.
전술된 바와 같이, 교환국은 발신자 정보를 FSK의 한 형태인 CPFSK 형태로변조하여 수신측 단말기로 전송한다. 이처럼, CPFSK 형태로 변조된 신호는 위상이 임의로 변하기 때문에 영점 교차 간격이 도 1에서와는 달리, a와 b를 중심으로 넓게 분포하게 된다. 따라서, 도 1에서처럼 0과 1을 판별하기 위한 임계값을 하나만 설정할 경우 데이터 복조에 오류가 발생할 수 있게된다.
본 발명이 이루고자 하는 제1의 기술적 과제는 CPFSK 복조에 적합한 다중 임계값을 이용한 발신자 정보 복조 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 제2의 기술적 과제는 상기 발신자 정보 복조 장치에서 수행되는 발신자 정보 복조 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 제3의 기술적 과제는 데이터 복조 장치에 이용되는 클럭신호 발생 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 제4의 기술적 과제는 상기 클럭신호 발생 장치에서 수행되는 클럭신호 발생 방법을 제공하는 데 있다.
도 1은 이진 FSK 변조신호의 영점교차 간격의 분포를 나타내는 도면이다.
도 2는 교환국으로부터 전송되는 CPFSK 변조 신호의 영점교차 간격의 분포를 나타내는 도면이다.
도 3은 본 발명에 따른 다중 임계값을 이용한 발신자 정보 복조 장치의 일실시예를 개략적으로 나타내는 블록도이다.
도 4는 도 3에 도시된 데이터 추출부(14)에서 변조신호(FSK_MD)의 영점 교차 간격에 따른 데이터 추출 상태도를 나타내는 도면이다.
도 5(a)~(f)는 도 3에 도시된 장치를 이루는 각 구성요소의 주요 동작 파형을 나타내는 도면이다.
도 6은 도 3에 도시된 장치에서 수행되는 발신자 정보 복조 방법의 일실시예의 흐름도를 나타낸다.
도 7은 도 3에 도시된 데이터 추출부(14)의 본 발명에 따른 일실시예를 개략적으로 나타내는 블록도이다.
도 8은 도 7에 도시된 데이터 추출부의 각 부를 상세히 나타내는 회로도이다.
도 9(a)~(k)는 도 8에 도시된 회로에서 데이터 "1"을 추출시 주요 동작을 나타내는 파형도들이다.
도 10(a)~(j)는 도 8에 도시된 회로에서 데이터 "0"을 추출시 주요 동작을 나타내는 파형도들이다.
도 11은 도 3에 도시된 클럭 추출부(16)의 본 발명에 따른 일실시예를 나타내는 회로도이다.
도 12는 도 11에 도시된 클럭 추출부(16)에서 수행되는 클럭 추출 방법의 일실시예를 나타내는 흐름도이다.
도 13은 도 11에 도시된 클럭 추출부에서 클럭 카운팅부(610), 클럭 출력부(630) 및 제3리셋신호 발생부(620)의 본 발명에 따른 일실시예의 회로도이다.
도 14(a)~(d)는 도 13에 도시된 회로의 주요 동작을 나타내는 파형도들이다.
상기 제1과제를 이루기 위해, 외부의 교환국으로부터 전화선을 통하여 소정의 전송속도로 전송되며, 연속 위상 주파수 천이 키잉(Continuos Phase Frequency Shift Keying, 이하, CPFSK라 약함) 형태로 변조된 발신자 정보를 복조하는 본 발명에 따른 발신자 정보 복조 장치는 변조된 발신자 정보를 수신하고, 변조된 발신자 정보가 영점을 교차하는 지점에서 펄스를 발생하고, 펄스 신호를 영점 교차 신호로서 발생하는 영점 교차 검출기, 영점 교차 신호를 입력하여 펄스들간의 간격을영점 교차 간격으로서 구하고, 영점 교차 간격을 둘 이상의 임계값들과 비교하고, 비교 결과에 따라 로직 "하이"의 제1데이터 또는 로직 "로우"의 제2데이터를 추출하는 데이터 추출기, 및 데이터 추출부에서 발생되는 추출 데이터를 입력하여, 매 추출 데이터의 중앙 지점에서 인에이블되는 신호를 추출 데이터를 복원하기 위한 데이터 복원 클럭신호로서 생성하는 클럭 추출부를 포함한다.
상기 제2과제를 이루기 위해, 외부의 교환국으로부터 전화선을 통하여 소정의 전송속도로 전송되며, 연속 위상 주파수 천이 키잉(Continuos Phase Frequency Shift Keying, 이하, CPFSK라 약함) 형태로 변조된 발신자 정보를 복조하는 발신자 정보 복조 방법은 변조된 발신자 정보를 수신하고, 변조된 발신자 정보가 영점을 교차하는 지점에서 펄스가 발생되는 영점 교차 신호를 발생하는 (a)단계, 영점 교차 신호의 펄스간 간격을 영점 교차 간격으로서 구하는 (b)단계, 영점 교차 간격을 둘 이상의 임계값과 비교하고, 비교 결과에 따라 제1논리 레벨의 제1데이터 또는 제1논리 레벨과는 상보적인 제2논리레벨의 제2데이터를 추출하는 (c)단계 및 (c)단계에서 추출된 데이터의 중앙 지점에서 인에이블되는 신호를 추출 데이터를 복원하기 위한 데이터 복원 클럭신호로서 발생하는 (d)단계로 이루어진다.
상기 제3과제를 이루기 위해, 데이터 복원에 이용되는 클럭신호를 발생하는 본 발명에 따른 클럭신호 발생 장치는 데이터의 상승 또는 하강 에지를 검출하여 에지 검출신호로서 출력하는 에지 검출기, 시스템 클럭신호를 카운팅하고, 에지 검출신호에 응답하여 또는 시스템 클럭신호를 카운팅 값이 n(>1)+1이 되면 리셋되는 클럭 카운팅부, 클럭 카운팅부가 n/2을 카운팅하면 인에이블되고 제1리셋신호에 응답하여 디세이블되는 데이터 복원 클럭신호를 발생하는 클럭 생성부 및 에지 검출신호가 발생되거나 또는 카운팅부가 n을 출력하는 동안 클럭 생성부를 리셋시키는 제1리셋신호를 발생하는 리셋신호 발생부를 포함한다.
상기 제4과제를 이루기 위해, 데이터 복원에 이용되는 클럭신호를 발생하는 본 발명에 따른 클럭신호 발생 방법은 시스템 클럭신호를 카운트한 카운팅 값을 초기화하는 (a)단계, 카운팅 값이 n(>1)/2이 될 때까지 시스템 클럭신호를 카운팅하고, 카운팅 값이 n/2이 되면 데이터 복원 클럭신호를 인에이블시키는 (b)단계, 추출 데이터의 상승 또는 하강 에지가 검출되었는가를 판단하는 (c)단계, (c)단계에서 추출 데이터의 에지가 검출되면 데이터 복원 클럭신호를 디세이블시키는 (d)단계, (c)단계에서 추출 데이터의 에지가 검출되지 않으면 카운팅 값이 n인가를 판단하여, 카운팅 값이 n이 되면 데이터 복원 클럭신호를 디세이블시키고, 카운팅 값이 아직 n이 되지않았다면 (c)단계로 진행하는 (e)단계로 이루어진다.
이하, 본 발명에 따른 다중 임계값을 이용한 발신자 정보 복조 장치 및 그 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
일반적으로, 발신자 정보 서비스를 위해, 교환국이 수신측 단말기로 발신자 정보를 전송할 때, 위상이 연속인 CPFSK 형태로 변조하여 전송한다. CPFSK 변조 신호는 전술된 바와 같이, 데이터가 전송될 때 이전 데이터의 끝점과 다음 데이터의 시작점에서 FSK로 변조된 아날로그 신호의 위상이 연속적이다. 이러한 CPFSK 변조신호는 영점 교차점을 검출할 경우, 데이터가 바뀌는 부분(예컨대, 0->1 또는 1->0)에서 위상이 임의로 변한다. 따라서, 영점 교차 간격의 분포가 데이터 "0"을 나타내는 영점 교차 간격 a와 데이터 "1"을 나타내는 영점 교차 간격 a 사이에 넓게 나타난다.
도 2는 교환국으로부터 전송되는 CPFSK 변조 신호의 영점교차 간격의 분포를 나타내는 도면이다.
도 2를 참조하면, 이러한 CPFSK 변조신호는 데이터 "0"을 나타내는 영점 교차 간격 a와 데이터 "1"을 나타내는 영점 교차 간격 b 사이에 넓게 분포함을 보인다. 이처럼, 영점 교차 간격이 넓게 분포하는 경우, 종래와 같이 하나의 임계값을 이용하여 데이터"1" 및 데이터"0"를 복원할 경우 데이터가 "0"->"1"로 또는 "1"->"0"로 바뀌는 부분에서 잘못된 데이터를 복원할 수 있다. 따라서, 도 2에 도시된 바와 같이 다중의 임계값 즉, 제1임계값(THR1) 및 제2임계값(THR2)을 이용하여 영점 교차 간격을 세 개의 영역으로 분할하여 데이터를 복원한다. 제1영역(RGN1)은 영점 교차 간격이 제1임계값(THR1)보다 작은 구간이며, 제2영역(RGN2)은 영점 교차 간격이 제1임계값(THR1)과 제2임계값(THR2) 사이인 구간이며, 제3영역(RGN3)은 영점 교차 간격이 제2임계값(THR2)보다 큰 구간이다. 여기서, 제1영역(RGN1)은 데이터 "0"이 존재하는 구간이고, 제2영역(RGN2)은 데이터 "0"과 데이터 "1"이 혼재하는 구간이며, 제3영역(RGN3)은 데이터 "1"이 존재하는 구간이다.
즉, 교환국으로부터 전송되는 CPFSK 변조 신호의 영점 교차 간격이 제1영역(RGN1)에 속하면 데이터 "0"으로 복원하고, 제3영역(RGN3)에 속하면 데이터 "1"로 복원한다. 그리고, CPFSK 변조 신호의 영점 교차 간격이 제2영역(RGN2)에 속하면, 이전에 복원된 데이터에 따라 데이터 "1" 또는 "0"으로 복원한다.
도 3은 본 발명에 따른 다중 임계값을 이용한 발신자 정보 복조 장치의 일실시예를 개략적으로 나타내는 블록도이다. 본 발명에 따른 발신자 정보 복조 장치는 영점 교차 검출기(10), 잡음 제거기(12), 데이터 복조부(14), 클럭 생성부(16) 및 데이터 및 클럭 재생부(18)를 포함하여 구성된다.
도 3을 참조하여, 영점 교차 검출기(10)는 외부의 교환기로부터 제1주파수 성분과 제2주파수 성분을 포함하는 CPFSK 형태로 발신자 정보를 변조한 변조신호(FSK_MD)를 수신하여, 변조신호(FSK_MD)가 영점(zero)을 교차하는 지점에서 펄스를 발생하고, 이를 영점 교차 신호(Z_CRS)로서 출력한다. 여기서, 외부의 교환기는 벨코어(BELLCORE)의 규격에 의거하여 1.2kbps의 전송율로 변조신호(FSK_MD)를 전송한다. 이 때, 교환기로부터 전송되는 데이터 "0"는 스페이스(SPACE)라 칭하고, 제1주파수 성분인 2.2kHz의 주파수가 할당된다. 그리고, 데이터 "1"은 마크"MARK"로 칭하고, 제2주파수 성분인 1.2kHz의 주파수가 할당된다.
잡음 제거기(12)는 영점 교차점 검출기(10)로부터 추출된 영점 교차 신호(Z_CRS)에서 연속되는 두 펄스 간의 간격인 영점 교차 간격이 소정값 이하가 되면, 연속되는 두 펄스중 나중에 발생된 펄스는 잡음에 의한 펄스인 것으로 판단하여 제거함으로써, 변조신호(FSK_MD)에 포함된 잡음을 제거한다. 외부의 교환국으로부 전송선로를 통해 전송되는 변조신호(FSK_MD)는 백색 잡음 등의 잡음이 포함되기 쉽다. 본 발명의 일실시예에서, 잡음 제거기(12)는 영점 교차 신호(Z_CRS)에서 영점 교차 간격이 165us 이하이면, 나중에 발생된 펄스는 잡음에 의한 영점 교차 펄스인 것으로 하여 제거한다. 이를 통해, 고주파 성분의 잡음을 효과적으로 제거할 수 있다. 한편, 데이터 "1"에 해당되는 변조신호(FSK_MD)의 영점 교차 간격은 약 416us이고, 데이터 "0"에 해당되는 변조신호(FSK_MD)의 영점 교차 간격은 약 224us이다.
데이터 추출기(14)는 잡음 제거부(12)에서 잡음이 제거된 영점 교차 신호(Z_CRS)를 입력하여 영점 교차 펄스들간의 간격인 영점 교차 간격을 구한다. 그리고, 데이터 추출기(14)는 영점 교차 간격을 제1임계값(THR1) 및 제2임계값(THR2)과 비교하고, 비교 결과에 따라 데이터 "0" 또는 데이터 "1"을 추출한다. 본 발명의 일실시예에서, 제1임계값(THR1)은 약 300us이고, 제2임계값(THR2)은 약 350us로 설정한다. 데이터 추출기(14)는 영점 교차 간격이 300us보다 작으면, 데이터 "0"을 추출하고 영점 교차 간격이 350us 이상이면 데이터 "1"을 추출한다. 그리고, 영점 교차 간격이 300us와 350us 사이에 존재하면, 이전에 추출된 데이터에 따라 데이터 "0" 또는 "1"을 추출한다. 이에 대해서는 도 4 및 도 6을 참조하여 보다 상세히 설명된다.
한편, 교환기로부터의 전송속도가 1.2kbps인 경우 하나의 데이터를 나타내는 시간 간격(이하, 단위 데이터 길이)은 833us이다. 따라서, 2.2kHz의 주파수 성분을 갖는 데이터 "0"의 경우, 단위 데이터 길이 내에 영점 교차점이 3회이상 존재하고, 1.2kHz 성분을 갖는 데이터 "1"의 경우 적어도 1회 이상 존재한다. 본 발명의 일실시예에서, 데이터 추출부(14)는 영점 교차 간격이 제1임계값(THR1) 이하인 영점 교차 신호가 2회이상 존재하면 데이터 "0"으로 추출하고, 영점 교차 간격이 제2임계값(TH2) 이상이 영점 교차 신호가 1회 이상 존재할 경우 데이터 "1"로 추출한다.
한편, 대체적으로 데이터 "1"에 해당되는 영점 교차 간격은 350us~625.7us 사이에 존재하며, 영점 교차 간격이 625.7us이상이 되면 원치 않는 데이터가 입력되는 것으로 판단할 수 있다. 이처럼, 원치않는 데이터가 입력된 경우 데이터 "0"이 존재하는 구간으로 할 수 있다. 따라서, 데이터 추출부(14)는 제1임계값(THR1)은 약 300us로, 제2임계값(THR2)은 약 350us로, 제3임계값(THR3)은 약 627.5us로 설정한다. 그리고, 영점 교차 간격이 627.7us이상인 영점 교차 신호(Z_CRS)가 입력되면 데이터 "0"추출하여 출력한다.
클럭 생성기(16)는 데이터 추출기(14)에서 추출된 데이터를 입력하여, 상기 추출된 데이터의 복원에 이용되는 데이터 복원 클럭신호(R_CK)를 발생한다. 전술된 바와 같이, 전송속도가 1.2kbps인 경우 단위 데이터의 길이는 1/1.2kbps 즉, 약 833us이다. 클럭 생성기(16)는 단위 데이터의 중앙지점 즉, 약 416us 지점에서 인에이블되는 클럭신호를 발생한다. 이처럼, 단위 데이터의 중앙지점에서 인에이블되는 클럭신호를 발생함으로써, 보다 정확한 데이터 복원이 가능하도록 한다.
데이터 및 클럭 재생성부(18)는 데이터 추출기(14)에서 추출된 데이터(DATA)와 클럭 생성기(16)에서 생성된 데이터 복원 클럭신호(R_CK)를 입력하고, 소정의 발신자 정보 서비스 프로토콜에 적합한 형태로 변환하고, 변환된 데이터를 재생 데이터(DDATA) 및 재생 클럭신호(DCLK)로서 출력한다. 예컨대, 데이터 및 클럭 재생성부(18)는 추출 데이터(DATA)에서 발신자 데이터(20)에 해당되는 데이터만 추출하여 재생 데이터(DDATA)로서 출력한다. 그리고, 데이터 및 클럭 재생성부(18)는 8비트의 재생 데이터(DDATA)를 복원하는데 필요한 클럭신호를 재생 클럭신호(DCLK)로서 출력한다.
도 4는 도 3에 도시된 데이터 추출부(14)에서 변조신호(FSK_MD)의 영점 교차 간격에 따른 데이터 추출 상태도를 나타내는 도면이다.
도 2 내지 도 4를 참조하여, 제1상태(q00)는 잡음 제거기(12)로부터 입력되는 영점 교차 신호(Z_CRS)의 영점 교차 간격이 제1임계값(THR1) 이하인 경우이다. 이 때, 데이터 추출부(14)는 영점 교차 간격이 제1임계값(THR1) 이하인 영점 교차신호가 2회 연속 입력되면 데이터 "0"을 추출하여 출력한다. 제2상태(q01)는 영점 교차 신호(Z_CRS)의 영점 교차 간격이 제1임계값(THR1)과 제2임계값(THR2) 사이에 존재하고, 제1상태(q00)에서 제3상태(q11)로 변환되는 경우이다. 이 때, 데이터 추출부(14)는 영점 교차 신호가 입력되고 소정시간 지난 후, 데이터 "1"을 추출하여 출력한다. 계속해서, 제3상태(q11)는 영점 교차 신호(Z_CRS)의 영점 교차 간격이 제2임계값(THR2) 이상인 경우이며, 데이터 추출부(14)는 데이터 "1"을 추출하여 출력한다. 또한, 제4상태(q10)는 영점 교차 신호(Z_CRS)의 영점 교차 간격이 제2임계값(THR2)과 제1임계값(THR1) 사이에 존재하고, 제3상태(q11)에서 제1상태(q00)로 변환되는 경우이다. 이 때, 데이터 추출부(14)는 다음 영점 교차 신호가 입력될 때 데이터 "0"을 추출하여 출력한다.
도 5(a)~(f)는 도 3에 도시된 장치를 이루는 각 구성요소의 주요 동작 파형을 나타내는 도면이다.
도 5(a)는 외부의 교환기가 전송하고자 하는 발신자 정보의 포맷을 나타낸다. 즉, 외부의 교환기는 도 5(a)에 도시된 바와 같이 채널 시저(CHANNEL SEIZURE)및 마크 데이터(MARK)를 전송한 후, 실질적인 발신자 데이터(20)를 전송한다. 도 5(a)에 도시된 바와 같이 발신자 데이터(20)는 8비트 데이터(8BIT DATA)로 표현되며, 발신자 데이터의 시작을 알리는 1비트의 시작 비트(START BIT)와 마지막임을 알리는 1비트의 종료 비트(STOP BIT)를 8비트 데이터(8BIT DATA)의 앞뒤에 각각 할당한다.
도 5(b)는 외부의 교환기로부터 전송선로를 통해 가입자 단말기로 전송되는 CPFSK 변조 신호(FSK_MD)를 나타낸다. 즉, 외부의 교환기는 도 5(a)에 도시된 발신자 정보를 CPFSK 형태로 변환하여, 데이터 "0"은 2.2kHz에 할당하고 데이터 "1"은 1.2kHz로 각각 변조하여 1.2kbps의 전송속도로 전송한다.
도 5(c)는 영점 교차점 검출기(10)로부터 발생되는 영점 교차 신호(Z_CRS)를 나타낸다. 즉, 영점 교차점 검출기(10)는 변조 신호(FSK_MD)가 영점을 교차하는 지점에서 펄스를 발생하고, 이를 영점 교차 신호(Z_CRS)로서 출력한다.
도 5(d)는 데이터 추출부(14)에서 추출된 데이터를 나타낸다. 즉, 데이터 추출기(14)는 도 5(c)에 도시된 영점 교차 펄스를 입력하여 펄스간 간격을 구하고, 펄스간 간격에 따라 "0" 또는 "1"의 데이터를 추출하여 출력한다.
도 5(e)는 클럭 생성기(16)에서 출력되는 데이터 복원 클럭신호(R_CK)를 나타낸다. 즉, 클럭 생성기(16)는 데이터 추출기(14)에서 추출된 데이터를 복원하기 위한 데이터 복원 클럭신호(R_CK)를 생성한다.
도 5(f)는 데이터 및 클럭 재생부(18)에서 발신자 데이터(20)에 해당되는 재생 데이터(DDATA)를 복원하는 데 필요한 재생 클럭신호(DCLK)를 나타낸다.
도 6은 도 3에 도시된 장치에서 수행되는 발신자 정보 복조 방법의 일실시예의 흐름도를 나타낸다.
이제, 도 3 및 도 6을 참조하여, 도 3에 도시된 장치에서 발신자 정보가 복조되는 과정을 설명한다.
도 3 및 도 6을 참조하여, 영점 교차점 검출기(10)는 외부로부터 입력되는 변조신호(FSK_MD)를 수신하여, 변조신호(FSK_MD)가 영점과 교차하는 지점에서 펄스를 발생하는 영점 교차 신호(Z_CRS) 발생한다(제200단계). 제200단계 이후에, 제200단계에서 발생된 영점 교차 신호(Z_CRS)는 잡음 제거기(12)를 통과하여, 잡음에 의한 영점 교차 신호를 제거하는 단계를 더 포함할 수 있다. 즉, 영점 교차 신호(Z_CRS)에서 연속되는 두 펄스 간의 간격인 영점 교차 간격이 소정값 이하가 되면, 연속되는 두 펄스중 나중에 발생된 펄스는 잡음에 의한 펄스인 것으로 판단하여 제거함으로써, 고주파 성분에 의한 잡음을 효과적으로 제거할 수 있다.
제200단계 후에, 데이터 추출부(14)는 영점 교차 간격을 구하고, 이를 제1임계값(THR1) 및 제2임계값(THR2)과 비교하여 데이터 "0" 및 데이터 "1"을 추출한다(제202단계). 여기서, 설명의 편의를 위해 제1임계값(THR1)은 약 300us이고, 제2임계값(THR2)은 약 350us로 설정한다. 구체적으로, 데이터 추출기(14)는 영점 교차 신호(Z_CRS)로부터 연속되는 두 개의 영점 교차 펄스간의 간격을 영점 교차 간격으로서 구하고, 영점 교차 간격을 제1임계값(THR1)과 비교한다(제204단계). 데이터 추출부(14)는 제204단계에서 영점 교차 간격이 제1임계값(THR1)보다 작으면 다음 영점 교차 간격을 구하고, 구한 영점 교차 간격이 제1임계값(THR1)보다 작으면 데이터 "0"이 입력된 것으로 판단하여 데이터 "0"을 추출하여 출력한다(제210단계).
반면, 제204단계에서, 영점 교차 간격이 제1임계값(THR1)보다 크다고 판단되면, 영점 교차 간격이 제2임계값(THR2)보다 큰가를 판단한다(제206단계). 데이터 추출부(14)는 제206단계에서, 영점 교차 간격이 제2임계값(THR2)보다 크다고 판단되면, 데이터 "1"이 입력된 것으로 판단하여 데이터 "1"을 추출하여 출력한다(제212단계).
한편, 제206단계에서, 영점 교차 간격이 제2임계값(THR2)보다 작다고 판단되면, 즉, 영점 교차 간격이 제1임계값(THR1)과 제2임계값(THR2) 사이의 값을 갖는다면, 이전에 추출된 데이터에 따라 입력된 데이터를 추출한다(제208단계). 즉, 영점 교차 간격이 제1임계값(THR1)과 제2임계값(THR2) 사이의 값을 갖는 경우, 이전에 추출된 데이터가 "1"이면, 다음 영점 교차 간격을 구하고, 구한 영점 교차 간격이 제1임계값(THR1)보다 작으면 데이터 "0"을 추출한다(제210단계). 반면, 이전에 추출된 데이터가 "0"이면 데이터 "1"이 입력된 것으로 판단하여 데이터 "1"을 추출한다(제212단계).
계속해서, 제220단계 후에, 클럭 생성기(16)는 데이터 추출기(14)에서 추출된 데이터를 입력하여, 단위 데이터 길이의 중앙지점에서 인에이블되는 데이터 복원 클럭신호(R_CK)를 발생한다(제214단계). 전술된 바와 같이, 전송속도가 1.2kbps인 경우 단위 데이터 길이는 1/1.2kbps 즉, 약 833us이다. 따라서, 클럭 생성기(16)는 데이터 입력 후, 약 416us 지점에서 인에이블되는 신호를 데이터 복원 클럭신호(R_CK)로서 발생한다.
제214단계 후에, 데이터 및 클럭 재생부(18)는 데이터 추출기(14)에서 추출 데이터(DATA)와 클럭 생성기(16)에서 생성된 데이터 복원 클럭신호(R_CK)를 소정의 프로토콜로 변환하여 출력한다(제216단계). 예컨대, 데이터 및 클럭 재생부(18)는 데이터 추출부(14)에서 출력되는 추출 데이터(DATA)중 도 5(a)에 표시된 바와 같이 실제 발신자 데이터(20)에 해당되는 데이터를 재생 데이터(DDATA)로서 출력한다. 또한, 클럭 생성부(16)에서 출력되는 데이터 복원 클럭신호(R_CK)에서 도 5(f)에 도시된 바와 같이, 재생 데이터(DDATA)를 복원하기 클럭신호를 재생 클럭신호(DCLK)로서 출력한다.
이상에서와 같이, 본 발명에 따른 발신자 정보 복조 장치 및 그 방법은 CPFSK 형태로 변조된 발신자 정보를 복조시, 두 개 또는 세 개의 임계값들을 이용하여 데이터를 추출함으로써, 데이터 "1" 및 데이터 "0"가 혼재되는 구간에서 보다 정확한 데이터를 추출할 수 있다. 또한, 추출된 데이터의 중간 지점에서 추출된 데이터의 복조를 위한 클럭신호를 발생함으로써 정확한 데이터 복조가 가능하다.
도 7은 도 3에 도시된 데이터 추출부(14)의 본 발명에 따른 일실시예를 개략적으로 나타내는 블록도이다. 데이터 추출부(14)는 카운팅부(200), 제1 및 제2데이터 검출부(300,400)와 데이터 출력부(500)를 포함하여 구성된다.
카운팅부(200)는 소정의 분주율로 분주된 시스템 클럭신호(CKB_8)를 카운팅하고, 영점 교차 신호(Z_CRS)에 응답하여 리셋된다. 이하, 설명의 편의를 위해, 분주된 시스템 클럭신호(CKB_8)는 3.58MHz의 시스템 클럭신호(CKB)를 8분주한 신호인 것으로 한다. 결국, 카운팅부(200)는 분주된 시스템 클럭신호(CKB_8)를 카운팅하여영점 교차 간격을 구하고, 영점 교차 간격에 따라 제1 내지 제3카운팅 신호(CNT1,CNT2,CNT3)를 발생한다.
여기서, 제1카운팅 신호(CNT1)는 제1구간(RGN1)동안 인에이블되는 신호이며, 제2카운팅 신호(CNT2)는 제2구간(RGN2)동안 인에이블되는 신호이며, 제3카운팅 신호(CNT3)는 제3구간(RGN3)동안 인에이블되는 신호이다. 여기서, 제1구간(RGN1)은 데이터 "0"이 존재하는 구간으로, 영점 교차 간격이 0~약 300us에 대응되는 구간이며, 이는 카운팅부(200)가 분주된 시스템 클럭신호(CKB_8)를 0~133회 카운팅하는 시간(=298.2us)에 해당된다. 제2구간(RGN2)은 데이터 "0"와 "1"이 함께 존재하는 영역으로, 영점 교차 간격이 약 300us~350us 사이인 구간이며, 이는 카운팅부(200)가 분주된 시스템 클럭신호(CKB_8)를 133~152회 카운팅하는 시간(=298.2us~349.3us)에 해당된다. 제3구간(RGN3)은 데이터 "1"이 존재하는 구간으로, 영점 교차 간격이 350us 이상에 대응되는 구간이며, 이는 카운팅부(200)가 분주된 시스템 클럭 신호(CKB_8)를 152회 이상을 카운팅하는 시간에 해당된다. 한편. 대체적으로 데이터 "1"에 해당되는 영점 교차 간격은 350us~625.7us 사이에 존재하며, 영점 교차 간격이 625.7us이상이 되면 원치 않는 데이터가 입력되는 것으로 하고, 데이터 "0"이 존재하는 구간으로 한다. 따라서, 카운팅부(200)는 영점 교차 간격이 627.7us에 대응되는 280을 카운팅하면 인에이블되는 제4카운팅 신호(CNT4)를 더 발생한다.
제1데이터 검출부(300)는 제1 내지 제3카운팅 신호(CNT1~CNT3) 및 영점 교차 신호(Z_CRS)를 입력하고, 영점 교차 신호(Z_CRS)에 응답하여 제3카운팅 신호(CNT3)가 입력되면 제1데이터의 검출을 나타내는 펄스신호를 제1데이터 검출신호(DATA1)로서 발생한다. 또한, 제1데이터 검출부(300)는 영점 교차 신호(Z_CRS)에 응답하여 제1카운팅 신호(CNT1)가 입력된 다음, 영점 교차 신호(Z_CRS)에 응답하여 제2카운팅 신호(CNT2)가 입력되면 소정시간 후(예컨대, 205us)에 제1데이터 검출신호(DATA1)를 발생한다. 제1데이터 검출부(300)는 도 8 및 도 9를 참조하여 상세히 설명된다.
제2데이터 검출부(400)는 제1 내지 제4카운팅 신호(CNT1~CNT4) 및 영점 교차 신호(Z_CRS)를 입력하고, 영점 교차 신호(Z_CRS)에 응답하여 제1카운팅 신호(CNT1) 또는 제2카운팅 신호(CNT2)가 입력된 다음, 영점 교차 신호(Z_CRS)에 응답하여 제1카운팅 신호(CNT1)가 입력되면 제2데이터의 검출을 나타내는 펄스신호를 제2데이터 검출신호(DATA2)로서 발생한다. 또한, 제2데이터 검출부(400)는 영점 교차 신호(Z_CRS)에 응답하여 제4카운팅 신호(CNT4)가 입력되면 제2데이터 검출신호(DATA2)를 발생한다. 제2데이터 검출부(400)는 도 8 및 도 10을 참조하여 상세히 설명된다.
데이터 출력부(500)는 시스템 클럭신호(CKB)에 응답하여 제1데이터 검출신호(DATA1) 및 제2데이터 검출신호(DATA2)를 입력하여, 제1데이터 검출신호(DATA1)가 인에이블되면 로직 "하이"를, 제2데이터 검출신호(DATA2)가 인에이블되면 로직 "로우"를 추출 데이터(DATA)로서 출력한다.
도 8은 도 7에 도시된 데이터 추출부의 각 부를 상세히 나타내는 회로도이다. 도 8을 참조하여, 카운팅부(200)는 시스템 클럭 카운팅부(250), 제1 내지 제3카운팅 신호 발생부(210,220,230) 및 플립플롭(240)을 포함하고, 제1데이터 검출부(300)는 플립플롭(312), 제1 내지 제3검출부(310,350,360), 제1리셋신호 발생부(340) 및 오아 게이트(370)를 포함하여 각각 구성된다. 또한, 제2데이터 검출부(400)는 플립플롭(414), 제4검출부(410) 및 제2리셋신호 발생부(450)를 포함하여 구성된다.
도 9(a)~(k)는 도 8에 도시된 회로에서 데이터 "1"을 추출시 주요 동작을 나타내는 파형도들이다. 도 9(a)는 영점 교차 신호(Z_CRS)를 나타내고, 도 9(b)~(d)는 제1 내지 제3카운팅 신호(CNT1~CNT3)를 나타낸다. 도 9(e)는 플립플롭(312)의 출력을 나타내고, 도 9(f)는 제1리셋신호 발생부(340)에서 출력되는 제1리셋신호(RS1)를 나타내고, 도 9(g)는 제1검출부(310)의 낸드 게이트(320)의 출력을 나타낸다. 그리고, 도 9(h)~(j)는 제1 내지 제3검출부(310,350,360)의 출력신호를 나타내고, 도 9(k)는 오아 게이트(370)의 출력신호를 나타낸다.
도 10(a)~(j)는 도 8에 도시된 회로에서 데이터 "0"을 추출시 주요 동작을 나타내는 파형도들이다. 도 10(a)는 영점 교차 신호(Z_CRS)를 나타내고, 도 10(b)~(d)는 제1 내지 제3카운팅 신호(CNT1~CNT3)를 나타낸다. 도 10(e)는 제4검출부(410)의 플립플롭(414)의 출력을 나타내고, 도 10(f)는 제2리셋신호 발생부(450)에서 발생되는 제2리셋신호(RS2)를 나타낸다. 도 10(g)는 제4검출부(410)의 오아 게이트(412)의 출력을 나타내고, 도 10(h)는 플립플롭(416)의 출력을 나타내고, 도 10(i)는 플립플롭(420)의 출력을 나타내고, 도 10(j)는 앤드 게이트(422)의 출력을 각각 나타낸다.
이제, 도 8 내지 도 10을 참조하여, 도 8에 도시된 장치에서 수행되는 데이터 추출 동작을 설명한다.
카운팅부(200)의 시스템 클럭 카운팅부(250)는 분주된 시스템 클럭신호(CKB_8)를 카운팅하고, 영점 교차 신호(Z_CRS)와 시스템 리셋 신호(RSTN)에 응답하여 리셋되며, 분주된 시스템 클럭신호(CKB_8)를 카운팅한 값이 625.7us에 해당되는 280을 카운팅하면 셋된다. 바람직하게는, 시스템 클럭 카운팅부(250)는 인버터들(252,256), 오아 게이트(254) 및 카운터(258)를 포함하여 구성된다.
인버터(252)는 시스템 리셋신호(RSTN)를 반전하고, 오아 게이트(254)는 영점 교차 신호(Z_CRS)와 반전된 시스템 리셋신호(RSTN)를 논리합하여 카운터(258)의 리셋을 제어하는 신호를 발생한다. 그리고, 인버터(256)는 카운터(258)가 280을 카운팅하면 인에이블되는 제4카운팅 신호(CNT4)를 반전한다.
카운터(258)는 9비트 카운터로서, 분주된 시스템 클럭신호(CKB_8)를 카운팅하여 카운팅된 결과를 출력한다. 그리고, 오아 게이트(254)에서 출력되는 신호에 응답하여 리셋되고, 인버터(256)에 의해 반전된 제4카운팅 신호에 응답하여 셋된다.
계속해서, 플립플롭(240)은 시스템 클럭신호(CKB)에 응답하여 영점 교차 신호(Z_CRS)를 지연하여 지연된 영점 교차 신호(DZ_CRS)를 발생한다.
제1카운팅 신호 발생부(210)는 시스템 클럭 카운팅부(250)가 제1구간(RG1)에 해당되는 0~133을 카운팅하면 인에이블되는 제1카운팅 신호(CNT1)를 발생한다. 바람직하게는, 제1카운팅 신호 발생부(210)는 앤드 게이트(212) 및 플립플롭(214)을포함하여 구성된다.
앤드 게이트(212)는 카운터(258)의 출력을 논리곱하여, 카운터(258)가 298.2us에 해당되는 133을 카운팅하는 동안 인에이블되는 신호를 출력한다.
플립플롭(214)은 시스템 클럭신호(CKB)에 응답하여 칩인에이블 단자(CE)로 앤드 게이트(212)의 출력신호를 받아들이고, 리셋단자(R)로 플립플롭(240)에서 발생되는 지연된 영점 교차 신호(DZ_CRS)를 받아들인다. 플립플롭(214)은 시스템 클럭신호(CKB)에 응답하여, 칩인에이블 단자(CE)로 입력되는 신호가 인에이블되면 셋되고, 리셋단자(R)로 입력되는 신호가 인에이블되면 리셋되는 신호를 정출력단자(Q)로 출력한다. 결국, 플립플롭(212)은 카운터(258)가 제1구간(RGN1)에 해당되는 0~133 사이를 카운팅하는 동안 리셋상태를 유지하다가, 카운터(258)가 133을 카운팅하면 앤드 게이트(212)의 출력에 의해 셋되는 신호를 정출력단자(Q)로 출력한다. 플립플롭(212)의 부출력단자(QN)로는 정출력단자(Q)에서 출력되는 신호가 반전된 즉, 카운터(258)가 0~133 사이를 카운트하는 동안 셋되고, 카운터(258)가 133을 카운팅하면 리셋되는 제1카운팅 신호(CNT1)를 출력하며, 이는 도 9(b) 및 도 10(b)에 도시된 바와 같다.
제2카운팅 신호 발생부(220)는 시스템 클럭 카운팅부(250)가 제2구간(RGN2)에 해당되는 133~152를 카운팅하면 인에이블되는 제2카운팅 신호(CNT2)를 발생한다. 바람직하게는, 제2카운팅 신호 발생부(220)는 앤드 게이트(222), 오아 게이트(224) 및 플립플롭(226)을 포함하여 구성된다.
앤드 게이트(222)는 카운터(258)의 출력을 논리곱하여, 카운터(258)가349.3us에 해당되는 152를 카운팅하는 동안 인에이블되는 신호를 출력한다.
오아 게이트(224)는 플립플롭(240)에서 발생되는 지연된 영점 교차 신호(DZ_CRS)와 앤드 게이트(222)의 출력을 논리합한다.
플립플롭(226)은 시스템 클럭신호(CKB)에 응답하여 칩인에이블 단자(CE)로 입력되는 앤드 게이트(212)의 출력신호에 의해 셋되고, 리셋단자(R)로 입력되는 오아 게이트(224)에 의해 리셋된다. 결국, 플립플롭(226)은 카운터(258)가 133~152 사이를 카운트하는 동안 즉, 제2구간(RGN2)에서 셋되는 제2카운팅 신호(CNT2)를 정출력단자(Q)로 출력한다.
제3카운팅 신호 발생부(230)는 시스템 클럭 카운팅부(250)가 제3구간(RGN3)에 해당되는 152~280 사이를 카운팅하면 인에이블되는 제3카운팅 신호(CNT3)와 280 이상을 카운팅하면 인에입르되는 제4카운팅 신호(CNT4)를 발생한다. 바람직하게는, 제3카운팅 신호 발생부(220)는 앤드 게이트(232), 오아 게이트(234) 및 플립플롭(236)을 포함하여 구성된다.
앤드 게이트(232)는 카운터(258)의 출력을 논리곱하여, 카운터(258)가 625.7us에 해당되는 280를 카운팅하는 동안 인에이블되는 신호인 제4카운팅 신호(CNT4)를 출력한다. 이 때, 앤드 게이트(232)의 출력은 인버터(256)를 통해 카운터(258)의 인에이블 단자(EN)로 입력된다. 따라서, 앤드 게이트(232)의 출력이 인에이블되면, 카운터(258)는 카운팅 동작을 멈추고, 카운터(258)의 리셋단자(RST)로 리셋신호가 입력될 때까지 카운터(258)의 카운팅 값은 280을 유지한다. 결국, 앤드 게이트(232)는 카운터(258)가 280을 카운트하면서부터 다음 영점 교차신호(Z_CRS)가 입력되거나 또는 시스템 리셋 신호(RSTN)가 입력될 때까지 즉, 제4구간(RGN4)동안 셋되는 제4카운팅 신호(CNT4)를 발생한다.
오아 게이트(234)는 플립플롭(240)에서 발생되는 지연된 영점 교차 신호(Z_CRS)와 앤드 게이트(232)의 출력을 논리합한다.
플립플롭(236)은 시스템 클럭신호(CKB)에 응답하여 칩인에이블 단자(CE)로 입력되는 앤드 게이트(222)의 출력신호에 의해 셋되고, 리셋단자(R)로 입력되는 오아 게이트(234)의 출력신호에 의해 리셋된다. 결국, 플립플롭(236)은 카운터(258)가 152~280 사이를 카운트하는 동안 즉, 제3구간(RG3)에서 셋되는 제3카운팅 신호(CNT3)를 정출력단자(Q)로 출력한다.
계속해서, 제1데이터 검출부(300)의 플립플롭(312)은 제1카운팅 신호(CNT1)를 입력하고, 영점 교차 신호(Z_CRS)에 응답하여 입력된 제1카운팅 신호(CNT1)를 제1신호(S1)로서 출력한다. 플립플롭(312)에서 출력되는 제1신호(S1)는 도 9(e)에 도시된 바와 같다.
제1데이터 검출부(300)의 제1리셋신호 발생부(340)는 제1 및 제2검출부(310,350)를 리셋시키기 위한 제1리셋신호(RS1)를 발생한다. 바람직하게는, 제1리셋신호 발생부(340)는 플립플롭(342), 낸드 게이트(344) 및 앤드 게이트(346)를 포함하여 구성된다.
플립플롭(342)은 시스템 클럭신호(CKB)에 응답하여 도 9(e)에 도시된 제1신호(S1)를 시스템 클럭신호(CKB)의 한 주기만큼 지연하고, 이를 반전하여 부출력단자(QN)로 출력한다.
낸드 게이트(344)는 제1신호(S1)와 플립플롭(342)의 부출력단자(QN)에서 출력되는 신호를 반전 논리곱한다.
앤드 게이트(346)는 낸드 게이트(344)의 출력신호와 시스템 리셋신호(RSTN)를 논리곱하고, 논리곱된 신호를 제1리셋신호(RS1)로서 출력하고, 이는 도 9(f)에 도시된 바와 같다.
계속해서, 제1검출부(310)는 제1신호(S1)에 응답하여 제2카운팅 신호(CNT2)를 입력하여, 제2구간(RGN2)에 속하는 영점 교차 신호를 검출한다. 그리고, 제2구간(RGN2)에 속하는 영점 교차 신호가 검출되면, 영점 교차 신호가 발생되고 소정시간(T1, 예컨대, 205us) 이후에 데이터 "1"이 검출됨을 나타내는 제1검출신호(S2)를 발생한다. 바람직하게는, 제1검출부(310)는 플립플롭들(314,316,324), 낸드 게이트들(318,320,328), 노아 게이트(330) 및 카운터(326)를 포함하여 구성된다.
플립플롭(314)은 도 9(e)에 도시된 제1신호(S1)의 하강에지에 응답하여 입력되는 제2카운팅 신호(CNT2)를 출력한다.
플립플롭(316)은 시스템 클럭신호(CKB)에 응답하여 입력되는 플립플롭(314)의 출력신호를 반전하여 부출력단자(QN)로 출력한다.
낸드 게이트(318)는 플립플롭(316)의 부출력단자에서 출력되는 신호와 플립플롭(314)에서 출력되는 신호를 반전 논리곱한다.
낸드 게이트(320)은 시스템 리셋신호(RSTN)와 낸드 게이트(318)의 출력신호를 반전 논리곱하고, 논리 곱된 결과를 카운터(326)를 리셋시키기 위한 카운터 리셋신호(CR2)를 발생한다. 결국, 낸드 게이트(320)에서 출력되는 신호는 도 9(g)에도시된 바와 같이, 제2구간(RGN2)에 해당되는 영점 교차 신호(Z_CRS)가 발생되는 지점에서 인에이블되는 신호이다.
카운터(326)는 분주된 시스템 클럭신호(CK_8)를 카운팅하고, 카운터 리셋신호(CR2)에 응답하여 리셋되고, 낸드 게이트(328)의 출력신호에 의해 인에이블된다.
낸드 게이트(328)는 카운터(326)의 출력을 반전 논리곱하여, 카운터(326)가 205us에 해당되는 92를 카운팅하는 동안 인에이블되는 신호를 카운터(326)의 인에이블단자(EN) 및 플립플롭(324)의 입력단자(D)로 출력한다. 낸드 게이트(232)의 출력이 인에이블되면, 카운터(326)는 카운팅 동작을 멈추고, 카운터(326)의 리셋단자(RST)로 카운터 리셋신호(CR2)가 입력될 때까지 카운터(326)의 카운팅 값은 92를 유지한다. 결국, 낸드 게이트(328)는 카운터(326)가 92를 카운팅하면서부터, 카운터 리셋신호(CR2)가 입력될 때까지 인에이블되는 신호를 발생한다.
플립플롭(324)은 시스템 클럭신호(CKB)에 응답하여 낸드 게이트(328)에서 출력되는 신호를 시스템 클럭신호(CKB)의 한 주기만큼 지연한다.
노아 게이트(330)는 낸드 게이트(328)의 출력과 플립플롭(324)의 출력을 반전 논리합하고, 반전 논리합된 결과를 제1검출신호(S2)로서 출력한다. 제1검출신호(S2)는 도 9(h)에 도시된 바와 같이, 영점 교차 간격이 제2구간(RGN2)에 해당되는 영점 교차 신호(Z_CRS)가 입력되고 205us가 지난 후에 인에이블된다.
계속해서, 제2검출부(340)는 제1신호(S1)에 응답하여 제3카운팅 신호(CNT3)를 입력하여, 영점 교차 간격이 제1구간(RGN1)에 해당되는 영점 교차 신호(Z_CRS) 다음에 발생되는 영점 교차 간격이 제3구간(RGN3)에 속하는 영점 교차 신호(Z_CRS)를 검출한다. 바람직하게는, 제2검출부(340)는 플립플롭들(352,354) 및 앤드 게이트(356)를 포함하여 구성된다.
플립플롭(352)은 제1신호(S1)의 하강에지에 응답하여 입력되는 제3카운팅 신호(CNT3)를 출력한다.
플립플롭(354)은 시스템 클럭신호(CKB)에 응답하여 입력되는 플립플롭(352)의 출력신호를 반전하여 부출력단자(QN)로 출력한다.
앤드 게이트(356)는 플립플롭들(352,354)에서 출력되는 신호를 논리곱하고, 논리곱된 신호를 제2검출신호(S3)로서 출력한다. 즉, 제2검출신호(S3)는 도 9(i)에 도시된 바와 같이, 영점 교차 간격이 제1구간(RGN1)에 해당되는 영점 교차 신호(Z_CRS) 다음에 입력되는, 영점 교차 간격이 제3구간(RGN3)에 해당되는 영점 교차 신호(Z_CRS)가 입력되면 인에이블된다.
계속해서, 제3검출부(360)는 영점 교차 신호(Z_CRS)에 응답하여 제3카운팅 신호(CNT3)를 입력하여, 영점 교차 간격이 제3구간(RGN3)에 해당되는 영점 교차 신호(Z_CRS) 다음에 발생되는 영점 교차 간격이 제3구간(RGN3)에 해당되는 영점 교차 신호(Z_CRS)를 검출한다. 바람직하게는, 제3검출부(360)는 플립플롭(362,364) 및 앤드 게이트(366)를 포함하여 구성된다.
플립플롭(362)은 영점 교차 신호(Z_CRS)에 응답하여 입력되는 제3카운팅 신호(CNT3)를 출력한다.
플립플롭(364)은 영점 교차 신호(Z_CRS)에 응답하여 입력되는 플립플롭(362)의 출력신호를 출력한다.
앤드 게이트(366)는 플립플롭(364)의 출력과 영점 교차 신호(Z_CRS)를 논리곱하고, 논리곱된 신호를 제3검출신호(S4)로서 출력한다. 제3검출신호(S4)는 도 9(j)에 도시된 바와 같이, 영점 교차 간격이 제3구간(RGN3)에 해당되는 영점 교차 신호(Z_CRS) 다음에 발생되는 영점 교차 간격이 제3구간(RGN3)에 해당되는 영점 교차 신호(Z_CRS)가 입력되면 인에이블된다.
오아 게이트(370)는 도 9(h) 내지 (j)에 각각 도시된 제1 내지 제3검출부(310,340,360)에서 발생되는 제1 내지 제3검출신호(S2~S4)를 논리합하고, 논리합된 신호를 도 9(k)에 도시된 바와 같은 제1데이터 검출신호(DATA1)로서 출력한다.
계속해서, 제2데이터 검출부(400)의 플립플롭(414)은 영점 교차 신호(Z_CRS)에 응답하여 입력되는 제3카운팅 신호(CNT3)를 제2신호(S5)로서 출력한다. 플립플롭(414)에서 출력되는 제2신호(S5)는 도 10(e)에 도시된 바와 같다.
제2리셋신호 발생부(450)는 시스템 클럭신호(CKB)에 응답하여 제2신호(S2)를 입력하여, 제4검출부(410)를 리셋시키기 위한 제2리셋신호(RS2)를 발생한다. 바람직하게는, 제2리셋신호 발생부(450)는 플립플롭(452), 낸드 게이트(454) 및 앤드 게이트(456)를 포함하여 구성된다.
플립플롭(452)은 시스템 클럭신호(CKB)에 응답하여 도 10(e)에 도시된 제2신호(S5)를 시스템 클럭신호(CKB)의 한 주기만큼 지연하고, 이를 반전하여 부출력단자(QN)로 출력한다.
낸드 게이트(454)는 제2신호(S5)와 플립플롭(452)의 부출력단자(QN)에서 출력되는 신호를 반전 논리곱한다.
앤드 게이트(456)는 낸드 게이트(454)의 출력신호와 시스템 리셋신호(RSTN)를 논리곱하고, 논리곱된 신호를 제2리셋신호(RS2)로서 출력한다. 제2리셋신호(RS2)는 도 10(f)에 도시된 바와 같이, 영점 교차 간격이 제3구간(RGN)에 해당되는 영점 교차 신호(Z_CRS)가 입력되면 제4검출부(410)가 리셋되도록 제어한다.
계속해서, 제2데이터 검출부(400)의 제4검출부(410)는 제2신호(S2)에 응답하여 제1 및 제2카운팅 신호(CNT1,CNT2)를 입력하여, 제1 또는 제2구간(RGN1, RGN2)에 속하는 영점 교차 신호를 검출한다. 그리고, 제1 또는 제2구간(RGN1,RGN2)에 속하는 영점 교차 신호가 검출되면, 다음에 제1구간(RGN1)에 해당되는 영점 교차 신호(Z_CRS)가 검출되면 데이터 "0"이 검출됨을 나타내는 제4검출신호(S6)를 발생한다. 바람직하게는, 제4검출부(410)는 오아 게이트(412), 앤드 게이트들(418,422) 및 플립플롭들(416,420)을 포함하여 구성된다.
오아 게이트(412)는 제1 및 제2카운팅 신호(CNT1, CNT2)를 논리합하고, 논리합된 결과를 플립플롭(416)으로 출력한다. 오아 게이트(412)의 출력은 도 10(g)에 도시된 봐와 같다.
플립플롭(416)은 도 10(e)에 도시된 제2신호(S6)의 하강에지에 응답하여 입력되는 오아 게이트(412)의 출력신호를 출력하고, 제2리셋신호(RS2)에 응답하여 리셋된다. 플립플롭(416)의 출력은 도 10(h)와 같다.
앤드 게이트(418)는 플립플롭(416)의 출력과 제1카운팅 신호(CNT1)를 논리곱하고, 논리곱된 결과를 플립플롭(420)으로 출력한다.
플립플롭(420)은 앤드 게이트(418)의 출력신호를 받아들이고, 영점 교차 신호(Z_CRS)에 응답하여 입력된 신호를 출력하며, 이는 도 10(i)에 도시된 바와 같다.
앤드 게이트(422)는 도 10(i)에 도시된 플립플롭(420)의 출력신호와 영점 교차 신호(Z_CRS)를 논리곱하고, 논리 곱된 신호를 도 10(j)에 도시된 바와 같은 제4검출신호(S5)로서 출력한다. 결국, 앤드 게이트(422)에서는 제3구간(RGN3)의 영점 교차 신호(Z_CRS)가 검출된 후, 제2구간(RGN2) 또는 제1구간(RGN1)의 영점 교차 신호(Z_CRS)가 검출되면, 그 다음 검출되는 영점 교차 신호(Z_CRS)에서 데이터 "0"가 발생되었음을 나타내는 제4검출신호(S6)가 발생된다.
계속해서, 오아 게이트(424)는 제4검출신호(S6)와 제4카운팅 신호(CNT4)를 논리합하고, 논리합된 결과를 제2데이터 검출 신호(DATA2)로서 출력한다. 즉, 전술된 바와 같이, 영점 교차 간격이 625.7us 이상되는 영점 교차 신호(Z_CRS)가 입력되면 원치 않는 데이터가 입력되는 것으로 하고, 데이터 "0"이 존재하는 구간으로 한다. 따라서, 오아 게이트(424)는 제4구간(RGN4)의 영점 교차 신호(Z_CRS)가 입력되면 인에이블되는 제4카운팅 신호(CNT4)가 입력되거나 또는 제4검출신호(S6)가 입력되면 인에이블되는 제2데이터 검출신호(DATA2)를 출력한다.
데이터 발생부(500)는 시스템 클럭신호(CKB)에 응답하여, 인에이블되는 제1데이터 검출신호(DATA1)가 인에이블단자(CE)로 입력되면 로직 "하이"가 되고, 인에이블되는 제2데이터 검출신호(DATA2)가 리셋단자(R)로 입력되면 로직 "로우"가 되는 신호를 검출 데이터(DATA)로서 출력한다.
도 11은 도 3에 도시된 클럭 추출부(16)의 본 발명에 따른 일실시예를 나타내는 회로도이다. 클럭 생성부(16)는 에지 검출기(600), 클럭 카운팅부(610), 클럭 출력부(630) 및 제3리셋신호 발생부(620)를 포함하여 구성된다.
도 11을 참조하여, 에지 검출부(600)는 데이터 추출부(14)로부터 추출 데이터(DATA)를 입력하여 추출 데이터(DATA)의 상승 또는 하강 에지를 검출고, 이를 에지 검출신호(D_EG)로서 출력한다.
클럭 카운팅부(610)는 시스템 클럭신호(CKB)를 카운하고, 에지 검출신호(D_EG)에 응답하여 또는 n(>1)+1을 카운팅하면 리셋된다. 여기서, 클럭 카운팅부(610)가 n을 카운팅하는 시간은 단위 데이터 길이에 해당되는 시간이다. 전술된 바와 같이, 전송속도가 1.2kbps인 경우 단위 데이터 길이는 1/1.2kbps 즉, 약 833us이다.
리셋신호 발생부(620)는 클럭 카운팅부(610)가 n을 카운팅하거나 또는 에지 검출기에서 에지가 검출되면 제3리셋신호(RS3)를 발생한다.
클럭 출력부(630)는 클럭 카운팅부(600)가 n/2을 카운팅하면 인에이블되고 상기 제3리셋신호(RT3)에 응답하여 디세이블되는 신호를 데이터 복원 클럭신호(R_CK)로서 출력한다. 여기서, n/2는 단위 데이터 길이의 중앙지점 즉, 약 416us에 해당되는 지점이다. 이처럼, 클럭 생성부(630)는 단위 데이터 길이의 중앙지점에서 인에이블되는 클럭신호를 발생함으로써, 정확한 데이터 복원이 가능하도록 한다.
도 12는 도 11에 도시된 클럭 추출부(16)에서 수행되는 클럭 추출 방법의 일실시예를 나타내는 흐름도이다.
이제, 도 11 및 도 12를 참조하여, 도 11에 도시된 클럭 추출부(16)의 동작을 설명한다.
먼저, 클럭 카운팅부(610)를 초기화시키고(제90단계), 시스템 클럭신호(CKB)를 카운팅한다(제92단계).
클럭 생성부(630)는 클럭 카운팅부(610)에서 카운팅된 값 N이 n/2인가를 확인하여(제94단계), 카운팅 값 N이 n/2이 되면 데이터 복원 클럭신호(R_CK)를 인에이블시킨다(제96단계). 즉, 단위 데이터 길이의 중앙지점에서 데이터를 추출하도록 데이터 복원 클럭신호(R_CK)를 인에이블시킨다.
제96단계 후에, 에지 검출신호(D_EG)가 입력되면 즉, 추출 데이터(DATA)에 상승 또는 하강 에지가 발생되었는가를 판단한다(제100단계). 제100단계에서, 에지 검출신호(D_EG)가 입력되면 데이터 복원 클럭신호(R_CK)를 디세이블한다(제102단계). 반면, 제100단계에서, 에지 검출신호(D_EG)가 발생되지 않았다면, 클럭 카운팅부(610)의 카운팅 값 N이 n이 되었는가를 판단하여(제104단계), 아직 n이 카운팅되지 않았다면 제100단계로 진행한다. 그리고, 제104단계에서, 클럭 카운팅부(610)가 n을 카운팅하면, 제102단계로 진행하여 데이터 복원 클럭신호(R_CK)를 디세이블한다. 여기서, 클럭 카운팅부(610)가 n이 될 때까지 추출 데이터(DATA)의 에지가 검출되지 않았다는 것은 동일한 데이터가 연속적으로 발생되는 경우이다.
제102단계 후에, 데이터 복원 클럭신호(RD_CK)를 계속 발생시키려면제90~102단계를 반복 진행하도록 제90단계로 진행한다(제106단계).
이상에서와 같이, 본 발명에 따른 클럭 추출부(16)는 전송속도에 따른 단위 데이터 길이의 중앙지점에서 데이터를 추출할 수 있도록 인에이블되 클럭신호를 발함으로써, 정확한 데이터 복원이 가능하다.
도 13은 도 11에 도시된 클럭 추출부에서 클럭 카운팅부(610), 클럭 출력부(630) 및 제3리셋신호 발생부(620)의 본 발명에 따른 일실시예의 회로도이다. 도 13을 참조하여, 클럭 카운팅부(610)는 인버터(632), 오아 게이트(634), 카운터(636), 앤드 게이트들(602,604,612)을 포함하여 구성된다. 그리고, 클럭 출력부(630)는 오아 게이트(614) 및 플립플롭(628)을 포함하여 구성되고, 리셋신호 발생부(620)는 인버터(622), 플립플롭(624) 및 앤드 게이트(626)를 포함하여 구성된다.
도 14(a)~(d)는 도 13에 도시된 회로의 주요 동작을 나타내는 파형도들이다. 도 14(a)는 에지 검출신호(D_EG)를 나타내고, 도 14(b)는 카운터(636)의 카운팅 결과를 나타내고, 도 14(c)는 플립플롭(624)의 출력신호를 나타내고, 도 14(d)는 플립플롭(628)에서 출력되는 데이터 복원 클럭신호(R_CK)를 나타내는 파형도이다.
클럭 카운팅부(610)의 카운터(636)는 12비트 카운터이며, 시스템 클럭신호(CKB)를 카운팅하고, 카운터 리셋신호(CR3)에 응답하여 리셋된다.
인버터(632)는 시스템 리셋신호(RSTN)를 반전하고, 오아 게이트(634)는 앤드 게이트(604)의 출력신호, 도 10(a)에 도시된 에지 검출신호(D_EG) 및 인버터(632)에서 출력되는 반전된 시스템 리셋신호를 논리곱하고, 논리곱된 결과를 카운터 리셋신호(CR3)로서 출력한다.
앤드 게이트(604)는 카운터(636)가 n+1 즉, 2983을 카운팅하는 동안 인에이블되는 신호를 출력한다.
앤드 게이트(602)는 카운터(636)가 n 즉, 2982를 카운팅하는 동안 인에이블되는 신호를 출력한다. 여기서, 카운터(636)가 0~2982를 카운팅하는 시간은 단위 데이터 길이 즉, 833us에 해당하는 시간이다.
앤드 게이트(612)는 카운터(636)가 n/2 즉, 1491을 카운팅하는 동안 인에이블되는 신호를 출력한다. 여기서, 카운터(636)가 0~1491을 카운팅하는 시간은 단위 데이터 길이/2에 해당되는 시간이다. 결국, 카운터(636)는, 도 14b에 도시된 바와 같이, 2983을 카운팅하거나 또는 에지 검출신호(D_EG)가 입력되면 리셋되어 시스템 클럭신호(CKB)를 처음부터 다시 카운팅한다.
리셋신호 발생부(620)의 플립플롭(624)은 시스템 클럭신호(CKB)에 응답하여 입력되는 앤드 게이트(602)의 출력신호를 반전하여 부출력단자 QN로 출력한다.
인버터(622)는 에지 검출신호(D_ED)를 반전하고, 앤드 게이트(626)는 플립플롭(624)의 부출력단자 QN에서 출력되는 신호와 인버터(622)에서 발생되는 반전된 에지 검출신호를 논리곱하고, 논리곱된 결과를 제3리셋신호(RS3)로서 출력한다. 제3리셋신호(RS3)는 도 14(c)에 도시된 바와 같다. 즉, 제3리셋신호(RS3)는 카운터(636)가 단위 데이터 길이에 해당되는 2982를 카운팅하거나 또는 에지 검출신호(D_EG)가 입력되면 카운터(636)가 리셋되도록 제어한다.
계속해서, 클럭 생성부(630)의 오아 게이트(614)는 플립플롭(628)의 정출력단자 Q에서 출력되는 신호와 카운팅부(610)의 앤드 게이트(612)에서 출력되는 신호를 논리합한다.
플립플롭(628)은 시스템 클럭신호(CKB)에 응답하여 입력되는 오아 게이트(614)의 출력신호를 출력하고, 제3리셋신호(RS3)에 응답하여 리셋된다. 결국, 플립플롭(628)은 카운터(636)가 1491을 카운팅하면 인에이블되고, 카운터(636)가 2982를 카운팅하거나 또는 에지 검출신호(D_EG)가 입력되면 리셋되는, 도 10(d)에 도시된 바와 같은 데이터 복원 클럭신호(R_CK)를 발생한다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 따른 다중 임계값을 이용한 발신자 정보 복조 장치 및 그 방법에 따르면, CPFSK 형태로 변조된 발신자 정보를 복조시, 두 개 또는 세 개의 임계값들을 이용하여 데이터를 추출함으로써, 데이터 "1" 및 데이터 "0"가 혼재되는 구간에서 보다 정확한 데이터를 추출할 수 있다. 또한, 추출된 데이터의 중간 지점에서 추출된 데이터의 복조를 위한 클럭신호를 발생함으로써 정확한 데이터 복조가 가능하다.

Claims (18)

  1. 외부의 교환국으로부터 전화선을 통하여 소정의 전송속도로 전송되며, 연속 위상 주파수 천이 키잉(Continuos Phase Frequency Shift Keying, 이하, CPFSK라 약함) 형태로 변조된 발신자 정보를 복조하는 발신자 정보 복조 장치에 있어서,
    상기 변조된 발신자 정보를 수신하고, 상기 변조된 발신자 정보가 영점을 교차하는 지점에서 펄스를 발생하고, 상기 펄스 신호를 영점 교차 신호로서 발생하는 영점 교차 검출기;
    상기 영점 교차 신호를 입력하여 상기 펄스들간의 간격을 영점 교차 간격으로서 구하고, 상기 영점 교차 간격을 둘 이상의 임계값들과 비교하고, 비교 결과에 따라 로직 "하이"의 제1데이터 또는 로직 "로우"의 제2데이터를 추출하는 데이터 추출기; 및
    상기 데이터 추출부에서 발생되는 추출 데이터를 입력하여, 매 추출 데이터의 중앙 지점에서 인에이블되는 신호를 상기 추출 데이터를 복원하기 위한 데이터 복원 클럭신호로서 생성하는 클럭 추출부를 포함하는 것을 특징으로 하는 발신자 정보 복조 장치.
  2. 제1항에 있어서,
    상기 영점 교차 신호를 입력하여 상기 펄스들간의 간격을 영점 교차 간격으로서 구하고, 상기 영점 교차 간격이 소정값 이하가 되는 영점 교차 신호를 제거하여 고주파 성분의 잡음을 제거하고, 잡음이 제거된 영점 교차 신호를 상기 데이터 추출부로 출력하는 잡음 제거기를 더 포함하는 것을 특징으로 하는 발신자 정보 복조 장치.
  3. 제1항에 있어서,
    상기 추출된 데이터 및 상기 데이터 복원 클럭신호를 입력하여, 상기 추출된 데이터로부터 발신자 개인 정보에 해당되는 데이터를 재생 데이터로서, 상기 재생 데이터의 복원에 필요한 데이터 복원 클럭신호를 재생 클럭신호로서 각각 추출하여 출력하는 데이터 및 클럭 재생부를 더 포함하는 것을 특징으로 하는 발신자 정보 복조 장치.
  4. 제1항에 있어서, 상기 데이터 추출부는
    소정의 분주율로 분주된 시스템 클럭신호를 카운팅하고, 상기 영점 교차 신호에 의해 리셋되어, 제1임계값에 대응되는 제1카운트값 이하를 카운팅하는 동안 인에이블되는 제1카운팅 신호, 상기 제1카운트값부터 제2임계값(>제1임계값)에 대응되는 제2카운트값을 카운팅하는 동안 인에이블되는 제2카운팅 신호 및 상기 제2카운트값 이상을 카운팅하는 동안 인에이블되는 제3카운팅 신호를 발생하는 카운팅부;
    상기 제1 내지 제3카운팅 신호를 입력하고, 상기 영점 교차 신호에 응답하여상기 제3카운팅 신호가 입력되거나 또는, 상기 영점 교차 신호에 응답하여 상기 제1카운팅 신호가 입력된 다음, 상기 영점 교차 신호에 응답하여 상기 제2카운팅 신호가 입력되면 소정시간 후에 상기 제1데이터의 검출을 나타내는 펄스신호를 제1데이터 검출신호로서 발생하는 제1데이터 검출부;
    상기 제1 내지 제3카운팅 신호를 입력하고, 상기 영점 교차 신호에 응답하여 상기 제1카운팅 신호 또는 상기 제2카운팅 신호가 입력된 다음, 상기 영점 교차 신호에 응답하여 상기 제1카운팅 신호가 입력되면 상기 제2데이터의 검출을 나타내는 펄스신호를 제2데이터 검출신호로서 발생하는 제2데이터 검출부; 및
    상기 시스템 클럭신호에 응답하여 상기 제1데이터 검출신호가 입력되면 인에이블되고, 상기 시스템 클럭신호에 응답하여 상기 제2데이터 검출신호가 입력되면 디세이블되는 신호를 상기 추출 데이터로서 출력하는 데이터 출력부를 포함하는 것을 특징으로 하는 발신자 정보 복조 장치.
  5. 제1항에 있어서, 상기 데이터 추출부는
    소정의 분주율로 분주된 시스템 클럭신호를 카운팅하고, 상기 영점 교차 신호에 의해 리셋되어, 상기 제1임계값에 대응되는 제1카운트값 이하를 카운팅하는 동안 인에이블되는 제1카운팅 신호, 상기 제1카운트값부터 상기 제2임계값에 대응되는 제2카운트값을 카운팅하는 동안 인에이블되는 제2카운팅 신호, 상기 제2카운트값부터 제3임계값(>제2임계값)에 대응되는 제3카운트값을 카운팅하는 동안 인에이블되는 제3카운팅 신호 및 상기 제3카운트값 이상을 카운팅하는 동안 인에이블되는 제4카운팅 신호를 발생하는 카운팅부;
    상기 제1 내지 제3카운팅 신호를 입력하고, 상기 영점 교차 신호에 응답하여 상기 제3카운팅 신호가 입력되거나 또는, 상기 영점 교차 신호에 응답하여 상기 제1카운팅 신호가 입력된 다음, 상기 영점 교차 신호에 응답하여 상기 제2카운팅 신호가 입력되면 소정시간 후에 상기 제1데이터의 검출을 나타내는 펄스신호를 제1데이터 검출신호로서 발생하는 제1데이터 검출부;
    상기 제1 내지 제4카운팅 신호를 입력하고, 상기 영점 교차 신호에 응답하여 상기 제1카운팅 신호 또는 상기 제2카운팅 신호가 입력된 다음, 상기 영점 교차 신호에 응답하여 상기 제1카운팅 신호가 입력되거나 또는 상기 영점 교차 신호에 응답하여 상기 제4카운팅 신호가 입력되면 상기 제2데이터의 검출을 나타내는 펄스신호를 제2데이터 검출신호로서 발생하는 제2데이터 검출부; 및
    상기 시스템 클럭신호에 응답하여 상기 제1데이터 검출신호가 입력되면 인에이블되고, 상기 시스템 클럭신호에 응답하여 상기 제2데이터 검출신호가 입력되면 디세이블되는 신호를 상기 추출 데이터로서 출력하는 데이터 출력부를 포함하는 것을 특징으로 하는 발신자 정보 복조 장치.
  6. 제1항에 있어서, 상기 클럭 추출기는
    상기 추출 데이터의 상승 또는 하강 에지를 검출하여 에지 검출신호로서 출력하는 에지 검출기;
    상기 시스템 클럭신호를 카운팅하고, 상기 에지 검출신호에 응답하여 또는카운팅 값이 n(>1)+이 되면 리셋되는 클럭 카운팅부;
    상기 클럭 카운팅부가 n/2을 카운팅하면 인에이블되고 제1리셋신호에 응답하여 디세이블되는 데이터 복원 클럭신호를 발생하는 클럭 생성부; 및
    상기 에지 검출신호가 발생되거나 또는 상기 카운팅부가 n을 출력하는 동안 상기 클럭 생성부를 리셋시키는 상기 제1리셋신호를 발생하는 리셋신호 발생부를 포함하는 것을 특징으로 하는 발신자 정보 복조 장치.
  7. 제6항에 있어서, 상기 카운팅부가 n까지 카운팅하는데 걸리는 시간은 단위 데이터 길이에 대응되는 시간임을 특징으로 하는 발신자 정보 복조 장치.
  8. 외부의 교환국으로부터 전화선을 통하여 소정의 전송속도로 전송되며, 연속 위상 주파수 천이 키잉(Continuos Phase Frequency Shift Keying, 이하, CPFSK라 약함) 형태로 변조된 발신자 정보를 복조하는 발신자 정보 복조 방법에 있어서,
    (a)상기 변조된 발신자 정보를 수신하고, 상기 변조된 발신자 정보가 영점을 교차하는 지점에서 펄스가 발생되는 영점 교차 신호를 발생하는 단계;
    (b)상기 영점 교차 신호의 펄스간 간격을 영점 교차 간격으로서 구하는 단계;
    (c)상기 영점 교차 간격을 둘 이상의 임계값과 비교하고, 비교 결과에 따라 로직 "하이"의 제1데이터 또는 로직 "로우"의 제2데이터를 추출하는 단계; 및
    (d)상기 (c)단계에서 추출된 데이터의 중앙 지점에서 인에이블되는 신호를상기 추출 데이터를 복원하기 위한 데이터 복원 클럭신호로서 발생하는 단계로 이루어지는 것을 특징으로 하는 발신자 정보 복조 방법.
  9. 제8항에 있어서, 상기 (a)단계 후에,
    상기 영점 교차 간격이 소정값 이하가 되는 영점 교차 신호를 제거하여 고주파 성분을 잡음을 제거하는 단계를 더 포함하는 것을 특징으로 하는 발신자 정보 복조 방법.
  10. 제8항에 있어서, 상기 (d)단계 후에,
    상기 추출된 데이터로부터 발신자의 개인 정보에 해당되는 데이터를 재생 데이터로서, 상기 재생 데이터의 복원에 필요한 데이터 복원 클럭신호를 재생 클럭신호로서 추출하여 출력하는 데이터 및 클럭 재생부를 더 포함하는 것을 특징으로 하는 발신자 정보 복조 방법.
  11. 제8항에 있어서, 상기 (c)단계는
    (c1)상기 (b)단계에서 구한 영점 교차 간격이 제1임계값보다 작으면, 다음 영점 교차 간격을 구하는 단계;
    (c2)상기 (c1)단계에서 구한 영점 교차 간격이 상기 제1임계값보다 작으면 상기 제2데이터를 추출하는 단계;
    (c3)상기 (b)단계에서 구한 영점 교차 간격이 제2임계값(>제1임계값)보다 크면, 상기 제1데이터를 추출하는 단계;
    (c4)상기 (b)단계에서 구한 영점 교차 간격이 상기 제1임계값보다 크고 상기 제2임계값보다 작으면, 이전에 추출된 데이터가 상기 제1데이터인가 또는 상기 제2데이터인가를 판단하는 단계;
    (c5)상기 (c4)단계에서 이전에 추출된 데이터가 상기 제1데이터이면 다음 영점 교차 간격을 구하고, 다음 영점 교차 간격이 상기 제1임계값보다 작으면 상기 제2데이터를 추출하는 단계; 및
    (c6)상기 (c4)단계에서 이전에 추출된 데이터가 상기 제2데이터이면 소정시간 이후에 상기 제1데이터를 추출하는 단계로 이루어지는 것을 특징으로 하는 발신자 정보 복조 방법.
  12. 제8항에 있어서, 상기 (c)단계는
    (c11)상기 (b)단계에서 구한 영점 교차 간격이 제1임계값보다 작으면, 다음 영점 교차 간격을 구하는 단계;
    (c21)상기 (c11)단계에서 구한 영점 교차 간격이 상기 제1임계값보다 작으면 상기 제2데이터를 추출하는 단계;
    (c31)상기 (b)단계에서 구한 영점 교차 간격이 제2임계값(>제1임계값)보다 크면, 상기 제1데이터를 추출하는 단계;
    (c41)상기 (b)단계에서 구한 영점 교차 간격이 상기 제1임계값보다 크고 상기 제2임계값보다 작으면, 이전에 추출된 데이터가 상기 제1데이터인가 또는 상기제2데이터인가를 판단하는 단계;
    (c51)상기 (c4)단계에서 이전에 추출된 데이터가 상기 제1데이터이면 다음 영점 교차 간격을 구하고, 다음 영점 교차 간격이 상기 제1임계값보다 작으면 상기 제2데이터를 추출하는 단계;
    (c61)상기 (c4)단계에서 이전에 추출된 데이터가 상기 제2데이터이면 소정시간 이후에 상기 제1데이터를 추출하는 단계; 및
    (c71)상기 (b)단계에서 구한 영점 교차 간격이 제3임계값(>제2임계값)보다 크면, 상기 제2데이터를 추출하는 단계로 이루어지는 것을 특징으로 하는 발신자 정보 복조 방법.
  13. 제8항에 있어서, 상기 (d)단계는
    (d1)시스템 클럭신호를 카운트한 카운팅 값을 초기화하는 단계;
    (d2)상기 카운팅 값이 n(>1)/2이 될 때까지 상기 시스템 클럭신호를 카운팅하고, 상기 카운팅 값이 n/2이 되면 상기 데이터 복원 클럭신호를 인에이블시키는 단계;
    (d3)상기 추출 데이터의 상승 또는 하강 에지가 검출되었는가를 판단하는 단계;
    (d4)상기 (d3)단계에서 상기 추출 데이터의 에지가 검출되면 상기 데이터 복원 클럭신호를 디세이블시키는 단계;
    (d5)상기 (d3)단계에서 상기 추출 데이터의 에지가 검출되지 않으면 상기 카운팅 값이 n인가를 판단하여, 상기 카운팅 값이 n이 되면 상기 데이터 복원 클럭신호를 디세이블시키고, 상기 카운팅 값이 아직 n이 되지않았다면 상기 (d3)단계로 진행하는 단계로 이루어지는 것을 특징으로 하는 발신자 정보 복조 방법.
  14. 제13항에 있어서, n을 카운팅하는데 걸리는 시간은 단위 데이터 길이에 대응되는 시간임을 특징으로 하는 발신자 정보 복조 방법.
  15. 데이터 복원에 이용되는 클럭신호를 발생하는 클럭신호 발생 장치에 있어서,
    상기 데이터의 상승 또는 하강 에지를 검출하여 에지 검출신호로서 출력하는 에지 검출기;
    시스템 클럭신호를 카운팅하고, 상기 에지 검출신호에 응답하여 또는 상기 시스템 클럭신호를 카운팅 값이 n(>1)+1이 되면 리셋되는 클럭 카운팅부;
    상기 클럭 카운팅부가 n/2을 카운팅하면 인에이블되고 제1리셋신호에 응답하여 디세이블되는 데이터 복원 클럭신호를 발생하는 클럭 생성부; 및
    상기 에지 검출신호가 발생되거나 또는 상기 카운팅부가 n을 출력하는 동안 상기 클럭 생성부를 리셋시키는 상기 제1리셋신호를 발생하는 리셋신호 발생부를 포함하는 것을 특징으로 하는 클럭신호 발생 장치.
  16. 제15항에 있어서, 상기 카운팅부가 n까지 카운팅하는데 걸리는 시간은 단위 데이터 길이에 대응되는 시간임을 특징으로 하는 클럭신호 발생 장치.
  17. 데이터 복원에 이용되는 클럭신호를 발생하는 클럭신호 발생 방법에 있어서,
    (a)시스템 클럭신호를 카운트한 카운팅 값을 초기화하는 단계;
    (b)상기 카운팅 값이 n(>1)/2이 될 때까지 상기 시스템 클럭신호를 카운팅하고, 상기 카운팅 값이 n/2이 되면 상기 데이터 복원 클럭신호를 인에이블시키는 단계;
    (c)상기 추출 데이터의 상승 또는 하강 에지가 검출되었는가를 판단하는 단계;
    (d)상기 (c)단계에서 상기 추출 데이터의 에지가 검출되면 상기 데이터 복원 클럭신호를 디세이블시키는 단계;
    (e)상기 (c)단계에서 상기 추출 데이터의 에지가 검출되지 않으면 상기 카운팅 값이 n인가를 판단하여, 상기 카운팅 값이 n이 되면 상기 데이터 복원 클럭신호를 디세이블시키고, 상기 카운팅 값이 아직 n이 되지않았다면 상기 (c)단계로 진행하는 단계로 이루어지는 것을 특징으로 하는 클럭신호 발생 방법.
  18. 제17항에 있어서, n을 카운팅하는데 걸리는 시간은 단위 데이터 길이에 대응되는 시간임을 특징으로 하는 클럭신호 발생 방법.
KR10-2001-0020497A 2001-04-17 2001-04-17 다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법 KR100403625B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0020497A KR100403625B1 (ko) 2001-04-17 2001-04-17 다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법
TW091103739A TWI230000B (en) 2001-04-17 2002-03-01 Caller-demodulation apparatus and method using multiple thresholds
US10/086,787 US6617917B2 (en) 2001-04-17 2002-03-01 Caller-ID demodulation apparatus and method using multiple thresholds

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0020497A KR100403625B1 (ko) 2001-04-17 2001-04-17 다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법

Publications (2)

Publication Number Publication Date
KR20020080744A KR20020080744A (ko) 2002-10-26
KR100403625B1 true KR100403625B1 (ko) 2003-10-30

Family

ID=36083264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0020497A KR100403625B1 (ko) 2001-04-17 2001-04-17 다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법

Country Status (3)

Country Link
US (1) US6617917B2 (ko)
KR (1) KR100403625B1 (ko)
TW (1) TWI230000B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214581A1 (de) * 2002-04-02 2003-10-23 Infineon Technologies Ag Demodulation eines digital frequenzmodulierten analogen Empfangssignals durch Auswertung der zeitlichen Abstände zwischen den Nulldurchgängen
DE10342193B3 (de) * 2003-09-12 2005-04-07 Infineon Technologies Ag Verfahren zur Rekonstruktion von Nulldurchgangsinformation von verrauschten winkelmodulierten Signalen nach einer Limiter-Diskriminator-Signalverarbeitung
DE10342192B4 (de) * 2003-09-12 2011-06-16 Infineon Technologies Ag Verfahren und Vorrichtung zur Berechnung von Nulldurchgangs-Referenzsequenzen für die Signaldetektion winkelmodulierter Signale auf der Basis von Nulldurchgängen des Empfangssignals
US9553717B2 (en) * 2014-03-18 2017-01-24 Analog Devices Global Systems and methods for clock and data recovery
US9749125B2 (en) 2014-12-12 2017-08-29 Analog Devices Global Apparatus and method for clock generation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908169A (en) * 1974-03-22 1975-09-23 Bell Telephone Labor Inc Frequency shift demodulator having a variable clock rate
US4021744A (en) * 1975-03-18 1977-05-03 Societa Italiana Telecomunicazioni Siemens S.P.A. Demodulator for frequency-keyed communication system
US4551846A (en) * 1981-05-08 1985-11-05 Kabushiki Kaisha Suwa Seikosha FSK Demodulation circuit
US5436589A (en) * 1994-01-31 1995-07-25 Motorola, Inc. Demodulator for frequency shift keyed signals
KR20010026268A (ko) * 1999-09-03 2001-04-06 서민호 주파수편이-키잉 복조시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310253A (en) * 1976-07-16 1978-01-30 Sharp Corp Fs signal demodulator
JPH07336342A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd クロック再生回路
US5469112A (en) * 1994-08-15 1995-11-21 Motorola, Inc. Communication device with zero-crossing demodulator
US6272184B1 (en) * 1997-12-17 2001-08-07 Conexant Systems, Inc. Non-coherent frequency shift keying detection scheme

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908169A (en) * 1974-03-22 1975-09-23 Bell Telephone Labor Inc Frequency shift demodulator having a variable clock rate
US4021744A (en) * 1975-03-18 1977-05-03 Societa Italiana Telecomunicazioni Siemens S.P.A. Demodulator for frequency-keyed communication system
US4551846A (en) * 1981-05-08 1985-11-05 Kabushiki Kaisha Suwa Seikosha FSK Demodulation circuit
US5436589A (en) * 1994-01-31 1995-07-25 Motorola, Inc. Demodulator for frequency shift keyed signals
KR20010026268A (ko) * 1999-09-03 2001-04-06 서민호 주파수편이-키잉 복조시스템

Also Published As

Publication number Publication date
TWI230000B (en) 2005-03-21
US20020150172A1 (en) 2002-10-17
KR20020080744A (ko) 2002-10-26
US6617917B2 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
US4839534A (en) Method and apparatus for establishing a system clock in response to the level of one of two clock signal sources
US4417349A (en) SCA Data transmission system with a raised cosine filter
US3656064A (en) Data demodulator employing comparison
US3980825A (en) System for the transmission of split-phase Manchester coded bivalent information signals
US3863025A (en) Data transmission method
JPS5845866B2 (ja) 可変速度デ−タ伝送方式
JPS6135736B2 (ko)
GB2180972A (en) Generating addresses for circuit units
CA1108246A (en) Timing-phase recovery circuit
US6160857A (en) Demodulator for frequency shift keying signals
US3809817A (en) Asynchronous quadriphase communications system and method
US4011511A (en) Frequency-shift digital data link and digital frequency detection system
KR100403625B1 (ko) 다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법
US4282600A (en) Method for synchronizing sending and receiving devices
US4174505A (en) Directional PSK modulation and demodulation system
US4675545A (en) Wave shaping apparatus for eliminating pulse width distortion
US4435705A (en) Data transmission systems
US4599735A (en) Timing recovery circuit for synchronous data transmission using combination of L Bi phase and modified biphase codes
US3764926A (en) Method and apparatus for demodulating a phase reversal modulated alternating current wave
US4694257A (en) Phase-coherent demodulation clock and data recovery
US3343091A (en) Diphase transmission system with noise pulse cancellation
US6271698B1 (en) Method and apparatus for correcting imperfectly equalized bipolar signals
JP2640909B2 (ja) デジタル情報伝送路の異常検出方式
US4190741A (en) Method and device for receiving an interface signal
JPH104436A (ja) クロック再生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee