JPH11205297A - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JPH11205297A JPH11205297A JP1635798A JP1635798A JPH11205297A JP H11205297 A JPH11205297 A JP H11205297A JP 1635798 A JP1635798 A JP 1635798A JP 1635798 A JP1635798 A JP 1635798A JP H11205297 A JPH11205297 A JP H11205297A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- sampling
- signal
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 38
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000011084 recovery Methods 0.000 claims description 11
- 238000012937 correction Methods 0.000 claims description 6
- 230000001172 regenerating effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 239000006185 dispersion Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 101100272412 Arabidopsis thaliana BIA1 gene Proteins 0.000 description 2
- 101000983850 Homo sapiens Phosphatidate phosphatase LPIN3 Proteins 0.000 description 2
- 101000648528 Homo sapiens Transmembrane protein 50A Proteins 0.000 description 2
- 208000017493 Pelizaeus-Merzbacher disease Diseases 0.000 description 2
- 102100025728 Phosphatidate phosphatase LPIN3 Human genes 0.000 description 2
- 102100028770 Transmembrane protein 50A Human genes 0.000 description 2
- 101100156193 Xenopus laevis vxn gene Proteins 0.000 description 2
- 201000001438 hypomyelinating leukodystrophy 2 Diseases 0.000 description 2
- 201000000773 hypomyelinating leukodystrophy 3 Diseases 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- KXRZBTAEDBELFD-UHFFFAOYSA-N sulfamethopyrazine Chemical compound COC1=NC=CN=C1NS(=O)(=O)C1=CC=C(N)C=C1 KXRZBTAEDBELFD-UHFFFAOYSA-N 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 102100036250 GPI mannosyltransferase 4 Human genes 0.000 description 1
- 101001074618 Homo sapiens GPI mannosyltransferase 4 Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 データ伝送におけるクロック再生において、
ジッタの少ないクロックが再生できる手段を見出すこと
を課題とする。 【解決手段】 端子１に入力されたベースバンド信号を
サンプラ２で標本化パルスＰ2により標本化しフリップ
フロップ３で整形し端子４に再生クロックを出力する。
回路５〜１４によりベースバンド信号から各ビットごと
に一定時間をおいて２回づつ標本化し、先の方の標本値
のバラツキの大きさと後の方の標本値のバラツキの大き
さを比較することによって、標本化タイミングの誤差を
検出する。回路１６はビット同期信号区間中は位相同期
ループ回路として機能し、データ信号区間になると、上
記誤差検出出力でＰ2の標本化タイミングの誤差を修正
する。
ジッタの少ないクロックが再生できる手段を見出すこと
を課題とする。 【解決手段】 端子１に入力されたベースバンド信号を
サンプラ２で標本化パルスＰ2により標本化しフリップ
フロップ３で整形し端子４に再生クロックを出力する。
回路５〜１４によりベースバンド信号から各ビットごと
に一定時間をおいて２回づつ標本化し、先の方の標本値
のバラツキの大きさと後の方の標本値のバラツキの大き
さを比較することによって、標本化タイミングの誤差を
検出する。回路１６はビット同期信号区間中は位相同期
ループ回路として機能し、データ信号区間になると、上
記誤差検出出力でＰ2の標本化タイミングの誤差を修正
する。
Description
【０００１】
【発明の属する技術分野】本発明は、モデム(Modem)や
無線機による伝送やＬＡＮ(Local Area Network)等ベー
スバンドのまゝでの伝送等のディジタル信号の伝送にお
いて、ロールオフフィルタ（Roll Off Filter）等によ
り波形整形されている受信信号から、各ビットのタイミ
ングを表すクロック信号を抽出、再生するためのクロッ
ク再生（タイミング再生とも云う）回路の回路構成技術
に関するものである。
無線機による伝送やＬＡＮ(Local Area Network)等ベー
スバンドのまゝでの伝送等のディジタル信号の伝送にお
いて、ロールオフフィルタ（Roll Off Filter）等によ
り波形整形されている受信信号から、各ビットのタイミ
ングを表すクロック信号を抽出、再生するためのクロッ
ク再生（タイミング再生とも云う）回路の回路構成技術
に関するものである。
【０００２】
【従来の技術】ベースバンド信号からクロック信号を再
生する従来からの方法として、ベースバンド信号を２乗
した後、バンドパスフィルタＢＰＦを通じてクロック成
分を抽出するという方法が広く使用されている。この変
形としてＢＰＦの代わりにＤＰＬＬ(Digital Phase Loc
ked Loop)を用いたり、ベースバンド信号を２乗する代
わりにベースバンド信号のゼロクロスタイミングを用い
たりする方法が使用されている。
生する従来からの方法として、ベースバンド信号を２乗
した後、バンドパスフィルタＢＰＦを通じてクロック成
分を抽出するという方法が広く使用されている。この変
形としてＢＰＦの代わりにＤＰＬＬ(Digital Phase Loc
ked Loop)を用いたり、ベースバンド信号を２乗する代
わりにベースバンド信号のゼロクロスタイミングを用い
たりする方法が使用されている。
【０００３】ベースバンド信号の２乗信号やゼロクロス
タイミングは、ビット同期信号のように情報の“１”、
“０”が交互に規則正しく繰り返す場合には、ビット速
度に等しい周波数のきれいなスペクトルの信号が得られ
るから、ジッタが無いきれいなクロックが再生できる
が、“１”、“０”がランダムに生じる通常のデータ信
号になると、きれいなスペクトルの信号が得られないか
ら大きなジッタが発生する。
タイミングは、ビット同期信号のように情報の“１”、
“０”が交互に規則正しく繰り返す場合には、ビット速
度に等しい周波数のきれいなスペクトルの信号が得られ
るから、ジッタが無いきれいなクロックが再生できる
が、“１”、“０”がランダムに生じる通常のデータ信
号になると、きれいなスペクトルの信号が得られないか
ら大きなジッタが発生する。
【０００４】ただし、２乗余弦形でロールオフ１００％
の場合にはゼロクロスタイミングにジッタは無いから、
データ信号領域であっても、きれいなクロックが再生で
きる。しかし、このロールオフ１００％と云うのは広い
伝送帯域を必要とするので、通常は５０％程度以下のも
のが多く使用される。したがって、そのためデータ信号
領域になると再生クロックにタイミングジッタが発生す
る。
の場合にはゼロクロスタイミングにジッタは無いから、
データ信号領域であっても、きれいなクロックが再生で
きる。しかし、このロールオフ１００％と云うのは広い
伝送帯域を必要とするので、通常は５０％程度以下のも
のが多く使用される。したがって、そのためデータ信号
領域になると再生クロックにタイミングジッタが発生す
る。
【０００５】このジッタを抑圧するためには、時間的な
平均化が必要で、そのためにはＢＰＦならばＱを大に、
ＤＰＬＬならば分周段数を増加して速動できないように
しておく必要がある。しかし速動できないということ
は、初動時の追従に時間を要するということになるの
で、初動時には速動できるようにするか、あるいはある
程度のジッタは許容するかの何れかにせねばならない。
平均化が必要で、そのためにはＢＰＦならばＱを大に、
ＤＰＬＬならば分周段数を増加して速動できないように
しておく必要がある。しかし速動できないということ
は、初動時の追従に時間を要するということになるの
で、初動時には速動できるようにするか、あるいはある
程度のジッタは許容するかの何れかにせねばならない。
【０００６】
【発明が解決しようとする課題】データの再生は、アイ
(Eye)パターン（アイダイアグラムとも云う）と標本化
パルスの関係を示す図１（ａ）で明らかなように、図１
（ｂ）のクロックのタイミングＰ2さえ正確ならば、ナ
イキスト基準(Nyquist Standard)で保証された符号間干
渉がない（アイの最も開いている）時刻に標本化するこ
とによりデータ情報を取り出せるのに反し、クロック再
生に対してはナイキスト基準を利用していないので、上
述のジッタが生じる。図１（ａ）の斜線でハッチした部
分は、データシーケンスのパターンによって異なる軌跡
の範囲を示す。
(Eye)パターン（アイダイアグラムとも云う）と標本化
パルスの関係を示す図１（ａ）で明らかなように、図１
（ｂ）のクロックのタイミングＰ2さえ正確ならば、ナ
イキスト基準(Nyquist Standard)で保証された符号間干
渉がない（アイの最も開いている）時刻に標本化するこ
とによりデータ情報を取り出せるのに反し、クロック再
生に対してはナイキスト基準を利用していないので、上
述のジッタが生じる。図１（ａ）の斜線でハッチした部
分は、データシーケンスのパターンによって異なる軌跡
の範囲を示す。
【０００７】クロック再生に対してもナイキスト基準が
利用できればよいが、標本点情報はデータ情報そのもの
であって、これにはクロックのタイミング情報は含まれ
ていない。したがって、標本点情報のみからクロックを
再生することはできない。しかし、図１（ａ）のアイパ
ターンを見れば、クロックのあるべき正しいタイミング
は認識できる。これはこの標本点前後の波形からクロッ
クを再生できる何らかの方法があることを意味してい
る。そこで、本発明では、この標本点前後の波形からク
ロックを再生するための手段を見出すことを目的とす
る。
利用できればよいが、標本点情報はデータ情報そのもの
であって、これにはクロックのタイミング情報は含まれ
ていない。したがって、標本点情報のみからクロックを
再生することはできない。しかし、図１（ａ）のアイパ
ターンを見れば、クロックのあるべき正しいタイミング
は認識できる。これはこの標本点前後の波形からクロッ
クを再生できる何らかの方法があることを意味してい
る。そこで、本発明では、この標本点前後の波形からク
ロックを再生するための手段を見出すことを目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、入力ベースバンド信号を標本化パルスに
よって標本化してクロックを再生する回路において、入
力ベースバンド信号を各ビットごとに一定時間をおいて
上記標本化パルスの前後２回づつ標本化する標本化手段
と、先の方の標本値のバラツキの大きさと後の方の標本
値のバラツキの大きさを比較することによって、標本化
パルスのタイミングの誤差を検出する誤差検出手段と、
入力ベースバンド信号のビット同期信号区間中は上記標
本化パルスをクロック成分に同期させ、データ信号区間
になると上記誤差検出出力を用いて標本化パルスのタイ
ミングの誤差を修正するタイミング修正手段と、を設け
たことを要旨とする。
め、本発明は、入力ベースバンド信号を標本化パルスに
よって標本化してクロックを再生する回路において、入
力ベースバンド信号を各ビットごとに一定時間をおいて
上記標本化パルスの前後２回づつ標本化する標本化手段
と、先の方の標本値のバラツキの大きさと後の方の標本
値のバラツキの大きさを比較することによって、標本化
パルスのタイミングの誤差を検出する誤差検出手段と、
入力ベースバンド信号のビット同期信号区間中は上記標
本化パルスをクロック成分に同期させ、データ信号区間
になると上記誤差検出出力を用いて標本化パルスのタイ
ミングの誤差を修正するタイミング修正手段と、を設け
たことを要旨とする。
【０００９】
【発明の実施の形態】データ信号は、通常、パケットの
形で伝送されるが、その先頭にビット同期信号（情報の
“１”、“０”の交互繰り返しで数１０ビット）が配置
されており、まずこのビット同期信号よりクロック成分
に同期した標本化パルスＰ2でクロックが再生される。
この時点では、前述のように、従来の回路でもきれいな
クロックが再生される。しかし従来の回路では、データ
信号区間に入ってもそのまゝの回路構成でクロック再生
を続けるので、前述のジッタが生じる。そこで本発明で
は、データ信号区間になると同時にＰ2のタイミング誤
差を検出し、以下に説明するようにして修正する。
形で伝送されるが、その先頭にビット同期信号（情報の
“１”、“０”の交互繰り返しで数１０ビット）が配置
されており、まずこのビット同期信号よりクロック成分
に同期した標本化パルスＰ2でクロックが再生される。
この時点では、前述のように、従来の回路でもきれいな
クロックが再生される。しかし従来の回路では、データ
信号区間に入ってもそのまゝの回路構成でクロック再生
を続けるので、前述のジッタが生じる。そこで本発明で
は、データ信号区間になると同時にＰ2のタイミング誤
差を検出し、以下に説明するようにして修正する。
【００１０】すなわち、まず、ベースバンド信号の絶対
値を求める。これによって図２（ａ）に示すようなアイ
パターン（もはやアイは無いが波形の説明上アイパター
ンと云う）を得る。つぎにこれを標本化するが、図２
（ｂ）の標本化パルスＰ1，Ｐ3により、情報の各ビット
あたりＰ2の前後２回ずつ標本化（時間順にＰ1を第１標
本化パルス、Ｐ2を第２標本化パルス、Ｐ3を第３標本化
パルスと呼ぶこととする）する。標本化パルスは第２標
本化パルスＰ2を中心とし、それより△Ｔ早いパルスを
Ｐ1、△Ｔ遅いパルスをＰ3とする。
値を求める。これによって図２（ａ）に示すようなアイ
パターン（もはやアイは無いが波形の説明上アイパター
ンと云う）を得る。つぎにこれを標本化するが、図２
（ｂ）の標本化パルスＰ1，Ｐ3により、情報の各ビット
あたりＰ2の前後２回ずつ標本化（時間順にＰ1を第１標
本化パルス、Ｐ2を第２標本化パルス、Ｐ3を第３標本化
パルスと呼ぶこととする）する。標本化パルスは第２標
本化パルスＰ2を中心とし、それより△Ｔ早いパルスを
Ｐ1、△Ｔ遅いパルスをＰ3とする。
【００１１】クロック再生回路はビット同期信号区間内
に正しいタイミングのクロックを発生するよう設定さ
れ、そのタイミングのまゝでデータ信号区間に移行する
から、Ｐ2パルスはアイの最も開いている時刻に発生す
ることになる。したがって、このときＰ2による第２標
本値のバラツキはほとんどなく、Ｐ1による第１標本値
のバラツキの大きさとＰ3による第３標本値のバラツキ
の大きさはほゞ同じ程度となる。この標本値のバラツキ
の大きさを図２（ａ）に太線矢印ｅ1〜ｅ4で示す。クロ
ックがこのタイミングより進む方向にずれると第３標本
値のバラツキよりも第１標本値のバラツキの方が大きく
なり、遅れると逆に第１標本値のバラツキよりも第３標
本値のバラツキの方が大きくなる。したがって、第１標
本値のバラツキの大きさと第３標本値のバラツキの大き
さを比較すれば、再生クロックの誤差の方向が分かるか
らこの比較出力で再生クロックの位相を制御、補正すれ
ばよい。
に正しいタイミングのクロックを発生するよう設定さ
れ、そのタイミングのまゝでデータ信号区間に移行する
から、Ｐ2パルスはアイの最も開いている時刻に発生す
ることになる。したがって、このときＰ2による第２標
本値のバラツキはほとんどなく、Ｐ1による第１標本値
のバラツキの大きさとＰ3による第３標本値のバラツキ
の大きさはほゞ同じ程度となる。この標本値のバラツキ
の大きさを図２（ａ）に太線矢印ｅ1〜ｅ4で示す。クロ
ックがこのタイミングより進む方向にずれると第３標本
値のバラツキよりも第１標本値のバラツキの方が大きく
なり、遅れると逆に第１標本値のバラツキよりも第３標
本値のバラツキの方が大きくなる。したがって、第１標
本値のバラツキの大きさと第３標本値のバラツキの大き
さを比較すれば、再生クロックの誤差の方向が分かるか
らこの比較出力で再生クロックの位相を制御、補正すれ
ばよい。
【００１２】
【実施例】以下、本発明の実施例について説明する。図
３は本発明のクロック再生回路の一実施例の回路構成図
である。図３において、１はベースバンド信号入力端
子、２はサンプラＳＭＰ２としてのフリップフロップ回
路、３は波形整形回路ＦＦとしてのフリップフロップ回
路、４は整形信号（クロック）出力端子、５は絶対値回
路ＡＢＳ２、６はホールド回路ＨＬＤ１、７は絶対値回
路ＡＢＳ１、８は減算器ＳＢＴ１、９は絶対値回路ＡＢ
Ｓ３、１０はサンプラＳＭＰ１、１１はサンプラＳＭＰ
３、１２はホールド回路ＨＬＤ２、１３はホールド回路
ＨＬＤ３、１４は減算器ＳＢＴ２、１５はパルス発生器
ＰＬＧ２、１６はクロック再生用標本化パルス位相制御
回路、１７は２乗回路ＳＱＲ、１８は位相検波器ＰＨ
Ｄ、１９は電圧制御発振器ＶＣＯ、２０はローパスフィ
ルタＬＰＦ、２１はキャリア検出器ＣＤ、２２はパルス
発生器ＰＬＧ１、２３は切り替え回路ＳＷである。
３は本発明のクロック再生回路の一実施例の回路構成図
である。図３において、１はベースバンド信号入力端
子、２はサンプラＳＭＰ２としてのフリップフロップ回
路、３は波形整形回路ＦＦとしてのフリップフロップ回
路、４は整形信号（クロック）出力端子、５は絶対値回
路ＡＢＳ２、６はホールド回路ＨＬＤ１、７は絶対値回
路ＡＢＳ１、８は減算器ＳＢＴ１、９は絶対値回路ＡＢ
Ｓ３、１０はサンプラＳＭＰ１、１１はサンプラＳＭＰ
３、１２はホールド回路ＨＬＤ２、１３はホールド回路
ＨＬＤ３、１４は減算器ＳＢＴ２、１５はパルス発生器
ＰＬＧ２、１６はクロック再生用標本化パルス位相制御
回路、１７は２乗回路ＳＱＲ、１８は位相検波器ＰＨ
Ｄ、１９は電圧制御発振器ＶＣＯ、２０はローパスフィ
ルタＬＰＦ、２１はキャリア検出器ＣＤ、２２はパルス
発生器ＰＬＧ１、２３は切り替え回路ＳＷである。
【００１３】クロック再生用標本化パルス位相制御回路
１６は、２乗回路１７、位相検波器１８、電圧制御発振
器１９及びローパスフィルタ２０で構成され、切り替え
回路２３が位相検波器１８とローパスフィルタ２０とを
接続するように切り替えられる時は位相同期ループ回路
として機能し、また減算器１４をローパスフィルタ２０
に接続するように切り替えられる時は前述したアイパタ
ーンから検出した誤差信号によるＰ2のタイミング修正
回路として機能する。
１６は、２乗回路１７、位相検波器１８、電圧制御発振
器１９及びローパスフィルタ２０で構成され、切り替え
回路２３が位相検波器１８とローパスフィルタ２０とを
接続するように切り替えられる時は位相同期ループ回路
として機能し、また減算器１４をローパスフィルタ２０
に接続するように切り替えられる時は前述したアイパタ
ーンから検出した誤差信号によるＰ2のタイミング修正
回路として機能する。
【００１４】切り替え回路２３はキャリア検出器２１及
びパルス発生器２２により制御される。キャリア検出器
２１がベースバンド信号の入来を検出すると、その検出
出力でパルス発生器２２が駆動され、その出力パルスで
切り替え回路２３の切り替えは制御される。この切り替
えは、前記回路１６を入力ベースバンド信号のビット同
期信号区間中は前記位相同期ループ回路として、またデ
ータ信号区間になると、前記タイミング修正回路とし
て、それぞれ機能するように制御される。
びパルス発生器２２により制御される。キャリア検出器
２１がベースバンド信号の入来を検出すると、その検出
出力でパルス発生器２２が駆動され、その出力パルスで
切り替え回路２３の切り替えは制御される。この切り替
えは、前記回路１６を入力ベースバンド信号のビット同
期信号区間中は前記位相同期ループ回路として、またデ
ータ信号区間になると、前記タイミング修正回路とし
て、それぞれ機能するように制御される。
【００１５】さて、今、ベースバンド信号が信号入力端
子１に入力されると、サンプラ２、２乗回路１７及びキ
ャリア検出器２１に与えられ、サンプラ２は標本化パル
スＰ2による入力ベースバンド信号を標本化してデータ
信号を抽出する。この信号はフリップフロップ回路３に
加えられて矩形波に整形され、整形信号出力端子４に出
力される。
子１に入力されると、サンプラ２、２乗回路１７及びキ
ャリア検出器２１に与えられ、サンプラ２は標本化パル
スＰ2による入力ベースバンド信号を標本化してデータ
信号を抽出する。この信号はフリップフロップ回路３に
加えられて矩形波に整形され、整形信号出力端子４に出
力される。
【００１６】この時、ビット同期信号区間中であれば、
前記回路１６は前述のように位相同期ループ回路として
機能するので、標本化パルスＰ2は入力ベースバンド信
号のクロック成分に同期させられ、従来と同様にして出
力端子４にはクロック再生信号を得ることができる。し
かしデータ信号区間になると、前述したようにこのまま
ではＰ2のタイミングに誤差がでるので、データ信号区
間では下記のように修正される。
前記回路１６は前述のように位相同期ループ回路として
機能するので、標本化パルスＰ2は入力ベースバンド信
号のクロック成分に同期させられ、従来と同様にして出
力端子４にはクロック再生信号を得ることができる。し
かしデータ信号区間になると、前述したようにこのまま
ではＰ2のタイミングに誤差がでるので、データ信号区
間では下記のように修正される。
【００１７】入力ベースバンド信号は絶対値回路（両波
整流回路でもよい）７によって図２（ａ）のアイパター
ンを有する信号に変換され、この信号は減算器８に＋側
に入力される。
整流回路でもよい）７によって図２（ａ）のアイパター
ンを有する信号に変換され、この信号は減算器８に＋側
に入力される。
【００１８】一方、前記サンプラ２の出力は絶対値回路
５に加えられ、データ信号のデータ点の振幅をあらわす
パルスに変換され、このパルスはホールド回路６により
直流電圧信号に変換され、減算器８の−側に入力され
る。減算器８は、絶対値回路７の出力のアイパターン信
号からデータ信号の振幅値を減算し、図４（ａ）に示す
ように０ｖを基準とした信号に変換する。この信号は絶
対値回路９において両波整流され、図４（ｂ）のような
波形の信号となる。
５に加えられ、データ信号のデータ点の振幅をあらわす
パルスに変換され、このパルスはホールド回路６により
直流電圧信号に変換され、減算器８の−側に入力され
る。減算器８は、絶対値回路７の出力のアイパターン信
号からデータ信号の振幅値を減算し、図４（ａ）に示す
ように０ｖを基準とした信号に変換する。この信号は絶
対値回路９において両波整流され、図４（ｂ）のような
波形の信号となる。
【００１９】この信号はさらにサンプラ１０、サンプラ
１１に加えられて、それぞれ標本化パルスＰ1，Ｐ3で標
本化される。サンプラ１０の出力はホールド回路１２
に、サンプラ１１の出力はホールド回路１３に、それぞ
れ加えられて直流電圧信号に変換される。この両ホール
ド回路の放電時定数を大きくしておけば準ピーク値に等
しい直流電圧信号が得られる。
１１に加えられて、それぞれ標本化パルスＰ1，Ｐ3で標
本化される。サンプラ１０の出力はホールド回路１２
に、サンプラ１１の出力はホールド回路１３に、それぞ
れ加えられて直流電圧信号に変換される。この両ホール
ド回路の放電時定数を大きくしておけば準ピーク値に等
しい直流電圧信号が得られる。
【００２０】ホールド回路１２、および１３の出力は、
それぞれ前記第１標本値、および第３標本値のバラツキ
の準ピーク値に等しい直流電圧になっているから、第２
標本化パルスＰ2がアイの最も開いている時刻に合って
いる場合には、この両ホールド回路出力は等しく、標本
化パルスの時刻がこれより進んでいるときはホールド回
路１２の出力の方が大きく、逆に遅れているときはホー
ルド回路１３の出力の方が大きくなる。したがって減算
器１４で両ホールド回路出力の減算による比較を行えば
タイミング誤差の方向が検出できる。
それぞれ前記第１標本値、および第３標本値のバラツキ
の準ピーク値に等しい直流電圧になっているから、第２
標本化パルスＰ2がアイの最も開いている時刻に合って
いる場合には、この両ホールド回路出力は等しく、標本
化パルスの時刻がこれより進んでいるときはホールド回
路１２の出力の方が大きく、逆に遅れているときはホー
ルド回路１３の出力の方が大きくなる。したがって減算
器１４で両ホールド回路出力の減算による比較を行えば
タイミング誤差の方向が検出できる。
【００２１】この時点では、切り替え回路２３は、すで
に減算器１４側に切り替えられているので、減算器１４
から出力される誤差電圧はローパスフィルタ２０を通じ
て電圧制御発振器１９に加えられ、Ｐ2のタイミング誤
差が補正される。
に減算器１４側に切り替えられているので、減算器１４
から出力される誤差電圧はローパスフィルタ２０を通じ
て電圧制御発振器１９に加えられ、Ｐ2のタイミング誤
差が補正される。
【００２２】以上詳細に説明したように、本発明では、
データ信号区間でのＰ2のタイミング補正のため、正し
い標本点から一定時刻ずつ前後にずらせた２つのタイミ
ングで標本化した標本値のバラツキの大きさを比較する
という方法を用いる。バラツイているもの同士を比較す
るから、一見、その比較結果もバラツキがあるように思
える。しかし、この標本値のバラツキはデータシーケン
スの内容に依存して変化するものであるから、上限、下
限が存在する。したがって、それらのピーク値はほぼ限
定されることになるから、その比較結果による制御も安
定して行われる。なお、以上の説明から明らかなよう
に、回路２，３，１５，１６は従来のクロック再生回
路、回路５，６，７，８，９，１０，１１，１７は前記
標本化手段、回路１２〜１４は誤差検出手段、回路２１
〜２３はタイミング修正手段を構成しているが、かかる
回路構成に限定されないことは勿論である。
データ信号区間でのＰ2のタイミング補正のため、正し
い標本点から一定時刻ずつ前後にずらせた２つのタイミ
ングで標本化した標本値のバラツキの大きさを比較する
という方法を用いる。バラツイているもの同士を比較す
るから、一見、その比較結果もバラツキがあるように思
える。しかし、この標本値のバラツキはデータシーケン
スの内容に依存して変化するものであるから、上限、下
限が存在する。したがって、それらのピーク値はほぼ限
定されることになるから、その比較結果による制御も安
定して行われる。なお、以上の説明から明らかなよう
に、回路２，３，１５，１６は従来のクロック再生回
路、回路５，６，７，８，９，１０，１１，１７は前記
標本化手段、回路１２〜１４は誤差検出手段、回路２１
〜２３はタイミング修正手段を構成しているが、かかる
回路構成に限定されないことは勿論である。
【００２３】
【発明の効果】以上詳述したように、本発明によれば、
ベースバンドデータ信号からのクロックの再生におい
て、信号のゼロクロス部分を用いないので、データ信号
区間においてもジッタの少ないクロックを再生すること
ができる。
ベースバンドデータ信号からのクロックの再生におい
て、信号のゼロクロス部分を用いないので、データ信号
区間においてもジッタの少ないクロックを再生すること
ができる。
【図１】本発明の動作を説明するための波形図である。
【図２】本発明の動作を説明するための波形図である。
【図３】本発明の動作を説明するための回路構成図であ
る。
る。
【図４】本発明の動作を説明するための波形図である。
１ ベースバンド信号入力端子 ２ サンプラＳＭＰ２ ３ フリップフロップ回路ＦＦ ４ 整形信号出力端子 ５ 絶対値回路ＡＢＳ２ ６ ホールド回路ＨＬＤ１ ７ 絶対値回路ＡＢＳ１ ８ 減算器ＳＢＴ１ ９ 絶対値回路ＡＢＳ １０ サンプラＳＭＰ１ １１ サンプラＳＭＰ３ １２ ホールド回路ＨＬＤ２ １３ ホールド回路ＨＬＤ３ １４ 減算器ＳＢＴ２ １５ パルス発生器ＰＬＧ２ １６ クロック再生回路 １７ ２乗回路ＳＱＲ １８ 位相検波器ＰＨＤ １９ 電圧制御発振器ＶＣＯ ２０ ローパスフィルタＬＰＦ ２１ キャリア検出器ＣＤ ２２ パルス発生器ＰＬＧ１ ２３ 切り替え回路ＳＷ
Claims (1)
- 【請求項１】 入力ベースバンド信号を標本化パルスに
よって標本化してクロックを再生する回路において、入
力ベースバンド信号を各ビットごとに一定時間をおいて
上記標本化パルスの前後２回づつ標本化する標本化手段
と、先の方の標本値のバラツキの大きさと後の方の標本
値のバラツキの大きさを比較することによって、標本化
パルスのタイミングの誤差を検出する誤差検出手段と、
入力ベースバンド信号のビット同期信号区間中は上記標
本化パルスをクロック成分に同期させ、データ信号区間
になると上記誤差検出出力を用いて標本化パルスのタイ
ミングの誤差を修正するタイミング修正手段と、を設け
たことを特徴とするクロック再生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1635798A JPH11205297A (ja) | 1998-01-12 | 1998-01-12 | クロック再生回路 |
| US09/052,618 US6066970A (en) | 1998-01-12 | 1998-03-31 | Circuit for producing clock pulses from an inputted base band signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1635798A JPH11205297A (ja) | 1998-01-12 | 1998-01-12 | クロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11205297A true JPH11205297A (ja) | 1999-07-30 |
Family
ID=11914109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1635798A Pending JPH11205297A (ja) | 1998-01-12 | 1998-01-12 | クロック再生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6066970A (ja) |
| JP (1) | JPH11205297A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7295607B2 (en) * | 2004-05-07 | 2007-11-13 | Broadcom Corporation | Method and system for receiving pulse width keyed signals |
| DE602006010246D1 (de) * | 2006-01-26 | 2009-12-17 | Infra Com Ltd | Jitterarme taktrückgewinnung aus einem über ein drahtloses medium übertragenen digitalen basisband-datensignal |
| CN104467753B (zh) * | 2014-11-28 | 2017-02-22 | 深圳中科讯联科技有限公司 | 一种可滤除毛刺的跳沿检测方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE395211B (sv) * | 1976-09-15 | 1977-08-01 | Ellemtel Utvecklings Ab | Sett att regenerera asynkrona datasignaler samt anordning for utforande av settet |
| JPH02207631A (ja) * | 1989-02-08 | 1990-08-17 | Fujitsu Ltd | クロック再生回路 |
| JPH0449717A (ja) * | 1990-06-18 | 1992-02-19 | Mitsubishi Electric Corp | クロツク再生回路 |
| JPH07193564A (ja) * | 1993-12-25 | 1995-07-28 | Nec Corp | クロック再生装置および再生方法 |
| US5510743A (en) * | 1994-07-14 | 1996-04-23 | Panasonic Technologies, Inc. | Apparatus and a method for restoring an A-level clipped signal |
-
1998
- 1998-01-12 JP JP1635798A patent/JPH11205297A/ja active Pending
- 1998-03-31 US US09/052,618 patent/US6066970A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6066970A (en) | 2000-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5671257A (en) | Symbol timing recovery based on complex sample magnitude | |
| EP0860996A2 (en) | Adaptive signal processing method and circuit for a digital recording/reproducing apparatus | |
| US5764102A (en) | Multi-stage symbol synchronization | |
| US6169751B1 (en) | OFDM receiving apparatus | |
| JPH10107623A (ja) | 変換装置および方法、並びに、ｐｌｌ演算装置および方法 | |
| CA2272560A1 (en) | Carrier phase synchronization by reverse playback | |
| US6337650B1 (en) | System and method for regenerating clock signal | |
| JPH11205297A (ja) | クロック再生回路 | |
| JP3729366B2 (ja) | パケットｆｓｋ受信機用クロック再生回路 | |
| JP2985957B1 (ja) | 位相比較器及びデジタル式位相同期回路 | |
| JP3147147B2 (ja) | 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置 | |
| JP3218113B2 (ja) | タイミング再生回路 | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| CN111726218A (zh) | 波特率时间误差检测器 | |
| JP3918969B2 (ja) | Ｏｆｄｍ復調装置及びｏｆｄｍ復調方法 | |
| JPH09130443A (ja) | ディジタル復調装置 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
| US7006585B2 (en) | Recovering data encoded in serial communication channels | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| JP2523992B2 (ja) | タイミング再生回路 | |
| JPH09191298A (ja) | データ受信装置 | |
| JPH0767167B2 (ja) | 波形等化器 | |
| JPH05135510A (ja) | 情報処理システム | |
| JPH11331138A (ja) | クロック再生方法及びクロック再生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20040511 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040802 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20050315 |