JP2523992B2 - タイミング再生回路 - Google Patents

タイミング再生回路

Info

Publication number
JP2523992B2
JP2523992B2 JP2410393A JP41039390A JP2523992B2 JP 2523992 B2 JP2523992 B2 JP 2523992B2 JP 2410393 A JP2410393 A JP 2410393A JP 41039390 A JP41039390 A JP 41039390A JP 2523992 B2 JP2523992 B2 JP 2523992B2
Authority
JP
Japan
Prior art keywords
signal
circuit
input data
timing
timing clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2410393A
Other languages
English (en)
Other versions
JPH04356835A (ja
Inventor
孝寿 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2410393A priority Critical patent/JP2523992B2/ja
Publication of JPH04356835A publication Critical patent/JPH04356835A/ja
Application granted granted Critical
Publication of JP2523992B2 publication Critical patent/JP2523992B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、入力データ信号に同
期したタイミングクロックを再生するタイミング再生回
路、特に、ディジタル通信の受信装置で用いられるタイ
ミング再生回路に関するものである。
【0002】
【従来の技術】図3は、例えば特願平2−16415号
第3図に示された従来のタイミング再生回路の一例であ
り、図において、1はタイミングクロックと入力データ
信号の位相差を測定する位相比較回路であり、タイミン
グクロックの位相を反転する反転回路2、入力データ信
号をタイミングクロックでサンプルするサンプルホール
ド回路3a、反転タイミングクロックでサンプルするサ
ンプルホールド回路3b、サンプルホールド回路3bの
出力の符号を判定する符号判定回路4、サンプルホール
ド回路3aの出力をホールドするホールド回路5a、符
号判定回路4の出力をホールドするホールド回路5b、
ホールド回路5a,5bの出力を乗算する乗算器6、符
号判定回路4とホールド回路5bの出力を入力とするX
OR回路7によって構成され、8はXOR回路7の出力
によって乗算器6の出力をON/OFFするゲート回
路、9はゲート回路8の出力を帯域制限するループフィ
ルタ、10はループフィルタ9の出力でタイミングクロ
ックの位相と周波数を変化させる発信器である。
【0003】図3の動作について説明する。入力データ
信号11はサンプルホールド回路3aとサンプルホール
ド回路3bに入力され、それぞれタイミングクロック1
2および反転回路2で反転された反転タイミングクロッ
クでサンプリングされる。ここでタイミングクロック1
2はデータの判定点すなわちナイキスト点付近をサンプ
ルし、反転タイミングクロックはデータの変化点すなわ
ちゼロクロス点付近をサンプリングする。
【0004】タイミングクロック12でサンプリングさ
れたナイキスト点付近の信号は符号判定回路4によって
ゼロクロスレベルを基準として符号判定され、ホールド
回路5bとXOR回路7に入力される。
【0005】また反転タイミングクロックでサンプリン
グされたゼロクロス点付近の信号はホールド回路5aに
入力されサンプリングクロックでホールドされた後、乗
算器6に入力される。乗算器6では、ホールド回路5a
からのゼロクロス点付近のサンプル信号と、ホールド回
路5bからのナイキスト点付近のサンプル信号の符号を
示す信号との乗算が行われ、乗算結果がタイミングクロ
ック12と入力データ信号11の位相差信号としてゲー
ト回路8に入力される。
【0006】ゲート回路8はXOR回路7の出力によっ
て乗算器6の出力をON/OFFする。XOR回路7
は、ナイキスト点付近のサンプル信号にあたるタイミン
グクロック12でサンプリングされた信号の符号が変化
したときに1を出力し、ゲート回路8の出力をONにす
る。ゲート回路8の出力はループフィルタ9で帯域制限
されて電圧制御発信器10に入力される。発信器10は
この入力信号にしたがって、出力するタイミングクロッ
ク12の位相と周波数を制御して入力データ信号11と
タイミングクロック12の同期をとる。
【0007】図4に入力データ信号11のサンプリング
例を示す。矢印で示したのがタイミングクロックと反転
タイミングクロックでサンプリングしたサンプリング信
号である。
【0008】図4の波形図aはタイミングクロック12
a1の位相が入力データ信号11に対して遅れている場合
であり、反転タイミングクロックでサンプリングした点
Bのレベルがゼロクロス点近傍のデータとして乗算器6
に、また、タイミングクロックでサンプリングしたナイ
キスト点近傍のデータ点Cの符号が乗算器6に入力され
る。このとき、XOR回路7には点Aと点Cの符号が入
力されており、点Aと点Cの符号が異なるので1が出力
されゲート回路8がONになり乗算器6のデータがルー
プフィルタ9を通して発信器10に入力される。タイミ
ングクロック12a1の位相が入力データ信号11に対し
て遅れている場合は点Bと点Cの符号は同じであるか
ら、プラスのデータが入力され、発信器10はタイミン
グクロック12a1の位相を進めるように動作する。
【0009】図4の波形図bはタイミングクロック12
b1の位相が入力データ信号11に対して進んでいる場合
である。タイミングクロック12の位相が入力データ信
号11に対して進んでいる場合は点Bと点Cの符号が異
なるので、マイナスのデータが発信器10に入力され
信器10はタイミングクロック12b1の位相を遅らす
ように動作する。
【0010】この動作により、入力データ信号11に同
期したタイミングクロック12b1を再生することができ
る。
【0011】
【発明が解決しようとする課題】従来のタイミング再生
回路は以上のように構成されているので、図5の波形図
aのように入力データ信号がゼロクロスレベルに対して
オフセットしている場合や、図5の波形図bのように入
力データ信号が歪んでいる場合に、タイミングクロック
と入力データ信号の位相がほぼ逆相になっていると、ゼ
ロクロスが起こった場合でもタイミングクロックでサン
プリングした信号の符号が同じになってしまうため、ゼ
ロクロスを検出できずタイミングクロックの位相の引き
込みができない、または引き込みに時間がかかるなどの
問題点があった。
【0012】この発明は、上記の問題点を解決するため
になされたもので、上記のような条件においてもタイミ
ングクロックと入力データ信号の同期をとることがで
き、高速に引き込みを行うタイミング再生回路を実現す
ることを目的とする。
【0013】
【課題を解決するための手段】この第1の発明に係るタ
イミング再生回路は、サンプリング信号抽出手段が第1
のサンプリング信号と第2のサンプリング信号とを抽出
する。上記第1のサンプリング信号及び上記第2のサン
プリング信号に対する符号を符号検出手段が検出する。
上記検出された符号に基づいて上記入力データ信号とタ
イミングクロック信号との位相差を判定手段が判定す
る。この判定手段が逆位相関係を判定した場合、上記入
力データ信号に対して上記タイミングクロック信号を制
御手段が反転するものである。また、この第2の発明に
係るタイミング再生回路は第1のサンプリング信号と第
2のサンプリングとを抽出する。この第1のサンプリン
グ信号抽出手段で抽出された第1のサンプリング信号及
び上記第2のサンプリング信号に対して、それぞれ複数
シンボルの平均値を平均レベル検出手段が求める。上記
平均レベル検出手段の検出結果に基づいて入力データ信
号に対する上記クロック信号を制御手段が反転するもの
である。
【0014】
【作用】この第1の発明によれば入力データ信号をタイ
ミングクロック信号でサンプリングした第1のサンプリ
ング信号とタイミングクロック信号の反転信号で入力デ
ータ信号をサンプリングした第2のサンプリング信号と
を抽出する。上記第1のサプリング信号及び上記第2の
サンプリング信号に対する符号に基づいて上記入力デー
タ信号とタイミングクロック信号との位相差を判定し
て、上記判定手段が逆位相関係を判定した場合、上記入
力データ信号に対して上記タイミングクロック信号を反
転することにより入力データ信号に対するタイミングク
ロック信号の正確な再生を行う。
【0015】また、この第2の発明によれば入力データ
信号をタイミングクロック信号でサンプリングした第1
のサンプリング信号とタイミングクロック信号の反転信
号で 入力データ信号をサンプリングした第2のサンプリ
ング信号とを抽出する。第1のサンプリング信号及び上
記第2のサンプリング信号に対する、それぞれの複数シ
ンボルの平均値に基づいて、入力データ信号に対して上
記クロック信号を反転することにより入力データ信号に
対するタイミング信号の正確な再生を行う。
【0016】
【実施例】以下、この第1の発明の一実施例を図につい
て説明する。図1は本実施例によるタイミング再生回路
である。図1において図3と同一部分については同一符
号を付して説明を省略する。
【0017】図において、13は位相反転回路であり、
ホールド回路5aの出力の符号を判定する符号判定回路
14、符号判定回路4と符号判定回路14の出力を入力
とするXNOR回路15、XOR回路7とXNOR回路
15の出力を入力とするNOR回路16、タイミングク
ロック12で動作しカウント数が設定値Nに達したとき
に出力信号を出すカウンタ17a、NOR回路16の出
力で動作が制御され、タイミングクロック12でカウン
トを行い、カウント数が設定値Mに達したときに出力信
号を出すカウンタ17b、カウンタ17bの出力で制御
れ発信器10にタイミングクロック12の位相を反転
するデータを渡す位相制御回路18によって構成され
る。
【0018】次に動作について説明する。一般に、入力
データ信号のデータが変化せずゼロクロスが起こらない
ときは、ナイキスト点とゼロクロス点の位置に相当する
部分のサンプル値の符号は同じになる。これに対して、
図5の場合では、ナイキスト点の位置に相当するサンプ
リングクロック12でサンプリングした点Aと点Cの符
号は変化していないが、ゼロクロス点の位置に相当する
反転サンプリングクロックでサンプリングした点Bの符
号は点Aと点Cと異なる。この符号の条件で、入力デー
タ信号11とタイミングクロック12の位相が逆位相で
あることを判定しタイミングクロック12の位相を反転
させる。
【0019】まず、符号判定回路14は、反転タイミン
グクロックでサンプリングされたゼロクロス点付近の信
号にあたるホールド回路5aの出力の符号を判定しXN
OR回路15に出力する。XNOR回路15には、符号
判定回路14からの信号と符号判定回路4からの信号が
入力され、2つの入力信号の符号が違う場合に0をNO
R回路16に出力する。NOR回路16にはXOR回路
7からも信号が入力され、2つの入力信号が0のときに
1をカウンタ17bに出力する。カウンタ17bはNO
R回路16の出力が1のときにイネーブルになり、タイ
ミングクロック12でカウントを行い、カウント数が設
定値Mに達したとき位相制御回路18に出力信号を出
す。位相制御回路18は、カウント17bの出力信号が
入力されたときに発信器10にタイミングクロック12
の位相を反転するデータを渡す。また、カウンタ17a
はタイミングクロック12で動作し、カウント数が設定
値Nに達したときに出力信号を出してカウンタ17a自
身とカウンタ17bにリセットをかける。
【0020】従って、入力データ信号11とタイミング
クロック12の位相がほぼ逆相であると判定する上記の
条件が、入力データ信号Nシンボル中Mシンボル以上成
立したときにタイミングクロック12の位相を反転させ
る。(N/2≦M≦N)
【0021】図2はこの第2の発明の一実施例によるタ
イミング再生回路である。図2において、図1、図3と
同一部分については同一符号を付して説明を省略する。
【0022】19aはホールド回路5aの出力が入力さ
れそのレベルの平均をとる平均化回路、19bはサンプ
ルホールド回路3bの出力が入力されそのレベルの平均
をとる平均化回路、20は平均化回路19a,19bの
出力が入力されどちらのレベルが大きいかを判定するレ
ベル判定回路、21はタイミングクロック12で動作し
カウント数が設定値Nに達したときに出力信号を出すカ
ウンタ、22はレベル判定回路20の出力で制御され発
信器10にタイミングクロック12の位相を反転するデ
ータを渡す位相制御回路である。
【0023】次に動作について説明する。一般に、入力
データ信号が図5のa波形図のようにタイミング信号成
分程度の狭帯域フィルタで帯域制限されており滑らかな
波形の場合は、ナイキスト点のレベルはゼロクロス点の
レベルより大きい。(図5のb波形図のような波形では
成立しないので、この場合は帯域制限をする狭帯域フィ
ルタ等を通してから入力する。)この条件を利用し入力
データ信号11との位相が逆相であることを判定し、タ
イミングクロック12の位相を反転させる。
【0024】まず、19aの平均化回路は、反転タイミ
ングクロックでサンプリングしたホールド回路5aの出
力のレベルを平均する。同様に19bの平均化回路は、
タイミングクロックでサンプリングしたサンプルホール
ド回路3aの出力のレベルを平均する。そして、カウン
タ21はタイミングクロック12で動作し、カウント数
が設定値Nに達したときに出力信号を出してカウンタ2
1自身と平均化回路19a,19bにリセットをかける
と同時に、レベル判定回路20を動作させる。
【0025】このときレベル判定回路20に入力される
信号はNシンボルを平均した値となる。レベル判定回路
20は、平均化回路19a,19bの出力のうちどちら
のレベルが大きいかを判定し、ゼロクロス点のレベルに
相当する平均化回路19aのレベルのほうがナイキスト
点のレベルに相当する平均化回路19bのレベルより大
きい場合に、出力信号を出し位相制御回路22を動作さ
せる。位相制御回路22はレベル判定回路20の出力で
制御され、発信器10にタイミングクロック12の位相
を反転するデータを渡してタイミングクロック12の位
相を反転させる。
【0026】以上の動作によって、タイミングクロック
が引き込み不能になることを防ぐと共に、高速引き込み
を可能とする。
【0027】なお、図1では、カウンタ17aとカウン
タ17bを用い、入力データ信号Nシンボル中Mシンボ
ル以上判定条件が成立したときにタイミングクロック1
2の位相を反転させたが、入力データ信号11の雑音等
が問題にならず判定条件が1回成立しただけで位相を反
転させて良い場合は、カウンタ17a,17bは必要無
く、NOR回路16の出力を位相制御回路18に入力す
れば良い。同様に図2では、平均化回路19a,19b
とカウンタ21は必要無く、サンプルホールド回路3
a,ホールド回路5aの出力をレベル判定回路20に入
力してレベル判定を行えば良い。
【0028】
【発明の効果】これら請求項1,請求項2の発明によれ
ば、上記入力データ信号を上記タイミングクロック信号
でサンプリングした第1のサンプリングした第1のサン
プリング信号と上記タイミングクロック信号の反転信号
で上記入力データ信号をサンプリングした第2のサンプ
リング信号とに基づいて、入力データ信号とタイミング
クロック信号との位相差または平均値を検出し、入力デ
ータ信号とクロック信号とが逆位相関係と判定した場
合、クロック信号を反転することにより、上記入力デー
タ信号に対するタイミングクロック信号の再生を正確に
行うことができる
【図面の簡単な説明】
【図1】 この第1の発明の一実施例によるタイミング
再生のブロック図である。
【図2】 この第2の発明の一実施例によるタイミング
再生回路のブロック図である。
【図3】 従来のタイミング再生回路を示すブロック図
である。
【図4】 同回路における入力データ信号のサンプリン
グを示す波形図である。
【図5】 同回路において入力データ信号とタイミング
クロックの位相がほぼ逆相で引き込みが不能の場合の入
力データ信号のサンプリングを示す波形図である。
【符号の説明】
1 位相比較回路、2 反転回路、3a サンプルホー
ルド回路、3b サンプルホールド回路、4 符号判定
回路、5a ホールド回路、5b ホールド回路、6
乗算器、7 XOR回路、8 ゲート回路、9 ループ
フィルタ、10発信器、13 位相反転回路、14 符
号判定回路、15 XNOR回路、16 NOR回路、
17a カウンタ、17b カウンタ、18 位相制御
回路、19a 平均化回路、19b 平均化回路、20
レベル判定回路、21 カウンタ、22 位相制御回
路。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力データ信号に同期したタイミングク
    ロック信号を再生するタイミング再生回路において、 入力データ信号を上記タイミングクロック信号でサンプ
    リングした第1のサンプリング信号と上記タイミングク
    ロック信号の反転信号で上記入力データ信号をサンプリ
    ングした第2のサンプリング信号とを抽出するサンプリ
    ング信号抽出手段と、 上記第1のサンプリング信号及び上記第2のサンプリン
    グ信号に対する符号を検出する符号検出手段と、 上記検出された符号に基づいて上記入力データ信号とタ
    イミングクロック信号との位相差を判定する判定手段
    と、 上記判定手段が逆位相関係を判定した場合、上記入力デ
    ータ信号に対して上記タイミングクロック信号を反転す
    る制御手段 とを備えたことを特徴とするタイミング再生
    回路。
  2. 【請求項2】 入力データ信号に同期したタイミングク
    ロック信号を再生するタイミング再生回路において、 入力データ信号を上記タイミングクロック信号でサンプ
    リングした第1のサンプリング信号と上記タイミングク
    ロック信号の反転信号で上記入力データ信号をサンプリ
    ングした第2のサンプリング信号とを抽出するサンプリ
    ング信号抽出手段と、 上記第1のサンプリグ信号抽出手段で抽出した第1のサ
    ンプリグ信号及び上記第2のサンプリング信号に対し
    て、それぞれ複数シンボルの平均値を求める平均レベル
    検出手段と、 上記平均レベル検出手段の検出結果に基づいて、上記入
    力データ信号に対して上記クロック信号を反転する制御
    手段 とを備えたことを特徴とするタイミング再生回路。
JP2410393A 1990-12-13 1990-12-13 タイミング再生回路 Expired - Fee Related JP2523992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2410393A JP2523992B2 (ja) 1990-12-13 1990-12-13 タイミング再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2410393A JP2523992B2 (ja) 1990-12-13 1990-12-13 タイミング再生回路

Publications (2)

Publication Number Publication Date
JPH04356835A JPH04356835A (ja) 1992-12-10
JP2523992B2 true JP2523992B2 (ja) 1996-08-14

Family

ID=18519562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2410393A Expired - Fee Related JP2523992B2 (ja) 1990-12-13 1990-12-13 タイミング再生回路

Country Status (1)

Country Link
JP (1) JP2523992B2 (ja)

Also Published As

Publication number Publication date
JPH04356835A (ja) 1992-12-10

Similar Documents

Publication Publication Date Title
US4312075A (en) Timing-phase recovery circuit
US4918709A (en) Data demodulator baud clock phase locking
GB1560107A (en) Timing recovery circuit for a differentially coherent phase modulated data transmission system
JPH06188870A (ja) クロック再生器
JP3669796B2 (ja) ディジタルpll回路
CA2272560A1 (en) Carrier phase synchronization by reverse playback
JP2771354B2 (ja) 復調器
JP2523992B2 (ja) タイミング再生回路
JP3729366B2 (ja) パケットfsk受信機用クロック再生回路
US5768322A (en) Transferred data recovery apparatus
US4760344A (en) Phase shift keying signal demodulation method and apparatus
JP3147147B2 (ja) 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置
CN100367805C (zh) 颜色信号解调装置
US7006585B2 (en) Recovering data encoded in serial communication channels
JPH06268700A (ja) タイミング再生回路
JPH06152667A (ja) クロック再生回路
JP2536428B2 (ja) 同期検出回路
JPH0591154A (ja) 搬送波再生回路
CN1933000B (zh) 一种具有保护功能的时序恢复装置与方法
JPH11205297A (ja) クロック再生回路
US20060002498A1 (en) Clock recovery
EP1523145B1 (en) Detection of the presence or absence of an ARI signal.
JPS6028352A (ja) 符号識別器
JPH06197138A (ja) ディジタルクロック再生回路
GB2198016A (en) Manchester decoders

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080531

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees