JPH0449717A - クロツク再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はクロック再生回路に係シ、特に独立の発振器
によりデータを多点サンプリングしクロックを再生する
クロック再生回路に関するものである。

〔従来の技術〕

従来のクロック再生回路の一例を第４図に示し説明する
。

区において、２１は独立の発振器であるクロック発振回
路、２２はこのクロック発振回路２１の出力周波数を設
定した分局比で所要の周波数に分周する分周回路、２３
は入力データ２４の変化点を検出する変化点検出回路、
２５は分周回路２２からの信号の位相と分周回路２９よ
シの信号の位相を比較する位相比較器、２６はこの位相
比較器２５の出力を入力とするチャージポンプ、２７社
このチャージポンプ２６の出力側に接続されたループフ
ィルタ、２８はこのループフィルタ２７の出力電圧によ
り発振局波数が制御される電圧制御発振器、２９はこの
電圧制御発振器２８の出力周波数を設定した分局比で所
要の周波数に分周する分周回路、３０は外部に送出され
る再生クロックである。

つぎにこの第４図に示すクロック再生回路の動作につい
て説明する。

入力データ２４は符号形式によるが、「１」もしくは［
−〇」の連続信号が続いた場合、変化点の検出ができな
くなることを防ぐため、変化点検出回路２３によって変
化点を検出する。そして、変化点を検出した後は、分周
回路２２により一定周期でカウンター（図示せず）を動
作させることにより、入力データ２４よシクロツクを再
生する。

この後、装置内部の必要なりロックに変換するため、位
相比較器２５．チャージポンプ２６．ループフィルタ２
１．電圧制御発振器２Ｂおよび分周回路２ｇから構成さ
れるＰＬＬ（Ｐｈａｓａ　ＬｏｃｋＬｏｏｐ）回路によ
り所定の再生クロック３０を得ている。

第５図は第４図における位相比較器２５０周波数ｆに対
する電圧の特性を示す。

〔発明が解決しようとする課題〕

従来のクロック再生回路は以上のように構成されている
ので、独立Ｏクロックによるサンプリングジッターが必
ず残ることになり、再生されたクロックの品質が劣化す
るという課題があった。

この発明はかかる課題を解決するためになされたもので
、非線形位相検出器をＰＬＬ回路に組み込むことで定常
的に生じるジッター成分を除去するクロック再生回路を
得ることを目的とする。

〔課題を解決するための手段：ｌ この発明によるクロック再生回路は、独立の発振器によ
りデータを多点サンプリングしクロックを再生する回路
において、非線形位相検出器をＰＬＬ回路に組み込むこ
とにより、上記独立の発振器による多点サンプリングに
て発生するジッターを除去するようにしたものである。

〔作用〕

この発明においては、非線形な位相検出器を採用するこ
とで、多点サンプリングにより生じるジッターを抑圧す
る。

〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明する
。

第１図はこの発明によるクロック再生回路の実施例の基
本的構成を示すブロック図である。

この第１図において、１は独立の発振器であるクロック
発振回路、２はこのクロック発振回路１の出力周波数を
設定した分局比で所要の周波数に分周する分周回路、３
は入力データ４の変化点を検出する変化点検出回路、５
は非線形の比較特性を有するＰＬＬ回路で、このＰＬＬ
回路５には非線形位相検出器が組み込まれている。６は
ＰＬＬ回路５から出力される再生クロックである。

第２図はこの発明によるクロック再生回路の実施例の具
体的構成を示すブロック図である。

この第２図において第１図と同一符号のものは相当部分
を示し、８は入力クロック７と分局回路１１からの信号
の位相を比較するディジタル位相比較器、９はＤ／Ａ変
換器の出力電圧により発振周波数が制御される電圧制御
発振器、１０は非線形位相検出器で、この非線形位相検
出器１０．は第１因に示すＰＬＬ回路５に組み込まれ、
独立の発振器による多点サンプリングにて発生するジッ
ターを除去するように構成されている。

この非線形位相検出器１０は、ディジタル位相比較器８
０出力を入力とするサンプリング回路１０−１と、この
サンプリング回路１０−１の出力を入力とするＲＯＭｌ
０−２と、このＲＯＭ１０−２の出力であるディジタル
信号をアナログ信号に変換するＤ／Ａ変換器１０−３と
、電圧制御発振器９の出力周波数をそれぞれ設定した分
局比で所要の周波数にそれぞれ分周する分周回路Ｉ　Ｄ
−４、１０−５および分周回路１１の出力周波数を微分
する微分回路１０−６によって構成されている。

そして、微分回路１　（１−６の出力は分周回路１０−
５に供給され、この分周回路１０−５の出力は分周回路
１０−４に供給され、さらにこの分周回路１０−４によ
り分周されたクロックはサンプリング回路１０−１のク
ロックとして用いられるように構成されている。

分周回路１１は電圧制御発振器９の出力周波数を設定し
た分周比で所要の周波数に分周する分周回路で、この分
周回路１１の出力は、ディジタル位相比較器８に供給さ
れると共に微分回路１０−６に導入されるように構成さ
れ、また、Ｄ／Ａ変換器１０−３の出力は電圧制御発振
器９に供給されるように構成されている。

第３図はこの第２図に示す非線形位相検出器１０の周波
数ｆに対する電圧の特性を示す特性図である。

つぎに第１図および第２図に示す実施例の動作を説明す
る。

壕ず、第１図の変化点検出回路３に入力した入力データ
４は分局回路２に供給され図示しないカウンターをリセ
ットし、一定値までクロック発振回路１のパルス列をカ
ウントし、入力したクロックを再生するが、独立した発
振器であるクロック発振回路１でサンプリングしている
ため、定常的な位相ジッターを本質的に発生フることに
なる。

そのため、非線形の比較特性を有するＰＬＬ回路５によ
り定常的な位相ジッターを除去するように、第２図に示
すディジタル位相比較器８の出力をサンプリング回路１
０−１によりサンプリングし、その値をアドレスとして
ＲＯＭ１０−２の値を取り出す。

ここで、このＲＯ，ＭＩＯ−２の内容はサンプリングさ
れたパターンに対応してＤ／Ａ変換器１０−３が非線形
特性を示すデータに予め設定しておく。

そして、サンプリング回路１０−１のクロックは電圧制
御発振器９の出力クロックである再生クロックεを分周
回路１０−４により分周された適当なりロックを用いる
。また、このサンプリング回路１０−１０ザンゾリング
開始は微分回路１０−６により変化点を検出し、分周回
路１０−５をスタートさせ、分周回路１０−４のコント
ロールを行う。

かくして、この第２図に示す非線形位相検出器１０は第
３図に示すような特性をもつ。

し発明の効果〕 この発明は以上説明した。とおシ、ジッターを抑圧する
ために非線形の位相検出器を用いてＰＬＪ、回路を構成
したので、ジッターの少ないクロック再生回路を実現す
ることができる効果がある。

【図面の簡単な説明】

第１図はこの発明によるクロック再生回路の実施例の基
本的構成を示すブロック図、１！＋２図はこの発明によ
るクロック再生回路の実施例の具体的構成を示すブロッ
ク図、第３図は第２図における非線形位相検出器の周波
数に対する電圧の特性を示す特性図、第４図１よ従来の
クロック再生回路の一例を示すブロック図、第５図は第
４図における位相比較器の周波数に対する電圧の特性を
示す特性図である。 １・・１１−クロック発振回路、５１１・・・ＰＬＬ回
路、８・・・・ディジタル位相比較器、９・・・・電圧
制御発振器、１０・・・・非線形位相検出器、１０−１
・拳・・サンプリング回路、１０−２−−−−　ＲＯＭ
、１０−３−−−−　Ｄ／Ａ変換器、１０−４　。 １０−５・・・・分局回路、１０−６・・・・微分回路
。 第１図

Claims (1)

【特許請求の範囲】
1. 独立の発振器によりデータを多点サンプリングしクロッ
   クを再生する回路において、非線形位相検出器をＰＬＬ
   回路に組み込むことにより、前記独立の発振器による多
   点サンプリングにて発生するジッターを除去し得るよう
   にしたことを特徴とするクロック再生回路。