JPS6342971B2 - - Google Patents

Info

Publication number
JPS6342971B2
JPS6342971B2 JP55176644A JP17664480A JPS6342971B2 JP S6342971 B2 JPS6342971 B2 JP S6342971B2 JP 55176644 A JP55176644 A JP 55176644A JP 17664480 A JP17664480 A JP 17664480A JP S6342971 B2 JPS6342971 B2 JP S6342971B2
Authority
JP
Japan
Prior art keywords
current source
signal
capacitor
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55176644A
Other languages
English (en)
Other versions
JPS5694842A (en
Inventor
Zohooru Yoozefu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPS5694842A publication Critical patent/JPS5694842A/ja
Publication of JPS6342971B2 publication Critical patent/JPS6342971B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は、例えば磁気テープ上に記録されたデ
ジタル信号を再生する際の、クロツク信号を導出
するための回路装置に関し、その際位相比較回
路、ローパス・フイルタ、制御可能な発信器から
なる位相同期回路PLLが設けられている。その
種の位相同期回路はクロツク再生回路の部分であ
る。デジタル情報を内容として含んでいる、磁気
テープ上に記録されているパルスを再生する場
合、クロツク信号を導出することがその再生のた
めに必要になる。このクロツク信号は、信号の欠
落(ドロツプ・アウト)の発生は左右されずに連
続的に存続する必要がある。このようなクロツク
信号を位相同期回路を用いて発生することが公知
である。しかしながら、このような回路は、同期
パルスはいらなくなつた場合、被制御発振器が、
それぞれ所望の周波数に相応しないある周波数で
発振してしまうという欠点を有する。すなわち、
この発振周波数は例えば磁気記録担体の場合、テ
ープの瞬時の速度に応じて変動してしまう。
それゆえ本発明の課題は、比較的長い信号のド
ロツプアウトの際にも、クロツク信号の同期動作
を維持することが可能となるような回路を提出す
ることにある。
それに対して本発明による回路装置は、信号の
ドロツプアウトが生じる前の最後の周波数を維持
し、それにもかかわらず再生された信号の周波数
変化に比較的速く整合させられるという利点を有
する。
次に本発明を図示の実施例を用いて詳細に説明
する。
図示の回路装置に入力端子1からパルスが供給
される。記録担体から取り出されたパルスから導
出されている。このパルスは位相比較回路2の1
方の入力側に達し、この回路の他方の入力側に制
御可能な発振器3の出力電圧が供給されている。
制御可能な発振器3の出力側から、同時にクロツ
ク信号を取り出すことができる。通常、位相比較
回路2と制御可能な発振器3の制御入力側との間
のローパス・フイルタ14が配置されている。位
相比較的回路と発振器3の制御入力側との間に、
次に構成の回路が接続されている、すなわち第1
にローパス・フイルタ14の出力電圧が、差動増
幅器5の非反転入力側に供給され、この差動増幅
器の電流出力側は電子スイツチ6に接続されてい
る。相応の動作をなし電流出力側を有する回路素
子は、OTAの名称で市販されている。スイツチ
6は、信号欠落(ドロツプ・アウト)の間に現わ
れる信号によつてドロツプアウトが生じている
間、スイツチが非導通状態に陥るように制御され
る。そのような信号を導出するための検出回路1
3は、文献において周知である(例えば米国特許
第3328521号明細書)。スイツチ6の出力側は、1
方ではコンデンサ10を介して、他方では抵抗7
とコンデンサ9とを介して固定電位点に接続され
ている。その際コンデンサ9の容量はコンデンサ
10の容量に比して大きい。コンデンサ10にお
ける電圧は、抵抗14と共にインピーダンス変成
器として接続された電界効果トランジスタ11を
介して、1方では制御可能な発振器3の制御入力
側に、他方では抵抗12を介して差動増幅器5の
反転入力側に達する。
信号のドロツプアウトが現われないときは、ス
イツチ6は閉じられ、インピーダンス変成器11
の出力電圧は、ローパス・フイルタの出力電圧に
コンデンサ10の大きさによつて制限される速度
で追従する。しかしながら、このコンデンサの大
きさは、電圧が入力パルスの周波数の充分に速い
変化に追従できるように選定されている。その
際、コンデンサ9は抵抗7を介してコンデンサ1
0における電圧の平均値に充電されている。抵抗
7の値は、コンデンサ9と抵抗7との直列接続を
流れる電流がコンデンサ10を流れる電流に比し
て小さくなるように選定されている。そのため、
信号のドロツプアウトのない作動も妨害されな
い。入力信号のドロツプアウトの場合、スイツチ
6は開かれる。この瞬間、コンデンサ9の電荷に
よつて生ずる電流が、差動増幅器5の出力電流の
代りに流れ出す。それによつて制御可能な発振器
はまず周波数を保持し、この周波数がその時まで
出ていた平均値からずれた時、徐々にこの平均値
に移行する。コンデンサ9の大きさは、その電荷
の著しい変化が信号のドロツプアウトの予測され
る終りまで現われないように選定されている。そ
のため、信号が再び生じた場合、発振器は、ドロ
ツプアウトの長さに応じて、ドロツプアウトの前
の最後の周波数と平均周波数との間にある周波数
で発振する。
【図面の簡単な説明】
図は本発明による回路装置のブロツク・ダイア
グラムである。 2…位相比較回路、3…発振器、5…差動増幅
器、6…電子的スイツチ、11…インピーダンス
変成器、13…検出回路、14…ローパス・フイ
ルタ。

Claims (1)

    【特許請求の範囲】
  1. 1 位相比較回路、ローパス・フイルタ、制御可
    能な発信器からなる位相同期回路を有する、記録
    されたデジタル信号を再生する際のクロツク信号
    を導出するための回路装置において、ローパス・
    フイルタの出力側に切り替え可能な電流源OTA
    が接続されており、該電流源の電流方向は、2つ
    の制御入力側における電圧の差の極性により定ま
    り、該電流源は制御信号を用いて、信号のドロツ
    プアウトに依存してスイツチ遮断することがで
    き、電流源の出力側は、第1のコンデンサを介し
    て、また第2のコンデンサと抵抗との直列接続の
    下に一定電位点に接続され、さらに電流源の出力
    側にインピーダンス・変成器が接続され、該イン
    ピーダンス・変成器の出力側は1方では発振器の
    制御入力側に、他方では第2の抵抗を介して電流
    源の1方の制御入力側に接続され、該電流源の他
    方の制御入力側にはローパス・フイルタの出力電
    圧が供給されることを特徴とするクロツク信号を
    導出するための回路装置。
JP17664480A 1979-12-19 1980-12-16 Clock pulse generator circuit upon reproduction of rectangular wave pulse Granted JPS5694842A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792951022 DE2951022A1 (de) 1979-12-19 1979-12-19 Schaltungsanordnung zur erzeugung von taktimpulsen bei der regenerierung von rechteckimpulsen

Publications (2)

Publication Number Publication Date
JPS5694842A JPS5694842A (en) 1981-07-31
JPS6342971B2 true JPS6342971B2 (ja) 1988-08-26

Family

ID=6088859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17664480A Granted JPS5694842A (en) 1979-12-19 1980-12-16 Clock pulse generator circuit upon reproduction of rectangular wave pulse

Country Status (3)

Country Link
US (1) US4360781A (ja)
JP (1) JPS5694842A (ja)
DE (1) DE2951022A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954018A (ja) * 1982-09-20 1984-03-28 Matsushita Electric Ind Co Ltd 高密度記録デイスク再生装置
CA1253619A (en) * 1985-04-22 1989-05-02 Sony Corporation Apparatus for reproducing a digital signal
JPH0727693B2 (ja) * 1985-04-22 1995-03-29 ソニー株式会社 クロツク抽出回路
JPS61201520U (ja) * 1985-06-05 1986-12-17
US4607296A (en) * 1985-07-17 1986-08-19 Ampex Corporation Clock recovery system in digital rotary scan magnetic playback devices
US4633193A (en) * 1985-12-02 1986-12-30 At&T Bell Laboratories Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator
US4801818A (en) * 1986-05-28 1989-01-31 Siemens Aktiengesellschaft Clock regeneration circuit
JPS63133730A (ja) * 1986-11-26 1988-06-06 Canon Inc 通信装置
US4901035A (en) * 1988-04-20 1990-02-13 Aspen Peripherals Corp. Phase-locked loop control for reading data off storage media
DE3909200C2 (de) * 1989-03-21 1995-02-09 Hella Kg Hueck & Co Einrichtungen zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung
NL8901696A (nl) * 1989-07-04 1991-02-01 Philips Nv Synchroniseerschakeling met een oscillator.
JP2746727B2 (ja) * 1990-04-26 1998-05-06 株式会社日立製作所 位相同期回路、半導体集積回路および記録再生装置
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
JP2000174616A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 半導体集積回路
US7782127B2 (en) * 2008-01-25 2010-08-24 Broadcom Corporation Multi-mode reconstruction filter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2984789A (en) * 1958-08-13 1961-05-16 Bell Telephone Labor Inc Pulse monitoring circuit
US3080487A (en) * 1959-07-06 1963-03-05 Thompson Ramo Wooldridge Inc Timing signal generator
US3328521A (en) * 1963-07-15 1967-06-27 Minnesota Mining & Mfg Dropout compensator for video signals
DE2951134A1 (de) * 1979-12-19 1981-07-23 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zur gewinnung eines abtasttaktes

Also Published As

Publication number Publication date
DE2951022A1 (de) 1981-07-23
US4360781A (en) 1982-11-23
JPS5694842A (en) 1981-07-31
DE2951022C2 (ja) 1989-08-10

Similar Documents

Publication Publication Date Title
JPS6342971B2 (ja)
KR850001946B1 (ko) 디지탈 파형 정형회로
DE3483915D1 (de) Digital-videobandaufzeichnungsgeraet.
JPH08330950A (ja) クロック再生回路
JPS6181022A (ja) スイツチングの際の過渡ジツタを抑制する回路
KR970002948B1 (ko) 비트 클럭 재생 장치
US4246545A (en) Data signal responsive phase locked loop using averaging and initializing techniques
KR100221885B1 (ko) 클럭 추출 회로
JPH09121156A (ja) Pll回路およびディジタル信号再生装置
TW402806B (en) Voltage control oscillator circuit and disk regeneration apparature
JPH04343524A (ja) Pll回路
JP2763000B2 (ja) 再生装置
KR860007832A (ko) 시간축 보정 장치의 서입 클럭 발생 회로
JPH0683014B2 (ja) 積分回路
JPH0983357A (ja) Pll回路およびディジタル信号再生装置
KR920000166B1 (ko) 디지탈 자기조절 클럭 재생회로 및 방식
KR0183662B1 (ko) 디지탈 기록재생장치에 있어서 재생신호검출회로
JPS6226607B2 (ja)
JPH03274917A (ja) 可変調波数発振器
JPH0451909B2 (ja)
JPH05101550A (ja) データ再生装置
JPS6392183A (ja) 記録再生装置
JPH0193213A (ja) クロック再生装置
JPH03225675A (ja) データ再生装置
JP2000174619A (ja) クロック生成pll回路