DE3909200C2 - Einrichtungen zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung - Google Patents

Einrichtungen zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung

Info

Publication number
DE3909200C2
DE3909200C2 DE19893909200 DE3909200A DE3909200C2 DE 3909200 C2 DE3909200 C2 DE 3909200C2 DE 19893909200 DE19893909200 DE 19893909200 DE 3909200 A DE3909200 A DE 3909200A DE 3909200 C2 DE3909200 C2 DE 3909200C2
Authority
DE
Germany
Prior art keywords
clock
circuit arrangement
clock signal
controlled circuit
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19893909200
Other languages
English (en)
Other versions
DE3909200A1 (de
Inventor
Franz-Josef Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hella GmbH and Co KGaA
Original Assignee
Hella KGaA Huek and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hella KGaA Huek and Co filed Critical Hella KGaA Huek and Co
Priority to DE19893909200 priority Critical patent/DE3909200C2/de
Publication of DE3909200A1 publication Critical patent/DE3909200A1/de
Application granted granted Critical
Publication of DE3909200C2 publication Critical patent/DE3909200C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Die Erfindung betrifft eine Einrichtung zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung, insbesondere für Mikrorechner, gemäß dem Oberbegriff des Anspruchs 1.
Taktgesteuerte Schaltungsanordnungen, insbesondere Mikrorechner, weisen im allgemeinen einen Takteingang auf, über den der taktgesteuerten Schaltungsanordnung ein Taktsignal zugeführt wird, das ein vorgegebenes Tastverhältnis und eine vorgegebene Taktfrequenz aufweist. Taktgesteuerte Schaltungsanordnungen, insbesondere Mikrorechner, dieser Art sind z. B. in dem Buch "Digitale Schaltungen von Manfred Seifart, erschienen im Hüthig Verlag, 1986, Seiten 296 ff.", bekannt. Das an dem Takteingang angelegte Taktsignal steuert alle Schalt- und Rechenprozesse der taktgesteuerten Schaltungsanordnung. Die Erzeugung der Taktsignale kann dabei durch eine Takterzeugungseinrichtung erfolgen, die einer oder mehreren taktgesteuerter Schaltungsanordnungen zugeordnet sein kann Die Takterzeugungseinrichtung kann dabei z. B. als ein Quarzoszillator ausgebildet sein. Beispiele für verwendbare Oszillatoren sind z. B. in dem Buch "Analoge Schaltungen von Manfred Seifart, erschienen im Hüthig Verlag 1987, Seite 432 ff.", beschrieben. Einer der gebräuchlichsten Oszillatoren ist der Parallel-Quarzoszillator. Dieser Oszillator-Typ weist einen invertierenden Verstärker, einen Quarz in Parallelschaltung zu dem Verstärker, einen Widerstand in Parallelschaltung zu dem Verstärker und dem Quarz, und zwei Kondensatoren auf, die jeweils eine Anschlußelektrode des Quarzes mit der Masse verbinden. Wie aus dem Buch "Digitale Schaltungen von Manfred Seifart, erschienen im Hüthig Verlag 1986, S. 396 ff.", bekannt ist, werden der Quarz und die beiden Kondensatoren bei einem Ein-Chip-Mikrorechner häufig außerhalb des Mikrorechners angeordnet.
Bei dieser Anordnung und Erzeugung des Taktsignals, aber auch bei jeder anderen Taktsignalerzeugung, bei der einer taktgesteuerten Schaltungsanordnung ein Taktsignal von außerhalb der taktgesteuerten Schaltungsanordnung zugeführt wird, ergibt sich der Nachteil, daß durch elektromagnetische Störeinflüsse auf die Zuführungsleitungen des Taktsignals oder die Erzeugungsleitungen der Takterzeugungseinrichtung, das erzeugte Taktsignal oder das der taktgesteuerten Schaltungsanordnung zugeführte Taktsignal Fehler aufweisen kann. Die Fehler können z. B. darin bestehen, daß einzelne Takte oder eine Anzahl von Takten fehlen, daß die Taktfrequenz größer oder kleiner ist als die erforderliche zu erzeugende Taktfrequenz oder aber, daß die High- und/oder Low-Phasen der Takte eine vorgeschriebene Mindestlänge unterschreiten. Diese genannten Fehler können dazu führen, daß die Schalt- und Rechenprozesse der taktgesteuerten Schaltungsanordnung nicht ordnungsgemäß ablaufen können, wodurch Fehlfunktionen der taktgesteuerten Schaltungsanordnung bedingt werden können und die Sicherheit bei dem Betrieb der taktgesteuerten Schaltungsanordnung nicht gewährleistet sein kann, was insbesondere bei der Verwendung in Kraftfahrzeugen zu gefährlichen Situationen führen kann.
Zudem erweist sich als nachteilig, daß durch Fehlanpassungen der an dem Takteingang anliegenden Taktsignale zu den erforderlichen Taktsignalen, die durch Temperatureinflüsse oder Änderungen der Spannungen hervorgerufen sein können, Fehlfunktionen der taktgesteuerten Schaltungsanordnung entstehen können.
Zur Vermeidung der oben angeführten Fehlfunktionen und Störungen ist aus der deutschen Offenlegungsschrift DE 37 35 188 A1, der deutschen Patentschrift DE 25 20 261 C2 und dem US-Patent 4,358,740 bekannt, Phasenregelkreise zur Kompensation der Störungen einzusetzen. Aus der deutschen Offenlegungsschrift DE-OS 18 04 813 ist zudem bekannt, daß der Taktsignaleingang mit einer Taktsignalaufbereitungseinrichtigung verbunden ist, der einen Taktausgang aufweist, wobei der Phasenregelkreis aus einer Reihenschaltung, bestehend aus einer Phasenvergleichsschaltung, einem Tiefpaß und einem Oszillator (VCO) besteht. Bei allen bekannten Einrichtungen besteht jedoch der Nachteil, daß ein unterbrechungsfreies Anlaufen der Schaltungsanordnung nicht gewährleistet wird, nachdem bei Vorliegen einer Störung, diese in einem vorgegebenen Zustand festgehalten worden ist.
Der Erfindung liegt die Aufgabe zugrunde, auf einfache und kostengünstige Art und Weise die Störfestigkeit und die Sicherheit bei dem Betrieb taktgesteuerter Schaltungsanordnungen zu erhöhen und ein unterbrechungsfreies Anlaufen der Schaltungsanordnung ermöglicht wird.
Die Aufgabe wird bei einer Einrichtung nach Anspruch 1 dadurch gelöst, daß die Taktsignalaufbereitungseinrichtung aus einer Reihenschaltung einer vorgegebenen Anzahl Inverter, die jeweils eine definierte Schaltschwelle aufweisen, einem ersten Tiefpaß, bestehend aus einem zweiten Kondensator und einem zweiten Widerstand, und einem zweiten Tiefpaß, bestehend aus einem dritten Kondensator und einem dritten Widerstand, aufgebaut ist, daß der Ausgang des ersten Inverters über den zweiten Kondensator mit dem Ausgang des dritten Inverters verbunden ist, daß der Ausgang des zweiten Inverters über den dritten Kondensator mit dem Ausgang des vierten Inverters verbunden ist und daß dem ersten Inverter der zweite Widerstand und dem zweiten Inverter der dritte Widerstand zugeordnet ist.
Es ist von Vorteil, daß der Taktsignaleingang mit einer Taktsignalaufbereitungseinrichtung verbunden ist, die einen Taktausgang aufweist, wobei die Taktsignalaufbereitungseinrichtung aus einer Reihenschaltung, einer vorgegebenen Anzahl Inverter, die jeweils eine definierte Schaltschwelle aufweisen, einem ersten Tiefpaß, bestehend aus einem zweiten Kondensator und einem zweiten Widerstand, und einem zweiten Tiefpaß, bestehend aus einem dritten Kondensator und einem dritten Widerstand, aufgebaut ist, weil sich somit ein einfacher und kostengünstiger Aufbau der Einrichtung ergibt.
In diesem Zusammenhang ist es vorteilhaft, daß der Ausgang des ersten Inverters über den zweiten Kondensator mit dem Ausgang des dritten Inverters verbunden ist, daß der Ausgang des zweiten Inverters über den dritten Kondensator mit dem Ausgang des vierten Inverters verbunden ist und daß dem ersten Inverter der zweite Widerstand und dem zweiten Inverter der dritte Widerstand zugeordnet ist, weil somit durch diese Reihenschaltung der Inverter, der den Invertern zugehörigen Schaltschwellen und der Anordnung der Tiefpässe gewährleistet wird, daß auch bei an dem Takteingang anliegenden Taktsignalen deren High- und/oder Low-Phasen eine Mindestlänge unterschreiten oder aber eine zu hohe Taktfrequenz aufweisen, an dem Taktausgang ein Taktsignal anliegt, das sowohl für die High- als auch für die Low-Phasen der Takte eine vorgegebene Mindestlänge aufweist, wodurch die Sicherheit und die Störfestigkeit bei dem Betrieb der taktgesteuerten Schaltungsanordnung erhöht wird. Als besonders vorteilhaft erweist sich dabei, daß es z. B. bei einem Ausbleiben der Taktsignale an dem Taktsignaleingang der Taktausgang einen vorgegebenen Signalpegel aufweist, wodurch die taktgesteuerte Schaltungsanordnung in einem vorgegebenen Zustand festgehalten wird und nach dem Wiedervorliegen eines Taktsignals an dem Taktsignaleingang ein unterbrechungsfreies Anlaufen der taktgesteuerten Schaltungsanordnung ermöglicht wird, wodurch die Sicherheit bei dem Betrieb der taktgesteuerten Schaltungsanordnung weiter erhöht wird.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der erfindungsgemäßen Einrichtung ergeben sich aus den Unteransprüchen.
Dadurch, daß der zweite Widerstand der Innenwiderstand des ersten Inverters ist, ergibt sich ein einfacher und kostengünstiger Aufbau.
Der gleiche Vorteil ergibt sich, wenn der dritte Widerstand der Innenwiderstand des zweiten Inverters ist.
Es ist von Vorteil, daß die Taktaufbereitungseinrichtung Teil der taktgesteuerten Schaltungsanordnung ist, weil somit eine einfache und kostengünstige Realisierung der Einrichtung möglich ist.
Dadurch, daß die taktgesteuerte Schaltungsanordnung und die Taktaufbereitungseinrichtung in CMOS-Technik ausgeführt sind, ergibt sich der Vorteil, daß es bei Temperaturschwankungen oder bei Änderungen der Spannung aufgrund einer gleichen Temperatur- und Spannungsabhängigkeit der taktgesteuerten Schaltungsanordnung und der Taktaufbereitungseinrichtung zu keinen Fehlanpassungen des an dem Taktsignaleingang anliegenden Taktsignals zu dem, für die taktgesteuerte Schaltungsanordnung erforderlichen Taktsignal kommen kann, wodurch die Sicherheit bei dem Betrieb der taktgesteuerten Schaltungsanordnung erhöht wird.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben.
Fig. 1 zeigt ein Blockschaltbild einer Einrichtung zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung.
Fig. 2 zeigt ein weiteres Blockschaltbild einer Einrichtung zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung.
Gleiche oder gleichwirkende Bauelemente sind in den Figuren mit gleichen Bezugszeichen versehen.
Fig. 1 zeigt ein Blockschaltbild einer Einrichtung zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung (S). Die taktgesteuerte Schaltungsanordnung (S) kann dabei z. B. als ein Mikrorechner ausgebildet sein, sie kann jedoch auch eine beliebige taktgesteuerte Schaltungsanordnung sein.
Die taktgesteuerte Schaltungsanordnung (S) weist einen Taktsignaleingang (TE) auf. Der Taktsignaleingang (TE) ist elektrisch leitend mit einer Takterzeugungseinrichtung (O) verbunden.
Die Takterzeugungseinrichtung (O) kann dabei Teil der taktgesteuerten Schaltungsanordnung (S) sein, sie kann jedoch auch getrennt von der taktgesteuerten Schaltungsanordnung angeordnet sein und/oder eine Mehrzahl taktgesteuerter Schaltungsanordnungen (S) mit einem Taktsignal versorgen. Demnach kann der Taktsignaleingang (TE) der taktgesteuerten Schaltungsanordnung (S) in oder an der taktgesteuerten Schaltungsanordnung (S) angeordnet sein.
Bei dem hier gezeigten Ausführungsbeispiel ist die Takterzeugungseinrichtung (O) beispielhaft als ein Parallel-Quarzoszillator ausgebildet. Je nach den, durch die taktgesteuerte Schaltungsanordnung (S) vorgegebenen, Anforderungen kann die Takterzeugungseinrichtung (O) auch durch andere Oszillatorschaltungen gebildet sein.
Bei dem hier gezeigten Ausführungsbeispiel ist die Takterzeugungseinrichtung (O) aus einem invertierenden Verstärker (V), einem vierten Widerstand (R4), einem Quarz (Q), einem vierten Kondensator (C4) und einem fünften Kondensator (C5) aufgebaut. Der Ausgang des invertierenden Verstärkers (V) ist elektrisch leitend mit dem Taktsignaleingang (TE) verbunden. Parallel zu dem invertierenden Verstärker (V) ist der vierte Widerstand (R4) angeordnet. Parallel zu dem vierten Widerstand (R4) ist der Quarz (Q) angeordnet. Die erste Elektrode des Quarzes (Q) ist elektrisch leitend über den vierten Kondensator (C4) mit der Gerätemasse verbunden. Die zweite Elektrode des Quarzes (Q) ist elektrisch leitend über den fünften Kondensator (C5) mit der Gerätemasse verbunden. Der Quarz (Q), der vierte Kondensator (C4) und der fünfte Kondensator (C5) sind dabei üblicherweise außerhalb der taktgesteuerten Schaltungsanordnung (S) angeordnet.
Der Taktsignaleingang (TE) ist elektrisch leitend mit einer Taktsignalaufbereitungseinrichtung (T) in der taktgesteuerten Schaltungsanordnung (S) verbunden. Die Taktsignalaufbereitungseinrichtung (T) weist einen Taktausgang (TA) auf, über den die taktgesteuerte Schaltungsanordnung (S) mit Taktsignalen versorgt wird.
Die Taktsignalaufbereitungseinrichtung (T) ist hier in einfacher und kostengünstiger Weise als ein Phasenregelkreis (phase locked loop) ausgeführt. Der Taktsignaleingang (TE) ist dabei elektrisch leitend mit einem ersten Eingang eines Phasenvergleichers (P) verbunden. Der Ausgang des Phasenvergleichers (P) ist über ein Zeitglied (Z) mit einem spannungsgesteuerten Oszillator (VCO) verbunden. Der Ausgang des spannungsgesteuerten Oszillators (VCO) ist zum einen elektrisch leitend mit dem Taktausgang (TA) und zum anderen elektrisch leitend mit dem zweiten Eingang des Phasenvergleichers (P) verbunden.
Der Phasenvergleicher (P) kann dabei z. B. als ein Exklusiv-ODER-Gatter ausgebildet sein. In Anpassung an die vorgegebenen Anforderungen sind für den Phasenvergleicher (P) auch andere Vergleichsschaltungen oder Bauelemente denkbar.
Das Zeitglied (Z) ist hier beispielhaft als ein Tiefpaß ausgebildet, der aus einem ersten Widerstand (R1) in der Verbindung zwischen dem Ausgang des Phasenreglers (P) und dem Eingang des spannungsgesteuerten Oszillators (VCO) und aus einem ersten Kondensator (C1) besteht, über den die Verbindung zwischen dem Ausgang des Phasenvergleichers (P) und dem Eingang des spannungsgesteuerten Oszillators (VCO) mit der Gerätemasse verbunden ist.
Die Spannungsversorgung der taktgesteuerten Schaltungsanordnung (S) ist in dieser Darstellung nicht gezeigt.
Es folgt eine kurze Erläuterung der Funktionsweise der in Fig. 1 gezeigten Einrichtung zur Taktsignalaufbereitung für taktgesteuerte Schaltungsanordnungen (S).
Damit alle Schalt- und Rechenprozesse der taktgesteuerten Schaltungsanordnung (S) einwandfrei ablaufen können und Fehlfunktionen der taktgesteuerten Schaltungsanordnung (S) vermieden werden, ist es erforderlich, daß der taktgesteuerten Schaltungsanordnung (S) ein Taktsignal zugeführt wird, das ein vorgegebenes Tastverhältnis und eine vorgegebene Taktfrequenz aufweist. Dabei ist es insbesondere erforderlich, daß die High- und/oder Low-Phasen der einzelnen Takte eine vorgegebene Mindestlänge nicht unterschreiten, damit sichergestellt ist, daß alle Schalt- und Rechenprozesse von der taktgesteuerten Schaltungsanordnung (S) durchgeführt werden können.
Liegt an dem Taktsignaleingang (TE) ein Taktsignal an, das diese Bedingungen erfüllt, so liegt auch an dem Taktausgang (TA) der Taktsignalaufbereitungseinrichtung (T) dieses Taktsignal an. Das heißt, daß dem Phasenvergleicher (P) zugeführte Signal von dem spannungsgesteuerten Oszillator (VCO) stimmt in der Frequenz und in der Phase mit dem an dem Taktsignaleingang (TE) anliegenden Signal überein.
Treten Störungen in dem an dem Taktsignaleingang (TE) anliegenden Taktsignal auf, die z. B. darin bestehen können, daß die Taktfrequenz zu hoch ist oder aber eine Mindestlänge für die High- und/oder Low-Phasen der einzelnen Takte unterschritten wird und die z. B. durch elektromagnetische Störeinflüsse, durch Temperatursschwankungen oder durch Spannungsschwankungen bedingt sein können, so ändert sich das Ausgangssignal des Phasenvergleichers (P) in Abhängigkeit von den Störungen. Dieses Ausgangssignal wird über das Zeitglied (Z) dem spannungsgesteuerten Oszillator (VCO) zugeführt. Das an dem spannungsgesteuerten Oszillator (VCO) anliegende Signal ist ein Gleichspannungssignal, das eine Höhe aufweist, die von der Dauer der Störungen des Taktsignals und der Zeitkonstante des Zeitglieds (Z) abhängt. Die Taktfrequenz des an dem Ausgang des spannungsgesteuerten Oszillators (VCO) anliegenden Taktsignals ist abhängig von diesem Gleichspannungssignal und wird zur Regelung dem zweiten Eingang des Phasenvergleichers (P) zugeführt.
Sollte das an dem Taktsignaleingang (TE) anliegenden Taktsignal sehr starke Störungen aufweisen oder ganz ausbleiben, so liegt an dem Ausgang des spannungsgesteuerten Oszillators (VCO) ein Taktsignal an, das eine Taktfrequenz und ein Tastverhältnis aufweist, das für eine Notlauffunktion der taktgesteuerten Schaltungsanordnung (S) geeignet ist, wodurch auch bei einem Ausfall der Taktsignale von der Takterzeugungseinrichtung (O) ein Weiterbetreiben der taktgesteuerten Schaltungsanordnung (S) gewährleistet ist und die Sicherheit bei dem Betrieb der taktgesteuerten Schaltungsanordnung erhöht wird.
Sobald an dem Taktsignaleingang (TE) wieder ein Taktsignal mit einem vorgegebenen Tastverhältnis und einer vorgegebenen Taktfrequenz anliegt, so liegt auch an dem Taktausgang (TA) der Taktsignalaufbereitungseinrichtung (T) dieses Taktsignal an.
In Fig. 2 ist ein weiteres Ausführungsbeispiel einer Einrichtung zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung (S) dargestellt.
Die taktgesteuerte Schaltungsanordnung (S) kann hier wie unter Fig. 1 beschrieben, ausgebildet sein. Auch die Takterzeugungseinrichtung (O) ist in der gleichen Weise ausgebildet, wie unter Fig. 1 beschrieben. Wie schon in Fig. 1 beschrieben, ist in Anpassung an die gegebenen Anforderungen auch jede andere Ausbildung der taktgesteuerten Schaltungsanordnung (S) oder der Takterzeugungseinrichtung (O) möglich.
Die taktgesteuerte Schaltungsanordnung (S) weist auch bei diesem Ausführungsbeispiel eine Taktsignalaufbereitungseinrichtung (T) auf, die zum einen mit einem Taktsignaleingang (TE) und zum anderen mit einem Taktausgang (TA) verbunden ist.
Der Taktsignaleingang (TE) ist dabei elektrisch leitend über einen ersten Inverter (I1), einen zweiten Inverter (I2), einen dritten Inverter (I3), einen vierten Inverter (I4) und einen fünften Inverter (I5) mit dem Taktausgang (TA) verbunden. Dem ersten Inverter (I1) ist ein zweiter Widerstand (R2) zugeordnet. Der zweite Widerstand (R2) kann dabei in vorteilhafter Weise der Innenwiderstand des ersten Inverters (I1) sein. Der zweite Widerstand (R2) kann aber auch als gesonderter Widerstand ausgebildet sein. Der Ausgang des ersten Inverters (I1) ist elektrisch leitend über einen zweiten Kondensator (C2) mit dem Ausgang des dritten Inverters (I3) verbunden. Der zweite Widerstand (R2) und der zweite Kondensator (C2) bilden dabei einen ersten Tiefpaß. Dem zweiten Inverter (I2) ist ein dritter Widerstand (R3) zugeordnet, der der Innenwiderstand des zweiten Inverters (I2) sein kann oder aber auch als gesonderter Widerstand ausgebildet sein kann. Der Ausgang des zweiten Inverters (I2) ist elektrisch leitend über einen dritten Kondensator (C3) mit dem Ausgang des vierten Inverters (I4) verbunden. Der dritte Widerstand (R3) und der dritte Kondensator (C3) bilden dabei einen zweiten Tiefpaß. Bei anderen Ausführungsbeispielen kann der fünfte Inverter (I5) entfallen, es können aber auch zwischen dem fünften Inverter (I5) und dem Taktausgang (TA) weitere Inverter angeordnet sein.
Im folgenden wird kurz die Wirkungsweise der erfindungsgemäßen Einrichtung zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung (S) unter Zuhilfenahme der Fig. 2 beschrieben.
Liegt an dem Taktsignaleingang (TE) ein Taktsignal an, das eine vorgegebene Taktfrequenz nicht übersteigt und eine vorgegebene Mindestlänge der High- und Low-Phasen der einzelnen Takte nicht unterschreitet, liegt auch an dem Taktausgang (TA) dieses Taktsignal an, das sicherstellt, daß alle Schalt- und Rechenprozesse der taktgesteuerten Schaltungsanordnung (S) korrekt und vollständig abgearbeitet werden und keine Fehlfunktionen der taktgesteuerten Schaltungsanordnung (S) auftreten.
Treten jedoch Störungen des an dem Taktsignaleingang (TE) anliegenden Taktsignals auf, die darin bestehen können, daß die Taktfrequenz zu hoch ist oder eine Mindestlänge der High- und Low-Phasen der einzelnen Takte unterschritten wird und die durch elektromagnetische Störeinstrahlungen, durch Temperaturschwankungen oder durch Spannungsschwankungen hervorgerufen werden können, so wird durch die oben beschriebene Schaltungsanordnung der Taktsignalaufbereitungseinrichtung (T) sichergestellt, daß an dem Taktausgang (TA) ein Taktsignal anliegt, bei dem sowohl in der High- als auch in der Low-Phase der Takte eine Mindestlänge gegeben ist, so daß alle Rechen- und Schaltprozesse, die durch das Taktsignal eingeleitet werden, vollständig durchgeführt werden können. Die gleiche Wirkung wird erzielt, wenn die Taktfrequenz des Taktsignals an dem Taktsignaleingang (TE) zu hoch ist. Die Mindestlängen der High- und Low-Phasen der Takte wird dabei dadurch gewährleistet, daß der erste und der zweite Tiefpaß eine Mitkopplung bewirken, da ein Durchschalten der Inverter (I1, I2, . . . ) erst nach dem jeweiligen Erreichen der Schaltschwellen der Inverter (I1, I2, . . . ) erfolgt. Das heißt, zu kurze Taktlängen der High- und Low-Phasen der Takte werden durch die in Mitkopplung angeordneten Tiefpässen ebenso wie eine zu hohe Taktfrequenz unterdrückt. Sollte das an dem Taktsignaleingang (TE) anliegende Taktsignal über einen Zeitraum ausbleiben, der größer ist als der, durch die Zeitkonstanten der Tiefpässe vorgegebene, Zeitraum in Verbindung mit den gegebenen Schaltschwellen der Inverter (I1, I2, . . . ), so liegt an dem Taktausgang (TA) ein Spannungssignal an, das einen vorgegebenen Wert aufweist und sicherstellt, daß die taktgesteuerte Schaltungsanordnung in einem vorgegebenen Zustand festgehalten wird. Nach einem Wegfall der Störung des Taktsignals ist somit ein fortsetzen aller Schalt- und Rechenprozesse der taktgesteuerten Schaltungsanordnung möglich, ohne daß ein Neustart durchgeführt werden müßte oder die taktgesteuerte Schaltungsanordnung rückgesetzt werden müßte.
Sind sowohl die taktgesteuerten Schaltungsanordnungen (S) als auch die in Fig. 1 und Fig. 2 beschriebenen Taktsignalaufbereitungseinrichtungen (T) in CMOS-Technik ausgeführt und weisen die Taktaufbereitungseinrichtungen (T) die gleichen Temperatur- und Spannungsabhängigkeiten auf, wie die taktgesteuerten Schaltungseinrichtungen (S), so können auf einfache und kostengünstige Weise Fehlanpassungen zwischen der an dem Taktsignaleingang (TE) gelieferten Taktfrequenz und der von der taktgesteuerten Schaltungsanordnung (S) geforderten Taktfrequenz ausgeglichen werden, wodurch die Sicherheit bei dem Betrieb der taktgesteuerten Schaltungsanordnung (S) erhöht wird.

Claims (5)

1. Einrichtung zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung, insbesondere für Microrechner, mit einer Takterzeugungseinrichtung in und/oder außerhalb der taktgesteuerten Schaltungsanordnung, die mit einem Taktsignaleingang in oder an der taktgesteuerten Schaltungsanordnung verbunden ist, wobei der Taktsignaleingang (TE) mit einer Taktsignalaufbereitungseinrichtung (T) verbunden ist, die einen Taktausgang (TA) aufweist, dadurch gekennzeichnet, daß die Taktsignalaufbereitungseinrichtung (T) aus einer Reihenschaltung einer vorgegebenen Anzahl Inverter (I1, I2, . . . ), die jeweils eine definierte Schaltschwelle aufweisen, einem ersten Tiefpaß, bestehend aus einem zweiten Kondensator (C2) und einem zweiten Widerstand (R2), und einem zweiten Tiefpaß, bestehend aus einem dritten Kondensator (C3) und einem dritten Widerstand (R3), aufgebaut ist, daß der Ausgang des ersten Inverters (I1) über den zweiten Kondensator (C2) mit dem Ausgang des dritten Inverters (I3) verbunden ist, daß der Ausgang des zweiten Inverters (I2) über den dritten Kondensator (C3) mit dem Ausgang des vierten Inverters (I4) verbunden ist und daß dem ersten Inverter (I1) der zweite Widerstand (R2) und dem zweiten Inverter (I2) der dritte Widerstand (R3) zugeordnet ist.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Widerstand (R2) der Innenwiderstand des ersten Inverters (I1) ist.
3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der dritte Widerstand (R3) der Innenwiderstand des zweiten Inverters (I2) ist.
4. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Taktaufbereitungseinrichtung (T) Teil der taktgesteuerten Schaltungsanordnung (S) ist.
5. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die taktgesteuerte Schaltungsanordnung (S) und die Taktaufbereitungseinrichtung (T) in CMOS-Technik ausgeführt sind.
DE19893909200 1989-03-21 1989-03-21 Einrichtungen zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung Expired - Fee Related DE3909200C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893909200 DE3909200C2 (de) 1989-03-21 1989-03-21 Einrichtungen zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893909200 DE3909200C2 (de) 1989-03-21 1989-03-21 Einrichtungen zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE3909200A1 DE3909200A1 (de) 1990-09-27
DE3909200C2 true DE3909200C2 (de) 1995-02-09

Family

ID=6376827

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893909200 Expired - Fee Related DE3909200C2 (de) 1989-03-21 1989-03-21 Einrichtungen zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE3909200C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19953578A1 (de) * 1999-11-08 2001-05-23 Mikron Ag Fuer Integrierte Mik Vorrichtung und Verfahren zur Erzeugung eines Taktsignals

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477180A (en) * 1994-10-11 1995-12-19 At&T Global Information Solutions Company Circuit and method for generating a clock signal

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI50282C (fi) * 1966-08-19 1976-01-12 Int Standard Electric Corp Vaihelukittu oskillaattorijärjestelmä.
DE1804813C3 (de) * 1968-10-24 1979-04-05 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Schaltung zum Nachregeln der Frequenz eines Oszillators
DE2365092C3 (de) * 1973-12-22 1982-01-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Elektronische Schaltung zur Frequenz- und Phasenüberwachung von Taktimpulsen
US3932821A (en) * 1974-11-08 1976-01-13 Narco Scientific Industries, Inc. Out of lock detector for phase lock loop synthesizer
DE2510261C2 (de) * 1975-03-08 1981-12-24 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und Schaltung zum Durchführen des Verfahrens zum Stabilisieren der Frequenz eines Oszillators
DE2932049A1 (de) * 1979-08-07 1981-02-12 Rohde & Schwarz Frequenz- und phasengeregelter hochfrequenzoszillator
DE2951022A1 (de) * 1979-12-19 1981-07-23 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zur erzeugung von taktimpulsen bei der regenerierung von rechteckimpulsen
JPS5935218B2 (ja) * 1979-12-29 1984-08-27 クラリオン株式会社 Ｐｌｌ回路
US4358740A (en) * 1980-04-08 1982-11-09 Rca Corporation Voltage control oscillator having frequency control circuit with improved memory
DE3170205D1 (en) * 1981-12-10 1985-05-30 Itt Ind Gmbh Deutsche Digital phase/frequency control circuit
JPS5989038A (ja) * 1982-11-12 1984-05-23 Victor Co Of Japan Ltd フエ−ズ・ロツクド・ル−プ回路
DE3302700A1 (de) * 1983-01-27 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum einstellen der mittenfrequenz des oszillators eines phasenregelkreises
JPS60263235A (ja) * 1984-06-12 1985-12-26 Omron Tateisi Electronics Co マイクロコンピユ−タシステム
JPH0528850Y2 (de) * 1987-02-18 1993-07-23
DE3735188A1 (de) * 1987-10-17 1989-04-27 Philips Patentverwaltung Phasenregelkreis mit einem spannungsgesteuerten oszillator
DD266221A1 (de) * 1987-11-18 1989-03-22 Leipzig Rft Nachrichtenelekt Schaltungsanordnung zur sollwertvorgabe in regelkreisen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19953578A1 (de) * 1999-11-08 2001-05-23 Mikron Ag Fuer Integrierte Mik Vorrichtung und Verfahren zur Erzeugung eines Taktsignals
US6762648B1 (en) 1999-11-08 2004-07-13 Mikron Aktiengesellschaft Fur Integrierte Mikroelektronik Device and method for production of a clock signal

Also Published As

Publication number Publication date
DE3909200A1 (de) 1990-09-27

Similar Documents

Publication Publication Date Title
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE3632205C2 (de) Aus mehreren parallel arbeitenden Datenverarbeitungsmoduln bestehende Datenverarbeitungsanordnung mit einer mehrfach redundanten Taktanordnung
EP0135121B1 (de) Schaltungsanordnung zum Erzeugen von Rechtecksignalen
DE102008006301B4 (de) Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung
DE3232155A1 (de) Phasenfestlegungs-schaltungsanordnung
EP0012899A1 (de) Digitale Phasenregelschaltung mit einer Hilfsschaltung
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE3321601A1 (de) Steuerschaltung fuer eine phasenstarre schleife
DE10255366A1 (de) Takterzeugungsschaltung und Takterzeugungsverfahren
DE19850476C2 (de) Integrierte Schaltung
DE2755757A1 (de) Herzschrittmacher
DE3306983C2 (de)
DE3909200C2 (de) Einrichtungen zur Taktsignalaufbereitung für eine taktgesteuerte Schaltungsanordnung
DE3026147C2 (de) Geregelter fremdgetakteter Gleichspannungswandler
EP0460274B1 (de) Verfahren und Schaltungsanordnung für einen Phasenkomparator
DE10227839B4 (de) Phasendifferenzerfassungsschaltung
DE2907183A1 (de) Abschalteinrichtung fuer eine schaltbare energieversorgungseinrichtung
DE60006453T2 (de) Ladungspumpe für PLL in integrierter Schaltung
DE2159629A1 (de) Synchronisierschaltung fur nachstimm bare Oszillatoren
DE3909201C2 (de) Überwachungseinrichtung für ein programmgesteuertes Bauelement
DE3518059C2 (de) Frequenz-Steuerschaltung
DE3324919C2 (de)
DE2510261C2 (de) Verfahren und Schaltung zum Durchführen des Verfahrens zum Stabilisieren der Frequenz eines Oszillators
DE3126747C2 (de) Schaltungsanordnung zur Anpassung der Länge eintreffender Impulse

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee