-
Die Erfindung betrifft eine Schaltungsanordnung zum Detektieren von Spannungsänderungen und ein Verfahren zum Detektieren einer Spannungsänderung.
-
Schaltungen in sicherheitsrelevanten Anwendungen unterliegen ständig Angriffen, mit denen geheime Informationen ausspioniert oder die Funktion der Schaltung beeinträchtigt werden soll. Ein Angriff besteht zum Beispiel in der Analyse der Stromaufnahme der Schaltung. Mittels Static Power Analysis (SPA) oder Differential Power Analysis (DPA) können aus der Stromaufnahme geheime Informationen, wie zum Beispiel kryptographische Schlüssel bestimmt werden. Als Gegenmaßnahme werden Dual-Rail Schaltungstechniken eingesetzt, bei denen die Stromaufnahme von den Daten unabhängig ist.
-
Ein weiterer Angriff besteht darin, den Ablauf der Schaltung durch eine Störung, wie zum Beispiel durch ein kurzzeitiges Absenken der Versorgungsspannung zu verändern. Durch die fehlerhafte Funktion der Schaltung können im Verlauf der folgenden Zyklen Rückschlüsse auf die in der Schaltung verarbeiteten Daten oder Algorithmen gewonnen werden. Eine Gegenmaßnahme besteht darin, Stützkapazitäten innerhalb der Schaltung vorzusehen. Die Schaltung kann dann weiter mit ausreichender Versorgungsspannung betrieben werden und zumindest bei der nächsten Taktflanke kann ein Reset-Signal ausgelöst werden, welches die Schaltung in einen vorbestimmten Zustand führt. Die Dimensionierung einer derartigen Stützkapazität soll an dem folgenden Beispiel erläutert werden. Bei einer Schaltung mit einer Taktfrequenz von beispielsweise f = 30 MHz und einem Stromverbrauch von I = 20 mA wird im Mittel eine Ladung von Q = I/f = 20·10–3/30·106 = 0,66 nC pro Zyklus bewegt. Bei einer Betriebsspannung von 1,2 Volt wird also eine schaltungseigene Kapazität von C = Q/U = 0,66 nC/1,2 V = 0,55 nF umgeladen, die durch Gate-, Sperrschicht- und Verdrahtungskapazitäten gebildet wird. Bei Schaltungen, die mit moderner Technologie aufgebaut werden, führt ein Absenken der Versorgungsspannung um 5% zu einer Zunahme von 10% in der Laufzeit. Mit anderen Worten, falls die Laufzeit sich um nicht mehr als 10% erhöhen soll, darf die Versorgungsspannung um nicht mehr als 5% abfallen. Um die notwendige Ladung für einen Zyklus trotz einer Spannungsabsenkung von 5% bereitstellen zu können, muss der Stützkondensator nach Bereitstellen der Ladung noch mit mindestens 95% geladen sein, damit die Versorgungsspannung, die proportional zur Ladung ist, um nicht mehr als 5% absinkt. Der Stützkondensator muss also die zwanzigfache Kapazität der umzuladenden Kapazität der Schaltung aufweisen, so dass eine Stützkapazität von 20·0,55 nF = 11 nF erforderlich ist. Zum Erreichen der geforderten Stützkapazität müssen entsprechend viele Kapazitätszellen in die Schaltung integriert werden, was deren Flächenbedarf erhöht und zu höheren Kosten führt.
-
Eine weitere Maßnahme gegen das kurzfristige Absenken der Versorgungsspannung besteht darin, dass die Spannungsänderungen nachgewiesen werden und anschließend ein Rücksetzvorgang der Schaltung ausgelöst wird. Eine Herausforderung hierbei ist, dass Spannungsänderungen mit Zeitkonstanten, die viel kürzer als der Systemtakt der Schaltung sind, sich nur schwierig nachweisen lassen.
-
Aus der
DE 22 13 281 A ist ein Verfahren und eine Vorrichtung zur Stabilisierung der Ladung eines Kondensators bekannt, bei denen die Spannung am Kondensator an einen frequenzvariablen Impulsgeber angelegt wird und mit einer Referenzimpulsfolge verglichen wird, siehe
1 und Ansprüche 1 und 2. Der Multivibrator
13 wird nicht mit der gleichen Eingangsspannung wie der Spannungsfrequenzwandler
17 betrieben, sondern unabhängig davon.
-
Die
DE 101 01 330 A1 zeigt eine Schaltungsanordnung und ein Verfahren zum Schützen der selben von Manipulation und/oder Missbrauch. Hierin ist ein Schutz einer elektronischen Schaltung offenbart, der auf Auswerten einer Kapazitätsänderung einander unabhängiger Leiterbahnen beruht, wobei die Kapazitätsänderung ermittelt wird, indem eine Komparatoreinheit einen Ist-Zählerstand, der durch die Frequenz eines ersten Oszillators bestimmt ist, mit einem Soll-Zählerstand, basierend auf der Frequenz eines zweiten Oszillators, vergleicht.
-
EP 1 424 805 A1 offenbart eine Vorrichtung und ein Verfahren zum Prüfen eines Oszillators auf Manipulation. Dazu werden in einer Vergleichseinheit die Frequenzen von zwei Oszillatoren miteinander verglichen, wobei eine erste Frequenz mittels einer zweiten Frequenz dahingehend geprüft wird, ob sich die erste Frequenz in einem bestimmten Bereich bewegt.
-
Es ist daher Aufgabe der Erfindung, eine Schaltungsanordnung zum Detektieren von Spannungsänderungen und ein Verfahren zum Detektieren einer Spannungsänderung anzugeben.
-
Die Erfindung löst die Aufgabe durch eine Schaltungsanordnung zum Detektieren von Spannungsänderungen, welche umfasst: Versorgungsanschlüsse zum Anlegen eines ersten Potenzials und eines zweiten Potenzials, einen ersten Oszillator und einen zweiten Oszillator, die mit dem ersten Potenzial und dem zweiten Potenzial betrieben werden, wobei sich die Spannungsabhängigkeit der Frequenz des ersten Oszillators von der Spannungsabhängigkeit der Frequenz des zweiten Oszillators unterscheidet, eine erste Auswerteschaltung zum Auswerten der Frequenz des ersten Oszillators und eine zweite Auswerteschaltung zum Auswerten der Frequenz des zweiten Oszillators, und eine Vergleichsschaltung, mit der ein auf den ausgewerteten Frequenzen des ersten Oszillators und des zweiten Oszillators basierender Wert mit einem vorgebbaren Wert verglichen und abhängig von dem Ergebnis des Vergleichs ein Spannungsänderungssignal ausgegeben wird, welches eine unzulässige Spannungsänderung zwischen dem ersten Potenzial und dem zweiten Potenzial anzeigt. Durch die unterschiedlichen Spannungsabhängigkeiten der Frequenzen des ersten Oszillators und des zweiten Oszillators haben Spannungsänderungen zwischen dem ersten Potenzial und dem zweiten Potenzial unterschiedliche Auswirkungen auf die Frequenzen der Oszillatoren. Die Frequenzen werden ausgewertet und sind die Spannungsänderungen unzulässig groß, so wird durch die Vergleichsschaltung ein Signal ausgegeben, welches die Spannungsänderung anzeigt.
-
In einer Weiterbildung weist der erste Oszillator Spannungsstabilisierungsschaltungen auf, über die der erste Oszillator mit dem ersten Potenzial und dem zweiten Potenzial verbunden ist. Die Spannungsstabilisierungsschaltungen sind so ausgelegt, dass Spannungsänderungen zwischen dem ersten Potenzial und dem zweiten Potenzial sich im Vergleich mit der Frequenz des zweiten Oszillators nur vermindert auf die Frequenz des ersten Oszillators auswirken. Die Frequenz des ersten Oszillators kann daher als Referenz für den Vergleich mit der Frequenz des zweiten Oszillators benutzt werden.
-
In einer Weiterbildung umfassen die Spannungsstabilisierungsschaltungen Stabilisierungskondensatoren und dazu parallel geschaltete Stabilisierungswiderstände. Die Stabilisierungskondensatoren und die Stabilisierungswiderstände werden so bemessen, dass kurzfristige Störungen der Spannung zwischen dem ersten Potenzial und dem zweiten Potenzial nicht an den ersten Oszillator weitergeleitet werden. Die Spannungsstabilisierungsschaltung wirkt daher wie ein Tiefpassfilter für die Spannungsstörungen.
-
In einer Weiterbildung sind die Stabilisierungskondensatoren durch mindestens eine Gate-Struktur eines Transistors gebildet. Ein Parallelschalten der Gate-Strukturen führt zu einer höheren Kapazität, während eine Serienschaltung die Spannungsfestigkeit erhöht. Selbstverständlich können die Gate-Strukturen auch kombiniert parallel und seriell geschaltet werden. Durch die Ausbildung der Stabilisierungskondensatoren als Gate-Strukturen können diese Platz sparend in die Schaltungsanordnung mit integriert werden.
-
In einer Weiterbildung sind die Stabilisierungswiderstände durch mindestens einen gesteuerten Pfad eines Transistors gebildet. Die Transistoren können parallel geschaltet werden, um eine höhere Stromleitfähigkeit zu ermöglichen, oder in Serie, um höhere Widerstandswerte zu erhalten. Ähnlich wie die Stabilisierungskondensatoren können sie Platz sparend in die Schaltungsanordnung mit integriert werden.
-
In einer Weiterbildung ist der zweite Oszillator direkt mit dem ersten Potenzial und dem zweiten Potenzial verbunden. Im Gegensatz zum ersten Oszillator, der über die Spannungsstabilisierungsschaltungen vor Spannungsänderungen zwischen dem ersten Potenzial und dem zweiten Potenzial geschützt wird, werden diese Spannungsänderungen direkt an den zweiten Oszillator weitergeleitet. Der zweite Oszillator kann daher als Sensor für Spannungsänderungen zwischen dem ersten Potenzial und dem zweiten Potenzial dienen.
-
In einer Weiterbildung sind der erste Oszillator und der zweite Oszillator bis auf die Spannungsstabilisierungsschaltungen mit denselben Bauelementen aufgebaut. Bei konstantem ersten Potenzial und konstantem zweiten Potenzial weisen sie daher annähernd gleiche Frequenzen auf. Durch eine Differenzbildung der Frequenzen ist es leichter zu bestimmen, ob Spannungsänderungen vorliegen.
-
In einer Weiterbildung umfassen der erste Oszillator und der zweite Oszillator Ringoszillatoren, die je eine rückgekoppelte Serienschaltung einer ungeraden Anzahl von invertierenden Gattern aufweisen. Ringoszillatoren bieten den Vorteil, dass sie ohne Kondensatoren, Spulen oder Kristalle aufgebaut werden können und kompakt sind. Invertierende Gatter lassen sich zusätzlich leicht monolithisch integrieren.
-
In einer Weiterbildung sind die invertierenden Gatter des ersten Oszillators und die des zweiten Oszillators in unmittelbarer räumlicher Nähe angeordnet. Durch die räumliche Anordnung unterliegen die Oszillatoren gleichen Umgebungsbedingungen, wie zum Beispiel der Temperatur. Die Umgebungsbedingungen wirken sich daher in gleicher Weise auf die Frequenz des ersten Oszillators und des zweiten Oszillators aus.
-
In einer Weiterbildung werden die invertierenden Gatter des ersten Oszillators und des zweiten Oszillators in demselben Herstellungsprozess gefertigt. Vorteilhaft dabei ist, dass Schwankungen in dem Herstellungsprozess sich nicht auf unterschiedliche Spannungsabhängigkeiten oder Laufzeiten der invertierenden Gatter auswirken können. Der Einfluss von Herstellungsprozessschwankungen auf die Frequenzen des ersten und des zweiten Oszillators wird somit minimiert.
-
In einer Weiterbildung ist die erste Auswerteschaltung ein erster Zähler und die zweite Auswerteschaltung ist ein zweiter Zähler. Der erste Zähler gibt einen ersten Zählerstand aus und der zweite Zähler einen zweiten Zählerstand. Zähler erlauben ein einfaches und hochgenaues Bestimmen der Frequenz des ersten und des zweiten Oszillators und lassen sich leicht monolithisch integrieren. Über den ersten und den zweiten Zählerstand lassen sich Aussagen über die Spannungsänderung zwischen dem ersten und dem zweiten Potenzial herleiten.
-
In einer Weiterbildung weist die Schaltungsanordnung eine weitere Schaltung auf, die mit einem Systemtakt getaktet wird, mit dem gleichen ersten Potenzial und dem gleichen zweiten Potenzial wie die Schaltungsanordnung betrieben wird und bei Ausgabe des Spannungsänderungssignals durch die Schaltungsanordnung in einen vorgegebenen Zustand versetzt wird. Da die Schaltung und die Schaltungsanordnung mit der gleichen Spannung versorgt werden, kann mit der Schaltungsanordnung die Spannung für die Schaltung überwacht werden. Abhängig von dem Vergleich mit einem Schwellwert kann, je nachdem wie groß die Spannungsänderung ist, die Schaltung weiter betrieben werden oder in einen vorgegebenen Zustand versetzt werden.
-
In einer Weiterbildung ist der vorgegebene Zustand der Schaltung ein Rücksetzzustand, ein Initialisierungszustand oder ein Sperrzustand. Mit dem vorgegebenen Zustand wird die Funktion der Schaltung in einen bekannten Zustand gesetzt oder eingefroren, sodass Rückschlüsse auf Daten oder Algorithmen, die durch die fehlerhafte Funktion der Schaltung aufgrund der Spannungsänderungen möglich sein könnten, erschwert werden.
-
In einer Weiterbildung ist die Frequenz des ersten Oszillators mindestens achtmal größer als die Frequenz des Systemtakts der Schaltung. Je höher die Frequenz des ersten Oszillators gegenüber der Frequenz des Systemstakts ist, desto schneller und desto feiner können Spannungsänderungen zwischen dem ersten Potenzial und dem zweiten Potenzial erkannt werden. Auf diese Weise ist eine schnelle Reaktionsmöglichkeit auf Spannungsänderungen möglich, mit der die Schaltung vor Manipulation geschützt werden kann.
-
In einer Weiterbildung weist die Vergleichsschaltung einen Subtrahierer zur Berechnung einer Differenz zwischen dem Zählerstand des ersten Zählers und dem Zählerstand des zweiten Zählers auf. Durch die Differenzbildung der Zählerstände werden die Unterschiede in den Frequenzen des ersten und des zweiten Oszillators und damit auch die Spannungsänderungen zwischen dem ersten Potenzial und dem zweiten Potenzial erfasst.
-
In einer Weiterbildung wird einmal während einer vorgebbaren Anzahl von Systemtakten die Ausgabe von Oszillatorsignalen des ersten Oszillators und des zweiten Oszillators abgeschaltet, die Differenz aus den Zählerständen des ersten und des zweiten Zählers an einen Vergleicher weitergeleitet, in dem Vergleicher die Differenz der Zählerstände mit einem vorgebbaren Schwellwert verglichen und ein Spannungsänderungssignal zum Versetzen der Schaltung in einen vorgebbaren Zustand ausgegeben, falls die Differenz größer als der Schwellwert ist. Über die vorgebbare Anzahl von Systemtakten kann vorgegeben werden, wie lange der erste und der zweite Oszillator laufen, beziehungsweise wie lange deren Perioden durch den ersten und den zweiten Zähler gezählt werden. Der erste und der zweite Oszillator werden abgeschaltet, damit der erste und der zweite Zähler stabile Zählerstände liefern. Die Differenz aus den Zählerständen ist ein Maß für die Spannungsänderungen zwischen dem ersten Potenzial und dem zweiten Potenzial. Ist diese Differenz größer als ein vorgegebener Schwellwert, so sind die Spannungsänderungen groß genug, dass die Schaltung in einen vorgegebenen Zustand versetzt werden muss.
-
In einer Weiterbildung werden nach dem Vergleich der Differenz der Zählerstände mit dem Schwellwert die Zählerstände des ersten Zählers und des zweiten Zählers zurückgesetzt und die Ausgabe der Oszillationssignale des ersten und des zweiten Oszillators wieder eingeschaltet. Durch das Rücksetzen der Zählerstände und das Einschalten der Oszillatorsignale kann ein neuer Zyklus zur Überwachung von Spannungsänderungen zwischen dem ersten Potenzial und dem zweiten Potenzial gestartet werden.
-
In einer Weiterbildung ist eine Ansteuerschaltung vorgesehen, die die Ausgabe der Oszillatorsignale und das Rücksetzen der Zählerstände in Abhängigkeit des Systemtakts der Schaltung steuert. Die Ansteuerschaltung kann Verzögerungselemente beinhalten, so dass eingeschwungene Oszillatorsignale an den Zählern und eingeschwungene Zählerstände an dem Vergleicher anliegen, bevor eine Differenz gebildet wird.
-
In einer Weiterbildung umfasst die Schaltungsanordnung eine zweite Schaltungsanordnung gemäß einem der Ansprüche 1 bis 11 oder 14 bis 18, wobei die zweite Schaltungsanordnung Spannungsänderungen detektiert, wenn in der ersten Schaltungsanordnung die Ausgabe von Oszillatorsignalen des ersten und des zweiten Oszillators abgeschaltet ist oder die Zählerstände des ersten und des zweiten Zählers sich im zurückgesetzten Zustand befinden. Sind die Oszillatorsignale abgeschaltet oder befinden sich die Zähler im zurückgesetzten Zustand, der auch das Zurücksetzen selbst beinhalten kann, kann eine Spannungsüberwachung nicht stattfinden. Durch die zweite Schaltungsanordnung ist es möglich, auch eine Spannungsüberwachung für diese Zeiträume zu gewährleisten, so dass ständig eine Überwachung auf Spannungsänderungen vorliegt. Des Weiteren ergibt sich durch die Verwendung der zweiten Schaltungsanordnung eine Auflockerung der sehr strengen zeitlichen Anforderungen zum Starten und Stoppen der Oszillatorausgänge und zum Zurücksetzten der Zählerstände, die aufgrund der hohen Oszillatorfrequenzen von ca. 500 MHz bis ca. 1 GHz entstehen.
-
In einer Weiterbildung gibt der erste Zähler ein erstes Zählersignal aus, welches bis zum Erreichen eines ersten Zählwerts durch den ersten Zählerstand den zweiten Oszillator zur Ausgabe eines Oszillatorsignals veranlasst und bei Überschreiten des ersten Zählwerts durch den ersten Zählerstand die Ausgabe des Oszillatorsignals des zweiten Oszillators verhindert. Der zweite Oszillator läuft dadurch für eine durch den ersten Oszillator vorgegebene Zeit, nämlich für die Zählerstände N1 <= L1. Anschließend wird er abgeschaltet, so dass sich der Zählerstand des zweiten Zählers nicht mehr ändert. Der erste Oszillator dient somit als spannungsänderungsunabhängige Zeitbasis, die benutzt wird, um Frequenzänderungen des zweiten Oszillators aufgrund von Spannungsänderungen zu bestimmen.
-
In einer Weiterbildung gibt der erste Oszillator ununterbrochen ein Oszillatorsignal aus, so dass keine Ein- und Ausschaltlogik für die Steuerung der Ausgabe des ersten Oszillatorsignals erforderlich ist.
-
In einer Weiterbildung gibt der erste Oszillator beim Erreichen eines zweiten Zählwerts durch den ersten Zählerstand ein zweites Zählersignal aus, welches den Vergleich des Zählerstands des zweiten Zählers mit einem vorgegebenen Wert in einen Vergleicher in der Vergleichsschaltung auslöst, wobei der zweite Zählwert größer als der erste Zählwert ist. Durch die unterschiedlichen Zählwerte besteht ein zeitlicher Abstand, innerhalb dessen der zweite Zähler einen stabilen Zählerstand produzieren kann.
-
In einer Weiterbildung gibt der erste Zähler bei Erreichen eines dritten Zählwerts durch den ersten Zählerstand ein drittes Zählersignal aus, welches das Ergebnis des Vergleichs in dem Vergleicher als Spannungsänderungssignal an die Schaltung weiterleitet, wobei der dritte Zählwert größer als der zweite Zählwert ist. Durch die unterschiedlichen Zählwerte ergibt sich ein zeitlicher Abstand, innerhalb dessen sich das Ausgangssignal des Vergleichers einschwingen kann.
-
In einer Weiterbildung setzt das dritte Zählersignal die Zählerstände des ersten Zählers und des zweiten Zählers zurück. Auf diese Weise kann ein neuer Zyklus der Spannungsüberwachung gestartet werden und die Anzahl der maximal durch die Zähler zu zählenden Schwingungen kann reduziert werden.
-
In einer Weiterbildung werden der erste Zählwert und der zweite Zählwert so gewählt, dass genügend Zeit vorhanden ist, damit ein stabiler Zählerstand des zweiten Zählers an dem Vergleicher anliegt. Der erste Zählwert und der zweite Zählwert können sich dazu um eins oder mehr unterscheiden, damit kein uneingeschwungener Zählerstand in den Vergleicher übernommen wird.
-
In einer Weiterbildung werden der zweite Zählwert und der dritte Zählwert so gewählt, dass genug Zeit vorhanden ist, damit ein stabiles Spannungsänderungssignal am Vergleicherausgang anliegt. Der zweite und der dritte Zählwert können sich um eins oder mehr unterscheiden, falls der Vergleicher längere Zeit benötigt, um ein stabiles Ausgangssignal zu erzeugen. Auf diese Weise kann ein fehlerhaftes Versetzen der Schaltung in einen vorgebbaren Zustand durch nicht eingeschwungene Signale vermieden werden.
-
In einer Weiterbildung ist der dritte Zählwert der größte zählbare Zählerstand des ersten Zählers. Der Zählbereich des ersten Zählers wird somit voll ausgenutzt und die Spannungsüberwachung mit der höchstmöglichen Genauigkeit durchgeführt.
-
Die Erfindung bietet weiter ein Verfahren zum Detektieren einer Spannungsänderung an, mit den Schritten: Erzeugen einer ersten und einer zweiten Frequenz aus einer gleichen Spannung, wobei die erste Frequenz eine geringere Spannungsabhängigkeit als die zweite Frequenz aufweist, Auswerten der ersten Frequenz und der zweiten Frequenz, Ausgeben eines Spannungsänderungssignals, falls die ausgewertete erste Frequenz und die ausgewertete zweite Frequenz sich voneinander um mehr als einen vorgebbaren Schwellwert unterscheiden oder die ausgewertete zweite Frequenz nach einer durch die ausgewertete erste Frequenz vorgegebenen Zeit unterhalb eines vorgebbaren Schwellwerts liegt.
-
Die Erfindung wird im Folgenden anhand von Zeichnungen und Ausführungsbeispielen weiter beschrieben.
-
In den Figuren zeigen:
-
1 ein Blockschaltbild eines ersten Ausführungsbeispiels einer Schaltungsanordnung zum Detektieren von Spannungsänderungen,
-
2 beispielhafte Signalverläufe beim Betreiben des ersten Ausführungsbeispiels,
-
3 ein Blockschaltbild eines zweiten Ausführungsbeispiels mit zwei Schaltungsanordnungen zum Detektieren von Spannungsänderungen,
-
4 beispielhafte Signalverläufe beim Betreiben des zweiten Ausführungsbeispiels,
-
5 ein Blockschaltbild eines dritten Ausführungsbeispiels einer Schaltungsanordnung zum Detektieren von Spannungsänderungen,
-
6 beispielhafte Signalverläufe beim Betreiben des dritten Ausführungsbeispiels,
-
7 ein Blockschaltbild eines Ausführungsbeispiels des zweiten Oszillators,
-
8 ein Blockschaltbild eines Ausführungsbeispiels des ersten Oszillators,
-
9 ein Blockschaltbild mit einem Ausführungsbeispiel für den ersten Oszillator mit Spannungsstabilisierungsschaltungen und einem Ausführungsbeispiel für den zweiten Oszillator,
-
10 ein Blockschaltbild mit Ausführungsbeispielen für invertierende Gatter des ersten Oszillators und des zweiten Oszillators, und
-
11 ein Ausführungsbeispiel für ein Layout von invertierenden Gattern des ersten Oszillators und des zweiten Oszillators.
-
1 zeigt ein Blockschaltbild eines ersten Ausführungsbeispiels einer Schaltungsanordnung 1 zum Detektieren von Spannungsänderungen zwischen einem ersten Potenzial VDD und einem zweiten Potenzial VSS. Werden unzulässige Spannungsänderungen detektiert, so liefert die Schaltungsanordnung 1 ein Spannungsänderungssignal SR an eine Schaltung F, welches die Schaltung F in einen vorgegebenen Zustand versetzt. Die Schaltung F kann zum Beispiel eine sicherheitskritische Anwendung bereitstellen, deren Funktion vor Manipulationen durch unzulässige Spannungsänderungen geschützt werden soll. Sie wird mit dem Systemtakt CLK betrieben und fährt bei einem Spannungsänderungssignal SR in einen Startzustand, einen Initialisierungszustand oder einen gesperrten Zustand, so dass geheime Daten oder Algorithmen durch eine fehlerhafte Funktion nicht ausspioniert werden können.
-
Die Schaltungsanordnung 1 weist zum Detektieren von unzulässigen Spannungsänderungen einen ersten Oszillator O1 und einen zweiten Oszillator O2 auf, die mit dem ersten Potenzial VDD und dem zweiten Potenzial VSS betrieben werden. Die Oszillatoren O1, O2 haben je einen Eingang E zum Anlegen eines Enable-Signals, mit dem die Ausgabe an den jeweiligen Ausgang A des jeweiligen Oszillatorsignals S1 beziehungsweise S2 gesteuert wird. Die Frequenz des Oszillatorsignals S1 des ersten Oszillators O1 hat eine geringere Spannungsabhängigkeit bezüglich Spannungsänderungen zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS als die Frequenz des Oszillatorsignals S2 des zweiten Oszillators O2. Der erste Oszillator O1 kann daher als Referenz und der zweite Oszillator O2 als Sensor für Spannungsänderungen betrachtet werden. Der erste und der zweite Oszillator O1, O2 können beliebige Oszillatoren sein, von Vorteil ist jedoch der Aufbau als Ringoszillatoren, der später genauer beschrieben wird.
-
Zum Auswerten der Frequenzen der Oszillatorsignale S1 und S2 beinhaltet die Schaltungsanordnung 1 eine erste und eine zweite Auswerteschaltung Z1 und Z2. Die Auswerteschaltungen Z1 und Z2 sind als Zähler realisiert, es ist jedoch auch möglich, die Frequenz über andere Verfahren, wie zum Beispiel einem Frequenzspannungswandler, auszuwerten. Die Vergleichsschaltung V müsste dann dahingehend abgewandelt werden, dass sie nicht mehr Zählerstände, sondern Spannungen miteinander vergleicht. Für eine monolithische Integration sind jedoch Auswerteschaltungen Z1 und Z2 sinnvoll, die rein digital realisiert werden können. Der erste und der zweite Zähler Z1 und Z2 sind jeweils über einen Eingang E mit dem zugehörigen Oszillatorsignal S1 oder S2 der Oszillatoren O1 und O2 verbunden. An ihren jeweiligen Ausgängen A geben sie einen ersten Zählerstand N1 beziehungsweise einen zweiten Zählerstand N2 aus, die jeweils proportional zur Frequenz des zugeordneten Oszillatorsignals S1 beziehungsweise S2 sind. Über einen Reset-Eingang R können die Zählerstände N1 und N2 der Zähler Z1 und Z2 durch ein Rücksetzsignal RS auf einen Startwert, der zum Beispiel Null bei einem aufwärts zählenden Zähler sein kann, zurückgesetzt werden. Im Folgenden werden aufwärts zählende Zähler eingesetzt, wobei die Beschreibung mit entsprechenden Änderungen auch für abwärts zählende Zähler gilt.
-
Die Schaltungsanordnung 1 weist weiter eine Vergleichsschaltung V auf, bei der ein auf den ausgewerteten Frequenzen des ersten Oszillators O1 und des zweiten Oszillators O2 basierender Wert mit einem vorgebbaren Schwellwert verglichen wird. Falls der Wert größer als der Schwellwert ist, wird ein Spannungsänderungssignal SR ausgegeben, welches eine unzulässige Spannungsänderung zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS anzeigt und welches die Schaltung F benutzt, um sich in einen vorgegebenen Zustand zu versetzen. Die Vergleichsschaltung V ist beispielhafterweise mit einem Subtrahierer S, einem Differenzregister RD, einem Schwellwertregister RT und einem Vergleicher C aufgebaut. Der Subtrahierer S liefert an seinem Ausgang die Differenz DN zwischen dem Zählerstand N1 des ersten Zählers Z1 und dem Zählerstand N2 des zweiten Zählers Z2. Die Differenz DN wird bei einer ansteigenden Flanke des Taktsignals CR in das Differenzregister RD übernommen und liegt an dessen Ausgang Q an. Ein Schwellwert T für die Zählerdifferenz DN wird in einem Schwellwertregister RT gespeichert. Die Differenz DN und der Schwellwert T liegen an dem ersten Eingang C1 beziehungsweise dem zweiten Eingang C2 des Vergleichers C an. Der Vergleicher C vergleicht die an seinen Eingängen C1 und C2 anliegenden Größen und gibt ein Spannungsänderungssignal mit einem Low-Pegel aus, falls die Differenz DN zwischen den Zählerständen kleiner ist als der Schwellwert T, und gibt ein Spannungsänderungssignal mit einem High-Pegel aus, falls die Differenz DN größer ist als der Schwellwert T. Selbstverständlich können die Pegel des Spannungsänderungssignals SR auch vertauscht sein, solange in der Schaltung F dadurch der gewünschte vorgegebene Zustand erreicht wird.
-
Die Schaltungsanordnung 1 weist weiter eine Ansteuerschaltung AE auf, welche aus dem Systemtakt CLK die Enable-Signale EN für die Oszillatoren O1, O2, das Rücksetzsignal RS für die Zähler Z1, Z2 und ein Taktsignal CR zum Ansteuern des Differenzregisters RD ausgibt, in der richtigen zeitlichen Reihenfolge festgelegt. Auf diese Weise können neben der korrekten Funktion zusätzlich auch die Laufzeiten durch die Oszillatoren O1 und O2, die Zähler Z1 und Z2 und den Subtrahierer S berücksichtigt werden. Mit dem Enable-Signal EN wird die Ausgabe der Oszillatorsignale S1, S2 gesteuert. Hat das Enable-Signal EN einen Low-Pegel, so entsteht keine Schwingung bei den Oszillatorsignalen S1, S2. Das Taktsignal CR wird erst ausgegeben, nachdem die Oszillatorsignale S1, S2 und die Zählerstände N1, N2 der Zähler sowie die Differenz der Zählerstände DN eingeschwungen sind, um das Verarbeiten von falschen Pegeln und Werten zu vermeiden. Das Rücksetzsignal RS, welches die Zählerstände auf die Werte N1 = 0 und N2 = 0 setzt, kann mit der Ausgabe des Taktsignals CR erfolgen, da die Zählerdifferenz DN bereits in dem Differenzregister RD gespeichert wurde. Die Ansteuerschaltung AE produziert die Signale EN, RS, CR einmal während eines oder mehrerer Zyklen des Systemtakts CLK.
-
2 zeigt beispielhafte Signalverläufe beim Betreiben des ersten Ausführungsbeispiels von 1. Die Signalverläufe der Figur sind in eine linke und eine rechte Hälfte aufgeteilt. Für die linke Hälfte gilt, dass sich die Spannungsänderungen zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS innerhalb eines zulässigen Bereichs befinden, während die Spannungsänderungen in der rechten Hälfte unzulässig sind, weil sie zu groß sind oder zu lange dauern, und ein Spannungsänderungssignal SR ausgegeben wird, mit dem die Schaltung F in einen vorgegebenen Zustand versetzt wird. Die Spannungsänderungen zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS sind in dem ersten Signalverlauf gezeigt, wobei VSS als Bezugspunkt dient, während VDD die Spannungsänderungen anzeigt. Das erste Potenzial VDD und das zweite Potenzial VSS werden zum Betreiben des ersten Oszillators O1 und des zweiten Oszillators O2 eingesetzt, welche die jeweiligen Oszillatorsignale S1 und S2 produzieren, die im zweiten und dritten Signalverlauf gezeigt sind. Die Frequenz der Oszillatorsignale S1 und S2 liegt beispielsweise zwischen ca. 500 MHz bis ca. 1 GHz, so dass die Periode P1 des Oszillatorsignals S1 zwischen ca. 1 bis ca. 2 ns beträgt. Die Schaltungsanordnung 1 ist dadurch in der Lage, sehr kurzfristige Spannungsänderungen im Bereich von zum Beispiel ca. 10 ns zu detektieren.
-
Das Oszillatorsignal S1 des ersten Oszillators weist eine relativ konstante Periode P1 auf, die weitgehend unabhängig von Spannungsänderungen ist. Die relative Spannungsunabhängigkeit ist auf die Spannungsstabilisierungsschaltung SC zurückzuführen, die später beschrieben wird. Die Perioden P1 auf der linken und der rechten Seite der Figur sind daher ungefähr gleich. Anders sieht es beim Oszillatorsignal S2 des zweiten Oszillators O2 aus. Dieser verfügt über keine Spannungsstabilisierungsschaltung, so dass ein Absinken der Spannung zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS sich direkt auf dessen Frequenz und Periodendauer auswirkt. Auf der linken Seite führt die geringe Absenkung der Spannung zu einer Periode P2, die etwas größer ist als die Periode P1 des ersten Oszillatorsignals S1. Auf der rechten Seite ist dagegen eine größere Spannungsänderung vorhanden, so dass sich die Periode P2 gegenüber der Periode P1 erheblich vergrößert.
-
In den nächsten beiden Signalverläufen sind jeweils die Zählerstände N1 beziehungsweise N2 des ersten Zählers Z1 und des zweiten Zählers Z2 dargestellt, mit denen die Frequenzen des ersten Oszillators O1 und des zweiten Oszillators O2 ausgewertet werden. Die Zählerstände N1 und N2 geben beispielsweise die Frequenz an oder wie viele Perioden der Oszillatorsignale S1 beziehungsweise S2 gezählt wurden. Der Zählerstand N1 des ersten Zählers Z1 hat auf der linken Seite und der rechten Seite der Figur annähernd gleiche zeitliche Verläufe, was auf die relative Spannungsunempfindlichkeit der Frequenz des ersten Oszillatorsignals S1 zurückzuführen ist. Dagegen unterscheidet sich der Verlauf des Zählerstands N1 des zweiten Zählers Z2 auf der linken Seite signifikant von dem auf der rechten Seite. Auf der linken Seite werden N2 = 6 Pulse gezählt, während in dem gleichen Zeitraum auf der rechten Seite nur N2 = 4 Pulse gezählt werden. Die geringere Spannung auf der linken Seite der Figur führt zu einer geringeren Frequenz des zweiten Oszillators O2 und zu einem geringeren Zählerstand N2 des zweiten Zählers Z2.
-
In dem darunter liegenden Signalverlauf ist die Differenz DN zwischen dem ersten Zählerstand N1 und dem zweiten Zählerstand N2 gezeigt. Zusätzlich gezeigt ist auch ein vorgebbarer Schwellwert T, mit dem bestimmt wird, ab welcher Differenz DN ein Spannungsänderungssignal SR zum Versetzen der Schaltung F in einen vorgesetzten Zustand ausgegeben wird. Auf der linken Seite der Figur ergibt sich eine maximale Zählerdifferenz DN, die kleiner als der Schwellwert T ist, während auf der rechten Seite die Differenz DN größer als der Schwellwert T ist. Beim Auswerten der Differenzen DN zum Zeitpunkt t4 wird abhängig von dem Vergleich ein entsprechendes Spannungsänderungssignal SR ausgegeben, siehe unterster Signalverlauf. Der Schwellwert T kann so gewählt werden, dass er an die Länge und die Stärke der Spannungsstörung, die zu einer fehlerhaften Funktion der Schaltung F führen würden, angepasst ist.
-
Die ebenfalls gezeigten Signalverläufe EN, CR und RS werden von der Ansteuerschaltung AE aus dem Systemtakt CLK produziert. Zum Zeitpunkt t1 steigt die Flanke des Systemtakts CLK an und zum Zeitpunkt t2 liegen keine Enable-Signale EN an den Oszillatoren O1 und O2 an, wodurch keine neuen Oszillationen in den Oszillatorsignalen S1 und S2 entstehen. Der Zeitpunkt t1 kann dabei mit dem Zeitpunkt t2 zusammenfallen. Der Zeitpunkt t3, welcher nach dem Zeitpunkt t2 auftritt, ist so gewählt, dass die Oszillatorsignale S1 und S2 sowie die Zählerstände N1 und N2 und auch die Differenz DN der Zählerstände stabil sind. Mit dem Signal CR wird die Differenz DN der Zählerstände in das Differenzregister RD übernommen und dort gespeichert. Die Differenz DN der Zählerstände wird an den Vergleicher C weitergeleitet, wo sie mit dem Schwellwert T aus dem Register RT verglichen wird. Zum Zeitpunkt t4 liegt ein Vergleichsergebnis am Ausgang des Vergleichers C an und das Spannungsänderungssignal SR wird ausgegeben. Da sich auf der linken Seite der Figur die Differenz DN unterhalb des Schwellwerts T befindet, wird kein Spannungsänderungssignal SR ausgegeben, so dass die Schaltung F nicht in einen vorgegebenen Zustand versetzt wird. Zum Zeitpunkt t5 werden der erste Zählerstand N1 und der zweite Zählerstand N2 durch das Rücksetzsignal RS auf den Wert Null zurückgesetzt. Der Zeitpunkt t5 kann dabei gleich dem Zeitpunkt t4 sein, da die Differenz DN der Zählerstände bereits in dem Differenzregister RD abgespeichert ist und sich erst beim nächsten Anstieg des Signals CR ändern würde. Ein Zurücksetzen der Zählerstände N1 und N2 ist immer erforderlich, bevor einer der Zähler seinen größten zählbaren Zählerstand erreicht und daraufhin wieder bei Null zu zählen anfängt, da ansonsten ein Sprung bei der Differenzbildung DN der Zählerstände N1 und N2 entsteht.
-
Auf der rechten Seite der Figur führt die Spannungsänderung zum Überschreiten des Schwellwerts T durch die Zählerdifferenzen DN. Der Verlauf zu den Zeitpunkten t1 bis t5 entspricht dabei im Wesentlichen dem auf der linken Seite, wobei zum Zeitpunkt t4 ein High-Pegel für das Spannungsänderungssignal SR ausgegeben wird. Dieses Signal SR zeigt an, dass unzulässig große Spannungsänderungen vorlagen, so dass die Schaltung F zum Schutz vor Manipulation in einen vordefinierten Zustand gefahren werden kann.
-
Die Schaltungsanordnung 1 kann nach dem Rücksetzen der Zählerstände N1 und N2 wieder erneut zum Detektieren von Spannungsänderungen eingesetzt werden. Zum Zeitpunkt t6 geschieht dies beispielsweise durch eine abfallende Flanke des Systemtakts CLK. Mit Hilfe dieser Flanke werden das Taktsignal CR für das Differenzregister RD und die Rücksetzsignale RS für die Zählerstände N1 und N2 auf einen Low-Pegel gesetzt. Gleichzeitig oder anschließend wird wieder ein High-Pegel Enable-Signal EN an den ersten und den zweiten Oszillator O1 und O2 angelegt. Ein neuer Überwachungszyklus kann anstelle der abfallenden Flanke des Taktsignals CLK auch durch Verzögerungselemente in der Ansteuerschaltung AE ausgelöst werden.
-
Es ist auch möglich, Pulse für das Taktsignal CR des Differenzregisters RD und für das Rücksetzsignal RS einzusetzen, so dass diese nach der Pulsdauer automatisch in die gewünschten Zustände für einen neuen Überwachungszyklus versetzt werden. Weiter kann die Ansteuerschaltung AE durch einen Taktteiler für den Systemtakt CLK die Signale EN, RS und CR jeweils für eine vielfache Periode des Systemtakts CLK ausgeben.
-
3 zeigt ein Blockschaltbild eines zweiten Ausführungsbeispiels mit zwei Schaltungsanordnungen 1 und 2 zum Detektieren von Spannungsänderungen. Wie in der Beschreibung zu 2 angegeben, findet in der Zeit t5 bis t6 keine Überwachung der Spannung zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS statt, da hier die Oszillatoren O1 und O2 keine Oszillatorsignale S1 und S2 ausgeben und die Zähler Z1 und Z2 sich im zurückgesetzten Zustand befinden. Wird der Zeitpunkt t6 durch die fallende Systemtaktflanke CLK vorgegeben, so bedeutet dies, dass bei einem Systemtakt CLK mit einem Tastverhältnis von 0,5 während einer halben Systemtaktperiode keine Spannungsüberwachung stattfindet und ein Angriff nicht erkannt werden würde. 3 zeigt eine Lösung für dieses Problem, in der eine zweite Schaltungsanordnung 2 vorgesehen ist, die während der Überwachungslücke Änderungen der Spannung überwacht. Die zweite Schaltungsanordnung 2 ist identisch mit der in 1 gezeigten Schaltungsanordnung 1. Anstelle von zwei separaten Ansteuerschaltungen AE für die Schaltungsanordnungen 1 und 2 koordiniert in 3 eine kombinierte Ansteuerschaltung AE die Ansteuersignale EN1, EN2, CR1, CR2, RS1 und RS2 für die erste und die zweite Schaltungsanordnung 1 und 2, so dass ständig eine Spannungsüberwachung stattfindet. Die erste Schaltungsanordnung 1 und die zweite Schaltungsanordnung 2 liefern die Spannungsänderungssignale SR1 beziehungsweise SR2, die über ein OR-Gatter G zu einem Spannungsänderungssignal SR verknüpft werden. Sollte eine oder beide der Schaltungsanordnungen 1 und 2 eine Spannungsänderung detektieren, so wird dies über das Spannungsänderungssignal SR an die Schaltung F weitergegeben.
-
4 zeigt beispielhafte Signalverläufe beim Betreiben des zweiten Ausführungsbeispiels von 3. Bei einem Low-Pegel des Systemtakts CLK übernimmt die erste Schaltungsanordnung 1 die Überwachung, bei einem High-Pegel die zweite Schaltungsanordnung 2. Bei steigender Systemtaktflanke CLK werden die Oszillatoren O1 und O2 in der ersten Schaltungsanordnung 1 durch das Enable-Signal EN1 ausgeschaltet, ein Vergleich mit dem Schwellwert T durch das Signal CR1 gestartet und mit dem Signal RS1 der erste und der zweite Zählerstand N1 und N2 zurückgesetzt. Mit der steigenden Systemtaktflanke CLK wird auch das Rücksetzsignal RS2 der Zähler Z1 und Z2 der zweiten Schaltungsanordnung 2 aufgehoben, das Signal CR2 für die Übernahme der Zählerstandsdifferenz DN im Vergleicher C zurückgesetzt und der erste und zweite Oszillator O1 und O2 der zweiten Schaltungsanordnung 2 über das Signal EN2 gestartet. Mit der fallenden Signaltaktflanke CLK werden in der Schaltungsanordnung 2 die Oszillatoren O1 und O2 über das Signal EN2 angehalten, ein Signal CR2 zum Übernehmen der Differenz DN der Zählerstände ausgegeben und anschließend die Zählerstände der Zähler über das Signal RS2 zurückgesetzt. Anschließend oder zum selben Zeitpunkt wird in der ersten Schaltungsanordnung 1 das Rücksetzsignal RS1 aufgehoben, das Taktsignal CR1 für die Übernahme der Zählerstandsdifferenzen zurückgesetzt und die Oszillatoren O1 und O2 durch das Signal EN1 wieder gestartet. Auf diese Weise ist es möglich, die Spannung zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS kontinuierlich auf Spannungsänderungen zu überwachen. Die Signale EN1, EN2, CR1, CR2, RS1 und RS2 können dabei auch wie in 2 beschrieben erzeugt werden.
-
5 zeigt ein Blockschaltbild eines dritten Ausführungsbeispiels einer Schaltungsanordnung zum Detektieren von Spannungsänderungen. Der erste Oszillator O1 und der zweite Oszillator O2 sind mit denen in 1 identisch und weisen die dort beschriebenen Spannungsabhängigkeiten ihrer Frequenzen auf. Gegenüber 1 sind die Schaltung F, das erste Potenzial VDD und das zweite Potenzial VSS nicht gezeigt. Der erste Oszillator O1 produziert ständig ein Oszillatorsignal S1 an seinem Ausgang A, da an seinem Enable-Eingang E ein High-Pegel anliegt. Das Oszillatorsignal S1 wird dem Zähler Z1 zugeführt, wobei dieser nicht seinen Zählerstand N1 ausgibt, sondern erste, zweite und dritte Zählersignale G1, G2 und G3. Die Zählersignale G1, G2 und G3 sind abhängig von dem Zählerstand N1 und dem jeweiligen ersten, zweiten und dritten Zählwert L1, L2 und L3. Der zweite Zähler Z2 entspricht dem Zähler Z2 von 1. Er empfängt an seinem Eingang E das Oszillatorsignal S2 des zweiten Oszillators O2 und gibt einen zweiten Zählerstand N2 zum Auswerten der Frequenz des zweiten Oszillatorsignals S2 aus. Der zweite Oszillator O2 hat an seinem Enable-Eingang E das erste Zählersignal G1 anliegen. Ist der erste Zählerstand N1 kleiner oder gleich dem ersten Zählwert L1 (N1 <= L1), so liegt ein High-Pegel am Enable-Eingang E an und der zweite Oszillator O2 gibt ein Oszillatorsignal S2 aus. Überschreitet der erste Zählerstand N1 den ersten Zählwert L1, so hat das erste Zählersignal G1 einen Low-Pegel und die Ausgabe des Oszillatorsignals S2 wird angehalten. Beim Weiterzählen des Zählers Z1 erreicht sein Zählerstand N1 einen zweiten Zählwert L2, bei dessen Überschreiten (N1 > L2) sich der Pegel eines zweiten Zählersignals G2 in einen High-Pegel ändert. Das zweite Zählersignal G2 wird einem Enable-Eingang E eines Vergleichers C zugeführt und startet den Vergleich der an seinen ersten Eingang C1 und zweiten Eingang C2 anliegenden Größen. An dem ersten Eingang C1 des Vergleichers C liegt der zweite Zählerstand N2 an, während an dem zweiten Eingang C2 des Vergleichers C der Schwellwert T, der in einem Schwellwertregister RT gespeichert ist, anliegt. Da der erste Oszillator C1 ständig weiterläuft, erreicht der erste Zählerstand N1 anschließend einen dritten Zählwert L3 (N1 = L3), wodurch sich ein drittes Zählersignal G3 in einen High-Pegel ändert. Das dritte Zählersignal G3 startet die Übernahme des Ergebnisses des Vergleichs zwischen dem Schwellwert T und dem Zählerstand N2 am Vergleicherausgang CA in ein Spannungsänderungsregister RV, welches ein entsprechendes Spannungsänderungssignal SR ausgibt, mit dem wie oben beschrieben eine Schaltung F in einen vorgegebenen Zustand versetzt werden kann. Gleichzeitig werden mit dem dritten Zählersignal G3 der erste und der zweite Zähler Z1 und Z2 zurückgesetzt, das heißt die Zählerstände haben den Wert N1 = N2 = 0.
-
Der erste, der zweite und der dritte Zählwert L1, L2 und L3 werden so gewählt, dass genug Zeit vorhanden ist, damit stabile Signale am ersten Eingang C1 und am Ausgang CA des Vergleichers C anliegen. Im Vergleich zu 1 fällt auf, dass die in 5 gezeigte Schaltung ohne Systemtakt CLK arbeitet und auch keine Ansteuerschaltung AE besitzt. Es können dadurch Stabilitätsprobleme vermieden werden, die durch Unterschiede in den Laufzeiten der Oszillator-Zähler-Anordnung auftreten könnten. Weiter ermöglicht die Unabhängigkeit von dem Systemtakt CLK eine Auswertefrequenz von Spannungsänderungen, die höher ist als die des Systemtakts CLK, und erlaubt eine quasi-kontinuierliche Überwachung der Spannung zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS, ohne die Schaltungsanordnung 1 wie in 3 verdoppeln zu müssen. Ein weiterer Vorteil besteht darin, dass nunmehr kein Subtrahierer S erforderlich ist, der die Differenzen DN der Zählerstände N1 und N2 mit der Frequenz des ersten Oszillators O1 verarbeiten muss.
-
6 zeigt beispielhafte Signalverläufe beim Betrieb des in 5 gezeigten dritten Ausführungsbeispiels. Die Figur ist ähnlich wie 2 aufgebaut, so dass auf der linken Seite Signale bei zulässigen Spannungsänderungen und auf der rechten Seite die Signale bei unzulässigen Spannungsänderungen gezeigt werden. Der erste Oszillator produziert ein Oszillatorsignal S1, welches in seiner Frequenz im Vergleich zur Frequenz des zweiten Oszillatorsignals S2 weniger von Spannungsänderungen zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS abhängig ist. Die Pulse des Oszillatorsignals S1 werden mittels des Zählers Z1 gezählt, wobei bei einem ersten, einem zweiten und einem dritten Zählwert L1, L2 und L3 sich die Pegel eines ersten, eines zweiten und eines dritten Zählersignals G1, G2 und G3 ändern.
-
Das erste Zählersignal G1 hat einen High-Pegel, falls der Zählerstand N1 des ersten Zählers Z1 kleiner oder gleich dem ersten Zählwert L1 (N1 <= L1) ist, und hat einen Low-Pegel, falls der Zählerstand N1 größer als der erste Zählwert L1 (N1 > L1) ist. Solange das erste Zählersignal G1 einen High-Pegel aufweist, wird von dem zweiten Oszillator O2 ein Oszillatorausgangssignal S2, in 6 also bis zum Zeitpunkt t1, produziert. Die Pulse des Oszillatorsignals S2 werden in dem zweiten Zähler Z2 gezählt, so dass sich dessen Zählerstand N2 mit der Zeit t erhöht. Nach dem Abschalten des zweiten Oszillators O2 zum Zeitpunkt t1 kommen keine neuen Oszillatorsignale S2, so dass der Zählerstand N2 danach konstant ist.
-
Das zweite Zählersignal G2 weist einen High-Pegel auf wenn, der Zählerstand N1 des ersten Zählers größer als ein zweiter Zählwert L2 (N1 > L2) ist, und weist ansonsten einen Low-Pegel auf. Bei einer ansteigenden Flanke des zweiten Zählersignals G2 werden die Werte am ersten und zweiten Eingang C1 und C2 des Vergleichers C ausgewertet und das Ergebnis an dessen Ausgang CA weitergeleitet. Der Vergleicherausgang CA weist einen High-Pegel auf, falls der Wert am zweiten Eingang C2 größer als der Wert am ersten Eingang C1 ist. Die Auswertung findet in 6 zum Zeitpunkt t2 statt. Auf der linken Seite ist N2, welches am ersten Eingang C1 anliegt, größer als der Schwellwert T, welcher am zweiten Eingang C2 anliegt. Der Vergleicherausgang CA hat daher einen Low-Pegel. Der zweite Zählwert L2 wird so gewählt, dass der Zählerstand N2 des zweiten Zählers Z2 nach dem Abschalten durch das erste Zählersignal G1 einen stabilen Eingangswert für den Vergleicher C liefern kann. In dem Beispiel hier sind der erste und der zweite Zählwert L1 und L2 direkt aufeinander folgend. Falls zum Einschwingen des Zählerstands N2 nicht ausreichend Zeit vorhanden ist, können durch einen größeren Abstand zwischen dem ersten und dem zweiten Zählwert L1 und L2 mehrere Takte des Oszillatorsignals S1 des ersten Oszillators O1 gezählt werden, bis stabile Signale vorhanden sind.
-
Das dritte Zählersignal G3 hat einen High-Pegel, wenn der Zählerstand N1 des ersten Zählers gleich einem dritten Zählwert L3 (N1 = L3) ist, ansonsten weist das dritte Zählersignal G3 einen Low-Pegel auf. Zum Zeitpunkt t3 erreicht der Zählerstand N1 den dritten Zählwert L3, wodurch eine ansteigende Taktflanke des dritten Zählersignals G3 entsteht. Mit der ansteigenden Taktflanke wird das Signal am Vergleicherausgang CA in ein Spannungsänderungsregister RV übernommen und als Spannungsänderungssignal SR an eine Schaltung F ausgegeben. Die Spannungsänderungen zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS sind auf der linken Seite klein oder kurz genug, so dass der zweite Oszillator O2 eine Frequenz ausgibt, die hoch genug ist, dass der Zählerstand N2 des zweiten Zählers Z2 zu einem Zeitpunkt t2 größer ist als der Schwellwert T. Der Wert am Vergleicherausgang CA weist einen Low-Pegel auf, so dass auch das Spannungsänderungssignal SR einen Low-Pegel aufweist. Die Schaltung F wird daher nicht in einen vorgegebenen Zustand versetzt. In dem gezeigten Beispiel gilt L3 > L2 + 1. Falls erforderlich, könnte zwischen diesen beiden Zählwerten L2 und L3 ein größerer Abstand gewählt werden, so dass mehr Zeit zum Einschwingen von Signalen möglich ist. Der dritte Zählwert L3 wird typischerweise als größter Wert, der durch den Zähler Z1 gezählt werden kann, gewählt, zum Beispiel L3 = 63. Der erste Zählwert kann zu L1 = 60 und der zweite Zählwert zu L2 = 61 gewählt werden.
-
Die Ausgabe des dritten Zählersignals G3 führt weiter dazu, dass die Zählerstände N1 und N2 des ersten und des zweiten Zählers Z1 und Z2 zurückgesetzt werden. Zu dem Zeitpunkt t4 gilt daher N1 = N2 = 0. Mit dem Rücksetzen der Zählerstände N1 und N2 ändern sich auch die Bedingungen, die für die Ausgabe des ersten, des zweiten und des dritten Zählersignals G1, G2 und G3 für einen Pegelwechsel erfüllt sein müssen. Das erste Zählersignal G1 gibt zum Zeitpunkt t4 wieder ein Enable-Signal für den zweiten Oszillator O2 aus, so dass dieser zu dem Zeitpunkt t5 wieder ein Oszillatorsignal S2 produziert. Das zweite und dritte Zählersignal G2 und G3 werden auf Low-Pegel zurückgesetzt, so dass durch deren nächste ansteigende Taktflanken wieder Werte aus dem Vergleicher C und dem Spannungsänderungsregister RV ausgegeben werden können. Der beschriebene Ablauf wiederholt sich kontinuierlich. Die Zählersignale G1, G2 und G3 können zum Beispiel durch einfache Gatter in dem Zähler Z1 erzeugt werden, wobei diese als Eingänge einzelne Stellen des Zählerstands N1 aufweisen. Ist zum Beispiel der dritte Zählwert L3 gleich dem höchsten zählbaren Wert des Zählers, so besteht der Zählerstand N1 dann aus einer Folge von Einsen, die einem AND-Gatter zugeführt werden. Der Ausgang des AND-Gatters signalisiert den dritten Zählwert L3.
-
Auf der rechten Seite der Signalverläufe von 6 ändert sich die Spannung zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS in unzulässiger Weise. Als Folge davon produziert der zweite Oszillator O2 ein Oszillatorsignal S2 mit einer langsameren Frequenz, wodurch sich der Zählerstand N2 des zweiten Zählers Z2 weniger schnell erhöht. Die Reihenfolge des zeitlichen Ablaufs entspricht dem der linken Seite. Zum Zeitpunkt t6 wird das Oszillatorsignal S2 abgeschaltet. Mit der steigenden Flanke des zweiten Zählersignals G2 wird zum Zeitpunkt t7 der Vergleicher C ausgewertet. Der Zählerstand N2 liegt aufgrund der geringeren Frequenz unterhalb des Schwellwerts T, so dass der Vergleicher C an seinem Vergleicherausgang CA ein High-Pegel ausgibt. Mit der ansteigenden Taktflanke des dritten Zählersignals G3 zum Zeitpunkt t8 wird das Signal am Vergleicherausgang CA in das Spannungsänderungsregister RV übertragen und als Spannungsänderungssignal SR an dessen Ausgang weitergeleitet. Das Spannungsänderungssignal SR weist nun einen High-Pegel auf, welcher anzeigt, dass die Spannungsänderungen unzulässig waren, und der die Schaltung F in einen vorgegebenen Zustand versetzt, welcher zum Beispiel bei der nächsten Änderung des Pegels des Systemtakts CLK eingenommen wird.
-
Die Schaltungsanordnungen 1 und 2 zum Detektieren von Spannungsänderungen können mit der Ausgabe des Spannungsänderungssignals SR weiterlaufen oder auch einen anderen Zustand einnehmen und zum Beispiel abgeschaltet werden. Die gezeigten Verläufe der Zählerstände N1 und N2 in 2 und 6 können auch andere maximal mögliche Zählerstände aufweisen, die gezeigten dienen lediglich zur Erläuterung der Ausführungsbeispiele.
-
7 zeigt ein Blockschaltbild eines Ausführungsbeispiels eines zweiten Oszillators O2. Der Oszillator O2 ist als ein Ringoszillator aufgebaut und weist einen Enable-Eingang EN, Eingänge zum Anlegen eines ersten Potenzials VDD und eines zweiten Potenzials VSS sowie einen Ausgang zum Ausgeben eines Oszillatorsignals S2 auf. Er besteht aus einer Serienschaltung von einem NAND-Gatter G, acht Invertern I und einem Buffer B. Durch die Rückkopplung einer ungeraden Anzahl von invertierenden Gattern G und I kommt es zu einer Oszillation. Falls an dem Enable-Eingang EN ein High-Pegel anliegt, so wirkt das NAND-Gatter G als Inverter. Falls stattdessen ein Low-Pegel an dem Enable-Eingang EN anliegt, hat das NAND-Gatter G immer einen High-Pegel am Ausgang, wodurch Oszillationen nicht mehr möglich sind. Bei einer konstanten Versorgungsspannung ist die Periode der Oszillation abhängig von der Laufzeit durch die invertierenden Gatter G und I, und Oszillatoren mit relativ hohen Frequenzen von 500 MHz bis 1 GHz können auf einfache Weise aufgebaut werden. Die Frequenz des Oszillatorsignals S2 lässt sich somit durch die Anzahl der invertierenden Gatter G und I einstellen und kann an die restlichen Elemente der Schaltungsanordnung 1 beziehungsweise an die Anforderungen an die Erkennungsgeschwindigkeit von Spannungsänderungen angepasst werden. Bei einer höheren Spannung zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS schalten die Gatter G und I schneller, so dass sich deren Laufzeit verkürzt und sich die Frequenz des Oszillators erhöht. Umgekehrt führt ein Absenken der Spannung zu einer geringeren Frequenz.
-
8 zeigt ein Blockschaltbild eines Ausführungsbeispiels eines ersten Oszillators O1 mit Eingängen zum Anlegen der Potenziale VDD und VSS, eines Enable-Signals EN sowie mit einem Ausgang für ein Oszillatorsignal S1. Der Aufbau des ersten Oszillators O1 ist mit dem in 7 gezeigten Oszillator O2 identisch, wobei zusätzlich zwei Spannungsstabilisierungsschaltungen SC eingebaut sind. Die Spannungsstabilisierungsschaltungen SC sind mit dem ersten Potenzial VDD beziehungsweise dem zweiten Potenzial VSS und dem Ringoszillator verbunden und dienen zur Stabilisierung der lokalen Versorgungspotenziale VDDLOCAL und VSSLOCAL.
-
Spannungsänderungen zwischen dem ersten und zweiten Potenzial VDD und VSS werden somit nicht oder nur in verringerter Weise an die lokalen Versorgungspotenziale VDDLOCAL und VSSLOCAL weitergegeben. Die Spannungsabhängigkeit der Frequenz des ersten Oszillators O1 von Spannungsänderungen zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS ist somit geringer als die Spannungsabhängigkeit der Frequenz des zweiten Oszillators O2.
-
Die Spannungsstabilisierungsschaltungen SC weisen Stabilisierungskondensatoren CVDD und CVSS auf, die parallel mit den Stabilisierungswiderständen RVDD und RVSS geschaltet sind. Selbstverständlich sind auch andere Spannungsstabilisierungsschaltungen SC möglich. Durch die geringere Spannungsempfindlichkeit der Frequenz des zweiten Oszillators O2 auf insbesondere kurzfristige Spannungsänderungen kann dieser als Referenzoszillator benutzt werden, während sich die Frequenz des ersten Oszillators O1 aufgrund der höheren Spannungsempfindlichkeit als Sensor zum Detektieren von Spannungsänderungen eignet.
-
Die Oszillatoren O1 und O2 können auch mit anderen Mitteln aufgebaut werden, vorteilhaft bei der Realisierung als Ringoszillator ist jedoch, dass diese einen einfachen und kompakten Aufbau haben, der leicht monolithisch integriert werden kann.
-
9 zeigt ein Blockschaltbild mit einem Ausführungsbeispiel für den ersten Oszillator O1 mit Spannungsstabilisierschaltungen SC und ein Ausführungsbeispiel für den zweiten Oszillator O2. Die Schaltungen sind in CMOS-Technologie aufgebaut.
-
In der unteren Hälfte von 9 ist ein Ausführungsbeispiel für den in 7 gezeigten zweiten Oszillator O2 gezeigt. Das NAND-Gatter G für das Enable-Signal EN und der Buffer B sind nicht gezeigt, sodass nur der Ringoszillator R2 sichtbar ist. Die Invertierer I sind jeweils durch eine Serienschaltung eines PMOS- und eines NMOS-Transistors zwischen dem ersten Potenzial VDD und dem zweiten Potenzial VSS realisiert. Abhängig von dem gemeinsamen Gate-Signal der Transistoren wird der Ausgang des Inverters entweder mit dem ersten Potenzial VDD oder dem zweiten Potenzial VSS verbunden.
-
In der oberen Hälfte von 9 ist ein Ausführungsbeispiel für den in 8 gezeigten ersten Oszillator O1 gezeigt. Der Ringoszillator R1 produziert das Oszillatorsignal S1 und ist mit den lokalen Potenzialen VDDLOCAL und VSSLOCAL verbunden. Er ist wie der zweite Oszillator O2 aufgebaut und weist zusätzlich Spannungsstabilisierungsschaltungen SC mit den Elementen CVDD, RVDD und CVSS, RVSS auf, wie sie in 8 gezeigt sind. Die Stabilisierungskondensatoren CVDD und CVSS sind als Gate-Kapazitäten von Transistoren TC realisiert. Die Transistoren TC können dabei wie ein Inverter I des Ringoszillators R1 verschaltet sein, wobei sich die Kapazität aus der Gate-Kapazität der PMOS- und der NMOS-Transistoren zusammensetzt. Die Größe der Gate-Kapazität wird dabei durch die Größe des Transistors TC bestimmt. Um die gewünschte Kapazität CVDD zu erreichen, können mehrere Transistoren TC parallel geschaltet werden. Der Stabilisierungskondensator CVSS ist analog realisiert.
-
Für die Realisierung des Stabilisierungswiderstands RVDD wird ein NOR-Gatter mit drei Eingängen in CMOS-Technologie benutzt, bei dem alle drei Eingänge auf einem Low-Signal liegen. Über die Serienschaltung von drei leitend geschalteten MOS-Transistoren TR wird das erste Potenzial VDD mit dem Lokalpotenzial VDDLOCAL verbunden. An VDDLOCAL sind drei parallel geschaltete NMOS-Transistoren angeschlossen, die auch mit dem zweiten Potenzial VSS verbunden sind. Durch das Low-Signal leiten diese nicht, so dass keine Verbindung zu dem zweiten Potenzial VSS entsteht. Der Stabilisierungswiderstand RVSS ist als NAND-Gatter mit drei Eingängen, die auf einem High-Pegel liegen, in CMOS-Technologie realisiert. Drei parallel geschaltete PMOS-Transistoren sind mit dem ersten Potenzial VDD und dem ersten lokalen Versorgungspotenzial VSSLOCAL verbunden. Die drei Eingänge des NAND-Gatters liegen auf einem High-Pegel, wodurch die PMOS-Transistoren nicht leiten, so dass keine Verbindung zum ersten Potenzial VDD entsteht. Die zweite lokale Versorgungsleitung VSSLOCAL ist über eine Serienschaltung von drei NMOS-Transistoren TR mit dem zweiten Potenzial VSS verbunden. Über die Anzahl der Transistoren beziehungsweise die Anzahl der Eingänge des NAND- und NOR-Bauelements lassen sich die Widerstände RVDD und RVSS beliebig einstellen. Höhere Widerstände können auch durch kleinere Transistoren erzielt werden. Von Vorteil bei der oben beschriebenen Realisierung der Stabilisierungskondensatoren CVDD und CVSS und der Stabilisierungswiderstände RVDD und RVSS ist, dass diese monolithisch integriert werden können und keine externen Bauelemente für die Widerstände oder Kapazitäten benötigt werden.
-
10 zeigt ein Blockschaltbild mit Ausführungsbeispielen für invertierende Gatter I des ersten Oszillators O1 und des zweiten Oszillators O2. Der Inverter I für den zweiten Oszillator O2 besteht aus dem PMOS-Transistor PO und dem NMOS-Transistor N0. Er ist mit dem ersten Potenzial VDD und dem zweiten Potenzial VSS verbunden. Der Inverter I für den ersten Oszillator O1 besteht aus dem PMOS-Transistor P1 und dem NMOS-Transistor N1. Er ist mit dem ersten und dem zweiten lokalen Versorgungspotenzial VDDLOCAL und VSSLOCAL verbunden. Zusammen bilden die beiden Inverter ein modifiziertes Laufzeitgatter, bei dem alle Inverter I in räumlicher Nähe mit dem gleichen Herstellungsprozess erstellt werden. Auf diese Weise lassen sich Änderungen auf die Laufzeit und die Frequenz der Oszillatoren aufgrund von Prozessschwankungen auf ein Minimum reduzieren.
-
11 zeigt ein Layout zu dem Blockschaltbild von l0. Vias sind als schwarze Quadrate gezeichnet und dienen zur Verbindung des ersten und des zweiten Potenzials VDD und VSS mit den Source-Anschlüssen der Transistoren P0 und N0. Die Anschlüsse VDDLOCAL und VSSLOCAL kennzeichnen die entsprechenden Anschlüsse der Transistoren P1 und N1 und sind als Metal-1-Anschlussbereiche beziehungsweise Metal-1-Pins ausgeführt. Dadurch, dass die gesamte Schaltung durch Standardzellen und einigen wenigen modifizierten Laufzeitzellen aufgebaut wird, ist eine Identifizierung der Schaltungsanordnung 1 zum Detektieren von Spannungsänderungen innerhalb der Gesamtschaltung schwierig, so dass diese dadurch vor Manipulationen geschützt ist.
-
Bezugszeichenliste
-
- 1, 2
- Schaltungsanordnung zum Detektieren von Spannungsänderungen
- 3, 4
- Versorgungsanschlüsse
- A
- Ausgänge von Oszillatoren und Zählern
- AE
- Ansteuerschaltung
- B
- Buffer
- C
- Vergleicher
- C1, C2
- erster und zweiter Eingang des Vergleichers
- CA
- Vergleicherausgang
- CLK
- Systemtakt
- CR, CR1, CR2
- Taktsignal für Differenzregister
- CVDD, CVSS
- Stabilisierungskondensatoren
- DN
- Differenz der Zählerstände
- E
- Eingänge von Oszillatoren und Zählern
- EN, EN1, EN2
- Enable-Signale für Oszillatoren
- F
- Schaltung
- G
- Gatter
- G1, G2, G3
- erstes, zweites und drittes Zählersignal
- I
- Invertierer, invertierendes Gatter
- L1, L2, L3
- erster, zweiter und dritter Zählwert
- N1, N2
- Zählerstand des ersten Zählers und des zweiten Zählers
- O1, O2
- erster und zweiter Oszillator
- P1, P2
- Periodendauer des ersten und des zweiten Oszillatorsignals
- RD
- Differenzregister
- R1, R2
- erster und zweiter Ringoszillator
- RS, RS1, RS2
- Rücksetzsignale für ersten und zweiten Zähler
- RT
- Schwellwertregister
- RV
- Spannungsänderungsregister
- RVDD, RVSS
- Stabilisierungswiderstände
- S
- Subtrahierer
- S1, S2
- Oszillatorsignale des ersten und zweiten Oszillators
- SC
- Spannungsstabilisierungsschaltung
- SR
- Spannungsänderungssignal
- T
- Schwellwert
- TC
- Transistor für Stabilisierungskondensator
- TR
- Transistor für Stabilisierungswiderstände
- V
- Vergleichsschaltung
- VDD, VSS
- erstes und zweites Potenzial
- VDDLOCAL, VSSLOCAL
- erstes und zweites lokales Versorgungspotenzial
- Z1, Z2
- erste und zweite Auswerteschaltung, erster und zweiter Zähler
