DE3611848A1 - Taktauswahleinheit - Google Patents

Taktauswahleinheit

Info

Publication number
DE3611848A1
DE3611848A1 DE19863611848 DE3611848A DE3611848A1 DE 3611848 A1 DE3611848 A1 DE 3611848A1 DE 19863611848 DE19863611848 DE 19863611848 DE 3611848 A DE3611848 A DE 3611848A DE 3611848 A1 DE3611848 A1 DE 3611848A1
Authority
DE
Germany
Prior art keywords
clock signal
clock
clka
clkb
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863611848
Other languages
English (en)
Inventor
Shao Han Norwalk Conn. Liu
Joseph Ronald Madison Conn. Yudichak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE3611848A1 publication Critical patent/DE3611848A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Hardware Redundancy (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

. ■ ■·: .:: . .: ,- 361184g
Besch rei bung
Taktauswahleinheit
Die Erfindung betrifft eine TaktauswahLeinheit für mindestens zwei extern erzeugte redundante TaktsignaLe.
VieLe Systeme, die digitale Einheiten benutzen, werden durch ein üb Lieherweise extern erzeugtes Taktsignal synchronisiert. Das externe Taktsignal wird in der einen oder anderen Art zu jeder Einheit des Systemes geführt, die ein Taktsignal benötigen, welches für einen internen Takt für synchrone Arbeitsabläufe sorgt. In einem solchen System treten synchrone Arbeitsabläufe unter einer VielzahL von digitalen Einheiten so lange auf, bis das externe Taktsignal verloren geht oder bis Funktionsstörungen des externen Taktgebers auftreten. Eine solche Störung bewirkt einen kurzzeitigen katastrophalen Ausfall des gewünschten synchronen Arbeitsablaufes im System. Aus diesem Grund sind viele solcher Systeme mit zwei externen Taktsignalen aus zwei externen Taktgebern ausgerüstet, d.h., daß ein
ZT/Pi-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
: :' -.:·: "--;- ■ ' - 3611848 redundantes oder zusatz L i'c'hes Taktsignal "vorhanden ist. Um ein solches redundantes Taktsignal benutzen zu können, ist eine Taktauswahleinheit vorgesehen, die beide externe Taktsignale empfängt und ein Taktsignal zum Synchronisieren der Einheiten im System auswählt. Im allgemeinen enthalten solche Taktauswahleinheiten eine PLL-SchaLtung (phase lock loop) oder ein logisch aufgebautes Si eherungssystem. Bei der PLL-Scha ltung wird der Ausgangstakt zum System mit einem der externen Taktsignale phasensynchronisiert. Falls aus irgend einem Grund dieses externe Taktsignal ausfällt, wird der Taktausgang langsam auf das andere externe Taktsignal phasensynchroni siert.
In normalen logisch aufgebauten Sicherungssystemen werden beide ankommende externe Taktsignale untereinander verglichen und falls beide vorhanden sind, wird eines der beiden Taktsignale (welches, wird vorher festgelegt) du rchgescha Ltet. Falls dieses Taktsignal verloren geht, schaltet das Sicherungssystem auf das andere Taktsignal um. Wenn dann das erste Taktsignal wieder hergestellt ist und das zweite Taktsignal ausfällt, wird wieder auf das erste Taktsignal umgeschaltet. Dabei entstehen Schwierigkeiten, wenn beide Taktsignale ausfallen. Die Taktauswahleinheit wartet aber nur auf die Regeneration des als erstes Taktsignal festgelegten Taktsignales und schaltet nicht das zweite Taktsignal durch, falls nur dieses Taktsignal regeneriert wird. Obwohl ein Ausfall eines externen Taktes normalerweise nicht häufig auftreten würde, gehen jedoch Taktsignale häufig dann verloren, wenn das System erweitert oder repariert wird.
Denn dabei ist es nicht unüblich, daß beim Wiederanlaufen der Arbeitsabläufe das falsche Taktsignal zur falschen
ZT/P1-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
(P
Einheit oder in der f a Lsdfieri" Rei henf ο Lge -v/i ede r hergesteLLt wird. FaLL z.B. die zwei TaktsignaLe gLeichzeitig unterbrochen werden und das nicht aLs erstes Taktsignal festgeLegte TaktsignaL vor dem ersten TaktsignaL wieder an das System angeLegt wird, da das erste TaktsignaL noch repariert werden muß, so würde die TaktauswahLeinheit das TaktsignaL nicht finden und keine synchrone ArbeitsabLaufe aufnehmen, bis das erste TaktsignaL wieder hergesteLLt ist.
/j__ Die technische Aufgabe gemäß der Erfindung besteht darin, aus mindestens zwei extern erzeugten redundanten TaktsignaLen ein betriebsbereites Taktsignal auszuwählen und freizugeben.
Eine Lösung dieser Aufgabe erfolgt mit den im Patentanspruch 1 angegebenen Mitteln. Weitere vorteilhafte Ausgestaltungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.
(T) Ein Ausführungsbeispiel wird im folgenden anhand der
Zeichnungen erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm einer TaktauswahLeinheit gemäß der E rf i ndung,
Fig. 2 ein Schaltbild einer Einheit zum Detektieren eines Taktausfalls gemäß Fig. 1 und
Fig. 3 ein Schaltbild einer Einheit zum externen Zugreifen auf die Einheit gemäß Fig. 1.
Eine TaktauswahLeinheit 10, wie in Fig. 1 dargestellt, enthält eine erste Einheit 12 zum Detektieren eines Ausfalls eines ersten Taktsignales CLKA, das an ein
ZT/Pi-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
erstes Eingangstor 14 ang*elegt ist; e-ine «zwei te Einheit 16 zum Detektieren eines Ausfalls eines zweiten Taktsignals CLKB, das an ein zweites Eingangstor 18 angelegt ist; eine Einheit 20 zum Auswählen eines der beiden an die Taktauswahleinheit 10 angelegten Taktsignale CLKA, CLKB und eine Einheit 22 zum Freigeben eines der beiden Taktsignale CLKA, CLKB, um zu einem Ausgang 24 der Taktauswahleinheit 10 durchgeschaltet zu werden. Ferner enthält die Taktauswahleinheit 10 zusätzlich ein logisches Gatter 26 zum Initialisieren einer Rücksetzablaufsteuerung 28 und eine Einheit 30 zum externen Zugreifen auf die Taktauswahleinheit 10.
Wie Fig. 1 zeigt, enthält die erste Einheit 12 zum Detektieren eines Ausfalls des ersten Taktsignales CLKA am ersten Eingangstor 14 einen Taktausfalldetektor 32 für einen Tiefpegel des Taktsignales - im folgenden L-Detektor genannt -, einen Taktausfa I Idetektor 34 für einen Hochpegel des Taktsignales - im folgenden Η-Detektor genannt - und ein erstes logisches Gatter
έΐη Taktsignal, üblicherweise ein Rechtecksignal, kann während eines Hochpegets oder eines Tiefpegels des Rechtecksignales ausfallen. Somit müssen die erste Einheit 12 und die zweite Einheit 16 zum Detektieren des Ausfalls eines Taktsignales in der Lage sein, einen der beiden Zustände (Hochpegel, Tiefpegel) zu erkennen.
Vorzugsweise ist das erste logische Gatter 36 ein NAND-Gatter, dessen beiden Eingänge mit einem Ausgang des L-Detektors 32 bzw. einem Ausgang des H-Detektors 34 verbunden sind. Der Ausgang des NAND-Gatters 36 ist mit einer ersten Ausfa I Leitung 38 für den ersten Takt CLKA verbunden. Der Ausgang, d.h. die Ausfa I Leitung 38, ändert
ZT/Pi-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
ihren binären Zustand, um*den WeCftset eines -der beiden binären Eingänge des NAND-Gatters 36 anzuzeigen. Es wird dabei von einem low-Pegel (binär 0) und von einem high-Pegel (binär 1) ausgegangen, wobei dadurch unterschiedliche Spannungspegel dargestellt sind.
Ferner enthält die erste Einheit 12 einen Inverter 40, der zwischen eine gemeinsame Eingangsleitung 42 und den L-Detektor 32 geschaltet ist. Der Inverter 40 kann aber auch zwischen die gemeinsame EingangsLeitung 42 und den H-Detektor 32 geschaltet werden. Die gemeinsame EingangsLeitung 42 ist an das erste Eingangstor 14 angeschlossen und führt das erste Taktsignal CLKA. Die beiden Detektoren 32, 34 können dabei identisch aufgebaut sein.
Die zweite Einheit 14 zum Detektieren eines Ausfalls des zweiten Taktsignales CLKB ist entsprechend aufgebaut. Sie enthält einen weiteren L-Detektor 44, einen weiteren H-Detektor 46 und ein zweites logisches Gatter 48, vorzugsweise ein zweites NAND-Gatter, dessen Ausgang mit einer zweiten Ausfa lleitung 50 verbunden ist. Ein weiterer Inverter 52 ist zwischen eine weitere gemeinsame Eingangsleitung 54, die an das zwei te. Eingangstor 18 angeschlossen ist, und den weiteren L-Detektor 44 geschaltet. Die beiden Einheiten 12 und 16 sind somit identisch aufgebaut.
Im Ausführungsbeispiel sind die Detektoren 32, 34, 44, 46 praktisch identisch, so daß in Fig. 2 nur ein detailliertes Schaltbild eines der Detektoren 32, 34, 44, 46 gezeigt wird. Jeder Detektor enthält eine.n RC-Zeitkreis 56 und einen Schmitt-Trigger 58.
Der RC-Zeitkreis 56 enthält einen Feldeffekttransistor
ZT/Pi-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
i*A*f-Jp.-T 60 vom Verarmungstyp, dessen Gate 62 wiit der Source 64 verbunden ist. Der FET 60 arbeitet als Widerstand. Der DrainanschLuß 66 des FET 60 ist über eine G Lei chspannungsque L Le VßD vorgespannt (etwa 5V). Der SourceanschLuß 64 ist außerdem mit einem Kondensator verbunden.
Im Betrieb, z.B. im FaLLe einer Verbindung mit dem Inverter 40, wird das erste TaktsignaL CLKA überwacht. Dazu ist der Inverter 40 mit einem Gateanschluß 70 eines FeLdeffektrransistors FET 72 vom Anreicherungstyp verbunden, dessen DrainanschLuß 74 mit dem SourceanschLuß 64 des FET 60 verbunden ist und dessen SourceanschLuß an ein gemeinsames ErdpotentiäL angeschLossen ist. Der FET 72 arbeitet für die Zeitdauer eines anLiegenden Taktpulses über dem Inverter 40 aLs kleine Impedanz, wodurch der angeschlossene Schmitt-Trigger 58 einen HochpegeL -(binär 1)Ausgangszustand beibehäLt. FaLLs nun das erste TaktsignaL CLKA ausfällt, bleibt die Spannung # am Gate 70 klein und die Impedanz des FET 72 wird groß. Folglich steigt die Ladung des Kondensators 68 während der RC-Zeitkonstanten, d.h. über den "Widerstand" FET so lange an, bis der Schmitt-Trigger 58 seinen Zustand wechselt, d.h. seinen Ausgangszustand von einem Hochpegel (binär 1) in einen TiefpegeL (binär 0) übergeht. Die Zeitkonstante des RC-Zeitkreises 56 ist ungefähr acht Taktperioden Lang, um sicherzusteLLen, daß das überwachte Taktsignal wirkLich ausgefallen ist. Die Zeitkonstante kann natürlich auf jeden anderen praktischen Wert durch Änderung des FET 60 und des Kapazitätswerts des Kondensators 68 eingestellt werden, wobei die Systemstabilität im FaLIe von scheinbaren 'Änderungen der externen Taktsignale CLKA, CLKB berücksichtigbar ist.
ZT/P1-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
4*
Der binäre Zustand auf der ersten AusfaLLeitung 38 wechseLt von einer binären 0 zu einer binären 1, um das AusfaLLen des ersten am ersten Eingangstor 14 anLiegenden TaktsignaLes CLKA anzuzeigen. Dieses WechseLn des Ausgangszustandes am NAND-Gatter 36, wie noch ausführlich beschrieben wird, bewirkt in der Einheit 20 ein AuswähLen des zweiten TaktsignaLes CLKB, weLches durch die Einheit 22 freigegeben wird. ZusätzLich wird durch die Einheit 22 das ausgefaLLene erste TaktsignaL CLKA am Ausgang 24 gespe rrt.
Die Einheit 20 zum AuswähLen der Taktsignale CLKA, CLKB ist eingangsseitig mit der ersten AusfaLLeitung 38 für das erste TaktsignaL CLKA und mit der zweiten AusfaLLeitung 50 für das zweite TaktsignaL CLKB verbunden. Die erste AusfaLLeitung 38 ist über einen Inverter 78 an einen ersten Eingang eines Logischen UND-Gatters 80 der Einheit 20 und direkt an einen ersten Eingang eines zweiten Logischen UND-Gatters 82 der Einheit 20 angeschLossen.
Entsprechend ist die zweite AusfaLLeitung 50 mit einem zweiten Eingang des ersten Logischen UND-Gatters 80 direkt und mit einem zweiten Eingang des zweiten Logischen UND-Gatters 82 über einen Inverter 84 verbunden. Somit weisen im NormaLfaLL, d.h. wenn beide externen TaktsignaLe CLKA, CLKB vorhanden sind, die Ausgänge des ersten Logischen UND-Gatters "80 und des zweiten Logischen UND-Gatters 82 beide einen binären 0-Zustand auf.
Der Ausgang des ersten Logischen UND-Gatters 80 dient aLs erster Eingang eines ersten Logischen NOR-Gatters 86 und
ZT/Pi-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
der Ausgang des zweiten Logischen UND-Gatters 82 dient als erster Eingang eines zweiten Logischen NOR-Gatters 88. Der Ausgang des ersten NOR-Gatters 86 ist auf einen zweiten Eingang des zweiten NOR-Gatters 88 und der Ausgang des zweiten NOR-Gatters 88 ist auf einen zweiten Eingang des ersten NOR-Gatters 86 zurückgekoppeLt. Die Ausgänge der beiden NOR-Gatter 86, 88 geben in funktioneller Hinsicht entweder das erste TaktsignaL CLKA oder das zweite Taktsignal CLKB zum Ausgang 24 hin frei. Dabei ist einer der beiden Ausgänge der NOR-Gatter 86, 88, d.h. Ausgang ENA oder Ausgang ENB, aufgrund ihrer überkreuzten Rückkopplung normalerweise in einem binären 1-Zustand.
Um sicherzustellen, daß nur einer der Freigabeausgänge ENA, ENB tatsächlich ein Taktsignal freigibt, ist ein zwischengespeicherter Setz-/Rücksetzeingang über eine Leitung 90 für die Taktauswahleinheit 10 vorgesehen, über die Leitung 90 ist eine direkte Eingabe an das erste NOR-Gatter 86 und der invertierte Wert an das zweite UND-Gatter 82 möglich. In der Initialisierungsphase wird über die Leitung 90 eine binäre 1 eingegeben, wodurch der Freigabeausgang ENB des ersten NOR-Gatters 86 in einen binären O-Zustand und der Freigabeausgang ENA des zweiten NOR-Gatters 88 in einen binären 1-Zustand gesetzt werden.
Im Betrieb, faLls Taktsignale am ersten Eingangstor 14 und am zweiten Eingangstor 18 anliegen, d.h. kein Taktausfall wird angezeigt, behält die Einheit 20 zum Auswählen der Taktsignale den binären 0-Zustand des Freigabeausgangs ENB bei und das erste Taktsignal CLKA wird z.B. über einen nichtinvertierenden Treiber 108 an den Ausgang 24 gelegt. Falls nun das erste Taktsignal CLKA ausfällt, wechselt der binäre 0-Zustand am Ausgang
ZT/P1-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
des NAND-Gatters 36 in ei'nen "bi nä*r*en i-Zixstand. FoLgLich ändern die beiden UND-Gatter 80, 82 der Einheit 20 zum Auswählen eins Taktsignales ihren binären Ausgangszustand, wodurch das erste Taktsignal CLKA gesperrt und das zweite Taktsignal CLKB freigegeben wird. Falls jedoch das zweite Taktsignal CLKB zuerst ausfällt, bleibt die Einheit 20 zum Auswählen eines Taktsignales unbeeinflußt und das erste Taktsignal CLKA wird weiterhin an den Ausgang 24 weitergeleitet.
Wenn nun das erste Taktsignal CLKA wieder regeneriert ist, verbleibt die Einheit 20 zur Auswahl eines Taktsignales im Zustand "Auswahl zweites Taktsignal CLKB", d.h. das zweite Taktsignal CLKB liegt am Ausgang 24 an. Falls nun das zweite Taktsignal CLKB ausfällt, wechselt am Ausgang des zweiten NAND-Gatters 38, das mit dem zweiten Eingangstor 18 verbunden ist, der binäre O-Zustand in einen binären 1-Zustand, wodurch die beiden UND-Gatter 80, 82 der Einheit 20 den Freigabeausgang ENB in einen binären 0-Zustand steuern, um das erste Taktsignal CLKA freizugeben, d.h. der Freigabeausgang ENA des zweiten NOR-Gatters 88 geht in den binären 1-Zustand über. Falls nun das zweite Taktsignal CLKB regeniert ist, wechselt das zweite UND-Gatter 82 vom binären 1-Zustand wieder in den binären 0-Zustand. Trotzdem verbleibt die Einheit 20 zum Auswählen eines Taktsignales in dem Zustand, daß das erste Taktsignal CLKA an dem Ausgang 24 anliegt.
Falls beide Taktsignale CLKA, CLKB ausfallen, d.h. daß die Ausgänge der NAND-Gatter 36, 48 einen Ausfall anzeigen, ist der Zustand des Freigabeausganges ENB des ersten NOR-Gatters 86 unbeachtlich. Wenn das erste Taktsignal CLKA zuerst regeniert ist, nimmt die erste
ZT/Pi-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
/IS
Ausfa L Leitung 38 einen binären O-Zustand ein, wodurch die Einheit 20 zum Auswählen eines TaktsignaLes den Freigabeausgang ENB des ersten NOR-Gatters 86 in einen binären 0-Zustand steuert, so daß das erste Taktsignal CLKA ausgewählt wird. Wird dagegen das zweite Taktsignal CLKB zuerst regeneriert, steuert die Einheit 20 den Freigabeausgang ENA des zweiten NOR-Gatters 88 in einen binären O-Zustand, so daß das zweite Taktsignal CLKB ausgewähIt wird.
Wie in Fig. 1 gezeigt, enthält die Einheit 22 zum Freigeben eines Taktsignales einen ersten Feldeffekttransistor 92 und einen zweiten Feldeffekttransistor 94, deren Gateanschlüsse 96 bzw. mit dem Freigabeausgang ENA bzw. dem Freigabeausgang ENB verbunden sind, d.h. mit den Ausgängen der Einheit 20 zum Auswählen eines Taktsignales verbunden sind.
Die Sourceanschlüsse 100 und 102 der beiden Feldeffekttransistoren 92 bzw. 94 sind mit den externen Taktsignalen CLKA bzw. CLKB verbunden. Ferner sind die Drainanschlüsse 104 und 106 über den nichtinvertierenden Treiber 108 an den Ausgang 24 angeschlossen.,
Die Einheit 30 zum externen Zugriff auf die TaktauswahIeinheit 10 enthält eine Vielzahl von Feldeffektrransistoren des Anreicherungstypes. Wie in Fig. 3 gezeigt, enthält die Einheit 30 einen ersten mit dem Freigabeausgang ENA des zweiten NOR-Gatters 88 verbundenen Eingang, der mit dem Gateanschluß eines Feldeffekttransistors FET 110 verbunden ist. Der Sourceansch luß bildet eine erste Ausgangs Leitung 112 zu, z.B. einen Alarmregister (nicht in Fig. 3 gezeigt). Der DrainanschluB des FET 110 ist mit dem Sourceanschluß
ZT/Pi-Kn/Gn S.H.Liu et al 1-4
0*7.04,1986 2275A
eines zweiten FeLdeffekttransistors 114 verbünden, dessen Drainanschluß mit Erdpotential verbunden ist.
Somit erzeugen die beiden Fe ldeffektrransistoren 110, ein Ausgangssignal, das ein oder kein Ausfall des ersten Taktsignales CLKA wiedergibt. Die beiden Feldeffekttransistoren 110, 114 arbeiten in funktioneller Hinsicht wie eine logische NAND-Schaltung.
Eine ähnliche Anordnung aus einem dritten Fe ldeffektrransistor 116 und einem vierten Fe ldeffektrransistor 118 weist an ihrem Eingang (Gateanschluß des FET 116) ein Signal auf, das anzeigt, ob das erste Taktsignal CLKA oder das zweite Taktsignal CLKB ausgefallen sind. Dabei bildet der Sourceansch luß des dritten FET 116 eine zweite Ausgangs leitung 120, die mit einem Alarmregister (nicht dargestellt) verbunden ist. Diese zweite Ausgangsleitung 120 liefert ein Signal, das anzeigt, ob oder nicht entweder das erste Taktsignal CLKA oder das zweite Taktsignal CLKB ausgefallen sind. Die Gateanschlüsse des zweiten FET 114 und des vierten FET 118 sind mit einem Leseeingang 122 verbunden, der z.B. mit einem nicht näher gezeigten Mikrocomputer verbunden ist, wobei der Mikrocomputer den Arbeitsab I auf des die Taktauswahleinheit 10 enthaltenden Systemes steuert. Der dritte FET 116 und der vierte FET 118 bilden funktionell ein logisches UND-Gatter. Im Betrieb kann der Mikrocomputer dazu verwendet werden, die Alarmregister zu lesen und die zwei Zustände der Ausgangsleitungen 112, 120 abzugreifen. Somit kann der Zustand der Taktauswahleinheit 10 in regelmäßigen Intervallen überwacht werden, um alle Ausfälle der Taktauswahleinheit 10 aufzuzeichnen.
ZT/Pi-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
Die Rücksetzablaufsteuerung 28 ist dazu ti a, um si eherzusteL len, daß alle Einheiten im System in einem vorgegebenen binären Zustand infolge eines Einschaltvorganges und nach Rücksetzsignalen sich befinden. Wie allgemein bekannt ist, müssen die logischen Gatter in einem System in einen bestimmten logischen Zustand gesetzt werden, um Abläufe im System starten oder Wiederstarten zu können. Dies wird allgemein als Initialisierung bezeichnet. Falls beide Taktsignale ausgefallen sind, ist das System gezwungen, einen Resetablauf bis zur Regeneration eines der beiden Taktsignale CLKA oder CLKB zu umgehen. Da der logische Zustand einer Vielzahl von Einheiten von dem logischen Zustand anderer Einheiten abhängt, wird eine Initialisierung mit Hilfe einer Vielzahl von Schritten, d.h. einem Resetablauf durchgeführt.
Die im Ausführung'sbeispiel beschriebene Taktauswahleinheit 10 kann mittels bekannter LSI-Schaltkreise und mit bekannten FET's des NMOS-Types aufgebaut werden.
ZT/P1-Kn/Gn S.H.Liu et al 1-4
07.04.1986 2275A
- Leerseite -

Claims (8)

  1. Patentansprüche
    TaktauswahLeinheit (10) für mindestens zwei extern erzeugte redundante Taktsignale (CLKA,. CLKB), dadurch gekennzeichnet, daß die Taktauswahleinheit (10) für jedes Taktsignal (CLKA, CLKB) eine Einheit (12, 16) zum Detektieren eines Ausfalles eines Taktsignales (CLKA, CLKB) aufweist, daß die Einheiten (12, 16) zum Detektieren eines Taktausfalles mit einer Einheit (20) zum Auswählen eines betriebsbereiten Taktsignales (CLKA, CLKB) verbunden sind, wobei infolge eines Ausfalls aller Taktsignale (CLKA, CLKB) immer das zuerst wieder betriebsbereite Taktsignal (CLKA, CLKB) ausgewählt wird, und daß die Einheit (20) zum Auswählen eines Taktsignales (CLKA, CLKB) mit einer Einheit (22) zum Freigeben des ausgewählten Taktsignales verbunden ist, um das ausgewählte Taktsignal auf einen Ausgang (24) der Taktauswahleinheit (10) durchzuschalten.
  2. 2. Taktauswahleinheit (10) nach Anspruch 1, dadurch gekennzeichnet, daß jede Einheit (12, 16) zum Detektieren eines Taktausfalls einen Taktausfalldetektor (32, 44) zum
    2T/P1-Kn/Gn S.H.Liu et al 1-4
    07.04.1986 2275A
    überwachen des Tiefpegels des Taktsignales (CLKA, CLKB) und einen Taktausfalldetektor (34, 46) zum überwachen des Hochpegels des Taktsignales (CLKA, CLKB) enthält, wobei ein über ein Eingangstor (14, 18) zugeführtes Taktsignal (CLKA, CLKB) an einen Eingang des Hochpege l-Taktausfa IIdetektors (34, 46) und über einen Inverter (40, 52) an einen Eingang des Tiefpegel-TaktausfalIdetektors (32, 44) angelegt wird, und daß die Ausgänge der beiden Taktausfalldetektoren (32, 34, 44, 46) mit einem logischen Gatter (36, 48) verbunden sind, dessen Ausgang über eine Ausfalleitung (38, 50) mit der Einheit (20) zum Auswählen eines Taktsignales (CLKA, CLKB) verbunden ist, wobei infolge eines detektierten Ausfalls des zugeordneten Taktsignales (CLKA, CLKB) am Ausgang des logischen Gatters ein binärer Zustandswechsel erfolgt.
  3. 3. Taktauswahleinheit (10) nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Einheiten (12, 16) zum Detektieren eines Ausfalls eines Taktsignales (CLKA, CLKB) identisch aufgebaut sind.
  4. 4. Taktauswahleinheit (10) nach Anspruch 2, dadurch gekennzeichnet, daß jeder Taktausfalldetektor einen RC-Zeitkreis (56) und einen Schmitt-Trigger (58 enthält, wobei die Zeitkonstante des RC-Zeitkreises (56) etwa acht Taktsignalperioden entspricht,
  5. 5. Taktauswahleinheit (10) nach Anspruch 2, dadurch gekennzeichnet, daß die Einheit (20) zum Auswählen eines betriebsbereiten Taktsignales (CLKA, CLKB) mindestens zwei Freigabeausgänge (ENA, ENB) aufweist, über die die Einheit (22) zum Freigeben eines Taktsignales (CLKA, CLKB) angeschlossen ist, daß an die Einheit (22) zum
    ZT/Pi-Kn/Gn S.H.Liu et' al 1-4
    07.04.1986 2275A
    ,. .; './f ·'■:". ■ 3611849
    Freigeben eines Taktsignales (CLKA, CLKB) die externen Taktsignale (CLKA, CLKB) geführt sind und daß nach Freigabe eines betriebsbereiten Taktsignales (CLKA, CLKB) dieses in der Einheit (22) zum Freigeben eines Taktsignales (CLKA, CLKB) durchgeschaltet wird.
  6. 6. Taktauswahleinheit (10) nach Anspruch 5, dadurch gekennzeichnet, daß eine Einheit (30) zum externen Zugreifen auf die Taktauswahleinheit (10) mit den Ausgängen der logischen Gatter (36, 48) und einem Freigabeausgang (ENA, ENB) verbunden ist, deren binäre Zustände über eine zweite Ausgangs Leitung (120) bzw. über eine erste Ausgangsleitung (112) in einem angesch losssenen A larmregister abgespeichert werden und daß die Einheit (30) einen Leseeingang (122) enthält, der mit einem Mikrocomputer verbindbar ist.
  7. 7. Taktauswahleinheit (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Einheit (20) zum Auswählen eines Taktsignales (CLKA, CLKB) über eine Leitung (90) so ansteuerbar ist, daß einem Taktsignal (CLKA, CLKB) in einer Initialisierungsphase setzbar ist.
  8. 8. Taktauswahleinheit (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ausgänge der Einheiten (12, 16) zum Detektieren eines Ausfalls eines Taktsignales (CLKA, CLKB) über ein logisches UND-Gatter (26) mit einer Rücksetzablaufsteuerung (28) verbunden sind.
    ZT/Pi-Kn/Gn S.H.Liu et al 1-4
    07.04.1986 2275A
DE19863611848 1985-04-12 1986-04-09 Taktauswahleinheit Withdrawn DE3611848A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/722,894 US4653054A (en) 1985-04-12 1985-04-12 Redundant clock combiner

Publications (1)

Publication Number Publication Date
DE3611848A1 true DE3611848A1 (de) 1986-10-30

Family

ID=24903863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863611848 Withdrawn DE3611848A1 (de) 1985-04-12 1986-04-09 Taktauswahleinheit

Country Status (3)

Country Link
US (1) US4653054A (de)
DE (1) DE3611848A1 (de)
ES (1) ES8707390A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920540A (en) * 1987-02-25 1990-04-24 Stratus Computer, Inc. Fault-tolerant digital timing apparatus and method
US5020024A (en) * 1987-01-16 1991-05-28 Stratus Computer, Inc. Method and apparatus for detecting selected absence of digital logic synchronism
DE69231452T2 (de) * 1991-01-25 2001-05-03 Hitachi Process Computer Engineering, Inc. Fehlertolerantes Rechnersystem mit Verarbeitungseinheiten die je mindestens drei Rechnereinheiten haben
US5355470A (en) * 1992-01-03 1994-10-11 Amdahl Corporation Method for reconfiguring individual timer registers offline
JPH0778039A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd クロック選択制御方式
JPH0816276A (ja) * 1994-06-30 1996-01-19 Mitsubishi Denki Semiconductor Software Kk マイクロコンピュータ
EP0824789B1 (de) * 1995-05-11 2001-08-08 Infineon Technologies AG Vorrichtung zur takterzeugung für cmos-schaltungen mit dynamischen registern
US5568097A (en) * 1995-09-25 1996-10-22 International Business Machines Inc. Ultra high availability clock chip
US5886557A (en) * 1996-06-28 1999-03-23 Emc Corporation Redundant clock signal generating circuitry
US6341149B1 (en) * 1997-06-27 2002-01-22 International Business Machines Corporation Clock control device for a non-disruptive backup clock switching
FR2797965A1 (fr) * 1999-08-31 2001-03-02 Koninkl Philips Electronics Nv Procede permettant un echange de donnees entre une carte a puce et un appareil en cas d'interruption intempestive de l'alimentation de l'appareil
US6718474B1 (en) 2000-09-21 2004-04-06 Stratus Technologies Bermuda Ltd. Methods and apparatus for clock management based on environmental conditions
FR2818871B1 (fr) * 2000-12-21 2003-03-07 Crouzet Automatismes Systeme de commande d'un interrupteur a deux etats
JP3523225B2 (ja) * 2001-09-18 2004-04-26 Ｎｅｃマイクロシステム株式会社 クロック監視装置及び監視方法
US6970045B1 (en) 2003-06-25 2005-11-29 Nel Frequency Controls, Inc. Redundant clock module
US7296170B1 (en) * 2004-01-23 2007-11-13 Zilog, Inc. Clock controller with clock source fail-safe logic
US20060222126A1 (en) * 2005-03-31 2006-10-05 Stratus Technologies Bermuda Ltd. Systems and methods for maintaining synchronicity during signal transmission
US20060222125A1 (en) * 2005-03-31 2006-10-05 Edwards John W Jr Systems and methods for maintaining synchronicity during signal transmission
US7562247B2 (en) * 2006-05-16 2009-07-14 International Business Machines Corporation Providing independent clock failover for scalable blade servers
GB0709097D0 (en) * 2007-05-11 2007-06-20 Univ Leicester Tick source

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2059797B1 (de) * 1970-12-04 1972-05-25 Siemens Ag Taktversorgungsanlage

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN146507B (de) * 1975-09-29 1979-06-23 Ericsson Telefon Ab L M
US4322580A (en) * 1980-09-02 1982-03-30 Gte Automatic Electric Labs Inc. Clock selection circuit
US4392226A (en) * 1981-09-28 1983-07-05 Ncr Corporation Multiple source clock encoded communications error detection circuit
US4542509A (en) * 1983-10-31 1985-09-17 International Business Machines Corporation Fault testing a clock distribution network
US4538272A (en) * 1983-12-22 1985-08-27 Gte Automatic Electric Incorporated Prioritized clock selection circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2059797B1 (de) * 1970-12-04 1972-05-25 Siemens Ag Taktversorgungsanlage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Patents Abstracts of Japan E-202, Oct.7, 1983, Vol.7/No.226 *

Also Published As

Publication number Publication date
US4653054A (en) 1987-03-24
ES8707390A1 (es) 1987-07-16
ES553909A0 (es) 1987-07-16

Similar Documents

Publication Publication Date Title
DE3611848A1 (de) Taktauswahleinheit
DE3490015C2 (de)
DE4012109C2 (de) Vorrichtung zur Funktionsüberwachung eines elektrischen/elektronischen Schaltmittels, seines angeschlossenen Verbrauchers, einer Ansteuerung und seiner Verbindungsleitung
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3913219C3 (de) Integrierte Halbleiterschaltung mit mehreren Schaltungen, die logischen Tests unterworfen werden
DE4417091C2 (de) Mikrocomputer mit einer Überwachungszeitsteuerschaltung
DE2701614A1 (de) Anzeigesystem
DE2120289A1 (de) Gesteuerte Pause in einer Datenverarbeitungsanlage
DE2917126A1 (de) Verfahren zum pruefen einer integrierten schaltung
DE3903486A1 (de) Verfahren und schaltung zur wahl einer ersatzspalte
DE1958019B2 (de)
DE1449774C3 (de) Speichereinrichtung mit kurzer Zugriffszeit
DE68903292T2 (de) Logikschaltungen des multiplexertyps.
DE2106731A1 (de) Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen
DE1806172A1 (de) Prioritaetsschaltung
DE60037415T2 (de) Schnittstellenverriegelung für Datenpegelübertragung
DE68910838T2 (de) Fehlererkennungsschaltung für einen Dekodierer.
DE2328976C2 (de) Schaltwerk mit einem kapazitiven, änderbaren Festwertspeicher
DE4303048A1 (en) Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems
WO2004109921A1 (de) Integrierte schaltung mit stromsparmodus und verfahren zum betreiben der integrierten schaltung
DE2460245A1 (de) Funktionsueberwachungsanordnung fuer schaltkreise mit im betrieb geringem stromverbrauch, insbesondere fuer komplementaere mos-schaltkreise
DE1958747A1 (de) Mikroprogrammgesteuertes Datenverarbeitungssystem
DE2427798C3 (de)
DE2922234C2 (de) Verfahren und Schaltungsanordnung zur Bereitstellung von logischen Verknüpfungsergebnissen in datenverarbeitenden Einrichtungen
DE2842370A1 (de) Schaltungsanordnung zur ueberwachung des arbeitsablaufes einer signale verarbeitenden einheit

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: ALCATEL N.V., AMSTERDAM, NL

8128 New person/name/address of the agent

Representative=s name: GRAF, G., DIPL.-ING., PAT.-ASS., 7000 STUTTGART

8130 Withdrawal