DE4417091C2

DE4417091C2 - Mikrocomputer mit einer Überwachungszeitsteuerschaltung

Info

Publication number: DE4417091C2
Application number: DE4417091A
Authority: DE
Inventors: Kazuya Sugita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-05-19
Filing date: 1994-05-16
Publication date: 1999-08-19
Anticipated expiration: 2014-05-17
Also published as: US5440603A; DE4417091A1; JPH06332755A

Description

Die vorliegende Erfindung bezieht sich auf einen Mikrocomputer mit einer Überwachungszeit steuerschaltung zur Überwachung von beidem, dem unsteuerbaren Betrieb einer zentralen Prozessoreinheit (CPU) und dem Stopp der Schwingung bzw. der Oszillation eines Systemtaktpulses, und sie bezieht sich auf einen Mikrocomputer, der mit der Überwachungs zeitsteuerschaltung ausgerüstet ist.

Fig. 1 ist ein Schaltbild in Blockdarstellung, das den Aufbau eines Mikrocomputers zeigt, der mit einer herkömmlichen Überwa chungszeitsteuerschaltung ausgerüstet ist, die darin ausgebildet ist. Der Mikrocomputer ist mit einem Überwachungszeitgeber (Über wachungszeitsteuerung) 33 ausgerüstet, der, wenn eine CPU 29, während der Ausführung eines Programmes, welches über einen Sy stembus 30 aus einem Speicher 32 gelesen wurde, aufgrund eines bestimmten Grundes außer Kontrolle gerät bzw. nicht mehr steuer bar ist, den unsteuerbaren Betrieb der CPU 29 erkennt und ein Rücksetzanforderungssignal D an eine Rücksetzschaltung 31 gibt bzw. sendet, um dadurch das System zurückzusetzen.

Der Überwachungszeitgeber 33 weist einen Zähler 1 vom Hochzähl- bzw. Vorwärtszähltyp auf, der Pulse eines Systemtaktsignales P zählt, die aus bzw. durch eine Wellenform erzeugt werden, die durch eine Oszillatorschaltung (Schwingkreis) 28 erzeugt wird, und er ist so programmiert, daß ein Löschsignal C von der CPU 29 zum Löschen des Zählergebnisses eingegeben wird, bevor das Zäh lergebnis des Zählers 1 überläuft. Darum gibt, wenn die CPU 29 außer Kontrolle gerät, das heißt nicht mehr steuerbar ist, wo durch der Zähler 1 zum Überlaufen gebracht wird, die Überwa chungszeitsteuerschaltung das Rücksetzanforderungssignal D an die Rücksetzschaltung 31 zur Aufforderung der Rücksetzschaltung 31 zum Zurücksetzen des Systems aus. Auf den Empfang des Rücksetz anforderungssignals D gibt die Rücksetzschaltung 31 ein Rücksetz signal R an die CPU 29 und an einen Eingabe-/Ausgabebaustein 35 zum Zurücksetzen der CPU 29 und des Eingabe-/Ausgabebaustein 35 auf. Der Zähler 1 kann auch vom Zurückzähl- bzw. Herunterzähltyp sein.

Jedoch weist der herkömmliche Überwachungszeitgeber 33 das Pro blem auf, daß er die Funktion der Systemüberwachung verliert, wenn die Oszillatorschaltung 28 die Schwingungserzeugung aufgrund eines Schwingungsfehlers oder eines unkontrollierbaren Betriebes des Mikrocomputers stoppt, da ein Systemtaktsignal P, welches die Zählquelle (Zählsignal) des Zählers 1 des Überwachungszeitgebers 33 ist, unterbrochen wird, wodurch das Zählen durch den Zähler 1 gestoppt wird.

Selbst falls versucht wird, das Rücksetzen durch andere Mittel als durch den Überwachungszeitgeber 33 herbeizuführen, wird der Rücksetzbetrieb unmöglich gemacht, wenn die Oszillatorschaltung 28 die Oszillation gestoppt hat, da der Betrieb der Rücksetz schaltung 31 auf dem Systemtaktsignal P basiert, das aus der Wel lenform, die durch die Oszillatorschaltung 28 erzeugt wird, er halten wird. Als Folge kann der Eingabe-/Ausgabebaustein 35 nicht zurückgesetzt werden und eine nicht normale bzw. abnormale Aus gabe wird weiterhin gesendet bzw. ausgegeben, was eventuell in einer abnormalen Ausgabe aufgrund des Stoppens der Schwingung (des Taktes) des Mikrocomputers resultiert. Obwohl ein solcher Konflikt bzw. eine solche Beeinträchtigung von Signalen oder ähn lichem, die durch eine solche abnormale Ausgabe verursacht wer den, das gesamte System, welches den Mikrocomputer nutzt, beein trächtigen kann, gibt es bei der beschriebenen Schaltung kein Mittel zur Verhinderung solcher Schwierigkeiten.

Eine Überwachungszeitsteuerschaltung mit einem Zähler, der die Pulse eines Taktsignals eines Mikrocomputers zählt, bei dem die Zählung jedes Mal, wenn die Zählung einen spezifizierten Wert erreicht, initialisiert wird, und der in dem Fall, in dem er nicht initialisiert wird, ein Rücksetzanforderungssignal zum Erklären eines Rücksetzsignals einer zentralen Prozessoreinheit, die den Mikrocomputer bildet, ausgibt, ist aus dem Buch "Mikroprozessorsysteme", R. Hedtke, Springer-Verlag, 1984, S. 121 bis 123 bekannt.

Aus der DD 262 101 A1 ist eine Schaltungsanordnung zur Taktüber wachung bekannt, die in einem Taktgenerator angewendet werden kann, bei dem z. B. bei Ausfall eines Taktgebers auf einen zwei ten umgeschaltet werden soll. Dabei wird nicht nur der Ausfall eines Taktsignales sondern auch das Über- oder Unterschreiten einer bestimmten Frequenz erkannt.

Aus der US 4 780 843 ist ein Mikrocomputer mit einer Überwa chungszeitsteuerschaltung bekannt, bei dem ein Unterdrückungs signal benutzt wird, um festzulegen, ob die Überwachungszeit steuerschaltung ein Zurücksetzen des Systems verursachen kann oder nicht.

Es ist Aufgabe der vorliegenden Erfindung, einen Mikrocomputer mit einer Überwachungszeitsteuerschaltung anzugeben, der die oben beschriebenen Probleme in einfacher Weise löst und außerdem eine Reduzierung des Energieverbrauches eines Systems, in dem er benutzt wird, ermöglicht.

Diese Aufgabe wird gelöst durch einen Mikrocomputer nach Anspruch 1.

Das Ausführen der Funktion der Systemüberwachung wird durch Über wachen des unsteuerbaren bzw. ungesteuerten Betriebes der CPU genauso wie der Periode bzw. Schwingungsdauer der Systemtaktpulse erreicht.

Die Verbesserung der Zuverlässigkeit des Systems wird durch Un terbrechen der Ausgabe an externe Vorrichtungen, die mit dem Mi krocomputer verbunden sind, in dem Fall von Schwierigkeiten des Mikrocomputers, und weiter durch Anzeigen bzw. Informieren über das Auftreten der Schwierigkeiten des Mikrocomputers nach außer halb erreicht, wodurch die peripheren Vorrichtungen und andere Systeme, die mit dem Mikrocomputer verbunden sind, geschützt wer den.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekenn zeichnet.

Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figu ren.

Von den Figuren zeigen:

Fig. 1 ein Schaltbild in Blockdarstellung des Mikrocompu ters, der mit einer herkömmlichen Überwachungs zeitsteuerschaltung ausgerüstet ist;

Fig. 2 ein Schaltbild in Blockdarstellung des Mikrocompu ters, der mit einer Überwachungszeitsteuerschal tung einer Ausführungsform der Erfindung ausgerü stet ist;

Fig. 3 ein internes Schaltbild in Blockdarstellung einer Überwachungszeitsteuerschaltung einer Ausführungs form der Erfindung;

Fig. 4 ein internes Schaltbild in Blockdarstellung eines Teils der Überwachungszeitsteuerschaltung nach ei ner Ausführungsform der Erfindung;

Fig. 5 ein Zeitablaufdiagramm, das Signale der Überwa chungszeitsteuerschaltung nach einer Ausführungs form der Erfindung zeigt;

Fig. 6 ein Zeitablaufdiagramm, das Signale der Überwa chungszeitsteuerschaltung einer Ausführungsform der Erfindung zeigt;

Fig. 7 ein Schaltbild eines Schlüsselabschnittes in einer Ausführungsform des Mikrocomputers, der mit der Überwachungszeitsteuerschaltung nach einer Ausfüh rungsform ausgerüstet ist;

Fig. 8 ein Schaltbild eines Schlüsselabschnittes in einer anderen Ausführungsform des Mikrocomputers, der mit der Überwachungszeitsteuerschaltung nach einer Ausführungsform ausgerüstet ist;

Fig. 9 ein Schaltbild eines Schlüsselabschnittes in einer weiteren Ausführungsform des Mikrocomputers, der mit der Überwachungszeitsteuerschaltung nach einer Ausführungsform ausgerüstet ist;

Fig. 10 ein Schaltbild eines Schlüsselabschnittes in einer weiteren Ausführungsform des Mikrocomputers, der mit der Überwachungszeitsteuerschaltung nach einer Ausführungsform ausgerüstet ist; und

Fig. 11 ein Schaltbild eines Schlüsselabschnittes in einer weiteren Ausführungsform des Mikrocomputers, der mit der Überwachungszeitsteuerschaltung nach einer Ausführungsform ausgerüstet ist.

Die Erfindung wird im folgenden unter Bezugnahme auf die Figuren, die bevorzugte Ausführungsformen derselben darstellen, beschrie ben.

Ausführungsform 1

Fig. 2 zeigt ein Schaltbild in Blockdarstellung, das den Aufbau des Mikrocomputers zeigt, der mit der Überwachungszeitsteuer schaltung (Totemannschaltung) nach einer Ausführungsform der Er findung ausgerüstet ist, und Fig. 3 zeigt ein internes Schalt bild in Blockdarstellung der Überwachungszeitsteuerschaltung. Der Mikrocomputer ist mit einem Überwachungszeitgeber (Totemannschal tung) 36 ausgerüstet, der darin eingebaut ist, und der, wenn eine CPU 29 während der Ausführung eines Programmes, welches aus einem Speicher 32 über einen Systembus 30 gelesen wurde, aufgrund eines gewissen Grundes außer Kontrolle gerät bzw. nicht mehr steuerbar ist, den unsteuerbaren bzw. ungesteuerten Betrieb der CPU 29 er kennt und ein Rücksetzanforderungssignal D zum Zurücksetzen des Systems an die Rücksetzschaltung 31 ausgibt. Auf den Empfang des Rücksetzanforderungssignal D gibt die Rücksetzschaltung 31 ein Rücksetzsignal R an die CPU 29 und an den Eingabe-/Ausgabebau stein 35 aus, um dadurch die CPU 29 und den Eingabe-/Ausgabebau stein 35 zurückzusetzen.

Wie in Fig. 3 gezeigt, weist der Überwachungszeitgeber 36 einen Zähler 1 vom Vorwärtszähltyp auf, der Pulse eines Systemtaktsi gnales P, das von einer Oszillatorschaltung (Schwingkreis) 28 ausgegeben wird, zählt, und der so programmiert ist, daß ein Löschsignal C von der CPU 29 zum Löschen des Zählergebnisses bzw. des Zählerstandes bevor das Zählergebnis des Zählers 1 überläuft eingegeben wird. Der Überwachungszeitgeber (Überwachungstimer) 36 weist weiter eine Schaltung 2 zur Überwachung eines Oszillations stopps (Oszillationsstoppüberwachungsschaltung), die Eingaben des Systemtaktsignals P und eines Rücksetzausgabeunterdrückungssi gnals F von der CPU 29, das später beschrieben wird, empfängt, und eine ODER-Schaltung 5, die zwei Eingaben von Überwachungsan forderungssignalen (Totemannanforderungssignale) von dem Zähler 1 und der Oszillationsstoppüberwachungsschaltung 2 empfängt und das Rücksetzanforderungssignal D an die Rücksetzschaltung 31 ausgibt, auf. Die Oszillationsstoppüberwachungsschaltung 2 weist eine Zeitsteuerungsschaltung auf, die durch einen Puls mit einer Peri ode (Schwingungsdauer) des Systemtaktsignales P aufgefrischt wird. Der Zähler 1 kann auch vom Rückwärtszähltyp sein.

Die Oszillationsstoppüberwachungsschaltung 2 weist einen ersten Zeitgeber (Timer) 7, der in einer Periode aufgefrischt wird, wenn das Systemtaktsignal P in einem "H"-Zustand ist, einen zweiten Zeitgeber (Timer) 8, der in einer Periode aufgefrischt wird, wenn das Systemtaktsignal P in einem "L"-Zustand ist, und eine ODER- Schaltung 11 auf. Die ODER-Schaltung 11 ist eine Schaltung, die, wenn das Systemtaktsignal P in einer Periode von "L" gestoppt wird und der erste Zeitgeber 7 nicht in der nächsten Periode wie der aufgefrischt wird, durch "H" werden, oder wenn das System taktsignal P in einer Periode von "H" gestoppt wird und der zwei te Zeitgeber 8 nicht innerhalb der nächsten Periode wieder aufge frischt wird, durch "L" werden, zwei Eingaben von Erkennungssi gnalen empfängt, um "H" zu werden, und ein Überwachungsanforde rungssignal an die ODER-Schaltung 5 ausgibt.

Fig. 4 zeigt ein internes Schaltbild des ersten Zeitgebers 7. Der erste Zeitgeber 7 weist eine NOR-Schaltung 18 auf, die das Rücksetzausgabeunterdrückungssignal F und das Systemtaktsignal P als Eingaben empfängt. Das Rücksetzausgabeunterdrückungssignal F ist ein Signal, welches auf "H" in einem Betriebsmodus gesetzt wird, der das Zurücksetzen des Systemes unterdrückt, selbst wenn die Oszillatorschaltung 28 in einem Halt ist bzw. angehalten ist, wie einem Modus mit niedrigerem Stromverbrauch, und das auf "L" in einem Modus gesetzt wird, in dem das Rücksetzen des Systems freigegeben wird.

Die NOR-Schaltung 18 gibt ein Auffrischsignal zum Auffrischen des ersten Zeitgebers 7 aus. Ein P-Kanal Transistor 12 ist zwischen eine Stromversorgung und eine NICHT-Schaltung 15, die später be schrieben wird, verbunden und verwendet das Auffrischsignal als die Gateeingabe. Ein Widerstand 13 und ein Kondensator 14 sind mit einer ihrer Seiten zwischen den P-Kanal Transistor 12 und die NICHT-Schaltung 15 verbunden, und sie sind mit ihrer anderen Sei te auf Masse gelegt. Wenn das Systemtaktsignal P sich nicht von "L" auf "H" oder von "H" auf "L" in einem Zeitraum, der durch den Widerstand (R) des Widerstands 13 und die Kapazität (C) des Kon densators 14 bestimmt wird, ändert, setzt die NICHT-Schaltung 15 das Erkennungssignal auf "H" und gibt es an die ODER-Schaltung 11 aus.

Der Schaltungsaufbau des zweiten Zeitgebers 8 ist im wesentlichen derselbe wie der des ersten Timers 7, obwohl er sich von diesem darin unterscheidet, daß er ein invertiertes Signal des System taktsignales P an die NOR-Schaltung 18 ausgibt.

Der Betrieb der Überwachungszeitgeberschaltung der Ausführungs form der Erfindung, die den oben beschriebenen Aufbau aufweist, wird im folgenden beschrieben.

Der Zähler 1 zählt die Pulse des Systemtaktsignals P, das durch eine Takterzeugungsschaltung (nicht in den Zeichnungen gezeigt) erzeugt wird, basierend auf der Wellenform, die durch die Oszil latorschaltung 28 oszilliert bzw. erzeugt wird, hoch, wobei die Zählung bzw. das Zählergebnis desselben durch ein Löschsignal C zurückgesetzt wird, welches von der CPU 29 jedes bzw. mit einem Zeitintervall, das durch einen Softwaretimer oder ähnliches be stimmt wird, ausgegeben wird. Wenn das Zählergebnis nicht zurück gesetzt wird, fährt der Zähler 1 mit dem Zählen fort und gibt ein Überlaufsignal, das den Überlauf des Zählwertes anzeigt, als ein Überwachungsanforderungssignal für die Detektion bzw. Erkennung des ungesteuerten Betriebes der CPU 29 aus. In dem Fall, in dem der Zähler 1 vom Herunterzähl- bzw. Zurückzähltyp ist, zählt er die Pulse des Systemtaktsignales P herunter und gibt ein Unter lauf- bzw. Bereichsunterschreitungssignal, das die Bereichsunter schreitung des Zählwertes anzeigt, als ein Überwachungsanforde rungssignal aus.

Andererseits, wenn das Systemtaktsignal P sich nicht von "L" auf "H" oder "H" auf "L" ändert, und der erste Zeitgeber 7 oder der zweite Zeitgeber 8 nicht in einem Zeitraum des Systemtaktsignales P von der abfallenden Flanke zu der ansteigenden Flanke oder von der ansteigenden Flanke zu der abfallenden Flanke zurückgesetzt wird, löst die Oszillationsstoppüberwachungsschaltung 2 den Be trieb des ersten Zeitgebers 7 oder des zweiten Zeitgebers 8, der später beschrieben wird, aus und gibt das Überwachungsanforde rungssignal der Oszillationsstopperkennung aus.

Die ODER-Schaltung 5 des Überwachungszeitgebers 36 kombiniert diese beiden Überwachungsanforderungssignale zum Erhalt der logi schen Summe bzw. ODER-Verknüpfung derselben und setzt das Rück setzanforderungssignal D auf "H", wenn entweder das Überwachungs anforderungssignal, das zum Zeitpunkt des ungesteuerten Betriebs der CPU 29 auszugeben ist, oder das Überwachungsanforderungssi gnal, das auszugeben ist, wenn die Oszillatorschaltung 28 zufäl liger- bzw. fehlerhafterweise die Schwingung (Oszillation) stoppt, eingegeben wird.

Nun wird der Betrieb des ersten Zeitgebers 7, welcher während eines Zeitraumes, in dem das Systemtaktsignal P in einem "H"-Zu stand ist, aufgefrischt wird, im folgenden unter Bezugnahme auf die Fig. 5 und Fig. 6, die Zeitablaufdiagramme der Signale dar stellen, beschrieben.

Wenn die Funktion des Zurücksetzens des Systems, wenn die Oszil latorschaltung 28 die Schwingung stoppt, freizugeben ist, wird das Rücksetzausgabeunterdrückungssignal F, welches dem ersten Zeitgeber 7 von der CPU 29 eingegeben wird, auf "L" gesetzt, wie in Fig. 5 gezeigt. Als Folge ändert sich das Auffrischsignal, welches von der NOR-Schaltung 18 ausgegeben wird, wenn das Systemtaktsignal P sich auf "H" ändert, auf "L", so daß der P- Kanal Transistor anschaltet, wodurch der Kondensator 14 geladen wird.

Wenn sich das Systemtaktsignal P unter dieser Bedingung auf "L" ändert, ändert sich das Auffrischsignal auf "H", wodurch der P- Kanal Transistor 12 zum Abschalten gebracht wird, und die elek trische Ladung, die in dem Kondensator 14 gespeichert ist, zum Entladen durch den Widerstand 13 gebracht wird. Die NICHT-Schal tung 15 überwacht das Potential der Leitungen, die mit dem Wider stand 13 und dem Kondensator 14 verbunden sind. Wenn die Eingabe spannung unter die Schwellspannung der NICHT-Schaltung 15 ab fällt, nämlich, wenn das Systemtaktsignal P sich in einem Zeit raum, der durch den Widerstand (R) des Widerstands 13 und die Kapazität (C) des Kondensators 14 bestimmt wird, nicht auf "H" ändert und nicht aufgefrischt wird, dann wird die Ausgabe mit dem "H"-Erkennungssignal fortgesetzt. Derart kann erkannt werden, daß das Systemtaktsignal P auf dem "L"-Niveau gestoppt hat.

Die Schwellspannung der NICHT-Schaltung 15 wird auf ein Niveau eingestellt, daß niedrig genug ist, um zu bestimmen, daß der Kon densator 14 immer noch geladen ist, selbst wenn er mit dem Systemtaktsignal P so entladen ist, daß er unter normalen Bedin gungen auf "L" wäre.

Für den Widerstand 13 kann der AN-Widerstand eines N-Kanal Tran sistors, der das invertierte Signal des Systemtaktsignales P als die Gateeingabe empfängt, verwendet werden.

Andererseits ist es in dem Fall, in dem die Oszillation des Sy stemtaktsignals P entsprechend dem STP-Befehl zur Einsparung von Stromverbrauch in einem solchen Fall, wie der Nicht-Sprech-Peri ode eines tragbaren Telefons, gestoppt ist, nicht notwendig, das Systemrücksetzsignal auszugeben, selbst wenn die Oszillation ge stoppt hat. Um die Rücksetzfunktion wie oben beschrieben außer Betrieb zu setzen bzw. zu sperren, wird ein Wert bzw. Daten zum Sperren der Funktion, nämlich ein Wert zum Setzen des Rücksetz ausgabeunterdrückungssignals F auf "H", wie in Fig. 6 gezeigt, in ein Register (in den Zeichnungen nicht gezeigt) oder ähnliches der CPU 29 geschrieben. Dieses macht es möglich, die Auffrisch signalausgabe von der NOR-Schaltung 18 immer auf "L" unabhängig von der Änderung in dem Zustand, "H" oder "L", des Systemtaktsi gnales P zu setzen, wodurch die Erkennungssignalausgabe des er sten Zeitgebers (Zeitsteuerung) 7 auf "L" gehalten wird.

Der Betrieb des zweiten Zeitgebers 8, der in einer Periode aufge frischt wird, wenn das Systemtaktsignal auf "L" ist, wird im fol genden beschrieben. Obwohl der Betrieb des zweiten Zeitgebers 8 im wesentlichen derselbe wie der des ersten Zeitgebers 7 ist, unterscheidet er sich dadurch, daß das invertierte Signal des Systemtaktsignals P der NOR-Schaltung 18 eingegeben wird, und daß das Auffrischsignal während einer Periode, wenn das Systemtaktsi gnal P auf "L" ist, auf "L" geändert wird, wodurch der P-Kanal Transistor 12 angeschaltet und der zweite Zeitgeber 8 aufge frischt wird. Der Stopp des Systemtaktsignals P in dem "H"-Zu stand kann durch das Mittel des zweiten Zeitgebers 8 erkannt wer den.

Wie oben beschrieben ist der Mikrocomputer dieser Ausführungsform in der Lage, das System zurückzusetzen, wenn die CPU 29 außer Kontrolle gerät bzw. nicht zu steuern ist, oder wenn die Oszilla torschaltung 28 zufälliger- oder fehlerhafterweise die Oszilla tion stoppt. Selbst wenn die Oszillatorschaltung 28 die Oszilla tion stoppt, wird das System nicht zurückgesetzt, falls es nicht notwendig ist.

Ausführungsform 2

Fig. 7 zeigt das Schaltbild eines Schlüsselabschnittes um den Eingabe-/Ausgabebaustein (Schnittstelle), der zum Datenaustausch mit der Außenwelt dient, des Mikrocomputers, der mit der Überwa chungszeitgeberschaltung der oben beschriebenen ersten Ausfüh rungsform ausgerüstet bzw. ausgebildet ist.

Das Bezugszeichen 21 in Fig. 7 bezeichnet einen Drei-Zustands- Ausgabepuffer, welcher den Ausgabewert bzw. die Ausgabedaten und ein Steuersignal von der CPU 29 über den Systembus 30 als die Eingaben empfängt. Das Steuersignal ist das logische Produkt bzw. die UND-Verknüpfung des Rücksetzanforderungssignals D von dem Überwachungszeitgeber 36, der oben beschrieben wurde, das durch die Inverterschaltung 19 invertiert wird, und eines Ausgabesteu ersignals T von einer Eingabe-/Ausgabesteuerschaltung, die in der Zeichnung nicht gezeigt ist, die in der UND-Schaltung 20 kombi niert werden. Das Ausgabesteuersignal T ist auf "H" gesetzt, wenn der Eingabe-/Ausgabebaustein als ein Ausgabebaustein verwendet wird, und es ist auf "L" gesetzt, wenn er als ein Eingabebaustein verwendet wird.

Der Ausgabewert bzw. die Ausgabedaten von dem Drei-Zustands-Aus gabepuffer 21 werden in die Eingabe-/Ausgabeanschlüsse 23 einge geben, die mit der Außenwelt verbunden sind. Ein Hochzieh-Wider stand 24 ist an der Außenseite mit den Eingabe-/Ausgabeanschlüs sen 23 verbunden. Eingabedaten an die Eingabe-/Ausgabeanschlüsse 23 von der Außenwelt werden zuerst in den Eingabepuffer 22 und dann in die CPU 29 über den Systembus 30 eingegeben.

Der Betrieb wird im folgenden beschrieben.

Wenn der Eingabe-/Ausgabebaustein als ein Ausgabebaustein verwen det wird, ist das Ausgabesteuersignal T auf "H" gesetzt, und, soweit das Rücksetzanforderungssignal D von dem Überwachungszeit geber 36 "L" ist, wird der Ausgabewert bzw. die Ausgabedaten von der CPU 29 von dem Drei-Zustands-Ausgabepuffer 21 an die Außen welt über die Eingabe-/Ausgabeanschlüsse 23 ausgegeben.

Andererseits, wenn der Eingabe-/Ausgabebaustein als ein Eingabe baustein verwendet wird, ist das Ausgabesteuersignal T auf "L" gesetzt, wodurch das Steuersignal an den Drei-Zustands-Ausgabe puffer 21 auf "L" gesetzt ist, so daß die Ausgabe des Drei-Zu stands-Ausgabepuffer 21 den floatenden bzw. schwebenden Zustand erreicht. Dann wird ein Eingabewert bzw. Eingabedaten von der Außenwelt an den Mikrocomputer von den Eingabe-/Ausgabeanschlüs sen 23 an den Eingabepuffer 22 eingegeben und wird dann in die CPU 29 über den Systembus 30 genommen bzw. eingegeben.

In dem Fall von Schwierigkeiten wie einem ungesteuerten Betrieb der CPU 29 oder einer Unterbrechung des Systemtaktsignals P in einem solchen wie dem oben beschriebenen Zustand des Dateneinga be-/Ausgabebetriebs, ändert sich das Rücksetzanforderungssignal D von dem Überwachungszeitgeber 36 auf "H", und daher wird das Steuersignal des Drei-Zustands-Ausgabepuffers 21 "L", selbst wenn das Ausgabesteuersignal T auf "H" eingestellt ist, und als Folge erreicht die Ausgabe des Drei-Zustands-Ausgabepuffers 21 den floatenden Zustand, so daß der Ausgabewert bzw. die Ausgabedaten nicht an die Außenwelt ausgegeben wird bzw. ausgegeben werden. Obwohl ein Leckstrom floatender Gateeingabe auftritt, da die Ein gabe des Eingabepuffers 22 in den floatenden Zustand gesetzt wird, kann das System arbeiten, ohne den Leckstrom der floatenden Gateeingabe aufzuweisen, was durch das Hochziehen der Verdrahtung von den Eingabe-/Ausgabeanschlüssen 23 nach außerhalb durch das Mittel des äußeren Widerstands 24 auftritt. Ein vergleichbarer Effekt kann auch durch Anschließen eines Herunterziehwiderstands erhalten werden, oder durch Anordnen solcher Widerstände inner halb davor.

Wie oben beschrieben, da das Rücksetzanforderungssignal D, wel ches sich aufgrund der Erkennung einer Schwierigkeit wie eines ungesteuerten Betriebes der CPU 29 oder eines Stoppens des Systemtaktsignales P auf "H" geändert hat, die Ausgabe von dem Drei-Zustands-Ausgabepuffer 21 des Eingabe-/Ausgabebausteins des Mikrocomputers in den floatenden Zustand setzt, wird ein fehler hafter Wert bzw. werden fehlerhafte Daten nicht an die Außenwelt ausgegeben, und eine abnormale Ausgabe wird daran gehindert, an angeschlossene externe Systeme ausgegeben zu werden, wenn eine Schwierigkeit in einem Mikrocomputer auftritt.

Ausführungsform 3

Fig. 8 zeigt eine andere Ausführungsform des Mikrocomputers, der mit der Überwachungszeitgeberschaltung, die in der ersten Ausfüh rungsform beschrieben wird, ausgerüstet ist, und stellt das Schaltbild eines Schlüsselabschnittes um den Eingabe-/Ausgabebau stein, der beim Datenaustausch mit der Außenwelt verwendet wird, dar. Bestandteile, die identisch mit denen des Schaltbildes aus Fig. 7 sind, werden mit denselben Bezugszeichen bezeichnet und die Beschreibung derselben wird weggelassen.

In dieser Ausführungsform ist zusätzlich zu dem Aufbau der zwei ten Ausführungsform ein P-Kanal Transistor 25a, der ein aus dem Rücksetzanforderungssignal D invertiertes Signal als die Gateein gabe empfängt, zwischen die Stromversorgung und die Eingabe-/Aus gabeanschlüsse 23 verbunden.

Es wird nun der Betrieb im folgenden beschrieben.

Während der Verwendung als ein Ausgabebaustein bzw. eine Ausgabe schnittstelle, ändert sich vergleichbar zu der zweiten Ausfüh rungsform, wenn das Rücksetzanforderungssignal D sich aufgrund einer Schwierigkeit wie eines ungesteuerten Betriebes der CPU 29 oder eines Stopps der Systemtaktsignals P auf "H" geändert hat, das Steuersignal des Drei-Zustands-Ausgabepuffers 21 in "L", selbst wenn das Ausgabesteuersignal T, welches der Umschaltung 20 eingegeben wird, auf "H" eingestellt ist. Darum erreicht die Aus gabe des Drei-Zustands-Ausgabepuffers 21 den floatenden Zustand, und ein Wert bzw. Daten wird nicht nach außen bzw. an die Außen welt ausgegeben.

Weiter schaltet bei dieser Ausführungsform, wenn sich das Rück setzanforderungssignal D, welches von dem Überwachungszeitgeber 36 ausgegeben wird, auf "H" ändert, der P-Kanal Transistor 25a, der ein Signal, das aus dem Rücksetzanforderungssignal D inver tiert wird, als Eingabe empfängt, an, so daß eine Ausgabe auf "H" an die Eingabe-/Ausgabeanschlüsse, die mit dem P-Kanal Transistor 25a verbunden sind, geliefert wird. Darum wird zusätzlich zu der Unterdrückung der Datenausgabe nach außen eine Schwierigkeit des in Frage stehenden Mikrocomputers an die mit den Eingabe-/Ausga beanschlüssen 23 verbundenen externen Systemen angezeigt bzw. ge meldet, so daß die externen Systeme eine Verarbeitung bzw. einen Betriebsablauf zum Umgang mit der Schwierigkeit ausführen können.

Ausführungsform 4

Fig. 9 zeigt eine weitere Ausführungsform des Mikrocomputers, der mit der Überwachungszeitgeberschaltung, die in der ersten Ausführungsform beschrieben wird, ausgerüstet ist, die einen Schlüsselabschnitt der Schaltung um den Eingabe-/Ausgabebaustein, der beim Datenaustausch mit der Außenwelt verwendet wird, dar stellt. Komponenten, die identisch mit jenen des Schaltbildes aus Fig. 8 sind, werden mit denselben Bezugszeichen bezeichnet und die Beschreibung derselben wird weggelassen.

Bei dieser Ausführungsform ist anstelle des P-Kanal Transistors 25a der dritten Ausführungsform ein N-Kanal Transistor 25b, der das Rücksetzanforderungssignal D als die Gateeingabe empfängt, zwischen Masse (GND) und die Eingabe-/Ausgabeanschlüsse 23 ver bunden, und, wenn das Rücksetzanforderungssignal D, welches von dem Überwachungszeitgeber 36 ausgegeben wird, sich in "H" ändert, schaltet der N-Kanal Transistor 25b an, so daß eine Ausgabe auf "L" an die Eingabe-/Ausgabeanschlüsse geliefert wird. Darum wird, wenn das Rücksetzanforderungssignal D sich aufgrund einer Schwie rigkeit wie eines ungesteuerten Betriebes der CPU 29 oder eines Stopps des Systemtaktsignals P während des Gebrauchs als ein Aus gabebaustein auf "H" ändert, die Schwierigkeit des in Frage ste henden Mikrocomputers an die externen Systeme, die mit den Ein gabe-/Ausgabeanschlüssen 23 verbunden sind, angezeigt, zusätzlich zu der Unterdrückung der Datenausgabe an die Außenwelt, so daß die externen Systeme einen Verarbeitungsablauf zur Behandlung bzw. zum Umgang mit der Schwierigkeit ausführen können.

Ausführungsform 5

Fig. 10 zeigt eine weitere Ausführungsform des Mikrocomputers, der mit der Überwachungszeitsteuerschaltung, die oben in der er sten Ausführungsform beschrieben wird, ausgerüstet ist, die einen Schlüsselabschnitt der Schaltung um den Eingabe-/Ausgabebaustein, der zum Datenaustausch mit der Außenwelt verwendet wird, dar stellt. Komponenten, die identisch mit jenen der Schaltbilder der Fig. 8 und Fig. 9 sind, werden mit denselben Bezugszeichen be zeichnet, und die Beschreibung derselben wird weggelassen.

Bei dieser Ausführungsform sind beide, der P-Kanal Transistor 25a und der N-Kanal Transistor 25b der dritten und der vierten Aus führungsformen, vorgesehen. Eine logische Summe (ODER-Verknüp fung) wird durch die ODER-Schaltung 16 aus einem Signal, das aus dem Rücksetzanforderungssignal D invertiert wird, und einem Aus gabeauswahlsignal S, das unter Verwendung eines Registers, einer Masken-ROM-Option oder ähnlichem erzeugt wird, erzeugt und an den P-Kanal Transistor 25a als die Gateeingabe gegeben, und ein logi sches Produkt (UND-Verknüpfung) wird durch die UND-Schaltung 17 aus dem Rücksetzanforderungssignal D und dem Ausgabeauswahlsignal S erzeugt und an den N-Kanal Transistor 25b als die Gateeingabe gegeben.

Nun wird im folgenden der Betrieb beschrieben.

Während der Verwendung als ein Ausgabebaustein, wenn das Rück setzanforderungssignal D sich aufgrund einer Schwierigkeit wie eines ungesteuerten bzw. unsteuerbaren Betriebes der CPU 29 oder eines Stopps des Systemtaktsignals P auf "H" geändert hat, schal tet der P-Kanal Transistor 25a an, so daß eine Ausgabe auf "H" an den Eingabe-/Ausgabeanschluß 23 geliefert wird, wenn das Ausgabe auswahlsignal S an die ODER-Schaltung 16 und die UND-Schaltung 17 auf "L" eingestellt ist. Wenn das Ausgabeauswahlsignal S an die ODER-Schaltung 16 und die UND-Schaltung 17 auf "H" angestellt ist, schaltet andererseits der N-Kanal Transistor 25b an, so daß eine Ausgabe auf "L" an den Eingabe-/Ausgabeanschlüssen 23 gelie fert wird.

Durch den oben beschriebenen Betrieb wird es ermöglicht, wenn eine Schwierigkeit erkannt wird, den P-Kanal Transistor 25a oder den N-Kanal Transistor 25b auszuwählen, und "H" oder "L" können selektiv an die Eingabe-/Ausgabeanschlüsse 23 ausgegeben werden.

Ausführungsform 6

Fig. 11 zeigt ein Schaltbild eines Schlüsselabschnittes eine weiteren Ausführungsform des mit der Überwachungszeitsteuerungs schaltung, die in der ersten Ausführungsform beschrieben wird, ausgerüsteten Mikrocomputers. In Fig. 11 bezeichnet das Bezugs zeichen 36 den oben beschriebenen Überwachungszeitgeber, der das Rücksetzanforderungssignal an den Ausgabepuffer 26 ausgibt, der in Reaktion das Rücksetzanforderungssignal D an die dazu bestimm ten Ausgabeanschlüsse 27 ausgibt. Die Ausgabeanschlüsse 27 sind mit externen Systemen verbunden.

Bei dieser Ausführungsform kann, da das Rücksetzanforderungssi gnal D, welches durch den Überwachungszeitgeber 36 ausgegeben wird, von dem dazu bestimmten Ausgabepuffer 26 an die dazu be stimmten Ausgabeanschlüsse 27 ausgegeben wird, eine Schwierigkeit des in Frage stehenden Mikrocomputers selektiv nur an die exter nen Systeme ausgegeben werden, die betroffen sein werden, indem die externen Systeme, die durch die Schwierigkeit des in Frage stehenden Mikrocomputers betroffen sein werden bzw. betroffen sind, mit den dazu bestimmten Ausgabeanschlüssen 27 verbunden werden.

Wie oben beschrieben kann, da die Überwachungszeitsteuerungs schaltung der Ausführungsformen der Erfindung in der Lage ist, durch Überwachung der Periode (Schwingungsdauer) der ansteigenden Flanke und der abfallenden Flanke einer kurzen Periode oder einer Halbschwingung des Systemtaktsignales zu bestimmen, ob das Systemtaktsignal normal oszilliert oder nicht, zusätzlich zur Überwachung des ungesteuerten bzw. unsteuerbaren Betriebes der CPU solch ein ausgezeichneter Effekt wie das Durchführen der Überwachungsfunktion für Systemschwierigkeiten selbst in dem Fall, in dem ein Oszillationsfehler der Oszillatorschaltung und ein irrtümlicher bzw. fehlerhafter Stopp der Oszillation, der durch Empfang des STP-Befehls während eines unsteuerbaren Betrie bes der CPU verursacht wird, erhalten werden.

Außerdem, da der mit der Überwachungszeitsteuerschaltung der Aus führungsformen der Erfindung ausgerüstete Mikrocomputer ein Mit tel zum, im Fall einer Schwierigkeit wie eines unsteuerbaren Be triebs der CPU oder eines Oszillationsstopps, Stoppen der Ausgabe an die externen Vorrichtungen, die mit dem Mikrocomputer verbun den sind, und weiter zum Anzeigen des Auftretens der Schwierig keit, aufweist, gibt es die herausragenden Wirkungen der Verhin derung einer irrtümlichen oder fehlerhaften Ausgabe an die peri pheren Vorrichtungen und externen Systeme und ähnliches und daher des Verbesserns der Zuverlässigkeit des Systems, welches den Mi krocomputer verwendet.

Claims

1. Mikrocomputer mit einer Überwachungszeitsteuerschaltung (36), die ein Rücksetzan forderungssignal (D) an die Rücksetzschaltung (31) einer zen tralen Prozessoreinheit (29) des Mikrocomputers und an eine Schnittstelle ausgibt, bei dem die Überwachungszeitsteuerschaltung (36)
einen Zähler (1), der die Pulse eines Taktsignals (P) des Mi krocomputers zählt, bei dem die Zählung in bestimmten Zeitin tervallen neu gestartet wird und der in dem Fall, in dem er einen spezifizierten Wert erreicht, ein erstes Überwachungsan forderungssignal zum Erzeugen des Rücksetzanforderungssignals (D) ausgibt,
eine erste Zeitgeberschaltung (7), die so eingestellt ist, daß sie jedes Mal in dem Zeitraum nach einer abfallenden Flanke des Taktsignals (P), bis die nächste ansteigende Flanke auftritt, aufgefrischt wird, und die in dem Fall, in dem sie nicht aufge frischt wird, ein zweites Überwachungsanforderungssignal zum Erzeugen des Rücksetzanforderungssignals (D) ausgibt, und
eine zweite Zeitgeberschaltung (8), die so eingestellt ist, daß sie jedes Mal in dem Zeitraum nach einer ansteigenden Flanke des Taktsignals (P), bis die nächste abfallende Flanke auf tritt, aufgefrischt wird, und die in dem Fall, in dem sie nicht aufgefrischt wird, ein drittes Überwachungsanforderungssignal zum Erzeugen des Rücksetzanforderungssignals (D) ausgibt, auf weist,
wobei die erste und die zweite Zeitgeberschaltung (7, 8) je weils einen Eingang zum Empfangen eines Unterdrückungssignals (F) von der zentralen Prozessoreinheit (29) aufweisen und als Reaktion auf das Unterdrückungssignal (F) in dem Fall, in dem sie nicht innerhalb des entsprechenden Zeitraums aufgefrischt werden, das zweite und dritte Überwachungsanforderungssignal nicht ausgeben,
das Unterdrückungssignal (F) ein Signal auf einem signifikanten Pegel ist,
die erste Zeitgeberschaltung (7) eine Schaltung (18) aufweist, die als Reaktion auf das logische ODER aus dem Unterdrückungs signal (F) und dem Taktsignal (P) die Ausgabe des zweiten Über wachungsanforderungssignals sperrt, und die zweite Zeitgeber schaltung (8) eine Schaltung (18) aufweist, die als Reaktion auf das logische ODER aus dem Unterdrückungssignal (F) und dem invertierten Taktsignal (P) die Ausgabe des dritten Überwa chungsanforderungssignals sperrt, und
die Schnittstelle Ausgabeanschlüsse (23, 27) und eine Schaltung (25a, 25b) aufweist, die eine Ausgabe an alle oder einen Teil der Ausgabeanschlüsse (23) selektiv in dem "H"- oder dem "L"- Zustand in dem Fall verriegelt, in dem das Rücksetzanforde rungssignal (D), das durch die Überwachungszeitsteuerschaltung (36) erzeugt wird, an der Schnittstelle anliegt.