DD262101A1 - Schaltungsanordnung zur taktueberwachung - Google Patents
Schaltungsanordnung zur taktueberwachung Download PDFInfo
- Publication number
- DD262101A1 DD262101A1 DD30468287A DD30468287A DD262101A1 DD 262101 A1 DD262101 A1 DD 262101A1 DD 30468287 A DD30468287 A DD 30468287A DD 30468287 A DD30468287 A DD 30468287A DD 262101 A1 DD262101 A1 DD 262101A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- monoflop
- clock
- gate
- input
- circuit arrangement
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Die Erfindung betrifft eine Schaltungsanordnung zur Ueberwachung eines Taktsignals hinsichtlich Frequenzueber- und -unterschreitung sowie Ausfall. Die Aufgabe der Erfindung wird mit einem retriggerbaren Monoflop dadurch geloest, dass das zu ueberwachende Taktsignal ueber den ersten Eingang eines logischen Gatters an den Triggereingang des Monoflops gelangt und der zweite Eingang ueber einen Komparator mit dem Zeitglied des Monoflops verbunden ist. Mit dieser Schaltungsanordnung wird ein Zeitfenster geschaffen, in dem die Taktimpulse jeweils liegen muessen, damit kein Taktausfall signalisiert wird. Fig. 1
Description
Hierzu 2 Seiten Zeichnungen
Die Erfindung betrifft eine Schaltungsanordnung zur Überwachung von Taktsignalen. Die Erfindung kann in einem Taktgenerator angewendet werden, bei dem z. B. bei Ausfall eines Taktgebers auf einen zweiten umgeschaltet werden soll.
Charakteristik des bekannten Standes der Technik .
Im bekannten Stand der Technik werde.n Taktüberwachungsschaltungen meist so aufgebaut, daß nur ein Ausfall des Taktes erkannt wird. Für Taktüberwachungsschaltungen, die signalisieren sollen, ob sich das zu überwachende Taktsignal in einem bestimmten Frequenzintervall befindet, war bisher ein relativ hoher schaltungstechnischer Aufwand nötig. In der DD-PS 241 516 wird eine Schaltung beschrieben, bei der das Taktsignal mit einer Zeitkonstanten eines Monoflops verglichen und ein Unterschreiten einer bestimmten Taktfrequenz angezeigt wird. Es besteht der Nachteil, daß nur ein Unterschreiten der Sollfrequenz angezeigt wird.
In der DD-PS 243158 wird eine Schaltungsanordnung zur Frequenzüberwachung von elektrischen Impulsen vorgestellt, bei der die Anzahl von Impulsen eines zusätzlichen Impulsgenerators, die zwischen zwei Impulsen des zu überwachenden Taktes liegen, mit einer Sollanzahl verglichen wird. Eine Abweichung wird als Fehler angezeigt. Der Nachteil dieser Schaltung besteht in dem hohen Aufwand und darin, daß höherfrequente Takte schwer überwacht werden können, weil der zusätzliche Impulsgenerator in seiner Frequenz über der Taktfrequenz liegen muß.
Ziel der Erfindung ist es, mit geringem Schaltungsaufwand ein Taktsignal zu überwachen.
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zu schaffen, mit der ein Taktsignal hinsichtlich Frequenzüber- und .-unterschreitung sowie Ausfall überwacht werden kann, wobei die Periodendauer des Taktsignals mit einer unteren und einer oberen Zeitkonstante verglichen wird.
Erfindungsgemäß wird die Aufgabe für eine Schaltungsanordnung zur Taktüberwachung mit einem retriggerbaren Monoflop dadurch gelöst, daß der Eingang eines Schwellspannungsschalters mit den zeitbestimmenden Bauelementen des Monoflops verbunden ist, der Ausgang des Schwellspannungsschalters am ersten Eingang eines logischen Verknüpfungsgliedes liegt, der zu überwachende Takt am zweiten Eingang des logischen Verknüpfungsgliedes anliegt und der Ausgang des logischen Verknüpfungsgliedes mit dem Takteingang des Monoflops verbunden ist. In derTaktüberwachungsschaltung können der Schwellspannungsschalter und das logische Verknüpfungsglied vorteilhaft in einem Gatter realisiert sein, dessen Betriebsspannung gegenüber der Betriebsspannung des Monoflops herabgesetzt ist. Der Monoflop und das Gatter sind vorteilhaft Schaltkreise in CMOS-Technik.
Das Taktsignal gelangt über das logische Verknüpfungsglied, das als Tor wirkt, zum Triggereingang des Monoflops und bringt dieses in den labilen Zustand. Die Spannung am Zeitglied unterschreitet dadurch die Schwellspannung des Schwellspannungsschalters, und das Tor, das durch das logische Verknüpfungsglied gebildet wird, schließt. Die Spannung am Zeitglied steigt an und überschreitet die Schwellspannung des Schwellspannungsschalters, wodurch das Tor wieder geöffnet wird. Taktimpulse, die vorher an den Eingang des logischen Verknüpfungsgliedes gelangen — sie entsprechen einer zu hohen
Taktfrequenz—können diese nicht passieren und damit den Monoflop nicht triggern. Gelangt bis zum Abiauf der Zeitkonstanten des Monoflops kein Taktimpuls an den Eingang des logischen Verknüpfungsgliedes, kippt der Monoflop in den stabilen Zustand und erzeugt an seinem Ausgang das Signal für den Ausfall des Taktes.
Ausführungsbeispiel
Die Erfindung soll nachstehend anhand eines Ausführungsbeispieles näher erläutert werden. In den dazugehörigen Zeichnungen zeigt:
Fig. 1: die Prinzipdarstellung der erfindungsgemäßen Schaltung zur Taktüberwachung und Fig.2: die Schaltung eines ausfallsicheren Quarztaktgenerators.
Die Erfindung wird im Ausführungsberspiel zur Realisierung eines ausfallsicheren Quarztaktgenerators verwendet.
Die in Fig. 1 dargestellte Schaltung zur Taktüberwachung besteht aus einem Gitter 1, das aus einem Schwellspannungsschalter 11 und einem logischen Verknüpfungsglied 12 aufgebaut ist, und dem Monoflop 68, dessen Triggereingang mit dem Ausgang des Gatters 1 verbunden ist. Die Betriebsspannung des Gatters 1 ist gegenübeFder des Monoflops 68 herabgesetzt. Die Taktimpulse können nur zum Triggereingang des Monoflops 68 gelangen, wenn sie in dem Zeitintervall liegen, das beginnt, wenn die Spannung am Verbindungspunkt der zeitbestimmenden Bauelemente 66 und 67 des Monoflops 68 die Schwellspannung des Schwellspannungsschalters 11 überschritten hat und endet, wenn der Monoflop 68 in seinen stabilen Zustand kippt.
Gelangen in diesem Zeitintervall keine Taktimpulse an den Takteingang der Schaltung zur Taktüberwachung, kippt der Monoflop 68 in den stabilen Zustand und signalisiert an seinem Ausgang den Ausfall des Taktes.
Der Quarztaktgenerator nach Fig. 2 besteht aus einem ersten Quarztaktgeber 3 und einem zweiten Quarztaktgeber 4, der erfindungsgemäßen Taktüberwachungsschaltung 6 und einer Torschaltung 5. Die beiden zur Takterzeugung dienenden Quarztaktgeber 3 und 4 steuern direkt die Gatter 51 bzw. 52 der Torschaltung 5 an. Die Ausgänge dieser Gatter sind jeweils mit einem Eingang des Dritten Gatters 53 derTorschaltung 5 verbunden, an dessen Ausgang das erzeugte Taktsignal abgenommen werden kann. Der zweite Eingang des ersten Gatters 51 derTorschaltung 5 ist mit dem nichtinvertierten Ausgang und der zweite Eingang des zweiten Gatters 52 derTorschaltung 5 mit dem invertierten Ausgang des Monoflops 68 der Taktüberwachungsschaltung 6 verbunden. Von dem nichtinvertierten Ausgang des Monoflops 68 wird ebenfalls der erste Quarztaktgeber 3 gesteuert. Wenn der nichtinvertierte Ausgang des Monoflops 68L-Pegel führt, werden der erste Quarztaktgeber3und das erste Gatter 51 derTorschaltung 5 gesperrt, und es kann kein Signal vom ersten Quarztaktgeber 3 an
den Ausgang derTorschaltung gelangen. ,
Aufgrund der Verkopplung der Ausgänge im Monoflop 68 legt in diesem Fall der invertierte Ausgang des Monoflops 68 einen Η-Pegel an das zweite Gatter 52 derTorschaltung 5, und die Signale des zweiten Quarztaktgebers4 gelangen an den Ausgang der Torschaltung 5.
Der Setzeingang des Monoflops 68 liegt im Mittelabgriff des ersten RC-Gliedes mit einem Kondensator 61 und einem Widerstand
62. Der Triggereingang des Monoflops 68 wird von dem Gatter 1 angesteuert, dessen einer Eingang vom Ausgang des ersten Quarztaktgebers 3 angesteuert wird, während der andere Eingang am Verbindungspunkt der beiden zeitbestimmenden-Bauelemente 66 und 67 des Monoflops 68 anliegt. Die Betriebsspannung für das Gatter 1 wird über einen Spannungsteiler gegenüber der Betriebsspannung des Monoflops 68 definiert herabgesetzt. Der Spannungsteiler besteht aus einem an Masse liegenden Festwiderstand 63, einem Einstellregler 64, an dessen Mittelabgriff der Betriebsspannungsanschluß des Gatters 1 anliegt, und einem Referenzelement 65, das parallel zu dem Einstellregler 64 geschaltet ist und zwischen der Betriebsspannung und dem Verbindungspunkt des Festwiderstandes 63 mit dem Einstellregler 64 liegt.
Nach dem Zuschalten der Betriebsspannung wird der Monoflop 68 über den Kondensator 61 des ersten RC-Gliedes gesetzt, und das erste Gatter 51 derTorschaltung 5 und der erste Quarztaktgeber 3 werden freigegeben. Die nächste H-L-Flanke des ersten Quarztaktgebers 3 trigger! über das Gatter 1, dessen anderer Eingang im stabilen Zustand des Monoflops 68 auf Η-Pegel liegt, den Monoflop 68, und der Zustand der Ausgänge ändert sich nach dem Übergang des Setzeinganges des Monoflops 68 auf Η-Pegel nicht. Die Triggerung des Monoflops 68 führt außerdem dazu, daß der Mittelabgriff des Zeitgliedes des Monoflops 68 kurzzeitig auf L-Pegel geschaltet wird und die Spannung mit der Zeitkonstanten dieses Zeitgliedes wieder ansteigt.
Das Gatter 1 wird dadurch so lange gesperrt, bis der Pegel am Mittelabgriff des Zeitgliedes des Monoflops 68 den Umschaltpunkt des Gatters 1 erreicht hat. Erst jetzt kann die nächste H-L-Flanke des ersten Quarztaktgebers 3 den Monoflop 68 nachtriggern. Dies muß aber erfolgt sein, bevor der Pegel am Mittelabgriff des Zeitgliedes des Monoflops 68 den Wert erreicht hat, bei dem der Monoflop 68 in den stabilen Zustand kippt, weil sonst seine Ausgänge umgeschaltet werden. Durch das Nachtriggern wird der Mittelabgriff des Zeitgliedes des Monoflops 68 wieder auf L-Pegel gezogen, und der Vorgang wiederholt sich.
Solange der erste Quarztaktgeber 3 auf seiner Nennfrequenz schwingt und die Umschaltpunkte des Gatters 1 und des Monoflops 68 so eingestellt sind, daß die H-L-Flanke des ersten Quarztaktgebers 3 immer in den Zeitabschnitt nach dem Umschalten des Gatters 1 und vor dem Kippen des Monoflops 68 fällt, bleibt der Zustand der Ausgänge des Monoflops 68 erhalten.
Die Einstellung der Umschaltpunkte erfolgt zum einen durch Änderung der Zeitkonstante des Zeitgliedes des Monoflops 68 und zum anderen durch die Verringerung der Betriebsspannung des Gatters 1 gegenüber der des Monoflops 68. Sinkt die Frequenz des ersten Quarztaktgebers 3, so erfolgt die Umschaltung der Ausgänge des Monoflops 68 bevor der erste Quarztaktgeber 3 den Monoflop 68 nachtriggern kann. Durch die Umschaltung der Ausgänge des Moncflops 68 wird der erste Quarztaktgeber 3 gesperrt und über das freigegebene zweite Gatter 52 derTorschaltung 5 der zweite Quarztäktgeber 4 zum Ausgang der Torschaltung 5 durchgeschaltet, so daß der Quarzgenerator auf der Nennfrequenz nach außenhin weiterschwingt. Steigt die Frequenz des ersten Quarztaktgebers 3, so wird die Wirkung der H-L-Flanke des ersten Quarztaktgebers 3 durch das noch gesperrte Gatter 1 unterdrückt, wodurch der Pegel am Mittelgriff des Zeitgliedes des Monoflops 68 weiter ansteigt, bis die Ausgänge des Monoflops 68 umgeschaltet werden, was zum Abschalten des ersten Quarztaktgebers 3 und zum Zuschalten des zweiten Quarztaktgebers 4 führt.
Da der erste Quarztaktgeber 3 gesperrt ist, wenn sich der Monoflop 68 in seinem stabilen Zustand befindet, kann der Monoflop 68 nicht mehr getriggert werden und bleibt in diesem Zustand, bis ein erneuter L-Impuls an den Setzeingang des Monoflops 68 gelangt.
Claims (3)
- -1 - ZbZ IUIPatentansprüche:1. Schaltungsanordnung zur Taktüberwachung mit einem retriggerbaren Monoflop, gekennzeichnet dadurch,— daß der Eingang eines Schwellspannungsschalters (11) mit den zeitbestimmenden Bauelementen (66, 67) des Monoflops (68) verbunden ist,— daß der Ausgang des Schwellspannungsschalters (11) am ersten Eingang eines logischen Verknüpfungsgliedes (12) liegt,— daß der zu überwachende Takt am zweiten Eingang des logischen Verknüpfungsgliedes (12) anliegt und— daß der Ausgang des logischen Verknüpfungsgliedes (12) mit dem Takteingang des Monoflops (68) verbunden ist.
- 2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet dadurch, daß der Schwellspannungsschalter(H) und das logische Verknüpfungsglied (12) in einem Gatter (1) realisiert sind, dessen Betriebsspannung gegenüber der Betriebspannung des Monoflops (68) herabgesetzt ist.
- 3. Schaltungsanordnung nach Anspruch 1 und 2, gekennzeichnet dadurch, daß der Monoflop (68) und das Gatter (1) Schaltkreise in CMOS-Technik sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD30468287A DD262101A1 (de) | 1987-07-06 | 1987-07-06 | Schaltungsanordnung zur taktueberwachung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD30468287A DD262101A1 (de) | 1987-07-06 | 1987-07-06 | Schaltungsanordnung zur taktueberwachung |
Publications (1)
Publication Number | Publication Date |
---|---|
DD262101A1 true DD262101A1 (de) | 1988-11-16 |
Family
ID=5590518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD30468287A DD262101A1 (de) | 1987-07-06 | 1987-07-06 | Schaltungsanordnung zur taktueberwachung |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD262101A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4417091A1 (de) * | 1993-05-19 | 1994-11-24 | Mitsubishi Electric Corp | Überwachungszeitsteuerschaltung und ein damit ausgerüsteter Mikrocomputer |
DE19923231C1 (de) * | 1999-05-20 | 2001-01-11 | Beta Res Gmbh | Digitale Analysierung von Frequenzen bei Chipkarten |
-
1987
- 1987-07-06 DD DD30468287A patent/DD262101A1/de not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4417091A1 (de) * | 1993-05-19 | 1994-11-24 | Mitsubishi Electric Corp | Überwachungszeitsteuerschaltung und ein damit ausgerüsteter Mikrocomputer |
DE4417091C2 (de) * | 1993-05-19 | 1999-08-19 | Mitsubishi Electric Corp | Mikrocomputer mit einer Überwachungszeitsteuerschaltung |
DE19923231C1 (de) * | 1999-05-20 | 2001-01-11 | Beta Res Gmbh | Digitale Analysierung von Frequenzen bei Chipkarten |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2843924C2 (de) | ||
DE2731336A1 (de) | Taktsystem | |
DE2032102A1 (de) | Schaltungsanordnung zur automati sehen Voreinstellung der Verstärkung eines Verstärkers | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE3212453C2 (de) | ||
DE3240706C2 (de) | ||
EP1299933A2 (de) | Elektronische schaltung für ein energieversorgungsgerät, insbesondere für ein ladegerät für akkumulatoren | |
DE2917126A1 (de) | Verfahren zum pruefen einer integrierten schaltung | |
DE1249337B (de) | ||
DE10215583B4 (de) | Spannungsgeneratorvorrichtung und Steuerverfahren | |
DD262101A1 (de) | Schaltungsanordnung zur taktueberwachung | |
DE3130307C2 (de) | ||
DE2515089A1 (de) | Schaltungsanordnung zur erfassung von impulsen | |
DE1256689C2 (de) | Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen | |
DE19905053C2 (de) | Komparatorschaltung | |
DD226708B1 (de) | Schaltungsanordnung zur zuverlaessigkeitsueberwachung von drehzahlimpulsen | |
DE2451044A1 (de) | Festkoerperspeicheranordnung | |
EP0015226B1 (de) | Schaltungsanordnung zum Speichern der Phasenlage einer Wechselspannung | |
EP0459313B1 (de) | Komparatorschaltung für einen Integrator | |
DE4023700A1 (de) | Schaltungsanordnung zur ueberwachung der freqenz einer einer signalfolge einer elektronischen vorrichtungung, insbesondere eines mikrorechners | |
DE2506351A1 (de) | Bistabile elektronische schaltungsanordnung | |
DE19943365C2 (de) | Komparator und Verfahren zum Steuern eines Komparators | |
DE1139546B (de) | Relaislose Verzoegerungsschaltung mit Transistoren | |
DE3314928A1 (de) | Elektronische schaltung zur blindleistungskompensation | |
DE2131351C3 (de) | Schaltungsanordnung zur Überwachung und Begrenzung von Spannungsspitzen am Senderausgang bei Netzspannungsausfall in Datenübertragungsgeräten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |