DE2506351A1 - Bistabile elektronische schaltungsanordnung - Google Patents

Bistabile elektronische schaltungsanordnung

Info

Publication number
DE2506351A1
DE2506351A1 DE19752506351 DE2506351A DE2506351A1 DE 2506351 A1 DE2506351 A1 DE 2506351A1 DE 19752506351 DE19752506351 DE 19752506351 DE 2506351 A DE2506351 A DE 2506351A DE 2506351 A1 DE2506351 A1 DE 2506351A1
Authority
DE
Germany
Prior art keywords
output
input
circuit
time
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752506351
Other languages
English (en)
Other versions
DE2506351C3 (de
DE2506351B2 (de
Inventor
Antonio Banfi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIE SOC IT ELETTRONICA
Original Assignee
SIE SOC IT ELETTRONICA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIE SOC IT ELETTRONICA filed Critical SIE SOC IT ELETTRONICA
Publication of DE2506351A1 publication Critical patent/DE2506351A1/de
Publication of DE2506351B2 publication Critical patent/DE2506351B2/de
Application granted granted Critical
Publication of DE2506351C3 publication Critical patent/DE2506351C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/318525—Test of flip-flops or latches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Patentanwalt DipL-Ing.tfiaEtsr Z 8tuHfl art N. Menzeistraße 40
λ 34 648
S.I.E. Society Italiana
Elettronica SpA
Via Inverigo 14 Den 13. Feb. 1975
Milano / Italien Bistabile elektronische Schaltungsanordnung
Die Erfindung betrifft eine bistabile elektronische Schaltungsanordnung zur Verwendung in logischen Verarbeitungssystemen zum Speichern von logischen Zuständen, die von
kurzzeitig auftretenden Signalen abhängig sind.
In den logischen Automatisierungssystesien wird häufig ala
Speicher eine bistabile Schaltungsanordnung verwendet, öie
eine bestimmte binäre Information - 11O" oder 1M" - für eine
beliebige Zeit speichern kann, Mir solche Speicherfunktioneii dienen z.B. bistabile Relais mit doppelter Steuerung -Jiid bistabile elektronische Multivibratoren. Die Umschaltung des
Speichers vom Zustand "0" sum Zustand '5I" und umgekehrt wird durch an die Eingänge des Speichers angelegte Steuersignale
hervorgerufen. In der [Technik sind verschiedene Ausführungen solcher Schaltungsanordnungen bekannt, die sich vor allem im Steuerungsverfahren unterscheiden. Is allgemeinen handelt es sich aber grundsätzlich um bistabile Stromkreise, weshalb im
solchen . ,
folgenden von einer/Schaltungsanordnung ausgegangen wxrd.
Die Schaltungsanordnung enthält einen ersten Eingang für ein logisches Stellsignal S (SEI) des Speichers, welches die Umschaltung des Ausgangssignals Q des Speichers in den logischen Zustand "1" hervorruft. Der Speicher verbleibt in diesem Zustand auch nach dem Verschwinden des Eingangssignals S. Der
Ausgang Q des Speichers kehrt dagegen in den Zustand 11O"
509338/0849
zurück, wenn am zweiten Eingang ein Wiederherstellungssignal R (BESET) erscheint, Für den EaIl, daß Signale gleichzeitig an beiden Eingängen vorhanden sind, kann man das Ausgangssignal für SEI als bevorzugt wählen, so daß der Ausgang sicher den Zustand M1" annimmt, oder man kann auch das Ausgangs signal für RESEI als bevorzugt wählen, so daß der Ausgang sicher den Zustand "O" annimmt. .
In einigen Automatisierungssystemen wird eine Reihe von wichtigen Steuerungsmaßnahmen, z.B. zum Schute der zu kontrollierenden Anlage,gerade durch die Umschaltung des Speichers von einem Iformalbetriebszustand (beispielsweise vom Zustand 11O11) in einen Steuerungszustand (beispielsweise in den Zustand "1") veranlaßt. Die Sicherheit der SteuerungsmaSnahme ist also von der Wirksamkeit des Speichers abhängig, «la eine Störung, welche den Speicher verhindert« in üen Zustand "1" umzuschalten u*M in diesem Zustand auoh nach dem Yersclmindeu des SEI-Signsls stabil zu verbleiben, die ordnungsgemäße Steuerungsmaßnahme verhindert.
bekannten bistabilen Schaltungsanordnungen können während
dös Kormalbetriebea nicht überprüft werden, ohne daß eine un-
die Sicherheit gewollte Steuerungsmaßnalnne ausgelöst oder/von Maßnahmen beeinträchtigt wird, die während d&? überprüfung tatsächlich, erforderlich werden sollten..
Der Erfindung liegt die Aufgabe sugrunde9 eine bistabile Schaltungsanordnung zur Verwendung als Speicher in logischen Automatisierungssystemen derart aussuMlöen« daß ihre Funktion auch 'während daa ITormalbetriebes iiberp^ilft warden kanisj dabei soll überprüft werden können, ob eine stabile Umschaltung vom Normalbetriebszustand auf den Stsuerungszustancl eintreten kann, ohne daß infolge der Überprüfung unechte Steuerungsmaßnalimen ausgelöst werden und ohne die Sicherheit eventueller tatsächlicher, während der Überprüfung erforderlicher Steuerungsmaß-
nahmen zu beeinträchtigen.
509838/0849
Ausgehend von einer Schaltungsanordnung, welche einen Eingang für das Stellsignal (SET), einen Eingang für das Wiederherstellungssignal und einen Ausgang für das Ausgangssignal hat, wird diese Aufgabe gemäß der Erfindung durch die kennzeichnenden Merkmale des Hauptanspruches gelöst.
Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert, welche ein bevorzugtes Ausführungsbeispiel der erfindungsgemäßen "Vorrichtung darstellt. Dabei ist folgendes vorauszuschicken: Ein logisches Automatisierungssystem hat üblicherweise Endschaltungen, welche eine eigene Verzögerung zwischen dem Steuersignal und dem Ansprechen des Ausganges haben. So ist z.B. ein elektrisches System, das auf eine Anlage über ein Relais wirkt, nicht imstande, eine Steuermaßnahme durchzuführen, wenn die elektrische Steuerung der Relaisspule nicht über die Mindestansprechzeit des Relais ansteht, die meist einige Millisekunden beträgt.
Wenn Tr die Mindestansprechzeit der Endschaltung ist, kann irgendein Pulssignal mit geringerer Dauer als I sicher keine Steuerungsmaßnahme auslösen. Man kann also kurzzeitige Pulssignale zur Überprüfung der Wirksamkeit der verschiedenen Teile des Systems auch während des Betriebes benutzen, ohne dabei unechte Maßnahmsn auszulösen. Es genügt, wenn die zu überprüfenden Teile auf solche kurzzeitigen Impulse ansprechen wie auf tatsächliche Steuersignale. Während dies im allgemeinen bei den logischen Operatoren der Pail ist, welche normale logische Operationen aus Summe, Produkt, legierung und Kombinationen daraus ausführen, haben die normalen, als Speicher verwendeten bistabilen Schaltungsanordnungen die Tendenz, als Antwort auf Eingangspulssignale permanente Ausgangssignale zu geben, und sie können daher mit der genannten Methode nicht überprüft werden.
509838/0849
Die Erfindung besteht nun in einer als Speicher zu verwendenden, bistabilen elektronischen Schaltungsanordnung, die im normalen Betriebszustand (beispielsweise mit dem Speicherausgang im logischen Zustand "0") die am Eingang X anstehenden Pulssignale S unterscheidet und sich verschieden verhält, je nachdem es sich um tatsächliche Steuerimpulse oder um Prüfimpulse handelt.
Die tatsächlichen Steuerimpulse erzeugen die stabile Umschaltung des Speicherausgangs in den Steuerungszustand (z.B. in den Zustand "1").
Die Prüfimpulse, deren Dauer geringer als diejenige der normalen SET-Impulse ist, erzeugen die Umschaltung des Ausgangs in den Zustand 1MM und bringen als Bestätigung der Stabilität des erreichten Zustandes nach einer kleiner als Tr ausgelegten Zeit den Speicher in den Anfangszustand zurück* Eine Schaltungsanordnung, welche dies ausführen kann, wird nachstehend anhand der Pig. 1 beschrieben.
Die im Beispiel gezeigten logischen Tore gehören zu den integrierten Stromkreisen des Komplementär-MOS-Typs; es ist aber klar, daß die gleichen !Funktionen auch von logischen Operatoren anderer, an sich bekannter Typen ausgeführt werden können, Es sei noch bemerkt, daß die logischen Mittel, welche die Prüf impulse an den Eingang anlegen und am Ausgang überprüfen, nicht gezeigt und beschrieben sind, da sie an sich bekannt sind.
Die erf indungs gemäße Vorrichtung besteht aus:
- zwei Eingängen X und Y für die Signale S (SET) und R (RESET) (in positiver Logik);
- einem Ausgang Z für das Ausgangssignal Q (in positiver logik);
509838/0849
einer bistabilen Schaltung als HilfsSpeicher mit den beiden über Kreuz verbundenen Toren A1 und A2 , mit einem SET-Eingang A1-1 und einem RESET-Eingang A2-6 und einem ■Vorzugsausgang A1-3 für das SET-Signal;
einer ersten Verzögerungsschaltung, bestehend aus einem Kondensator 01 und einem Widerstand R1, die mit dem SET-Eingang A1-1 des Hilfsspeichers verbunden ist und die Umschaltung von 11O" auf n^n um eine Zeit Tf sowie die Umschaltung von M1" auf 11O" um eine Zeit T11 verzögert; einer zweiten Verzögerungsschaltung, bestehend aus einem Kondensator 02, einem Widerstand H2, einer !Diode D2 und einem Tor B1, dessen Eingang mit dem Ausgang des Hilfsspeichers verbunden ist und die die Umschaltung von 11O11 auf M1M um eine Zeit T2 verzögert, die größer ist als T1 und T1' und die Umschaltung von "1" auf "0M um eine vernachlässigbare Zeit verzögert, die im Beispiel auf die Diode D2 zurückzuführen ist, die beim leitendwerden die Wirkung der Zeitkonstante R2 - C2 aufhebt;
einem ersten logischen Operator, bestehend aus einem Tor B2, dessen Ausgang B2-4 mit dem Ausgang der Vorrichtung verbunden ist und dessen Ausgangssignal als logisches Produkt aus dem negierten Signal R" des RESET-Signals R am Eingang Y der Vorrichtung und aus dem Ausgang des zweiten Verzögerers, also aus den beiden an den Eingängen B2-5 und B2-6 anstehenden Signalen erhalten wird;
einer dritten Verzögerungsschaltung, bestehend aus einem Kondensator 03, einem Widerstand R3 und einer Diode D3, wobei die Verzögerungsschaltung mit Z und B2-4 verbunden ist und die Umschaltung von "O" auf "1" um eine Zeit T^ und die Umschaltung von M1H auf 11O" um eine vernachlässigbare Zeit verzögert;
einem zweiten logischen Operator, bestehend aus einem Tor B,, dessen Ausgang mit dem Eingang der ersten Verzögerungsschaltung und mit dem RESET-Eingang des Hilfsspeichers verbunden ist, also B~-10 mit R1 und A2-6, und dessen Ausgangs-
509838/0849
signal aus der Summe des SET-Signals S am Eingang X der Vorrichtung und dem Ausgangssignal der dritten Verzöge-
an rungsschaltung, also aus der Summe der beiden B,-8 und Β,-9 anstehenden Signale erhalten wird.
In der folgende Beschreibung der Wirkungsweise der Vorrichtung ist angenommen, daß sich in der normalen Betriebsstellung alle Signale, S, R und Q, im Zustand 11O11 befinden.
Es sei nun angenommen, daß am Eingang X ein Signal S (SET-Steuersignal) in Pulsform erscheint, dessen Dauer T^ geringer ist als T2 und größer als I1 .p Nach Ablauf der Zeit T^ erscheint das SET-Signal am Eingang A1-I des Hilf sspeichers und dessen Ausgang A1-3 schaltet auf den Zustand "1" um, auch wenn am Eingang A2-6 das RESET-S teuer signal vorhanden ist, weil der Ausgang A1-3 für das SET-Signal bevorzugt ist. Uach Ablauf der Zeit T^. verschwindet das RESET-Signal am Eingang A2-6, während am Eingang A1-I das SET-Signal verbleibt. Der Ausgang A1-3 verbleibt im Zustand "1" in stabiler Weise. Mach Ablauf der Zeit T2 geht auch der Ausgang B1 -3 der zweiten Verzögerungsschaltung in den Zustand "1" über und schaltet also das Ausgangs sign al Q am Ausgang Z in den Zustand "1". Auf diese Weise kann man die Umschaltung des Signals Q als Folge eines Steuersignals S (SET) am Eingang X überprüfen.
Es muß nun überprüft werden, ob dieser Zustand stabil ist, d.h. ob nach Verschwinden des SET-Signals das Selbsthaltesystem der bistabilen Vorrichtung funktioniert. Hierzu genügt es zu überprüfen, ob der zweite logische Operator, also das Tor B,, funktioniert, dessen Aufgabe es ist, am Ausgang Z der Vorrichtung das SET-Signal zu ersetzen, webhes am Eingang X der Vorrichtung verschwinden kann, ohne daß eine Änderung des geschalteten Zustandes eintritt.
509833/0849
Der zweite Teil der Überprüfung geht wie folgt vor sich: Nach Ablauf der Zeitdauer T5 dea Signals Q im Zustand n1M geht auch der Eingang B,-9 in den Zustand "1n über, und wenn der dritte logische Operator funktioniert, geht auch der Ausgang B3-IO in den Zustand "1" über. Während nun die erste Yerzögerungsschaltung den SET-Eingang des Hilfsspeichers für eine nicht geringere Zeit als T11^ im Zustand "O" hält, empfängt der RESET-Eingang A2~6 das Steuersignal sofort. Somit geht der Ausgang A1-3 in den Zustand "0" zurück, und da die zweite und dritte Verzögerungsschaltung bei dieser Umschaltung eine vernachlässigbare Verzögerung ergeben, kehrt das Signal Q in den M0n-Zustand zurück und ebenso die Anschlüsse B~-9, B~-10 und Ag-6. Mit anderen Worten, das Verschwinden des Ausgangssignales Q nach Ablauf einer Zeit I, dient zur Überprüfung der ordnungsgemäßen Arbeitsweise der Vorrichtung auch für den Pail, daß tatsächlich am Eingang X ein SET-Steuersignal vorhanden ist.
Angenommen, das S-Signal habe eine Dauer, die länger ist als Tg+ T3· ^n diesem Falle geht das Ausgangssignal der dritten Verzögerungsschaltung am Eingang B,-9 in den Zustand P1" über, -während das S-Signal noch vorhanden ist, d.h. also während das SET-Steuersignal noch am Eingang A1-1 des Hilfsspeichers ansteht. Somit kann die Umschaltung des Ausgangs A1-3 des Hilfsspeichers aui 11O" nicht erfolgen, da dieser Ausgang für das S-Signal bevorzugt ist. Der Zustand n1" bleibt also stabil in der Kette der drei Verzögerungsschaltungen und am Ausgang Z vorhanden.
Die Wiederherstellung des Zustandes "0" des Speichers kann erst erfolgen, wenn das R-Signal am Eingang Y, das bisher auf "0n war, auf M1M umschaltet. Der erste logische Operator, also das Tor Bg, dessen Eingänge in negativer logik arbeiten, schaltet den Ausgang Q auf n0M um. Wenn nun das B.-Signal auf n0"
509 8 38/0 849
zurückkehrt, kehrt der Ausgang Q auf n1n zurück, aber da am Eingang Σ kein S-Signal vorhanden ist, verhält sich die Vorrichtung wie im zweiten Teil der Überprüfung, d.h. nach einem Verbleib im Zustand "1W für die Dauer T kehrt der Ausgang Q endgültig in den Zustand 11O" zurück. J
Wenn das an die Vorrichtung angeschlossene logische System eine Verzögerungszeit T2, beim Ansprechen der Endschaltungen hat, so muß zur Erreichung der Aufgaben der Erfindung die dritte Verzögerungsschaltung so ausgelegt sein, daß T, kleiner 1st als Tr· In diesem PaIIe, und wenn T, kleiner ist als T2 und größer als T1^, kann der als Prüfsignal verwendete Impuls eine Sauer gleich T, haben.
— 9 - (Patentansprüche)
5 09838/0 849

Claims (1)

  1. Patefrtanwaff
    3. tVaJ{=r>fae ο SM 3 51
    Stuttgart N. Menze/straße40 A 3^ 6^3
    S.I.E. Society Italiana
    Elettronica SpA
    Via Inverigo 14 Ben 13. Feb. 1975
    Milano / Italien
    Bistabile elektronische Schaltungsanordnung zur Verwendung als Speicher in logischen Automatisierungssystemen, die auch während des üormalbetriebes überprüfbar ist,mit einem .Eingang für das Stell-Steuersignal, einem Eingang für das Bücicstell-Steuersignal und einem Ausgang für das Ausgangssignal des Speichers, dadurch gekennzeichnet, jdaß die Schaltungsanordnung im wesentlichen besteht aus:
    — einer bistabilen Schaltung als Hilfsspeicher (A1, A2) mit einem Steuereingang (A1-I), einem Wiederherstellungseingang (A2-6) und einem Ausgang (A1-3)i
    — einer ersten Verzögerungsschaltung (C1, B.1), deren Ausgang mit dem Steuereingang (A1-I) des Hilfs-sp eichers verbunden ist und die die Umschaltung von "O" auf "1 ·· um
    von
    «ine Zeit T1^ und die Umschaltung/"1" auf "O" um eine Zeit Ο?1 ^ verzögert;
    — einer zweiten Verzögerungsschaltung (C2, E2, 3)2, B1), deren Eingang mit dem Ausgang (A1-3) des HilfsSpeichers verbunden ist und die nur die Umschaltung ihres Ausgangs •von H0M auf "1" um eine Zeit T2 verzögert, die größer ist als I1J und T1 ^;
    — einem ersten logischen Operator (B2), dessen Ausgang (Bg-4) mit dem Ausgang (Z) der Schaltungsanordnung verbunden ist und dessen Ausgangssignal als logisches Produkt aus dem negierten Signal (S) des Rückstell-Steuersignals (R) am Eingang (Z) der Schaltungsanordnung und dem Ausgang der zureiten Verzögerungsschaltung erhalten wird;
    - 10 -
    509838/0849
    - einer dritten Terzögerungsschaltung (03, R3, B,), deren Eingang mit dem Ausgang des ersten logischen Operators verbunden ist und die nur die Umschaltung ihres Ausgangs von 11O" auf "1" um eine Zeit Ϊ, verzögert, die kleiner 1st als Tr (= Mindestansprechzeit der Endschaltungen);
    — einem zweiten logischen Operator (B,), dessen Ausgang (Bj-10) mit dem Eingang der ersten Yerzögerungsschaltung und mit dem Wiederherstellungseingang (A2-6) des Hilfsspeichers verbunden ist und deren Ausgangssignal als logische Summe aus dem Steuersignal (S) am Eingang (X) der Schaltungsanordnung und dem Ausgangssignal der dritten Yerzögerungsschaltung erhalten wird.
    2. Schaltungsanordnung nach Anspruch 1 s dadurch gekennzeichnet, daß die genannten logischen Operatoren aus su integrierten Stromkreisen des Komplementär-MOS-Typa gehörenden elektronischen Toren bestehen.
    3-. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verzögerungsschaltungen aus RC-Gliedern Gestehen, die vorzugsweise ebenfalls als integrierte Schaltungen ausgeführt sind.
    4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die tos 6er dritten Yersögemingsaehaltung erzeugte Terzögerung (T~) gleich des Bauer des Prüf impulses ist, der en den Sing&ng(X) der Sehe I tungs anordnung angelegt wird.
    509838/0849
DE2506351A 1974-03-15 1975-02-14 Bistabile elektronische Schaltungsanordnung Expired DE2506351C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT49300/74A IT1004381B (it) 1974-03-15 1974-03-15 Dispositivo elettronico bistabile verificabile durante il servizio

Publications (3)

Publication Number Publication Date
DE2506351A1 true DE2506351A1 (de) 1975-09-18
DE2506351B2 DE2506351B2 (de) 1981-06-11
DE2506351C3 DE2506351C3 (de) 1982-05-27

Family

ID=11270262

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2506351A Expired DE2506351C3 (de) 1974-03-15 1975-02-14 Bistabile elektronische Schaltungsanordnung

Country Status (10)

Country Link
US (1) US3970873A (de)
BE (1) BE825909A (de)
CA (1) CA1030608A (de)
CH (1) CH586976A5 (de)
DE (1) DE2506351C3 (de)
ES (1) ES435128A1 (de)
FR (1) FR2264427B1 (de)
GB (1) GB1497745A (de)
IT (1) IT1004381B (de)
NL (1) NL177961C (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742247A (en) * 1985-04-26 1988-05-03 Advanced Micro Devices, Inc. CMOS address transition detector with temperature compensation
US5541882A (en) * 1995-01-09 1996-07-30 Texas Instruments Incorporated Method of performing a column decode in a memory device and apparatus thereof
US20090067616A1 (en) * 2007-09-07 2009-03-12 Kerby William Suhre CAN echo cancellation level shifter
TR201917294A2 (tr) 2019-11-07 2021-05-21 Univ Istanbul Teknik Tersi̇ni̇r ve korunumlu kapilardan yararlanilarak cmos devrelerde oluşan eş zamanli hatalarin tamami̇yle tespi̇ti̇

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3870953A (en) * 1972-08-01 1975-03-11 Roger Boatman & Associates Inc In circuit electronic component tester
US3833853A (en) * 1973-04-13 1974-09-03 Honeywell Inf Systems Method and apparatus for testing printed wiring boards having integrated circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
DE2506351C3 (de) 1982-05-27
CA1030608A (en) 1978-05-02
NL7501108A (nl) 1975-09-17
GB1497745A (en) 1978-01-12
US3970873A (en) 1976-07-20
DE2506351B2 (de) 1981-06-11
CH586976A5 (de) 1977-04-15
IT1004381B (it) 1976-07-10
FR2264427A1 (de) 1975-10-10
NL177961C (nl) 1985-12-16
BE825909A (fr) 1975-06-16
ES435128A1 (es) 1977-02-01
FR2264427B1 (de) 1980-01-11
NL177961B (nl) 1985-07-16

Similar Documents

Publication Publication Date Title
DE2843924C2 (de)
DE2059797B1 (de) Taktversorgungsanlage
DE2850769A1 (de) Speicher fuer eine katastrophenschutzschaltung
DE2506351A1 (de) Bistabile elektronische schaltungsanordnung
EP0033125B1 (de) Schaltkreis für ein D-Flip-Flop
DE1953760C3 (de) Elektronische Programmsteueranordnung
DE2602169C2 (de) Schaltungsanordnung zum zyklischen Erzeugen einer signaltechnisch sicheren Folge von Steuerimpulsen
DE2344289A1 (de) Schaltungsanordnung zur sicherung eines elektronischen schalters
DE2415103C3 (de) Schaltungsanordnung für die Phasensynchronisierung von Rechteckimpulstaktgeneratoren
DE1512032C (de) Schaltungsanordnung in zentralgesteuer ten Selbstwahl Vermittlungen
DE1537266C (de) Elektronischer Schalter zum Durchschal ten und wahlweisen Abschalten eines gleich gerichteten Signales
DE3114230A1 (de) Schaltungsanordnung zum sicheren betrieb eines zweikanaligen schaltwerkes
DE2931414C2 (de) Schalteinrichtung für eine Sicherheitsanlage
DD262101A1 (de) Schaltungsanordnung zur taktueberwachung
DE3531033C2 (de)
AT230948B (de) Elektronische Auswahlschaltung
DE2548070C2 (de) Anordnung zum Regenerieren von RZ (return-to-zero)-Signalfolgen
DE2247663C3 (de) Schaltungsanordnung zum Entzerren der Wahlzeichen in einem Fernschreibvermittlungssystem
DE1588417C (de) Distanzschutz- oder Differentialschutzrelaisschaltung
DE2327671B2 (de) Schaltungsanordnung zur Unterdrückung von Störimpulsen
DE1121185B (de) Vorrichtung zur selbsttaetigen Anzeige von Betriebsstoerungen
DE1251377B (de) Schaltungsanordnung zur Umbildung prell bzw storimpulsbehafteter Impulse in ideale Rechteckimpulse, insbesondere fur Prüfgeräte in Fernmeldeanlagen
DE1537266B2 (de) Elektronischer Schalter zum Durchschalten und wahlweisen Abschalten eines gleichgerichteten Signales
DD295290A5 (de) Schaltungsanordnung zur beseitigung von stoerimpulsen in digitalsignalen
DE2361680B2 (de)

Legal Events

Date Code Title Description
OD Request for examination
OGA New person/name/address of the applicant
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee