DE2506351C3 - Bistabile elektronische Schaltungsanordnung - Google Patents

Description

Speichers hat, wird diese Aufgabe gemäß der Erfindung durch die kennzeichnenden Merkmale des Hauptanspruches gelöst

Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert welche ein bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Vorrichtung darstellt

Dabei ist folgendes vorauszuschicken: Ein logisches Automatisierungssystem hat üblicherweise Endschaltungen, welche eine eigene Verzögerung zwischen dem Steuersignal und dem Ansprechen des Ausganges haben. So ist z. B. ein elektrisches System, das auf eine Anlage Ober ein Relais wirkt, nicht imstande, eine Steuermaßnahme durchzuführen, wenn die elektrische Steuerung der Relaisspule nicht über die Mindesten- is Sprechzeit des Relais ansteht die meist einige Millisekunden beträgt

Wenn T_r die Mindestansprechzein der Endschaltung ist kann irgendein Pulssignal mit geringerer Dauer als T_r sicher keine Steuerungsmaßnahme auslösen. Man kann also kurzzeitige Pulssignale zur Überprüfung der Wirksamkeit der verschiedenen Teile des Systems auch während des Betriebes benutzen, ohne dabei unechte Maßnahmen auszulösen. Es genügt, wenn die zu überprüfenden Teile auf solche kurzzeitigen Impulse ansprechen wie auf tatsächliche Steuersignale. Während dies im allgemeinen bei den logischen Operatoren der Fall ist, welche normale logische Operationen aus Summe, Produkt, Negierung und Kombinationen daraus ausführen, haben die normalen, als Speicher verwendeten bistabilen Schaltungsanordnungen die Tendenz, als Antwort auf Eingangspulssignale permanente Ausgangssignale zu geben, und sie können daher mit der genannten Methode nicht überprüft werden.

Die Erfindung besteht nun in einer als Speicher zu verwendenden, bistabilen elektronischen Schaltungsanordnung, die im normalen Betriebszustand (beispielsweise mit dem Speicherausgang im logischen Zustand »0«) die am Eingang X anstehenden Pulssignale S unterscheidet und sich verschieden verhält, je nachdem es sich um tatsächliche Steuerimpulse oder um Prüfimpulse handelt.

Die tatsächlichen Steuerimpulse erzeugen die stabile Umschaltung des Speicherausgangs in den Steuerungszustand (z. B. in den Zustand »1«).

Die Prüfimpulse, deren Dauer geringer als diejenige der normalen SET-Impulse ist, erzeugen die Umschaltung des Ausgangs in den Zustand »1« und bringen als Bestätigung der Stabilität des erreichten Zustandes nach einer kleiner als T_n ausgelegten Zeit den Speicher in den Anfangszustand zurück. Eine Schaltungsanordnung, welche dies ausführen kann, wird nachstehend anhand der F i g. 1 beschrieben.

Die im Beispiel gezeigten logischen Tort gehören zu den integrierten Stromkreisen des Komplementär-MOS-Typs; es ist aber klar, daß die gleichen Funktionen auch von logischen Operatoren anderer, an sich bekannter Typen ausgeführt werden können. Es sei noch bemerkt, daß die logischen Mittel, welche die Prüfimpulse an den Eingang anlegen und am Ausgang überprüfen, nicht gezeigt und beschrieben sind, da sie an sich bekannt sind.

Die erfindungsgemäße Vorrichtung besteht aus:

- zwei Eingängen Xund Kfür die Signale S(SET) und Λ (RESET) (in positiver Logik);

- einem Ausgang Z für das Ausgangssignal Q (in positiver Logik);

— einer bistabilen Schaltung als HilfsSpeicher mit den beiden über Kreuz verbundenen Toren A\ und A₂, mit einem SET-Eingang A_t-i und einem RESET-Eingang A₂-S und einem Vorzugsausgang /4t-3 für das SET-Signal;

— einer ersten Verzögerungsschaltung, bestehend aus einem Kondensator C1 und einem Widerstand R 1, die mit dem SET-Eingang A^-i des Hilfsspeichers verbunden ist und die Umschaltung von »0« auf »1« um eine Zeit T' sowie die Umschaltung von »1« auf »0« um eine Zeit T"verzögert;

— einer zweiten Verzögerungsschaltung, bestehend aus einem Kondensator CZ einem Widerstand RZ, einer Diode D 2 und einem Tor Bi, dessen Eingang mit dem Ausgang des Hilfsspeichers verbunden ist und die die Umschaltung von »0« auf »1« um eine Zeit T₂ verzögert, die größer ist als 7"'und 7™und die Umschaltung von »1« auf »0« um eine vernachlässigbare Zeit verzögert die im Beispiel auf die Diode D 2 zurückzuführen ist, die beim Leitendwerden die Wirkung der Zeitkonstante R2 — C₂ aufhebt;

— einem ersten logischen Operator, bestehend aus einem Tor B₂, dessen Ausgang B₂-A mit dem Ausgang der Vorrichtung verbunden ist und dessen Ausgangssignal als_ logisches Produkt aus dem negierten Signal R des RESET-Signals R am Eingang Y der Vorrichtung und aus dem Ausgang des zweiten Verzögerers, also aus den beiden an den Eingängen B₂S und ft-6 anstehenden Signalen erhalten wird;

— einer dritten Verzögerungsschaltung, bestehend aus einem Kondensator C3, einem Widerstand R3 und einer Diode D 3, wobei die Verzögerungsschaltung mit Z und B₂A verbunden ist und die Umschaltung von »0« auf »1« um eine Zeit Tz und die Umschaltung von »1« auf »0« um eine vernachlässigbare Zeit verzögert;

— einem zweiten logischen Operator, bestehend aus einem Tor &, dessen Ausgang mit dem Eingang der ersten Verzögerungsschaltung und mit dem Eingang der ersten Verzögerungsschaltung und mit dem RESET-Eingang des Hilfsspeichers verbunden ist, also Bs-XQ mit R 1 und A₂S, und dessen Ausgangssignal aus der Summe des SET-Signals S am Eingang X der Vorrichtung und dem Ausgangssignal der dritten Verzögerungsschaltung, also aus der Summe der beiden an B₃-S und ft-9 anstehenden Signale erhalten wird.

In der folgenden Beschreibung der Wirkungsweise der Vorrichtung ist angenommen, daß sich in der normalen Betriebsstellung alle Signale, S, R und Q, im Zustand »0« befinden.

Es sei nun angenommen, daß am Eingang Xein Signal S (SET-Steuersignal) in Pulsform erscheint, dessen Dauer T, geringer ist als T₂ und größer als T₁ ¹. Nach Ablauf der Zeit T\ erscheint das SET-Signal am Eingang A\-\ des Hilfsspeichers und dessen Ausgang A\-3 schaltet auf den Zustand »1« um, auch wenn am Eingang A₂-% das RESET-Steuersignal vorhanden ist, weil der Ausgang >4i-3 für das SET-Signal bevorzugt ist. Nach Ablauf der Zeit T₁ verschwindet das RESET-Signal am Eingang A₂-6, während am Eingang Ai-I das SZT-Signal verbleibt. Der Ausgang Λι-3 verbleibt im Zustand »1« in stabiler Weise. Nach Ablauf der Zeit T₂ geht auch der Ausgang ßi-3 der zweiten Verzögerungsschaltung in den Zustand »1« über und schaltet also das

Ausgangssignal Q am Ausgang Z in den Zustand »1«. Auf diese Weise kann man die Umschaltung des Signals Q als Folge eines Steuersignals S(SET) am Eingang X überprüfen.

Es muß nun überprüft werden, ob dieser Zustand stabil ist, d. h. ob nach Verschwinden des SET-Signals das Selbsthaltesystem der bistabilen Vorrichtung funktioniert. Hierzu genügt es zu überprüfen, ob der zweite logische Operator, also das Tor &, funktioniert, dessen Aufgabe es ist, am Ausgang Z der Vorrichtung das SET-Signal zu ersetzen, welches am Eingang X der Vorrichtung verschwinden kann, ohne daß eine Änderung des geschalteten Zustandes eintritt.

Der zweite Teil der Überprüfung geht wie folgt vor sich: Nach Ablauf der Zeitdauer T₃ des Signals Q im Zustand »1« geht auch der Eingang By9 in den Zustand »1« über, und wenn der zweite logische Operator funktioniert, geht auch der Ausgang /fe-lO in den Zustand »1« über. Während nun die erste Verzögerungsschaltung den SET-Eingang des Hilfsspeichers für eine nicht geringere Zeit als Ti" im Zustand »0« hält, empfängt der RESET-Eingang A₂-S das Steuersignal sofort. Somit geht der Ausgang Ai-3 in den Zustand »0« zurück, und da die zweite und dritte Verzögerungsschaltung bei dieser Umschaltung eine vernachlässigbare Verzögerung ergeben, kehrt das Signal Q in den »O«-Zustand zurück und ebenso die Anschlüsse #3-9, &-10 und A₂-6. Mit anderen Worten, das Verschwinden des Ausgangssignales Q nach Ablauf einer Zeit Tj dient zur Überprüfung der ordnungsgemäßen Arbeitsweise der Vorrichtung auch für den Fall, daß tatsächlich am Eingang Xem SET-Steuersignal vorhanden ist

Angenommen, das S-Signal habe eine Dauer, die langer ist als T₂ +T₃. In diesem Falle geht das Ausgangssignal der dritten Verzögerungsschaltung am Eingang B3-9 in den Zustand »1« über, während das ^r, S-Signal noch vorhanden ist, d. h. also während das SET-Steuersignal noch am Eingang Ai-I des Hilfsspeichers ansteht. Somit kann die Umschaltung des Ausgangs Ai-3 des Hilfsspeichers auf »0« nicht erfolgen, da dieser Ausgang für das S-Signal bevorzugt ist. Der

in Zustand »1« bleibt also stabil in der Kette der drei Verzögerungsschaltungen und am Ausgang Z vorhanden.

Die Wiederherstellung des Zustandes »0« des Speichers kann erst erfolgen, wenn das Ä-Signal am Eingang Y, das bisher auf »0« war, auf »1« umschaltet. Der erste logische Operator, also das Tor Bi, dessen Eingänge in negativer Logik arbeiten, schaltet den Ausgang Q auf »0« um. Wenn nun das /{-Signal auf »0« zurückkehrt, kehrt der Ausgang Q auf »1« zurück, aber da am Eingang X kein S-Signal vorhanden ist verhält sich die Vorrichtung wie im zweiten Teil der Überprüfung, d. h. nach einem Verbleib im Zustand »1« für die Dauer T₃ kehrt der Ausgang Q endgültig in den Zustand »0« zurück.

Wenn das an die Vorrichtung angeschlossene logische System eine Verzögerungszeit r_rbeim Ansprechen der Endschaltungen hat so muß zur Erreichung der Aufgaben der Erfindung die dritte Verzögerungsschaltung so ausgelegt sein, daß T₃ kleiner ist als T_r. In diesem Falle, und wenn T3 kleiner ist als T₂ und größer als Ti', kann der als Prüfsignal verwendete Impuls eine Dauer gleich T3 haben.

Hierzu 1 Blatf Zeichnungen

Claims (4)

Patentansprüche:

1. Bistabile elektronische Schaltungsanordnung zur Verwendung als Speicher in logischen Automat!- s sierungssystemen, die auch während des Normalbetriebes überprüfbar ist, mit einem Eingang für das Stell-Steuersignal, einem Eingang für das Rückstell-Steuersignal und einem Ausgang für das Ausgangssignal des Speichers, dadurch gekennzeich- net, daß die Schaltungsanordnung im wesentlichen besteht aus:

— einer bistabilen Schaltung als Hilfsspeicher (A\, Ai) ^m'¹ einem Steuereingang (A₂S) und einem Ausgang (A\-3);

— einer ersten Verzögerungsschaltung (CX, RX), deren Ausgang mit dem Steuereingang (A\-\) des HilfsSpeichers verbunden ist und die die Umschaltung von »O« auf »1« um eine Zeit 7V und die Umschaltung von »1« auf »0« um eine Zeit 71" verzögert;

— einer zweiten Verzögerungsschaltung (C2, R 2, Dl, B\), deren Eingang mit dem Ausgang (A\-3) des Hilfsspeichers verbunden ist und die die Umschaltung ihres Ausgangs von »O« auf »1« um eine Zeit T₂ verzögert, die größer ist als 71' und 7Ί";

— einem ersten logischen Operator (B₂), dessen Ausgang (B₂-A) mit dem Ausgang (Z) der Schaltungsanordnung verbunden ist und dessen Ausgangssignal als logisches Produkt aus dem negierten Signal (R) des Rückstell-Steuersignals (R) am Eingang (Z) der Schaltungsanordnung und dem Ausgang der zweiten Verzögerungsschaltung erhalten wird;

— einer dritten Verzögerungsschaltung (C 3, R 3, B₃), deren Eingang mit dem Ausgang des ersten logischen Operators (B 2) verbunden ist und die die Umschaltung ihres Ausgangs von »0« auf »1« um eine Zeit T₃ verzögert, die kleiner ist als T_r (— Mindestansprechzeit der Endschaltungen);

— einem zweiten logischen Operator (B₃), dessen Ausgang (B₃-XQ) mit dem Eingang der ersten Verzögerungsschaltung und mit dem Wiederherstellungseingang (Ai-6) des Hilfsspeichers ver- « bunden ist und deren Ausgangssignal als logische Summe aus dem Steuersignal (S) am Eingang (X) der Schaltungsanordnung und dem Ausgangssignal der dritten Verzögerungsschaltung erhalten wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die genannten logischen Operatoren aus zu integrierten Stromkreisen des Komplementär-MOS-Typs gehörenden elektronischen Toren bestehen.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verzögerungsschaltungen aus ÄC-Gliedern bestehen, die vorzugsweise ebenfalls als integrierte Schaltungen ausgeführt sind.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die von der dritten Verzögerungsschaltung erzeugte Verzögerung (T₃) gleich der Dauer des Prüfimpulses ist, der an den Eingang (X) der Schaltungsanordnung angelegt wird.

Die Erfindung betrifft eine bistabile elektronische Schaltungsanordnung zur Verwendung als Speicher in logischen Automatisierungssystemen.

In den logischen Automatisierungssystemen wird häufig als Speicher eine bistabile Schaltungsanordnung verwendet, die eine bestimmte binäre Information — »0« oder »1« — für eine beliebige Zeit speichern kann. Für solche Speicherfunktionen dienen z. B. bistabile Relais mit doppelter Steuerung und bistabile elektronische Multivibratoren. Die Umschaltung des Speichers vom Zustand »0« zum Zustand »1« und umgekehrt wird durch an die Eingänge des Speichers angelegte Steuersignale hervorgerufen. In der Technik sind verschiedenen Ausführungen solcher Schaltungsanordnungen bekannt, die sich vor allem im Steuerungsverfahren unterscheiden. Im allgemeinen handelt es sich aber grundsätzlich um bistabile Stromkreise, weshalb im folgenden von einer solchen Schaltungsanordnung ausgegangen wird.

Die Schaltungsanordnung enthält einen Eingang für ein logisches Stellsigna! 5(SET) des Speichers, welches die Umschaltung des Ausgangssignals Q des Speichers in den logischen Zustand »1« hervorruft Der Speicher verbleibt in diesem Zustand auch nach dem Verschwinden des Eingangssignals S. Der Ausgang Q des Speichers kehrt dagegen in den Zustand »0« zurück, wenn am zweiten Eingang ein Wiederherstellungssignal R (RESET) erscheint Für den Fall, daß Signale gleichzeitig an beiden Eingängen vorhanden sind, kann man das Ausgangssignal für SET als bevorzugt wählen, so daß der Ausgang sicher den Zustand »1« annimmt, oder man kann auch das Ausgangssignal für RESET als bevorzugt wählen, so daß der Ausgang sicher den Zustand »0« annimmt.

In einigen Automatisierungssystemen wird eine Reihe von wichtigen Steuerungsmaßnahmen, z. B. zum Schutz der zu kontrollierenden Anlage, gerade durch die Umschaltung des Speichers von einem Normalbetriebszustand (beispielsweise vom Zustand »0«) in einen Steuerungszustand (beispielsweise in den Zustand »1«) veranlaßt. Die Sicherheit der Steuerungsmaßnahme ist also von der Wirksamkeit des Speichers abhängig, da eine Störung, welche den Speicher verhindert, in den Zustand »1« umzuschalten und in diesem Zustand auch nach dem Verschwinden des SET-Signals stabil zu verbleiben, die ordnungsgemäße Steuerungsmaßnahme verhindert.

Die bekannten bistabilen Schaltungsanordnungen können während des Normalbetriebes nicht überprüft werden, ohne daß eine ungewollte Steuerungsmaßnahme ausgelöst oder die Sicherheit von Maßnahmen beeinträchtigt wird, die während der Überprüfung tatsächlich erforderlich werden sollten.

Der Erfindung liegt die Aufgabe zugrunde, eine bistabile Schaltungsanordnung zur Verwendung als Speicher in logischen Automatisierungssystemen derart auszubilden, daß ihre Funktion auch während des Normalbetriebes überprüft werden kann; dabei soll überprüft werden können, ob eine stabile Umschaltung vom Normalbetriebszustand auf den Steuerungszustand eintreten kann, ohne daß infolge der Überprüfung unechte Steuerungsmaßnahmen ausgelöst werden und ohne die Sicherheit eventueller tatsächlicher, während der Überprüfung erforderlicher Steuerungsmaßnahmen zu beeinträchtigen.

Ausgehend von einer solchen Schaltungsanordnung, welche einen Eingang für das Rückstell-Steuersignal (SET), und einen Ausgang für das Ausgangssignal des