DE2917126A1

DE2917126A1 - Verfahren zum pruefen einer integrierten schaltung

Info

Publication number: DE2917126A1
Application number: DE19792917126
Authority: DE
Inventors: Josephus Delvigne
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1979-04-27
Filing date: 1979-04-27
Publication date: 1980-10-30
Also published as: US4385275A; FR2455287A1; GB2049206A; CA1164947A; GB2049206B; JPS634151B2; DE2917126C2; FR2455287B1; JPS55149063A

Description

Philips Patentverwaltung GmbH, Steindamm 94, 2000 Hamburg

^ PHD 79-050

Verfahren zum Prüfen einer integrierten Schaltung.

Die Erfindung betrifft ein Verfahren zum Prüfen einer integrierten Schaltung, die mindestens ein digitales Ausgangssignal erzeugt, wobei durch ein von außen angelegtes Signal die Schaltung in einen Prüfzustand versetzt wird, sowie eine Anordnung zur Durchführung des Verfahrens.

Bei der Prüfung insbesondere komplexer integrierter Schaltungen mit sequentieller Logik, d.h. mit speichernden Schaltungen, tritt das Problem auf, daß die Prüfung aller möglichen Zustände zu lange dauert. Um das Prüfen zu beschleunigen, ist es daher zweckmäßig, einzelne Teile bzw. Blöcke der gesamten Schaltung für sich zu prüfen. Da jedoch insbesondere bei einer in einem Gehäuse eingebauten integrierten Schaltungen interne Schaltungspunkte nicht mehr zugänglich sind, müssten diese zusätzlichen Prüfpunkte nach außen geführt werden. Dadurch erhöht sich jedoch die Anzahl der Anschluß elemente der integrierten .- .!. Schaltung. Diese Anzahl ist jedoch bei Verwendung von standartisierten Gehäuseformen begrenzt. Es ist daher bekannt, die Schaltung durch ein von außen angelegtes Signal in einen Prüfzustand zu versetzen, bei dem einzelne Eingänge bzw. Ausgänge der integrierten Schaltung praktisch unmittelbar mit Eingangs- bzw. Ausgangsanschlüssen der Schaltung verbunden werden. Auch dabei ist jedoch noch ein zu-

030044/0477

4 PHD 79-050

sätzlicher Anschluß notwendig, der für die Verwendung als Signalanschluß im normalen Betrieb nicht zur Verfügung steht.

Aufgabe der Erfindung ist es, ein Verfahren der eingangs genannten Art anzugeben, bei der zum Einstellen der Schaltung in den Prüfzustand kein zusätzlicher Anschluß benötigt wird. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das digitale Signal über eine Ausgangsstufe herausgeführt wird, deren Eingang und Ausgang innerhalb der Schaltung mit einer die Kombination der Signalzustände auswertenden logischen Verknüpfungsschaltung verbunden ist, durch die der Prüfzustand gesteuert wird, und daß zum Einstellen des Prüfzustandes an den Ausgang für das digitale Signal ein zu dem zu erzeugenden zeitlichen Signalmuster komplementäres Signalmuster angelegt wird. Auf diese Weisewird also ein normaler Signalausgang zusätzlich als Signaleingang für das Prüfsignal mitverwendet. Die Ausgangsstufe muß dann selbstverständlich so aufgebaut sein, daß das Ausgangssignal von außen auf den entgegengesetzten Signalwert gebracht werden kann, ohne daß diese Stufe zerstört wird. In einer zu beschreibenden Ausführungsform muß dies zumindest für den einen Signalwert gelten.

Eine Anordnung zur Durchführung des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, daß die Verknüpfungsschaltung ein Exclusiv-ODER-Gatter ist, dessen Ausgang mit dem Steuereingang einer Prüfsteuerschaltung verbunden ist, die bei Verwendung einer nichtinvertierenden Stufe als Ausgangsstufe durch eine logische "O" und bei Verwendung einer invertierenden Stufe als Ausgangsstufe durch eine · logische "1" am Steuereingang in den Prüfzustand schaltet. Auf diese Weise wird ein einfacher Aufbau der Verknüpfungsschaltung realisiert.

Eine Ausgestaltung dieser Anordnung ist dadurch gekennzeichnet, daß die Prüfsteuerschaltung eine von dem Signal

030044/0477

5 PHD 79-050

am Steuereingang angesteuerte bistabile Kippstufe enthält. Hierdurch ist es also möglich, daß nur ein einziges Signal anstelle eines Musters aus einer Folge von Signalen von außen angelegt werden muß, um die Schaltung in den Prüfzustand zu bringen. Ein weiteres, von außen angelegtes komplementäres Signal schaltet dann die bistabile Kippstufe wieder.zurück und damit die Schaltung in den normalen Betriebszustand.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 den grundsätzlichen Aufbau einer erfindungsgemäßen Anordnung in der integrierten Schal= tung,

ein Zeitdiagramm hierzu,

einen weiter ausgestalteten Aufbau einer Anordnung und deren Zusammenschaltung mit einer Prüfeinrichtung ₉

Fi 4 ein Impulsdiagramm hierzu^

ein Ausführungsbeispiel für die Verknüpfungsschaltung in NMOS-Technik»

In Fig. 1 stellt der gestrichelt umrahmte Bereich 1 einen Baustein mit einer integrierten Schaltung dar, wobei der Einfachheit halber nur ein einziger Anschluß 2 als Ausgang dargestellt ist. Der Baustein 1 enthält eine Schaltung 3, die die eigentlichen Funktionen des Bausteins aus-= führt. Auch von der Schaltung 3 ist der Einfachheit halber nur ein einziger Ausgang dargestellt, der mit dem Eingang einer Ausgangsstufe 5 und einer Verknüpfungsschaltung 9 verbunden ist und der mit B bezeichnet ist. Der Ausgang der Ausgangsstufe 5 ist mit dem Ausgang 2 des Bausteins 1 sowie intern mit einem weiteren Eingang der Verknüpfungsschaltung 9 verbunden, und diese Leitung ist mit A bezeichnet. Der Ausgang der Verknüpfungsschaltung 9, der mit C bezeichnet ist, führt auf den Eingang einer Prüfsteuer-

0300U/0477

Fig.	2
Fig.	3
Fig.	4
Fig.	5

6 PHD 79-050

schaltung, die im Prüfzustand die Schaltung 3 in eine andere Betriebsweise umschaltet. Vorzugsweise sind alle in dem Baustein 1 dargestellten Schaltungen bzw. Schal- < tungsteile auf einer einzigen Halbleiterscheibe zusammen integriert.

Die Funktion der in Fig. 1 dargestellten Anordnung wird anhand der Fig. 2 näher erläutert. Zunächst wird angenommen, daß die Schaltung 3 aufgrund von Signalen, die an nicht dargestellte Eingänge angelegt sind, auf der Ausgangsleitung B den in der entsprechend bezeichneten Zeile der Fig. 2 dargestellten Signalverlauf erzeugt. Solange dem Ausgang 2 des Bausteins 1 kein Signal von außen aufgeprägt wird, erscheint daran und somit auf der Leitung A das gleiche Signal, da die Ausgangsstufe 5 nicht invertierend arbeitet. Die Reihe A' stellt das von außen dem Ausgang 2 aufgeprägte Signal dar, wobei die Wellenlinie zu Beginn angibt, daß dieses Signal nicht vorhanden ist, d.h. die dieses Signal erzeugende Quelle ist zunächst hoGhohmig. Da somit die Leitungen A und B das gleiche Signal führen, erzeugt das Exclusiv-ODER-Gatter 9 ein niedriges Signal auf der Leitung C.

Zum Zeitpunkt T wird dem Ausgang 2 ein Signal aufgeprägt, das entgegengesetzt zum Signal B und damit zum Signal der Ausgangsstufe 5 bei offenem Ausgang 2 ist. Um anzudeuten, daß nun das Signal am Ausgang 2 von der äußeren Signalquelle bestimmt wird, ist der Signalverlauf der Zeile A¹ in Fig. 2 durchgezogen dargestellt und das Signal A der Ausgangsstufe 5 als Wellenlinie. Wie aus dem Vergleich der Zeilen B und A' hervorgeht, erhält nun die Verknüpfungsschaltung 9 zueinander unterschiedliche Signale am Eingang, so daß auf der Ausgangsleitung C ein hohes Signal erzeugt wird, das die Prüf steuerschaltung 7 in den Prüfzustand einstellt.

030044/0477

7 PHD 79-050

Sobald das dem Ausgang 2 aufgeprägte Signal wieder verschwindet, d.h. die entsprechende Signalquelle hochohmig wird, erhält die Verknüpfungsschaltung 9 wieder gleiche Signale und erzeugt damit auf der Leitung C ein niedriges Signal, das die PrüfSteuerschaltung 7 wieder in den normalen Betriebszustand umschaltet.

Bei dem in Fig». 3 mehr in Einzelheiten dargestellten Aus- :Ciö?rungsbeispiei ist der elektronische Baustein 1 mit

^ einer Prüfschaltung 21 verbunden, und zwar mit den beiden Spannungsversorgungsleitungen 12 und 14 sowie mit der Ausgangsleitung. 2. Weitere Eingangs- und Ausgangsleitungen des Bausteins 1 sind allgemein ebenfalls mit der Prüfschaltung 21 verbunden, was jedoch der Übersichtlichkeit halber in Fig. 3 nicht weiter dargestellt ist.

Die Schaltung zur Durchführung der gewünschten Funktion des Bausteins 1 umfasst hier zwei Zähler 31 und 33, die die Frequenz eines am Eingang E angelegten Taktsignals durch die Zahl K und L teilen. Dem Ausgang Qp des Zählers 33 ist eine Ausgangsstufe nachgeschaltet, die aus einem Inverter 51, einem N-Kanal-Feldeffekttransistor 53 und einem Arbeitswiderstand 55 besteht, wobei letzterer ebenfalls üblicherweise als Feldeffekttransistor ausgebildet ist. Die Ausgangsleitung A vom Verbindungspunkt des Transistors 53 mit dem Widerstand 55 führt sowohl zum Ausgang 2 wie auch zu einem Eingang des Exclusiv-ODER-Gatters 9, dessen anderer Eingang direkt mit der Leitung B, d.h. mit dem Ausgang Q« des Zählers 33 verbunden ist.

Der Ausgang 2 des Bausteins 1 führt in der Prüfanordnung 21-auf einen Umschalter 23, der diesen Ausgang in der Stellung a mit einem Vergleicher 27 und in der Stellung b mit dem Ausgang einer Treiberstufe 25 verbindet. Der Umschalter 23 wird von einer Einrichtung 29 gesteuert, die das PrüfSteuerprogramm enthält und auch die Signale zum Ansteuern der Treiberstufe 25 und des Vergleichers 27 liefert.

030044/0477

8 PHD 79-050

Die beiden Zähler und 31 und 33 im Baustein 1 sind über die Prüfsteuerschaltung 7 miteinander verbunden. Diese Prüfsteuerschalt ung enthält hier eine bistabile Kippstufe 79 von -K-Type, deren -und K-Eingang beide über die Leitung C mit dsm .Ausgang des Exclusiv-ODER-Gatters 9 verbunden sind. Dadurch wechselt die Kippstufe 79 bei Jedem Signal am Takteingang den Zustand, wenn das Ex.clusiv-ODER-Gatter 9 ein hohes Signal liefert. Der Takteingang erhält das am Eingang E angelegte Taktsignal,wobei angenommen wird, daß die Kippstufe 79 mit der entgegengesetzten Taktsignalflanke schaltet wie die Zähler 31 und 33, was durch den Punkt vor dem Takteingang angedeutet ist. Wenn nämlich durch ein Taktsignal das Signal am Ausgang Q^. des Zählers 33 seinen Wert wechselt, wird dieser Wechsel über die Leitung B dem Exclusiv-ODER-Gatter 9 sofort, über die Leitung A aber um die Laufzeit des Inverters 51 und des Transistors 53 verzögert J so darf das Exclusiv-ODER-Gatter 9 während dieser Zeit unterschiedliche Signale empfängt und kurze positive Impulse erzeugen kann, wie in Fig. 4 in Zeile C angedeutet ist. Diese Impulse, die praktisch Störimpulse darstellen, sind Jedoch beendet, wenn die andere Flanke des Taktsignals auftritt, so daß die Kippstufe 79 nicht ϊ fälschlich umgeschaltet werden kann. Im Ruhezustand möge der obere Ausgang (5 ein hohes Signal führen, was durch einen entsprechenden RUcksetzeingang erreicht werden kann, der mit der allgemeinen Rücksetzleitung des Bausteins verbunden ist. Dies stellt den normalen Betriebszustand der Prüfsteuerschaltung 7 dar. Der Ausgang Q ist über die Leitung D mit einem Eingang eines UND-Gatters 73 verbunden, dessen anderer Eingang mit dem Ausgang Q₁ des Zählers 31 und dessen Ausgang mit einem Eingang des ODER-Gatters 75 verbunden ist. Dadurch wird das Taktsignal, das über den Eingang E dem Takteingang C₁ des Zählers 31 zugeführt wird und am Ausgang Q₁ frequenzuntersetzt erscheint, über das UND-Gatter 73 und das ODER-Gatter 75 dem Takteingang C₂ des Zählers 33 zugeführt und dort weiter untersetzt. Wenn diese Zähler 31 und 33 große Teilerverhältnisse aufweisen, beispielsweise wie bei elektronischen Uhren, wo Minuten

0 30 044/047 7

9 PHD 79-050

und Stunden angezeigt werden, während der Eingangstakt in der Größenordnung der maximal zulässigen Taktfrequenz liegt, ist es klar, daß für eine vollständige Prüfung aller Stufen aller Zähler eine sehr lange Zeit vergehen _c würde.

Um nun den Zähler 33 direkt, d.h. unabhängig vom Zähler prüfen zu können, ist der Eingang E auch mit einem Eingang eines UND-Gatters 71 verbunden^ dessen anderer· Eingang mit dem Ausgang Q der bistabilen Kippstufe 79 verbunden ist. Der Ausgang des UND-Gatters 71 ist über das ODER-Gatter 75 mit dem Takteingang C₂ des Zählers 33 verbunden. Auf diesem Wege kann der Zähler 33 direkt durch das Taktsignal am Eingang E angesteuert werden.

Um dies zu erreichen, wird zum Zeitpunkt T^ der Schalter 23 in der Prüfeinrichtung 21 in die Stellung b umgelegt und über die Treiberstufe 25 ein niedriges Signal auf die Ausgangsleitung 2, die in diesem Augenblick gerade hohes Potential hatte, aufgeprägt, wie in Fig. 4 dargestellt ist. Dieses Signal muß genügend lange vor der Rückflanke des betreffenden Taktsignals beginnen, damit das· Exfelusiv-ODER-Gatter 9 entsprechend lange zwei unterschiedliche Signale empfängt und ein langes Ausgangssignal erzeugt, so daß mit der Rückflanke des Taktsignals die bistabile Kippstufe 79 sicher umgeschaltet wird. Damit nimmt der Ausgang Q und damit die Leitung D ein niedriges Signal an und sperrt das UND-Gatter 73, während der Ausgang Q ein hohes Potential führt und das UND-Gatter 71 freigibt.

Damit gelangt nun das am Eingang E anliegende Taktsignal über das UND-Gatter 71 und das ODER-Gatter 75 direkt auf den Takteingang C₂ des Zählers 33 und kann diesen mit der maximal zulässigen Taktfrequenz weiterschalten, so daß dieser Zähler innerhalb kurzer Zeit alle ZählStellungen durchlaufen kann, was durch die Signale am Ausgang Q₂ festgestellt werden kann, die über die Inverterstufe 51 und den Ausgangstransistor 53 auf dem Ausgang 2 erscheinen. Da der Schalter 23 inzwischen wieder in der Stellung a

030044/0477

2317126

10 PHD 79-050

steht, werden diese Signale im Vergleicher 27 mit entsprechenden Signalen aus der Prüfprogrammeinrichtung 29 verglichen. Bei einer Abweichung erzeugt der Vergleicher 27 ein Ausgangssignal, das eine nicht dargestellte Anzeigeeinrichtung oder Einrichtung zum nachfolgenden Aus-

sortieren des gerade geprüften Bausteins 1 führt.

Bei diesem Beispiel ist angenommen worden, daß das von der Prüfeinrichtung 21 auf der Leitung 2 aufgeprägte Signal ein negatives Signal ist, da in diesem Zustand der Transistor 53 gesperrt ist und die Leitung 2 dann mit einem Innenwiderstand gleich dem Wert des Widerstands 55 erscheint. In diesem Falle kann der Transistor 53 als ein Transistor mit niedrigem Innenwiderstand im durchgeschalteten Zustand ausgeführt werden. Falls jedoch auch positive Signale auf die Leitung 2 aufgeprägt werden sollen, muß der Transistor 53 durch entsprechende geometrische Dimensionierung einen begrenzten Innenwiderstand haben, damit bei dem aufgeprägten positiven Signal der Strom begrenzt bleibt.

Wenn der Zähler 33 geprüft worden ist, wird zum Zeitpunkt T₂ wieder der Schalter 23 in die Stellung b umgeschaltet, und die Treiberstufe 25 wird zum Erzeugen eines negativen Signals angesteuert, wie in Fig. 4 dargestellt ist. Damit erhält das Exclusiv-ODER-Gatter 9 vorübergehend wieder zwei unterschiedliche Eingangssignale, so daß auf der Leitung C ein Impuls erzeugt wird, der die bistabile Kippstufe 79 wieder umschaltet, so daß die Leitung D wieder hohes Potential annimmt. Damit wird das UND-Gatter 71 gesperrt und das UND-Gatter 73 freigegeben, so daß nun die beiden Zähler 31 und 33 wieder in Reihe geschaltet sind und der normale Betriebszustand wieder hergestellt ist.

Das in Fig. 5 dargestellte Ausführungsbeispiel eines Exclusiv-ODER-Gatters ist in NMOS-Technik ausgeführt, wobei alle Transistoren N-Kanal-Feldeffekttransistoren vom Anreicherungstyp sind, die nur durch ein hohes Potential

Q300U/CH77

r^^fif?'¹¹"^Γπ· Γ-"'*

11 PHD 79-050

am Gate-Anschluß leitend werden. Die Pfeile stellen den Substratanschluß dar, der jeweils mit dem Bezugspotential der Leitung 90 verbunden ist. Die beiden mit der Leitung 96 für die positive Versorgungsspannung verbundenen Transistoren sind Lasttransistoren, die als Arbeitswiderstände arbeiten. Die Eingangssignale werden über die Leitungen A und B zugeführt, und das Ausgangssignal wird auf der Leitung C abgegeben. Wenn beide Leitungen A und B ein niedriges Signal führen, sind beide Transistoren 91 und 93 gesperrt, so daß die Leitung 94 positiv ist und den Transistor 99 leitend macht. Damit ist das Signal auf der Leitung C niedrig. Wenn beide Leitungen A und B ein positives Signal führen, sind die Transistoren 91 und 93 leitend, so daß die Leitung 94 praktisch auf dem Potential der Leitung 90 für Bezugspotential liegt und damit den Transistor 99 sperrt, jedoch sind nun beide Transistoren 95 und 97 eingeschaltet, so daß dadurch die Leitung C ebenfalls ein niedriges Potential führt. Wenn jedoch nur eine der beiden Leitungen A und B ein hohes Potential und die andere ein niedriges Potential führt, ist zwar einer der Transistoren 91 und 93 eingeschaltet und damit die Leitung 94 praktisch auf Potential der Leitung 90, so daß der Transistor 99 gesperrt ist, aber außerdem ist auch einer der Transistoren 95 und 97 dann gesperrt, so daß die Leitung C in diesem Falle ein hohes Potential führt. Auf diese Weise ist die Exclusiv-ODER-Funktion erfüllt.

030044/0477

eerse

it

Claims

Philips Patentve:.*waltuag GmbH, SSaindamm 94, 2000 Hamburg

PATENTANSPRÜCHE PHD 79-050

Verfahren zum Prüfen einer integrierten Schaltung, die mindestens ein digitales Ausgangssignal erzeugt, wobei durch ein von außen angelegtes Signal die Schaltung in einen Prüfzustand versetzt wird, dadurch gekennzeichnet, daß das digitale Signal über eine Ausgangsstufe herausgeführt wird, deren Eingang und Ausgang innerhalb der Schaltung mit einer die Kombination der Signalzustände auswertenden logischen Verknüpfungsschaltung verbunden ist, durch die der Prüfzustand gesteuert wird, und daß zum Einstellen des Prüfzustandes an den Ausgang für das digitale Signal ein zu dem zu erzeugenden zeitlichen Signalmuster komplementäres Signalmuster angelegt wird.
2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die Verknüpfungsschaltung (9) ein Exclusiv-ODER-Gatter ist, dessen Ausgang mit dem Steuereingang einer Prüfsteuerschaltung (7) verbunden ist, die bei Verwendung einer nichtinvertierenden Stufe als Ausgangsstufe (5) durch eine logische .¹¹O" ^; und bei Verwendung einer invertierenden Stufe als Ausgangsstufe (5) durch eine logische "1" am Steuereingang in den Prüfzustand schaltet.

030044/0477

2 PHD 79-050
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Prüfsteuerschaltung (7) eine von dem Signal am Steuereingang angesteuerte bistabile Kippstufe (79) enthält.

030044/0477