DE2040063A1

DE2040063A1 - Testgeraet

Info

Publication number: DE2040063A1
Application number: DE19702040063
Authority: DE
Inventors: Smith Kay D; Smith Kent F
Original assignee: Arris Technology Inc
Current assignee: Arris Technology Inc
Priority date: 1969-08-21
Filing date: 1970-08-12
Publication date: 1971-03-18
Also published as: FR2056316A5; US3621387A

Description

Anmelder;General Instrument Corporation,

65 Gouverneur street, Newark 4, Hew Jersey, USA

Testgerät

Die Erfindung betrifft ein elektrisches Testgerät, insbesondere ein Testgerät zum Testen der Funktion von Signalverarbeitungseinrichtungen, wie beispielsweise, jedoch nicht ausschließlich, integrierte Schaltungen, die nach Verfahren zur Integration in großem Maßstab, der sogenannten "Large Scale Integration"(ISI) hergestellt werden.

Eine der bedeutendsten Entwicklungen in neuerer Zeit auf dem Gebiet der Herstellung elektrischer Schaltungen ist die Large Scale Integration, bei der eine große Anzahl von Schaltungen mit vielen und unterschiedlichen Komponenten auf einem einzelnen Plättchen aus Halbleitermaterial hergestellt werden. Diese Technik wurde durch die nachfolgende Entwicklung der Metalloxydsilizium-^iOS) und Metall-Dickoxydslllzium-(MTOS) Herstellungsverfahren erleichtert.

■109812/11

Diese Verfahren erleichtern es dem Systemplaner, eine große Anzahl von Schaltungen in einem verhältnismäßig kleinem Volumen unterzubringen. Diese Schaltungen besitzen den wesentlichen Vorteil, daß sie einen geringen Leistungsverbrauch haben und be,i hohen Arbeits-(z. B. Schalt-)Geschwindigkeiten arbeiten. LSI-Schaltungen haben daher eine weite Verbreitung gefunden, beispielsweise als logische Schaltungen und Speicherschaltungen bei Digitalrechnern und dergleichen. Die Zuverlässigkeit derartiger Rechner hängt in großem Maße von der Zuverlässigkeit und Arbeitsgenauigkeit der Schaltungskomponenten ab, so daß hochentwickelte Geräte und Verfahren zum Testen von LSI-tSchaltungen benötigt werden. Diese Untersuchungen sind wegen der großen Anzahl unterschiedlicher Funktionsabschnitte in jeder Schaltung und wegen der vielen verschiedenen Arbeitsparameter, die geprüft werden müssen, verhältnismäßig schwierig. Um die Arbeitsweise einer gegebenen schaltung vollständig abschätzen zu können, muß sie sowohl statischen als auch dynamischen Tests und Messungen unterworfen werden. Diese Tests umfassen Streutests, Leistungatests und Funktionstests, wobei die letzteren bei der untersuchung logischer Schaltungen besonders nützlich sind, um festzustellen, ob die untersuchte Schaltung auf ein Eingangssignal die gewünschte Logikoperation durchführt oder nicht. Bei einem entweder kombinatorischen oder sequentiellen Funktionstest wird ein bekanntes Signal an einen oder mehrere Schaltungseingänge angelegt^ und das tatsächliche Ausgangssignal der Schaltung wird geprüft, um festzustellen, ob dasselbe mit dem Ausgangssignal Übereinstimmt, das die Schaltung bei richtiger Arbeitsweise auf das bestimmte Eingangssignal erzeugen muß.

Bei der Durchführung dieser Teste 1st es wünschenswert, die Sohal· tung bei oder etwa bei ihren normalen Arbeitsbedingungen hinsichtlich Belastung, Leistungszufuhr und, im Falle von logischen Sohal· auch der Takt signale zu betreiben.

10981 2/1U8

Ein Gerät zum Testen von LSI-Schaltungen muß daher eine große Menge von Daten und TestSignalen erzeugen und analysieren. Ferner müssen mit dem Testgerät Tests an vielen unterschiedlichen LSI-Schaltungen mit stark unterschiedlichen logischen Übergangsfunktionen und Arbeitsparametern möglich sein. Darüberhinaus sollte äas Testgerät in einem weiten Signalfrequenzbereich arbeiten, wie sie gewöhnlich beim Betrieb von LSI-Schaltungen verwendet werden. Ein Testgerät, das die Forderungen bei Verwendung für die praktisch unbegrenzte Anzahl von gegenwärtig und voraussichtlich in der Zukunft erhältlichen LSI-Schaltungen erfüllt, muß in der Lage sein, Hunderte unterschiedlicher Tests durchzuführen, wobei jeder Test Tausende von Informationsbits enthalten kann. .

Bisher mußten einzelne Testgeräte speziell für jede zu untersuchende Schaltung entwickelt und hergestellt werden. Dies ist selbstverständlich ein teures und zeitraubendes Verfahren und nur dann brauchbar, wenn nur eine verhältnismäßig geringe Anzahl von Sehaltungst.ypen getestet werden sollen. Es besteht jedoch ein großes Bedürfnis für ein Testgerät, das zum Testen und Messen einer großen Anzahl unterschiedlicher integrierter Schaltungen geeignet und brauchbar ist, die gegenwärtig und voraussichtlich In der Zukunft erhältlich" sind«

Zur Erhöhung der Flexibilität bekannter Testgeräte und zur Durchführung von Tests an mehr als einem Integrierten Schaltungstyp ist vorgeschlagen worden, einen Digitalrechner zu programmleren und zur Eraeugung wenigstens einiger der Eingangstestsignale der Schaltung und als Analysehilfe der Testergebnisse zu verwenden. Bei diesen durch den Rechner unterstützten Testgeräten bleibt der Rechner operativ während des Tests in der Schaltung und wird als Quelle der Testdaten verwendet«, Die Maximalfrequenz der

1 0 9 3 1 2 / 1 U 8

Datensignale, die zuverlässig vom Rechner erzeugt werden kann, ist im allgemeinen auf den Bereich von 10 kHz für öoftwareerzeugte Signale beschränkt. Da MOS-LSI-Schaltungen derzeit bei Frequenzen von etwa 2 MHz arbeiten können, sind bekannte, durch Rechner unterstützte Testgeräte,nur bei einer begrenzten Anzahl von Schaltungen verwendbar und können nur eine begrenzte Anzahl von Tests:an diesen Schaltungen durchführen. Diese Begrenzung ist in erster Linie das Ergebnis der Arbeitsbeschränkungen des Rechners selbst. Die bekannten durch Rechner unterstützten Testgeräte sind ferner hinsichtlich der Anzahl der Informationsbits beschränkt, die sie der getesteten Schaltung zuführen können. Dies bedeutet eine weitere Beschränkung ihrer Brauchbarkeit.

Während also durch Verwendung von Rechnern beim Testen integrierter Schaltungen die Flexibilität und Anpassungsfähigkeit der Testgeräte erweitert werden, da sie bei verschiedenen Schaltungstypen verwendet werden können, sind ihre Anwendungsmöglichkelten wegen der Frequenz- und Informationsgehaltsgrenzen und somit ihre Brauchbarkeit als Testgeräte für integrierte Schaltungen begrenzt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Schaltungs-Testgerät zu schaffen, das zur Untersuchung einer großen Anzahl verschiedener Schaltungen verwendet werden kann, das an einer gegebenen Schaltung eine Vielzahl unterschiedlicher Tests und Messungen durchführen kann, und das einer im Test befindlichen Schaltung Datensignale mit größerer Frequenz zuführen kann, als dies bisher möglich war. Das Testgerät soll durch einen Rechner gesteuert werden, und zwar derart, daß der Rechner während der Durchführung eines Tests nicht in der Testschaltung verbleiben muß. Mit dem Testgerät soll es möglich sein,

1 0 9 8 1 ? / 1 1 /. B

Funktionstests an logischen Schaltungen vorzunehmen* wobei beim Auftreten eines logischen Fehlers und/oder einem Fehler in der Amplitude des Ausgangssignals getrennte Anzeigen erzeugt werden sollen. Das Testgerät soll auf einfache Weise den meisten im Handel erhältlichen integrierten MOS-Schaltungen angepaßt werden können, zuverlässig und verhältnismäßig einfach arbeiten und verhältnismäßig billig und kompakt gebaut sein.

Das erfindungsgemäße Schaltungs-Testgerät ist in der Lage, für die im Test befindliche Schaltung ein simuliertes Eingangssignal zu erzeugen, sowie ein vorausgesagtes Ausgangssignal_s das dem Aus gangs signal entspricht, das die im Test tJsELndliche Schaltung an ihrem Ausgang erzeugen muß„ wenn das simulierte Eingangssignal an den Schaltungseingang angelegt wird. Zum Vergleich des vorausgesagten Ausgangssignals mit dem tatsächlichen Ausgangssignal der im Test befindlichen Schaltung sind Einrichtungen zum Vergleich und zur Erzeugung eines Testsignals vorgesehen, durch die die Ergebnisse des Vergleichs angezeigt werden. Zusätzlich kann die Durchschaltverzögerung zwischen den Eingangssignalen und den Ausgängen der Schaltung geprüft werden, um festzustellen, ob sie sich innerhalb bestimmter Grenzen befindet»

Das simulierte Eingangssignal und das vorausgesagte Ausgangssignal werden anfänglich (d. h. vor dem Test) von einem externen Rechner einem Datenspeicher zugeführt. Während eines Tests wird der Rechner vom Speicher abgetrennt. Es sind Einrichtungen vorgesehen» mittels deren die vorher gespeicherten Eingangsund vorausgesagten Ausgangsdaten gesteuert, der im Test befindlichen Schaltung zugeführt und verglichen werden. Da sich der Rechner zu dieser Zeit nicht mehr in der Testschaltung befindet, ist die Geschwindigkeit, mit der die Datensignale der im Test befindlichen Schaltung zugeführt werden, unabhängig vom Rechner, so daß sie bedeutend höher sein kann als die maximale Datenübertragungsgesohwindigkeit des Rechners.

1 0 9 8 1 2 / 1 U 8

Bei der hier beschriebenen Ausführungsform des Testgerätes werden die simulierten Eingangs- und vorausgesagten Ausgangswörter anfänglich in Schieberegistern gespeichert, wobei für jeden Mn- und Ausgang ein solches Schieberegister vorgesehen ist- Voa den Schieberegistern werden einzelne Bits dieser Wörter seriell mit einer Geschwindigkeit übertragen, die der Frequenz eines üblichen Systemoszillators oder Taktgenerators entspricht. Die ebenfalls der Taktfrequenz entsprechenden Steuersignale werden zu den eingangs- und Ausgangsdaten-Schieberegistern geführt, so daß die Eingangs- und Ausgangsdatenwörter zu den richtigen Zeiten zu der Einrichtung und zum Komparator übertragen werden.

Die Steuersignale werden durch eine Reihe zusätzlicher Schieberegister erzeugt, die vom Rechner anfänglich (d. h. vor einem Test) in vorherbestimmter Weise aufgeladen werden. Dadurch werden die Zeit- und Phasenbeziehungen zwischen den Steuersignalen bestimmt. Weitere Schieberegister, die ebenfalls vom externen Rechner eingespeist bzw. eingestellt werden, erzeugen simulierte Taktsignale zur Steuerung der Arbeitsweise der im Test befindlichen Schaltung. Der Rechner kann die Leistungszufuhr-Spannungen und -ströme für die Schaltung voreinstellen, sowie die an den Ausgang der Schaltung während des Tests angescHossene Gleichstrombelastung. Diese Parameter können auch von Hand voreingestellt werden.

Die erfindungsgemäße Vergleichsschaltung 1st in der Lage, gleichzeitig die Amplitude des tatsächlichen Ausgangssignals der Schaltung gegenüber den in manuell oder durch den Rechner voreingestellten Bezugspegeln und den logischen Gehalt des Ausgangssignal8 der Schaltung gegenüber dem vorausgesagten Ausgangssignal zu prüfen. Wird beim Amplitudentest ein Fehler ermittelt, so wird ein Amplituden-Fehlersignal erzeugt. Stimmen das tatsächliche Ausgangssignal und das vorausgesagte Ausgangssignal logisch nicht überein, so wird ein vom Amplituden-Fehlersignal abweichendes Logikfehler-Signal erzeugt. Tritt eines dieser Fehlersignale au$

10981 2/1U8

so zeigt dies eine Fehlfunktion der im Test befind!claen Schaltung an.

Das erfindungsgemäße Testgerät ist in der Lage, an der im Test befindlichen integrierten Schaltung (im folgenden auch als DUT bezeichnet) eine Vielzahl von Tests durchzuführen und festzustellen, ob die Schaltung entsprechend ihren Bemessungsparametern arbeitet oder nicht. Das Testgerät wird zusammen mit einem externen Sechner betrieben, der so programmiert ist, daß er die Bedingungen zum Testen einer besonderen Schaltung Torgibt. Auf diese Weise können eine große Vielzahl von Tests an einer großen Anzahl von Schaltungstypen durchgeführt werden., indem einfach das Programm des externen Rechners geändert wird, um dem Testgerät die neuen Testbedingungen vorzugehen. Each der Vorgabe der Testbedingungen für das Testgerät durch den Rechner, d. h. während der Durchführung eines Tests, wird dieser vom Testgerät abgeschaltet.

Das erfindungsgemäße Testgerät kann die folgenden drei Grundtests an der untersuchten Schaltung durchführenχ

1. Funktionstests, bei denen die logische Operation der Schaltung auf ein Eingangssignal hin hinsichtlich des logischen Gehalts und der Amplitude geprüft wird;

2. Streu- bzw. Leck- oder Reststromtests; und 3· Leistungstests.

Bei Jedem Test wird eine entsprechende Anzeige durch, das Testgerät erzeugt, wenn einer der getesteten Parameter der DUT(z. B. der Streustrom) vom voreingestellten Nennwert oder zulässigen Wert abweicht.

Anhand der in der beigefügten Zeichnung dargestellten beispielsweisen Ausführungsform wird die Erfindung im folgenden näher erläutert. Es zeigen;

109812/ 1148

Fig. 1 ein Funktions-Blockdiagramm des erfinciungsgemäßen Testgerätes;

Fig. 2 ein detailierteres Funktions-Blockdiagramm der erfindungsgemäßen Testvorrichtung;

Fig. 3 ein Logikschaltbild des Signalkomparatorabschnittes der in Fig. 2 gezeigten Vorrichtung;

Fig. 4 typische Steuer- und Datensignale, wie sie vom erfindungsgemäßen Testgerät erzeugt und während des Betriebs des Funktionstestabschnittes verwendet werden;

Fig. 5 eine schematische Schaltung des Streuungs-Meßabschnittes des Geräts;

Fig. 6 ein schematlsches Schaltbild des Leistungs-Meßabschnlttes des erfindungsgemäßen Testgerätes} und

Fig. 7 ein schematisches Schaltbild zur Erläuterung, wie an der DUT ein Gleichstrom-Belastungstest durchgeführt werden kann.

Der Funktlonstestabschnitt des erfindungsgemäßen Testgerätes ist in den Figuren 1 bis 3 gezeigt, Fig. 4 zeigt typische Impulssignale, wie sie im Funktionstestabschnitt erzeugt und verwendet werden. Bei einem typischen Test an einer LSI-Schaltung werden gleichzeitig mehrere Funktionsschaltungen geprüft, indem mehrere Eingangswörter an eine entsprechende Anzahl von Dateneingangsklemmen der Schaltung angelegt werden. In Fig. 2 ist ein Funktionstestabschnitt zum Testen einer Funktionsschaltung der DUT gezeigt. Die Schaltungen zum Testen der restlichen Funktionsschaltungen können im wesentlichen identisch sein und im wesentlichen auf die gleiche Weise arbeiten.

Wie in Fig. 1 gezeigt ist, weist der Funktionstestabschnitt eine Schaltung 10 zurErzeugung eines simulierten Eingangssignals fUr die DUT und eine insgesamt mit 12 bezeichnete Schaltung zur Erzeugung eines vorausgesagten oder erwarteten Ausgangssignals auf, das dem Signal entspricht, das die DUT bei richtiger Funktion an ihrem Ausgang erzeugt, wenn das simulierte Eingangssignal

1 0 9 Π 1 2 / 1 1 ' B

2OAOO63

an ihren Eingang angelegt wird. Das tatsächliche Datenausgangssig-; nal der DUT und das vorausgesagte Δusgangssignal werden beide an einen Datenkomparator 14 geführt, der die Signale vergleicht und ein Testsignal erzeugt, das die Ergebnisse des Vergleichs anzeigt. Bine insgesamt mit 16 bezeichnete Schaltung erzeugt simulierte .Taktsignale, hier als vierphasige Taktsignale 01 bis 04 gezeigt, eine zusätzliche Schaltung 18 erzeugt simulierte Leistungszufuhrsignale für die DUT.

Wenigstens einige der Schaltungen 10, 12, 16 und I8 der Fig. 1 werden vor Durchführung eines Tests durch Signale voreingestellt, die von einem nicht gezeigten externen Rechner zugeführt werden. Dieser ist auf bekannte «veise auf die geeigneten Bedingungen proprogrammiert. In den Figuren 1 und 2 sind sämtliche Schaltungen, die durch den externen Rechner gesteuert werden, durch ^ bezeichnet.

Der Komparator 14 vergleicht die Amplitude der Ausgangssignale der DUT mit den durch den Rechner voreingestellten Bezugs- Amplitudenpegeln und erzeugt ein Amplituden-Fehlersignal, wenn die beiden voneinander abweichen. Br vergleicht das tatsächliche Ausgangssignal mit dem durch die Schaltung 12 erzeugten vorausgesagten Ausgangssignal und erzeugt ein Logikfehlersignal, wenn die Bits des tatsächlichen und vorausgesagten Ausgangssignals nicht miteinander übereinstimmen. Der Funktionstestabschnitt ist ferner in der Lage, die Signallaufzeit zwischen dem Ein- und Ausgang der DUT zu prüfen.

Fig. 2 zeigt in detaillierterer Darstellung den Funktionstest-Takt abschnitt der Fig. 1. Die Frequenz der Testdaten- und -signale wird durch einen Haupttaktgeber 20 bestimmt, dessen Frequenz f durch den externen Rechner voreingestellt ist. Das Ausgangssignal des Haupttaktgebers 2ü wird zu einer Wähl-Logikmatrix 22 sowie

1098 12/1148

- 1Ü -

20A0053

zu Frequenz-Dekadenteilern 24, 26 und 2Ö geführt, die Ausgangssignale erzeugen, deren Frequenz 1/10 ihrer Eingangssignale beträgt. Die Ausgangssignale jedes Frequenzteilers sind an die Logikmatrix 22 geführt. Die Logikmatrix 22 wird durch den externen Rechner so gesteuert, daß nur eines der vier Eingangssignale an ihren Ausgang 30 geführt wird. Die Ausgangsfrequenz F der Logikmatrix 22 bildet die Basis-Taktfrequenz des Funktionstestabschnittes. Diese Taktfrequenz wird gleichzeitig an die Eingänge mehrerer rezirkulierender 12-Bit-Schieberegister geführt, die sämtlich anfänglich (d. h. vor einem Test J vom Rechner auf ein vorherbestimmtes üitmuster in jedem Register voreingestellt werden. Das heißt, an einem oder mehreren vorherbestimmten Bits jedes Schieberegisters können logiscne "1"-Pegel eingegeben werden. Diese Schieberegister teilen die ürequenz F weiter durch 12 und erzeugen so die Basis-Testfrequenz für die Daten- und Taktsignale der DUT.

Die Schaltung 1ü zur Erzeugung der simulierten Eingangssignale umfaßt 12-Bit-Schieberegister 32 und 34. Das Ausgangssignal DOI des Schieberegisters 34 ist an den Eingang einer Datentakt-Formungsschaltung 36 angeschlossen, die aus einem monostabilen Multivibrator bestehön kann. Die Formungsschaltung 36 wird zur Erzeugung eines schmalen Impulses benutzt, t/erden derart schmale oder stelle Impulse nicht benötigt, so kann die Fοrmungsschaltung 36 weggelassen werden. Die Formungsschaltung 36 erzeugt Impulse, die an einen internen Taktgenerator in einem rezirkulierenden 320-Bit-Eingangsdaten-Schieberegister 38 zur Verschiebung dieses Registers geführt werden. Das Schieberegister 38 wurde vorher vom Rechner eingespeichert und darin ein Wort mit 320 Bit und einem vorherbestimmten Logikmuster gebildet. Der Ausgang des Schieberegisters 38 ist an ein Eingangs-Steuergatter 40 angeschlossen, das ferner ein Eingangs-Steuergatter-Abtastsignal DSI empfängt, welches vom Schieberegister 32 erzeugt wird. Es prüft

10 9 8 12/1148

- 11 - 2040053

und formt die Aus gangs signale des Schieberegisters 38 "bei Koinzidaaz der beiden Eingangssignale. Das Ausgangssignal des Gatters 40 wird an einen vom externen Rechner gesteuerten Amplitudenformer 42 geführt, der die Amplitude der Eingangssignale auf einen vorherbestimmten Pegel begrenzt. Der Ausgang des Amplitudenformers 42 wird an eine Eingangs-Datenklemme der DUT geführt und bildet für diese das simulierte Datensignal. Das Datensignal zu ,jedem DUT-Eingang kann bis zu 320 Datenbits enthalten, die der DTJT mit der Frequenz des von den Schieberegistern 32 und 34 abgeleiteten Steuersignals sequentiell zugeführt werden.

Die Schaltung 16 zur Erzeugung simulierter Taktsignale umfaßt vier 12-Bit-Schieberegister, von denen nur eines, nämlich das Schieberegister 44, in Fig. 2 gezeigt ist. Jedes der Taktimpulsregister erzeugt ein Ausgangstaktsignal mit vorherbestimmter Periode, und zwar alle 12 Zyklen der Eingangsfrequenz F. Der Ausgang des Schieberegisters 44 ist an den Eingang eines vom Rechner gesteuerten Amplitudenformers oder -begrenzers 46 geführt, der den Amplitudenpegel des Taktimpulses begrenzt. Der Ausgang des Amplitudenformers 46 ist an eine der Taktphasenklemmen der DUT angeschlossen. Ein logisches "!"-Signal wird an verschiedenen Bitplätzen in den das vierphasige Taktsignal erzeugenden Schieberegistern gespeichert, um die gewünschte Zeit- und Phasenbeziehung zwischen den vier Taktphasensignalen herzustellen, von denen zwei, nämlich 01 und 03 auf den Lini&ü - g bzw. h in Fig. gezeigt sind. Bei einer typischen Vierphasenoperation beginnt die Taktphase 02 beim Beginn von 01 und endet beim Beginn von 03. Die Taktphase 04 beginnt beim Einschalten von 03 und endet beim Beginn der nächsten 01-Taktphase.

10 9 8 12/11 L, 8

Die Leistungszufuhr-Gleichspannungen V^ und V^₀ für die DUT werden von der Schaltung 18 zugeführt, die vor Durchführung eines Tests unabhängig von Hand voreingestellt oder durch den Rechner programmiert werden kann. Die Gleichstrombelastung für die DUT wird durch eine Belastungsschaltung 48 gebildet, die vorzugsweise durch den Rechner gesteuert ist.

Wird die DUT in das Testgerät eingesteckt, so kann diese auf simulierte Weise betrieben werden. An die Daten-Eingangsklemmen der DUT wird ein simuliertes Eingangssignal angelegt, an die Taktphasenklemmen der DUT vier simulierte Taktphasensignale, und gewünscht enf alls an die Leistungsklemmen der DUT entsprechende

™ Spannungen sowie an die Ausgangsklemme der DUT eine Gleichstrombelastung. Sämtliche Daten- und Taktsignale können durch die vom externen Rechner vor Durchführung des Tests in die Eingangs-Schieberegister 32, 34, 38 und 44 eingespeicherten Daten gesteuert werden. Die Amplituden dieser Signale werden durch die Amplitudenformer 42 und 46 voreingestellt. Bei diesen bekannten Arbeitsbedingungen der DUT muß sie, wenn sie wünschgemäß arbeitet, ein Ausgangssignal oder -wort erzeugen, das dem- vorhergesagten Ausgangssignal entspricht und die vorherbestimmten logischen "0"- und "1"- Pegel aufweist. Durch Vergleich des für die bekannten Testbedingungen erzeugten tatsächlichen Ausgangswortes der DUT mit einem vorhergesagten Ausgangssignal wird die

^ Funktionsgnauigkeit der DUT bestimmt.

Das erwartete Ausgangsdatensignal wird durch die Schaltung 12 erzeugt, die ein ^-Bit-Schieberegister 50 enthält. Dessen Ausgangssignal DCÜ wird an den Eingang einer Datentakt-Formungsstufe 52 geführt, die aus einem monostabilen Multivibrator bestehen kann. Die Formungsstufe 52 wird wie die Formungsschaltung 36 zur Erzeugung eines schmalen Impulses verwendet. Ist dies nicht notwendig, so kann die Formungsstufe 52 weggelassen werden. Die Formungsstufe 52 erzeugt Impulse, deren Frequenz gleich ist

der durch die Formungsschaltung 36 erzeugten Impulse. Die Impulse von der Formungsstufe 52 werden an einen internen Taktgenerator in einem rezirkulierenden 320-Bit-Ausgangsdaten-Schieberegister 54 geführt, in das die Daten vorher vom Rechner eingespeichert wurden, um so ein Wort mit 320 Bit eines vorherbestimmten Logilonusters darin auszubilden. Dieser Taktgenerator überträgt einmal Je Datenzyklus periodisch Signale vom Schieberegister 54. Das Ausgangssignal des Schieberegisters 54 wird an ein Ausgangs-Steuergatter 56 geführt, das ein Ausgangs-Steuergatter-Tastsignal DSO von einem ^-Bit-Schieberegister 58 empfängt. Bei Koinzidenz der Signale von den Schieberegistern 54 und 58 erzeugt das Gatter 56 ein Signal OD, das das erwartete Ausgangssignal für die DUT bildet. Dieses Signal wird an einen Eingang eines Rechnerlogikabschnittes 60 des !Comparators ^geführt .

Das tatsächliche Ausgangssignal der DUT ist an einen Zwischenverstärker 62 geführt, dessen Ausgang mit einem zweiten Eingang des !Comparators 14 verbunden ist. An den Komparator 14 ist ferner eine Quelle 14 für die voreingestellten Bezugspegel für die logische "1" und "O" angeschlossen. Das erwartete Ausgangssignal wird logisch mit dem tatsächlichen Ausgangssignal vom Zwischenverstärker 62 verglichen und seine logischen "0"- und "1"-Pegel werden mit den entsprechenden Bezugspegeln verglichen. Weichen das erwartete und das Ausgangssignal logisch voneinander ab, d. h., wenn die jeweiligen Bits der Ausgangswörter nicht übereinstimmen, so wird durch ein Loglkfehler-Flip-Flop 66 ein Logikfehler-Signal erzeugt. Liegt ein Amplitudenfehler im tatsächlichen Ausgangssignal der DUT gegenüber den Bezugssignalpegeln vor, so wird ein Amplitudenfehlersignal durch ein Amplitudenfehler-Flip-Flop 6ö erzeugt. Stimmt das Ausgangssignal der DUT sowohl hinsichtlich des logischen Gehalts als auch hinsichtlich der Amplitude überein, so wird kein Fehlersignal vom Komparator 14 erzeugt. Die

10 9 8 12/1148

Fehlersignale können zur Steuerung von Anzeigegeräten verwendet werden, wie beispielsweise Anzeigelampen, durch die ein Logikoder Amplitudenfehler in der untersuchten Schaltung angezeigt wird. Diese Signale können auch dazu verwendet werden, den Funktionstest abzubrechen.

Damit das tatsächliche und das erwartete Ausgangssignal während einer vorherbestimmten Perlode jedes Datenzyklus geprüft werden können, wird durch ein Schieberegister 7Q ein Datenaustastsignal ODS erzeugt. Das Ausgangssignal des Schieberegisters 70 wird an den Eingang eines Ausgangsdaten-Abtastgatters 72 geführt, dessen Ausgang an den Komparator 14 angeschlossen ist. Gelegentlich, beispielsweise beim Testen einer Einrichtung für eine sequentielle Logikoperation, ist es nicht erwünscht, die Ausgangadaten für eine Anzahl von Datenzyklen zu prüfen. Aus diesem Grund kann ein Abtast-bperrsignal ODI erzeugt werden, das, wenn es an das Gatter 72 angelegt wird, verhindert, daß das Datenabtastsignal am Gatter ('d erzeugt wird. Dadurch wird verhindert, daß der Komparator 14, während das ADtast-Sperrsignal anliegt, arbeitet. Da das Ausgangsdaten-Abtastsignal eine Länge zwischen einem und 12 üits oesitzt und zur Zeit eines beliebigen oder mehrerer der 12 Datenbits während eines Datenzyklus auftreten kann, je nach der Anzahl und Bitplätze der im Schieberegister 70 gespeicherten logischen "1", ist es möglich, das ausgangssignal der DUT an einem oelieoigen gewählten Bit jedes 12-üit-Datenzyklus zu prüfen.

Fig. ο zeigt die Schaltung des Komparators 14, aer die Logik- und Amplitudenvergleiche an dem Ausgangsdatensignal der DUT durchführt und bei einem Logik- oder Amplitudenfehler ein Dehlersignal erzeugt. Das Ausgangseignal BAO des Zwischenverstärkers 62 wird an die Eingänge zweier Differenzverstärker Y4 und 76 geführt. Der andere jangang des Verstärkers 74 führt das üezugssignal der logischen "1", der andere Eingang des Verstärkers 76 das Bezugssignal der logischen "0". Das "0"-Datensignal der Vorrichtung

109812/ 1 1 48

muß positiver sein als das "O¹*-Bezugssignal, das "1 "-Signal der Einrichtung muß negativer sein als das "!"-Bezugssignal, wenn die DUT funktionieren soll. Beim üennpegel des Ausgangssignals der Einrichtung entsprechen die Ausgänge Jedes der Verstärker und 76 dem Nominalsignal. Ist der Amplitudenpegel des Ausgangssignals der DUT verglichen mit den Bezugspegeln "0" und "1" falsch, so "befinden sich die Ausgänge der Verstärker 74 und 76 auf dem logischen "O"-Pegel.

Der Ausgang des Verstärkers 74 ist an einen Eingang eines UND-Gatters 73 und an einen Eingang eines NOR-Gatters 8ü geführt. Der Ausgang des Verstärkers 76 ist an einen Eingang eines UUD-Gatters 82 und an einen zweiten Eingang des NOR-Gatters 80 angeschlossen. An die anderen beiden Eingänge des NQR-Gatters 80 sind das negierte Datenabtastsignal ODS und das Datensperrsignal ODI geführt. Der Ausgang des NOR-Gatters 80 ist an das Amplitudenfehier-Flip-Flop 68 angeschlossen.

Der andere Eingang des UND-Gatters 78 erhält das negierte erwartete Ausgangssignal OD und der andere Eingang des UND-Gatters 82 das erwartete Ausgangssignal OD. Die Ausgänge der UID-Gatter 78 und 82 sind an die beiden Eingänge eines NOR-Gatters 84- angeschlossen, dessen Ausgang an einen Eingang eines NOR-Gatters .geführt ist. Die anderen Eingänge des ITOR-Gatters- 86 führen das negierte Datenabtastsignal ODS mud das Batensperrsignal OB!» Der Ausgang des NOR-Gatters 86 ist an das Logikfehler-Flip-flop 66 angeschlossen. Liegt beispielsweise das Signal- BAO richtig auf einem logischen ¹M'»-Pegel, jedoch falscher Höhe (z« B. weniger negativ als das "!"-Bezugssignal), so liegt der Ausgang das Verstärkers 74 auf dem Pegel der logischen ¹⁹O¹¹ -rand .wenn er IrIasio-htlicii des ¹¹I"-Pegels auf d-ent richtigen Segel liegt_B so liegt äer Ausgang des Verstärkers/auf stem iiennpsgel« Bei einer Prüf«

oder Testbedingung liegen die Signale ODS und ODI beide auf dem Pegel der logischen "0". Bei einem "0" oder "1"-Pegel falscher Höhe liegen beide Ausgänge der Verstärker 74· und 76 auf dem Pegel der logischen "0". Damit liegt der Ausgang des Gatters 80 auf "1". Das letztere Signal wird an das Flip-Flop 68 geführt und triggert dies, so daß das Amplitudenfehlersignal erzeugt wird. Liegt der Pegel des Signals BAO richtig auf "0" oder "1", so liegt der Ausgang des Verstärkers 74 oder 76 auf dem Nennpegel, ein Eingang des NOR-Gatters 80 liegt auf "1" und sein Ausgang somit auf "0", so daß das Flip-Flop 68 nicht getriggert wird. Demzufolge wird kein Amplitudenfehlersignal erzeugt.

Das Ausgangs-Datensignal wird logisch mit dem erwarteten Datensignal OD verglichen und ein Logikfehlersignal erzeugt, wenn eine logische Abweichung zwischen den beiden auftritt, d. h., wenn das Ausgangssignal auf einem gewählten Bit auf einer logischen "1" und das erwartete Datensignal auf einer logischen "0" oder umgekehrt liegen. Bs sei angenommen, daß das Datensignal der DUT sich auf "1" und das erwartete Aüsgangsdatensignal OD auf "0" befindet, was einen Logikfehler anzeigt. Dßr Ausgang des Verstärkers 74 liegt dann auf "1" und der Ausgang des Verstärkers 76 auf "0". Das ÖD-Signal liegt ebenfalls auf "1", so daß der Ausgang des UND-Gatters 78 auf "1" und der Ausgang des UND-Gattere 82 auf "0" liegt. Diese Signale werden an die Eingänge des NOR-Gätters 84 gelegt, so daß an dessen Ausgang ein "0"- Signal erzeugt wird, das wiederum ein "1"-Signal am Ausgang des NOR-Gatters 86 erzeugt. Dieses "1"-Signal triggert das Flip-Flop 66, so daß wunschgemäß ein Logikfehlersignal erzeugt wird, da das Ausgangssignal "1" der DUT nicht dem erwarteten "0"-Slgnal entspricht. Bei einem richtigen "1"-Signal liegt das ÖD-Signal auf "0" und die Ausgänge der UND-Gatter 78 und 82 auf "0". Der Ausgang des NOR-Gatters/liegt damit auf "1", so daß am Ausgang des NOR-Gatters 86 eine "0" erzeugt wird. Dieses "0"-Signal triggert das Flip- Flop 66 nicht, und es wird in der richtigen Weise kein

1 0 9 8 1 2 / 1 U 8

2040G63

Logikfehlersignal erzeugt. Eine ähnliche Analyse gilt gleichermaßen für ein logisch richtiges oder falsches Ausgangssignal "Ό" der DUT, wobei der Komparator 14 ein Logikfehlersignal nur dann erzeugt, wenn das tatsächliche Ausgangssignal auf "0" und das erwartete Aus gangs signal auf "Λ" liegt.

Die schematisch in Fig. 3 gezeigte Logiksehaltung 60 des !Comparators vergleicht also sowohl die Amplituden der Ausgangssignalpegel "0" und "1" der DUT gegenüber Bezugssignalen "0" und "1" und vergleicht den logischen Gehalt des Ausgangssignals der DUT mit dem des erwarteten Ausgangssignals. Liegt entweder in der Amplitude oder im Logikgehalt des Datenausgangssignals der DUT ein Fehler vor, so wird ein entsprechendes Logik- oder Amplituden-Fehlersignal erzeugt, das Vorhandensein und Art eines Fehlers anzeigt. Da für den Amplituden- oder Logikfehler getrennte Signale erzeugt werden, können Funktionsfehler leichter bestimmt und Korrekturmaßnahmen leichter getroffen werden.

Fig. 4 zeigt den Verlauf typischer Impulse, die während etwa 2 1/2 Datenzyklen des Testgerätes im Funktionstestabschnitt der Fig. 2 erzeugt und verwendet werden.

Die in Fig. 4a gezeigte Wellenform stellt den Ausgang des Schieberegisters 34 oder das Datentakt-Eingangssignal DOI dar, das hier während des zweiten Bits Jedes Datenzyklus erzeugt wird und wiederum interne Taktsignale für die 320-Bit-Sehieberegister in den Figuren .4b und 4c erzeugt. Diese internen Taktsignale verschieben einmal je Datenzyklus einen Datenimpuls vom 32ü-Bit-Schieberegister 38, wie in Fig. 4d gezeigt, auf einen Eingang des Steuergatters 40. Das Eingangs-Steuergattertastsignal DSI wird während des vierten Bits jedes Datenzyklus durch das Schieberagister 38 erzeugt. Dies geschieht während des vierten Bits jedes Datenzyklus. Ist das in Fig. 4d gezeigte Eingangsdatensignal während des vierten Bits jedes Datenzyklus positiv, wie

1 0 9 8 1 2 / 1 H 8

es im ersten Datenzyklus gezeigt ist, so ist der Ausgang des Eingangs-Steuergatters 40 (Pig. 4f) positiv bis zur nächsten Tastperiode während des nächsten Zyklus. Zu dieser Zeit ist das Eingangsdatensignal in Fig. 4d negativ und das Eingangsdatensignal der DUT in Fig. 4f ebenfalls negativ. Das Signal in Fig 4f ist das simulierte Eingangssignal, das an den Amplitudenformer 42 und dann an einen der Dateneingänge der DUT geführt ist.

Es sei angenommen, daß die DUT als Inverter arbeitet, und daß das erwartete Ausgangsdatensignal entsprechend dem Eingangssignal in Fig. 4f dem in Fig. 4 j entspricht. Dieses Signal wird durch Prüfung des Ausgangssignals des 320-Bit-Schieberegisters

54 (Fig. 41) durch das Ausgangs-Steuertastsignal (DSO, Fig. 4k) erzeugt, das durch das Schieberegister 58 erzeugt wird. Die internen Taktsignale, d. h. die erwarteten Ausgangssignale des 320-Bit-Schieberegisters 58 sind in Figuren 4m und 4n gezeigt und verschieben einmal je Datenzyklus einen Datenimpuls vom Schieberegister 5^- auf einen Eingang des Ausgangs-Steuergatters 56. Das Eingangs-Steuergattertastsignal DSO, das am Schieberegister 58 erzeugt wird, triggert die Austastung des erwarteten Ausgangsdatensignals vom Schieberegister 54. Die Steuerung des Signals DOO wird durch den Bitplatz des "1"-Signals im Schieberegister 50 bestimmt, das wiederum die Steuerung der Datenausgangs -Takt signale während jedes Zyklus bestimmt.

Bei dem in Fig. 4 gezeigten Datenablauf wird das Datenausgangssignal (Flg. 41) während des vierten Bits jedes Datenzyklus geprüft oder abgetastst, so daß das vom Schieberegister 70 erzeugte Datentastslgnal ODS (Fig. 4p) während des vierten Bite jedes Datenzyklus vorhanden ist, gem. der Bestimmung durch den Bitplatz der im Schieberegister 70 gespeicherten "1°. Das Ausgangsdaten-Tastsignal kann so auf einem beliebigen Zwölftel jedes

1 0 9 8 1 2 / 1 1 A 8

Datenzyklus liegen und durch Voreinstellung des Bitplatzes des "1"-Signals im Schieberegister 70 festgelegt werden. Wie oben im Zusammenhang mit dem Schieberegister 38 erwähnt, kann die Tastung für eine beliebige Anzahl von Datenzyklen gesperrt werden, und zwar mittels eines externen Datentast-Sperrsignals ODI (in Pig. 4 nicht gezeigt), das an das Gatter 72 angelegt wird. Das externe Tast-Sperrsignal kann durch Programmierung eines der 320-Bit-Schieberegister 38 und 54 als das Sperrsignal, das dann an die externe Tastsperrleitung 75 angeschlossen ist, programmiert werden.

Der Leckstrom der untersuchten Schaltung wird durch die in Pig. 5 gezeigte Schaltung getestet, die ein Ausgangssignal erzeugt, wenn der Leckstrom einen vorherbestimmten Wert überschreitet. Eine Testspannung El, deren Größe durch den Rechner gesteuert werden kann, wird über einen vorzugsweise rechnergesteuerten Schalter 88 an die DUT angelegt. Der Schalter 88 steuert die Polarität der angelegten Spannung, über einen Operationsverstärker 90 ist ein Widerstand R₁ rückgekoppelt. Der Ausgang des Operationsverstärkers 90 ist an einen Eingang eines Komparators 92 angeschlossen, wenn sich der Schalter 88 in der in Pig. 5 gezeigten Lage befindet. Am anderen Eingang des Komparators 92 liegt eine rechnergesteuerte Bezugsspannung Ep. Liegt der Schalter 88 in seiner anderen Stellung, so wird die Polarität der Spannung E₁ an der DUT umgekehrt und der Ausgang des Verstärkers ist an .den Eingang eines Umkehrverstärkers 94 gelegt, dessen Ausgang dann an einen Eingang des Komparators 92 angeschlossen ist.

Ein durch die DUT fließender Leckstrom I₁ muß ebenfalls durch den Widerstand S₁ fließen. Demzufolge wird an den Komparator eine Spannung S, geführt, die etwa gleich I₁R₁ ist und mit der

109812/1 U8

ßezugsspannung B₂ verglichen wird. Überschreitet die Streuspannung E, die Bezugsspannung, so wird ein Streufehlersignal am Ausgang des !Comparators 92 auf einer Leitung 96 erzeugt. Die Pegel der Spannungen E₁ und E₂ sind entsprechend den bekannten Nenneigenschaften der DUT eingestellt. Gewünschtenfalls kann der Streustrom tatsächlich gemessen werden indem der Rechner so programmiert wird, daß der Streustrom durch aufeinanderfolgende Annäherungen in bekannter Weise errechnet wird, ähnlich wie bei Analpg/Digital-Umsetzern.

Die Testschaltung der Pig. 6 testet den Leistungsverbrauch der DUT und erzeugt ein Signal, wenn der Strom einen vorherbestimmten Wert überschreitet. Über einen Widerstand R₂ i-^s"k ^an den Singang eines Operationsverstärkers 98 eine durch den Rechner gesteuerte Bezugsspannung E^ geführt. Der Ausgang des Verstärkers 98 ist an einen Eingang eines Differenzverstärkers 10Ü und über einen Widerstand R, an einen Punkt 102 geführt. Der Punkt 102 ist über einen Rückkopplungswiderstand R^ an den Eingang des Verstärkers 98, zum anderen Eingang des Differenzverstärkers 1QQ und zur DUT geführt. Der Ausgang des Verstärkers 100 ist an einen Eingang eines Komparators 104 angeschlossen. Eine durch den Rechner gesteuerte Bezugsspannung E^ ist an den anderen Eingang des !Comparators 104 geführt.

Die Leistungszufuhr-Spannung Eg an der DUT wird durch die durch den Computer gesteuerte Bezugsspannung E^ gesteuert. Der in die DUT fließende Strom I^ 1st annähernd gleich groß I₂, da I·* wesentlich geringer ist als I₂. Die Ausgangsspannung E₇ des Differenzverstärkers 100 ist so etwa gleich groß I^ χ R,. Diese Spannung wird mit der durch den Rechner gesteuerten Bezugsspannung E_r verglichen und es wird ein Fehlersignal erzeugt, falls die erstere die letztere übaschreitet. Wie beim Streustromtest kann durch eine Reihe aufeinander folgender Annäherungen mittels eines geeigneten Rechnerprogramms der Strom 14 tatsächlich gemessen werden.

1 098 1 2/ 1 U8

Beim Funktionstest an der DUT ist es oft wünschenswert, den Stromverbrauch von .der durch den Eechner gesteuerten Schaltung 18 zu prüfen (Fig. 1 und 2). Dies geschieht durch Verbindung der Spannungsklemmen ?_Gq und V-ryp der DUT an die Schaltung der Fig. 6,wobei die voreingestellten Spannungen V^ oder Vg_& die Bezugsspannung E^ darstellen. ·

Zusammen mit einem Funktionstest können an der DTJT zusätzliche Tests durchgeführt werden. Beispielsweise kann ein Überspannungstest durchgeführt werden, um festzustellen, ob die Gattbereiche der Feldeffekttransistoren der integrierten Schaltung erhöhte Datenpegel, Takt- und Leistungszufuhrsignale aushalten. Bei diesem Test, der gewöhnlich vor dem Funktionstest an der DUT durchgeführt wird, wird die Amplitude der Eingangssignale in die DUT beginnend beim Hormalwert in einzelnen Stufen bis zu einem Maximalwert angehoben. Die Anzahl der Stufen und der Maximalpegel der Eingangssignale werden durch den Eeohner gesteuert und durch das Eechner-Testprogramm voreingestellt* Ist dieser Beanspruchungstest abgeschlossen, so wird der Funktionstest an der DUT durchgeführt. Zeigen die Ergebnisse des Funktionstests, daß kein Logik- oder Amplitudenfehler besteht, so ist ebenfalls bekannt, daß die DUT die Beanspruchungsforderungen erfüllt. .

Ein weiterer Arbeitsparameter einer LSI-Schaltung, der mit dem erfindungsgemäßen Testgerät getestet werden kann, ist die Fähigkeit der Feldeffekttransistoren, eine Signalladung an ihren Gattklemmen für eine gegebene Zeitspanne (z. B. 0,5 Sek.) aufrechtzuerhalten, während welcher Zeit die Taktphasensignale unterbrochen oder auf dem richtigen Pegel gehalten werden. Bei diesem Test wird eine bestimmte Anzahl von Datenbits an den Eingang der DUT wie beim normalen Funktionstest angelegt, um die FET-Gatter der DUT vorzuladen. Nach Vollendung der Vorladung

1 0 9 8 1 2/1 1 A8

werden die Taktphasensignale unterbrochen und für eine vorherbestimmte Zeit im unterbrochenen Zustand gehalten. Nach dieser Zeit werden sie wieder gestartet. Die vorher gespeicherten Daten erscheinen dann am Ausgang der DUT, wo sie geprüft werden, indem man sie mit dem erwarteten Ausgangswort praktisch in der oben beschriebenen V/eise vergleicht. Die Haltezeit der Taktphasensignale und die anderen Testparameter werden wie vorher durch das Hechnerprogramm gesteuert.

Mit der DUT wird ferner ein Iterationstest durchgeführt, um festzustellen, ob die Vorrichtung während eines Funktionstests zufriedenstellend arbeitet, wenn die Eingangsdaten, die Takt- und Leistungszufuhrsignale zwischen ihren oberen und unteren zulässigen Grenzen entsprechend den Arbeits-Kennwerten der DUT variiert werden. Bei einem typischen Iterationstest, bei dem die Daten zwölf Dateneingängen der DUT zugeführt und an zwölf Ausgängen verglichen werden, können acht Parameter geändert werden: Die Spannungen V-^ , V.™, die "0"- und "1 "-Pegel der vlerphasigen Taktsignale, die "0"- und "1"-Pegel der Dateneingänge 1 bis 6 und die "0"- und "1"-Pegel der Eingänge 7 bis 12. Die 256 möglichen Amplitudenkombinationen sämtlicher variabler Parameter der Schaltungseingänge werden durch das Rechnerprogramm gesteuert und an die DUT angelegt. Die Datenausgänge der DUT werden in der oben beschriebenen Weise bei allen Eingangs-Amplitudenkombinationen auf ihre Gültigkeit überprüft. Bei richtiger Arbeitsweise der DUT arbeitet sie entsprechend ihren Kennwerten bei Jeder Kombination der Eingangssignalpegel.

Pig. 7 zeigt die Schaltung für den erfindungsgemäßen Gleichstrom-Belastungstest, der während des Funktionstests an der DUT an einer Ausgangsstufe derselben ausgeführt werden kann. Diese Ausgangsstufe besteht aus Feldeffekttransistoren (FET) Q₁ und Q₂, deren Ausgangsstrecken miteinander in Reihe geschaltet sind,

1 0 9 8 1 2 / 1 1 A 8

wobei die Ausgangsklemme 106 an der Verbindung der Ausgangsstrecken der PET Q₁ und Q₂ liegt. An die Klemme 106 ist ein Widerstand R von zweckmäßigerweise 5 kOlim-angeschlossen. An das eine Ende des Widerstandes R ist eine Spannung E geführt, die durch den externen-Rechner gesteuert werden kann. E und R bilden zusammen für die DU¹I eine simulierte Belastung. Das Ausgansssignal B . der DUT wird mit einem vom Rechner vorherbestimmten Bezugspegel (Ep) verglichen. Überschreitet S^ E₂ nicht, so wird ein Fehlersignal erzeugt. Durch diesen Test wird festgestellt, ob die DUT während ihrer Punktion auf ein Singangsdatensignal einen ausreichenden Belastungsstrom liefert. Bei einem typischen Test kann der Wert von E zwischen +10 Volt und -40 Volt in Stufen von einem halben Volt programmierbar sein, so daS ein Belastungstest der DUT in Stufen von 0,1mA möglich ist. ' .

Das erfindungsgemäße Testgerät ist zum Testen von LSI- und ähnlichen Schaltungen hervorragend geeignet_} da es eine große Vielfalt von Funktions- und anderen Tests an einer großen Anzahl derartiger Schaltungen mit unterschiedlichen Logik- und Arbeitsparametern durchführen kann.

Das erfindungsgemäße Testgerät macht sich die große Flexibilität von Rechnerprogrammen zunutze, so daß es bei vielen Typen zu testender Schaltungen verwendet werden kann, da der Rechner während der Durchführung eines Tests vom Testgerät abgetrennt wird. Die Frequenz, mit der die Signale der DUT zugeführt werden, ist nicht durch die Maximalfrequenz des Rechners begrenzt. Daher können der zu testenden Schaltung Signale im Bereich von 1 bis 2 MHz zugeführt werden.

Bei einem typischen Testgerät ist die Basistaktfrequenz- des externen Oszillators zwischen O und 12 MHz variabel. Bei 12-Bit-Wörtern in den Steuer-Schieberegistern ist eine Frequenz von 1 MHz möglich. Werden jedoch in den 12-Bit-Schieberegistern

10 9 8 12/1

6-Bit-Wörter verwendet, so kann bei Daten- und Taktsignalen von 2 MHz gearbeitet werden.

Für die meisten kommerziellen LSI-Schaltungen reichen die 320-Bit-Wörter, die von den Eingangs- und Ausgangsdaten-Schieberegistern geliefert werden, zur Durchführung sämtlicherjaotwendiger Tests aus. Falls erwünscht oder notwendig, kann diese Wortlänge durch entsprechende Vergrößerung der Wortlänge dieser Schieberegister erhöht werden, oder durch Neuladung der Register während der Durchführung eines Tests.

Das erfindungsgemäße Testgerät ist in der Lage, jeden der bedeutenden Arbeitsparameter einer LSI-Schaltung zu prüfen, einschließlich der Funktlons-, Streu- und Leistungsverbrauchs-Parameter. Dies geschieht unter Verwendung einer relativ kompakten Einrichtung, bei der die darin verwendete Schaltung selbst aus LSI-Schaltungen aufgebaut sein kann. Wird der Rechner während der Durchführung eines Tests nicht benötigt, so kann er anderweitig verwendet oder während des fortschreitenden Tests neu programmiert werden, so daß die Ausnutzung des Rechners erhöht wird.

Es sei erwähnt, daß eine bestimmte Ausführungsform des erfindungsgemäßen Geräts nicht sämtliche hier aufgezählten Tests durchzuführen in der Lage zu sein braucht und zur Durchführung anderer Tests ausgelegt sein kann, beispielsweise um Ausgangsdaten aufzuzeichnen, verschiedene Arten von Hilfseinrichtungen entsprechend den festgestellten Testergebnissen betätigen. Ferner können einige als konstante Eingänge vorgegebene Eingangsparameter weggelassen oder als von Hand einstellbare Eingänge vorgesehen sein, anstatt in der hier beschriebenen Weise als durch den Rechner gesteuerte Eingänge.

Patentansprüche

1 0 9 8 1 2 I 1 1 A B

Claims

PAIEiUHSPRuGHE

1./Testgerät zum Testen einer elektrischen Schaltung mit einem Eingang und einem Ausgang, die an ihrem Eingang ein Eingangssignal empfängt und an ihrem Ausgang ein Ausgangssignal erzeugt, das eine vorherbestimmte Logikfunktion des Eingangssignals darstellt, mit einer Einrichtung zur Erzeugung eines vorherbestimmten Eingangssignals für die Schaltung, einer Einrichtung zur Erzeugung eines erwarteten Ausgangssignals für die Schaltung, das dem Ausgangssignal entspricht, das die Schaltung bei richtiger Arbeitsweise an ihrem Ausgang erzeugt, wenn ein vorherbestimmtes Eingangssignal an ihren Eingang angelegt wird, gekennzeichnet durch eine Quelle (64) für ein Bezugs-Amplitudensignal, und durch einen Komparator (60), der an die das Ausgangssignal erzeugende Einrichtung (12) und die Bezugsamplitudenquelle (64) angeschlossen ist und mit dem Ausgang der Schaltung verbunden werden kann, wobei der Komparator das Ausgangssignal (BAO) der Schaltung mit dem Bezugsamplitudensignal (64) und dem erwarteten Ausgangssignal (OD) vergleicht und ein Amplitudenfehlersignal erzeugt, wenn das Ausgangssignal (BAO) der Schaltung eine Amplitude aufweist, die sich von der des Bezugsamplitudensignals (64) unterscheidet und ein Logikfehlersignal erzeugt, wenn das Ausgangssignal (BAO) der Schaltung logisch vom erwarteten Ausgraigssignal (64) abweicht.

2. Testgerät, insbesondere nach Anspruch 1, zum Testen einer logischen Schaltung mit einem Eingang und einem Ausgang, die ein an ihren Eingang angelegtes Signal logisch verarbeitet und an ihrem Ausgang ein Signal erzeugt, das eine vorherbestimmte Logikfunktion des Eingangssignals ist, mit einer Einrichtung, die mit dem Eingang der Schaltung verbunden werden kann und ein vorherbestimmtes simuliertes Eingangssignal erzeugt, mit einer Einrichtung, die ein erwartetes Ausgangssignal

10 9 812/1U 8

erzeugt, das dem Signal entspricht, das die Schaltung bei richtiger Arbeitsweise an ihrem Ausgang erzeugt, wenn das simulierte Eingangssignal an ihren Eingang gelegt wird, und mit einer Einrichtung, die mit der Einrichtung zur Erzeugung eines erwarteten Ausgangssignals verbunden ist, mit dem Ausgang der Schaltung verbunden werden kann, und das erwartete Ausgangssignal mit dem tatsächlichen Ausgangesignal der Schaltung vergleicht, sowie ein Fehlersignal erzeugt, falls das Ausgangssignal der Schaltung vom erwarteten Ausgangssignal abweicht, dadurch gekennzeichnet , daß die Einrichtung (10) zur Erzeugung eines simulierten Eingangssignals einen ersten Datenspeicher (38) aufweist, in den das simulierte Signal in vorherbestimmten Muster eingespeichert werden kann und ein Eingangswort mit mehreren diskreten Teilen bildet, sowie ferner eine an die Datenspeichereinrichtung (38) angeschlossene Einrichtung (34); die eine Reihe gesteuerter Taktsignale (DOI) erzeugt und schließlich eine Einrichtung (36, 40, 42), durch die die Steuersignale (DCI) an die Speichereinrichtung (38) angelegt und die diskreten Teile des Eingangswortes von der Speichereinrichtung (38) zum Eingang der Schaltung (DUT) sequentiell übertragen werden.

Testgerät nach Anspruch 2, dadurch gekennzeichnet, daß die Datenspeichereinrichtung (38) ein erstes Schieberegister (34) mit einem darin eingespeicherten vorherbestimmten Muster aufweist, das die gesteuerten Taktsignale (DOI) empfängt, wobei das erste Schieberegister während eines vorherbestimmten Teils jedes Zyklus gemäß dem vorherbestimmten Muster ein erstes Signal erzeugt, daÄ die erste Datenspeichereinrichtung ein zweites Schieberegister (38) aufweist, das einen internen Taktimpulsgenerator enthält und

1 0981 2/ 1 UB

in dem das Eingangswort gespeichert ist, und daß die erste Batenspeichereinrichtung eine Einrichtung aufweist, durch die das erste Signal an den internen Taktimpulsgenerator im zweiten Schieberegister (38) geführt wird, um so das letztere zur Erzeugung einer Verschiebung darin zu triggern.

4. festgerät nach Anspruch 2 oder 3, dadurch g e k e η η ζ ei c h η e t , daß die Einrichtung (12) zur Erzeugung des erwarteten Ausgangssignals einen zweiten Datenspeicher (54) enthält, in den das erwartete Ausgangssignal in einem vorherbestimmten Muster, das ein Ausgangswort mit mehreren diskreten Teilen bildet, eingespeichert werden kann, sowie ferner eine zweite Einrichtung (50)» die an den zweiten Speicher (54) angeschlossen ist und eine Reihe gesteuerter Taktsignale (DOO) erzeugt, und eine Einrichtung (52, 54), die die Steuersignale (DOO) an den zweiten Datenspeicher (54) führt und die diskreten Teile des erwarteten Ausgangsvrortes vom zweiten Datenspeicher (54) zum Ausgangssignal-Komparator (14) sequentiell überträgt.

5· Te'stgerät nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtung (10) zur Erzeugung eines simulierten Eingangssignals eine dritte Einrichtung (32), die eine Bähe gesteuerter Taktsignäle (DSI) erzeugt und ein Gatter (40) mit einem Eingang und einem Ausgang aufweist, wobei der Eingang an den ersten Datenspeicher (38) und die dritte Signalerzeugungseinrichtung (32) angeschlossn ist, und wobei das Gatter (40) an seinem Ausgang ein Ausgangssignal abgibt, wenn das dritte gesteuerte Signal (DSI) und ein Ausgangssignal vom ersten Datenspeicher (38) zeitlich zusammenfallen .

109812/11 4

6. Testgerät nach Anspruch 5, gekennzeichnet durch eine Begrenzungseinrichtung (42), die an den Ausgang des zweiten Gatters (40) angeschlossen ist und die Amplitude des Gatter-Ausgangssignals auf einen vorherbestimmten Pegel begrenzt.

7. Testgerät nach Anspruch 6, gekennzeichnet durch eine vierte Einrichtung (58)» die eine Reihe gesteuerter Steuersignale (DSO) erzeugt, und durch ein/zweites Gatter (56), das an den Ausgang des zweiten Datenspeichers (54) und an die vierte Signalerzeugungseinrichtung (58) angeschlossen ist und bei Koinzidenz der vierten Steursignale (DSO) und eines Ausgangssignals vom zweiten Datenspeicher (5^·) ein Signal an seinem Ausgang erzeugt, wobei das Ausgangsignal des zweiten Gatters das erwartete Ausgangssignal (OD) bildet.

8. Testgerät nach Anspruch 7, gekennzeichnet durch eine Einrichtung (44), die synchron wirksam mit der ersten Einrichtung (34) zur Erzeugung erster gesteuerter Steuersignale verbunden ist und eine zweite Reihe gesteuerter Steuersignale (^ bis ^) erzeugt, durch eine zweite Begrenzungseinrichtung (46), die an die zweite Einrichtung (44) zur Erzeugung gesteuerter Steuersignale angeschlossen ist und die Amplitude des zweiten gesteuerten Steuersignals ($1 bis 0^) auf einen vorherbestimmten Pegel begrenzt, und durch eine an die zweite Begrenzungseinrichtung (46) angeschlossene Einrichtung, die die zweiten gesteuerten Steuersignale an die Schaltung (DUT) führt.

1 0 9 8 1 2 / 1 U 8

9. Testgerät nach Anspruch 2, gekennzeichnet durch eine synchrunwirksam mit der ersten Einrichtung (34) zur Erzeugung gesteuerter Steuersignale angeschlossene Einrichtung (44·), die eine zweite Reihe gesteuerter Steuersignale (^₁ bis JZf^) erzeugt, durch eine Begrenzungseinrichtung. (46), die an die zweite Einrichtung (44) zur Erzeugung gesteuerter Steuersignale angeschlossen ist und die Amplitude der zweiten gesteuerten Steuersignale (pTj Ms $^) auf einen vorherbestimmten Pegel begrenzt, und durch eine an die Begrenzungseinrichtung (46) angeschlossene Einrichtung, durch die die zweiten gesteuerten Steuersignale (#} bis JZf^). an die Schaltung geführt werden.

10. Testgerät nach Anspruch 7 oder 9, dadurch g e k e η η ze i c h η e t , daß die gesteuerten Steuersignale erste (DÖI) und zweite Taktsignale (DOO) enthalten, die die gleiche vorherbestimmte Frequenz und eine vorherbestimmte PhasenbezlJehung gegeneinander besitzen, daß die Einrichtung zur Erzeugung der Steua?signale ein erstes (34) und ein zweites Schieberegister (50) aufweist, in denen entsprechend der gewünschten Phasenbeziehung zwischen den ersten (DOX) und den zweiten Taktsignalen (DOO) in einem vorherbestimmten Muster Daten eingespeichert sind, sowie ferner eine Einrichtung (30), die gleichzeitig gesteuerte Eingangssignale an das erste (34) und das zweite Schieberegister (50) mit gleicher Frequenz anlegt, um so am ersten bzw. zweiten Schieberegister das erste bzw. zweite Taktsignal zu erzeugen.

11. Testgerät nach Anspruch 2 oder 10, dadurch gekennzeichnet , daß das Ausgangssignal (OD) der Schaltung auf einem von zwei diskreten Logikpegeln (0,1) liegen muß, wobei die Vergleichseinrichtung (40) eine erste ("0") und eine zweite Bezugssignalquelle ("1") enthält, die dem ersten ("0") und dem zweiten diskreten Pegel ("1") entsprechen, sowie eint Einrichtung (74, 76), durch die die relativen Amplituden der Ausgangssignalpegel (BAO) und die Bezugspegel ("0",

109812/1TAS

"I") verglichen werden und ein Amplitudenfehlersignal erzeugt wird, wenn die Amplitude des Ausgan^ssignals (BAO) der Schaltung von einem der Bezugssignale abweicht.

12. Testgerät nach Anspruch 11, dadurch gekennzeichnet, daß die Vergleichseinrichtung weiter eine Logikeln* richtung (84) enthält, die das erwartete Ausgangssignal (OD) und das Ausgangssignal (BAO) der Schaltung empfängt, diese Signale logisch miteinander vergleicht und ein Logikfehler signal erzeugt, wenn zwischen dem Ausgangssignal (BAO) der Schaltung und dem erwarteten aAusgangssignal (OD) ein lo gischer Unterschied besteht.

13. Testgerät nach Anspruch 12, gekennzeichnet durch eine Quelle (72) für gesteuerte Abtastsignale (OSS), die während einer vorherbestimmten Spanne während jedes Zyklus arbeitet und die Ausgangssignale (OD) der Schaltung nur wäh rend der Zyklusspanne prüft.

14. Testgerät nach Anspruch 13, gekennzeichnet durch eine steuerbare Sperreinrichtung, die nach ihrer Betätigung die Quelle (72) der gesteuerten Tastsignale (ODS) für eine vorherbestimmte Anzahl von Zyklen abschaltet.

15-Testgerät, insbesondere nach einem der vorstehenden Ansprüche, zum Testen einer Schaltung mit einem Eingang und einem Auegang, die an ihrem Eingang ein Eingangssignal empfangen und an Ihrem Ausgang ein auf das Eingangssignal bezogenes Ausgangssignal erzeugen kann, gekennzeichnet durch eine Einrichtung (38) zum Empfang eines Eingangssignals von einer externen Quelle (*), das gespeichert und durch ein neues Sigml ersetzt wird, wenn ein solches von der externen

1 0 9 8 1 27 1 U 8

Quelle (^fc) zugeführt wird, durch eine Einrichtung (40, 42), die an den Eingang der Schaltung (DUT) angeschlossen werden kann und derselben das gesteuerte Eingangssignal zuführt, durch eine Einrichtung (54) zum Empfang eines erwarteten Ausgangssignals (OD) von der externen Quelle (^), die dasselbe speichert und es durch ein neues Signal ersetzt, wenn ein solches von der externen Quelle (xc ) zugeführt wird, wobei das erwartete Ausgangsignal (OD) dem Ausgangssignal (BAD) entspricht, das durch die Schaltung (DUT) bei richtiger Funktion beim Empfang des Eingangssignals erzeugt wird, durch eine Vergleichseinrichtung (14), durch eine Einrichtung (62), die an den Ausgang der Schaltung (DTJT) und die Vergleichseinrichtung (14) angeschlossen werden kann und das Ausgangssignal der Schaltung der Vergleichseinrichtung (14) zuführt, und durch eine Einrichtung (56), die an die Speichereinrichtung (54) für das erwartete Ausgangssignal und an die Vergleichseinrichtung (14) angeschlossen werden kann, um der Vergleichseinrichtung (14) das erwartete Ausgangssignal (OD) zuzuführen, wobei die Vergleichseinrichtung (14) das Ausgangs signal (BAO) von der Schaltung (DUT) jait dem erwarteten Ausgangssignal (OD) vergleicht und ein Testsignal erzeugt, das die Ergebnisse des Vergleichs anzeigt.

109812/ 1148