DE112005001645T5

DE112005001645T5 - Präzise Zeitmessvorrichtung und Verfahren dafür

Info

Publication number: DE112005001645T5
Application number: DE112005001645T
Authority: DE
Inventors: Robert B. Beaverton Gage; Jacob A. Andover Salmi
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 2004-06-30
Filing date: 2005-06-30
Publication date: 2007-06-06
Also published as: CN101019035A; WO2006004829A2; CN101019035B; US7379395B2; JP5179864B2; US20060002239A1; JP2008505318A; WO2006004829A3

Abstract

Zeitmessvorrichtung, die Folgendes aufweist:
a) eine erste Takterzeugungsschaltung, die ein erstes Taktsignal ausgibt, wobei die erste Takterzeugungsschaltung einen ersten numerischen Zähleroszillator aufweist;
b) eine zweite Takterzeugungsschaltung, die ein zweites Taktsignal ausgibt, wobei die zweite Takterzeugungsschaltung einen zweiten numerischen Zähleroszillator aufweist;
c) einen Takteingang gekoppelt mit dem ersten numerischen Zähleroszillator und dem zweiten numerischen Zähleroszillator, wobei der Takteingang die Rate steuert, mit der der erste numerische Zähleroszillator und der zweite numerische Zähleroszillator inkrementieren; und
d) mindestens ein Sequenzer, der den Betrieb der Zeitmessvorrichtung steuert, wobei der mindestens eine Sequenzer ein erstes Steuersignal erzeugt, und zwar synchronisiert mit dem ersten Taktsignal und ein zweites Steuersignal synchronisiert mit dem zweiten Taktsignal.

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die Erfindung bezieht sich allgemein auf eine Test- und Messausrüstung und insbesondere auf die Eichung von Systemen zur Vornahme von zeitabhängigen Messungen.
2. Diskussion verwandter Technik
Automatische Testausrüstung (ein "Tester") werden in großem Umfang bei der Herstellung von Halbleitervorrichtungen verwendet. Vorrichtungen werden während ihrer Herstellung mindestens einmal, oftmals aber mehrfach, getestet. Die Testergebnisse können dazu verwendet werden, beschädigte Vorrichtungen aus dem in der Herstellung befindlichen Strom von Vorrichtungen zu entfernen. In einigen Fällen enthüllen die Testergebnisse nicht ordnungsgemäß arbeitende Herstellungseinrichtungen und die Testergebnisse können dann verwendet werden, indem Prozess- oder Verarbeitungskorrekturen vorgenommen werden, um die Ausbeute an Halbleitervorrichtungen zu erhöhen. In anderen Fällen enthüllen die Testergebnisse Korrekturen, die bei den unter Test befindlichen Vorrichtungen vorgenommen werden können. Beispielsweise enthalten Speicher, programmierbare Logikvorrichtungen (programmable array logic devices) und ähnliche Vorrichtungen oftmals redundante Strukturen. Wenn das Testen ergibt, dass eine Struktur fehlerhaft ist, so kann die Vorrichtung modifiziert werden, um eine redundante Struktur für die unbrauchbare einzusetzen. In anderen Situationen können die Testergebnisse dazu verwendet werden, Teile zu klassifizieren. Eine Vorrichtung, die die beabsichtigten Betriebsbedingungen nicht erfüllt, die aber in Hinblick auf geringere Betriebsbedingungen betriebsfähig ist, könnte verpackt und zu einem geringeren Preis mit den niedrigeren Arbeitsleistungen verkauft werden. Beispielsweise könnte eine Vorrichtung beim Betrieb mit hoher Geschwindigkeit Fehler zeigen aber ordnungsgemäß dann arbeiten, wenn mit geringerer Geschwindigkeit gearbeitet wird. In ähnlicher Weise könnte eine Vorrichtung Fehler zeigen, wenn sie am oberen Ende ihres Temperaturbereichs betrieben wird, könnte aber in adäquater Weise bei niederer Temperatur arbeiten. Diese Vorrichtungen könnten verpackt und verkauft werden, und zwar mit dem Hinweis, dass deren maximale Betriebsgeschwindigkeit oder -temperatur niedriger ist als der Auslegungswert.
Um Fehler beim Betrieb der Halbleitervorrichtungen festzustellen, legt eine automatische Testausrüstung oder ein automatisches Testgerät Stimulussignale an die Vorrichtung an und misst die Ansprechsignale. Das Testgerät kann viele "Kanäle" aufweisen. Jeder Kanal kann, in jedem Zyklus, einen an einem Testpunkt der Vorrichtung unter Test angelegten Digitalwert erzeugen oder messen. Die Kanäle können zusätzliche Schaltungsvorrichtungen umfassen, die andere Arten von Signalen erzeugen oder messen. Beispielsweise enthalten einige Kanäle Schaltungsanordnungen, die einen kontinuierlichen Takt oder Clock einer programmierten Frequenz erzeugen oder Schaltungsanordnungen, die die Zeitdifferenz zwischen aufeinander folgenden Impulsen messen.
1 veranschaulicht in stark vereinfachter Form einen Tester 100. Der Tester 100 ist beim Testen einer im Test befindlichen Vorrichtung (DUT = device under test) 110 dargestellt. Der Tester 100 enthält eine zentrale Steuervorrichtung 120. Die Steuervorrichtung 120 könnte eine Computerarbeitsstation (computer work station) umfassen, die als ein Betreiberinterface (operator interface) dient, um einem Betreiber oder Benutzer (user) zu gestatten, Testprogramme zu entwickeln oder in den Tester zu laden. Die Steuervorrichtung 120 könnte auch einen Testerkörper aufweisen, der zentralisierte Ressourcen vorsieht, die durch Mehrfachkanäle verwendet sind und nicht in Beziehung stehen zu der Schaltungsanordnung in den Kanälen, wobei aber Details derartiger bekannter Merkmale aus Gründen der Einfachheit weggelassen sind.
Der Tester 100 weist Mehrfachkanäle 130₁ , 130₂ , ..., 130_N auf. Nimmt man den Kanal 130₁ als repräsentativ, so kann jeder Kanal einen Mustergenerator 140 und einen Zeitsteuergenerator 150 aufweisen. Der Mustergenerator (pattern generator) 140 ist derart programmiert, dass er für jeden Zyklus während eines Tests spezifiziert, was die Schaltungsanordnung innerhalb des Kanals 130₁ tun sollte. Beispielsweise könnte er einen Wert spezifizieren, um die DUT 110 zu treiben oder welcher Wert von der DUT 110 erwartet wird.
Der Zeitsteuergenerator 150 erzeugt Zeitsteuersignale, die die Zeiten steuern könnten, zu denen Signalübergänge (signal transitions) auftreten. Beispielsweise könnte ein Zeitsteuersignal den Beginn eines in der Erzeugung befindlichen Signals angeben oder spezifizieren oder die Zeit, zu der ein Signalwert mit einem erwarteten Wert verglichen wird. Zur vollständigen Testung der DUT 110 ist es wichtig, die Zeiten zu steuern, zu denen Stimulussignale angelegt werden und die Zeiten, zu denen das Ansprechen gemessen wird. Der Zeitsteuergenerator 150 liefert diese diese Funktionen steuernden Signale.
Der Kanal 130₁ weist auch Pin-Elektronik 160 auf. Die Pin-Elektronik 160 enthält Schaltungsanordnungen, welche die Leitung 170₁ verbunden mit der DUT 110 betreiben oder die den Signalwert auf dieser Leitung messen.
Zum Betreiben der Leitung 170₁ weist die Pin-Elektronik 160 einen Treiber 162 auf. Der Treiber 162 ist mit einem Flip-Flop 164 verbunden. Das Flip-Flop 164 wird seinerseits durch ein Signal vom Zeitsteuergenerator 150 getaktet. Der Dateneingang zum Flip-Flop 164 wird durch den Mustergenerator 140 beliefert. Flip-Flop 164 bewirkt, dass ein durch den Mustergenerator 140 spezifizierter oder bestimmter Wert auf die Leitung gelegt oder getrieben (driven) wird und zwar zu einer Zeit, die durch den Zeitsteuergenerator 150 spezifiziert bzw. bestimmt ist. Flip-Flop 164 kann als ein "Formatierer" bezeichnet werden. Formatierer sind in der Technik bekannt und ein Vollformatierer einschließlich sämtlicher üblicherweise in einem Tester vorhandener Merkmale ist aus Gründen der Einfachheit nicht dargestellt.
Um ein Signal auf Leitung 170 abzufühlen, weist die Pin-Elektronik 160 einen Komparator 166 auf. Ein Eingang des Komparators 166 ist mit Leitung 170 verbunden. Ein Referenz- oder Bezugseingang des Komparators 166 ist mit einem programmierbaren Referenz- oder Bezugswertgenerator gekoppelt, typischerweise einem Register, welches eine digitale Eingangsgröße speichert, die an einen Digital-zu-Analog-Konverter angelegt ist. Die Ausgangsgröße des Komparators 166 wird an eine Verriegelungsschaltung (Latch, Signalspeicher) 180 geliefert. Die Verriegelungsschaltung 180 wird durch ein Zeitsteuersignal, erzeugt durch einen Zeitsteuergenerator 150, gesteuert. Die Datenausgangsgröße der Verriegelungsschaltung 180 wird an den Mustergenerator 140 geliefert. Auf diese Weise zeigt die Pin-Elektronik 160 an, ob der Wert auf Leitung 170 einen bestimmten Wert besitzt zu einer Zeit, diktiert durch die Signale vom Zeitsteuergenerator 150. Wie der Treiberteil der Pin-Elektronik 160, so ist der Komparatorteil wohl bekannt in der Technik und eine vereinfachte Version ist gezeigt.
Der Zeitsteuergenerator 150 liefert Signale, welche die relative Zeitsteuerung der Signale an der Pin-Elektronik 116 steuern. Zur genauen Messung der Performance oder Leistung der DUT 110 ist es notwendig, die Zeiten in Beziehung zu setzen, bei denen Signale, erzeugt oder gemessen an der Pin-Elektronik 160, mit denjenigen Zeiten, wo diese Signale die DUT 110 erreichen oder verlassen. Die Übertragungs- oder Sendezeit durch die Leitung 170 muss in Betracht gezogen werden.
Um diese Übertragungszeit zu kompensieren, wird ein Tester typischerweise geeicht. Um einen Tester zu eichen, werden Messungen vorgenommen, um die Übertragungs- oder Transitzeit durch die Leitung 170 zu bestimmen. Programmierte Zeitwerte werden durch eine Größe versetzt oder verschoben, und zwar zur Kompensation der Übertragungszeit durch Leitung 170. Bei Eichung sind die durch die Pin-Elektronik 160 erzeugten oder gemessenen Signale eine genaue Anzeige der Signale an der DUT 110.
Eine Möglichkeit, wie die Übertragungszeit durch die Leitung 170₁ gemessen wird, ist eine Technik, die als Zeitdomänenreflektometrie (TDR = Time Domain Reflectometry) bezeichnet wird. TDR ist in 2 veranschaulicht. Um eine TDR-Messung vorzunehmen, sendet die Testausrüstung 100 einen Impuls 210 auf Leitung 170₁ . Der Puts oder Impuls wird zur Zeit t = 0 übertragen, wie bei A angedeutet.
Der Impuls 210 läuft die Leitung 170₁ hinab, bis er das Ende der Leitung eine gewisse Zeit später erreicht, was bei B als t = X angezeigt ist. Wenn die Leitung nicht abgeschlossen (un-terminated) oder abgeschlossen ist mit einem Kurzschluss oder irgendeiner anderen Last, die nicht an die Impedanz der Leitung angepasst ist, so werden einige oder sämtliche Impulse zurück zur Testausrüstung oder dem Testgerät 100 reflektiert. Wie bei C gezeigt, fängt der Impuls 210 seinen Lauf zurück zum Testgerät 100 an.
Wie bei D gezeigt, erreicht zur Zeit t = 2X der Impuls 210 das Testgerät 100. Durch Detektieren der Zeit des reflektierten Impulses relativ zur Zeit, während welcher der Impuls übertragen wurde, kann die Testausrüstung 100 die Übertragungszeit durch die Leitung 170₁ bestimmen.
Die 3A ... 3B veranschaulichen ein Messverfahren durch das der Tester 100 die Zeit einer Flanke oder einer Kante eines Signals bestimmt, die dazu verwendet werden kann, um die Zeit der Ankunft eines Impulses zu bestimmen. Dieses Verfahren wird zuweilen als die "Flankenfind"-Technik (edge find technique) bezeichnet. Der Tester ist mit einer Schwelle H im Register 168 (1) programmiert. Der Tester emittiert einen Impuls zu einer Zeit, die als t = 0 bezeichnet werden kann. Eine gewisse Zeit später, verriegelt die Verriegelungsschaltung 180 die Ausgangsgröße des Komparators 166.
Wie in 3A gezeigt, gibt der Tester den Verriegelungsbefehl zu einer Zeit T₁ relativ zur Übertragung des Impulses aus. Das Verriegeln des Komparators 166 zu einer Zeit T₁ hat die Wirkung einer sehr groben Messung des Werts des Signals auf Leitung 170₁ im Fenster 312A. Aus diesem einzigen Vergleich kann der Tester 100 bestimmen, ob das Signal zur Zeit T₁ oberhalb oder unterhalb der Schwelle H liegt.
In dem Fenster 312A hat der Impuls 310 den Tester 100 noch nicht erreicht und das Signal auf der Leitung 170 ist unterhalb der Schwelle H. Demgemäß bestimmt der Tester 104, dass zur Zeit T₁ das Signal auf der Leitung 170 LO, d.h. NIEDRIG ist, als eine Anzeige interpretiert wird, dass der Impuls die Pin-Elektronik 160 noch nicht erreicht hat.
Sodann wird ein weiterer Impuls zu einer Zeit übertragen, die wiederum als die Zeit t = 0 betrachtet werden kann. 3B veranschaulicht eine Messung, die zur Zeit T_1+D relativ zur Übertragung des Impulses vorgenommen wurde. Im Messfenster 312B hat der Puls 310 den Tester 100 noch nicht erreicht und das Signal ist wiederum unterhalb der Schwelle H. Diese Messung wird angezeigt durch eine logische LO (NIEDRIG), verriegelt am Ausgang des Komparators 266.
3C veranschaulicht eine Messung vorgenommen zur Zeit T_1+2D relativ zur Übertragung eines anderen Impulses. In dem Messfenster 312C hat der Impuls 310 den Tester 100 erreicht und das Signal ist oberhalb der Schwelle H. Der Tester zeigt diesen Signalpegel als ein logisches HI (HOCH) an.
Diese Serie von Messungen gestattet dem Tester die Bestimmung, dass ein Puls 310 übertragen bzw. gesendet durch den Tester 100 reflektiert wird und den Tester 100 zu einer Zeit zwischen T_1+D und T_1+2D nach der Übertragung erreicht. Diese Information gestattet eine Berechnung der Signalübertragungszeit durch die Leitung 170. Die Signalübertragungszeit gestattet dem Tester 100 geeicht zu werden, um jedwede Fehler in den Zeitmessungen hervorgerufen durch Signalverzögerung in der Leitung 170 zu entfernen.
Die Eichung unter Verwendung von TDR ist sehr bequem, da die TDR-Messungen mittels Schaltungen ausgeführt werden, die im Tester 100 zum Testen der DUT 110 vorhanden sind. Die Eichung zeigt jedoch, dass der Im puls 310 zu einer bestimmten Zeit zwischen T_1+D und T_1+2D ankam. Wenn D das kleinste Inkrement ist, mit der der Zeitsteuergenerator 150 Testsignale spezifizieren kann, so begrenzt dieser Wert die Auflösung der Eichungsmessungen. Es wäre erwünscht, einen Tester mit so viel Präzision wie möglich zu eichen. Es wäre ebenfalls erwünscht, einen Tester für die Verwendung einer Schaltvorrichtung zu eichen, die in einem Tester für andere Messungen vorhanden ist.
4 ist eine Skizze einer programmierbaren Takterzeugungsschaltungsvorrichtung, wie sie beispielsweise in einem Tester zu finden ist, aber bislang nicht für die Zeitsteuereichung verwendet wurde. Die Takterzeugungsschaltung 400 verwendet eine Technik, die manchmal als direkte digitale Synthese (DDS = direct digital synthesis) bezeichnet wird, um einen Takt "CLOCK_L" bzw. "TAKT_L" zu erzeugen, der eine programmierbare Frequenz besitzt. Die Takterzeugungsschaltung 400 wird durch ein Taktsignal MCLK getaktet. MCLK ist normalerweise ein eine feste Frequenz besitzender Takt. Er hat eine relativ niedrige Frequenz von ungefähr 100 MHz, so dass er genau durch den Tester 100 verteilt werden kann. Weitere Einzelheiten der Konstruktion und der Verwendung einer solchen Takterzeugungsschaltung können in dem US-Patent 6 188 253, ausgegeben an Gage et al. ersehen werden. Der Titel des genannten US-Patents ist "ANALOG CLOCK MODULE".
Die Clock- oder Takterzeugungsschaltung 400 umfasst einen numerischen Zähleroszillator (NCO = Numeric Counter Oscillator) 410. Einzelheiten des Aufbaus und der Verwendung eines NCO sind der anhängigen US-Anmeldung Serial No. 10/748,488, eingereicht am 29. Dezember 2003 zu entnehmen, wobei deren Inhalt zum Gegenstand der vorliegenden Anmeldung gemacht wird.
Der NCO 410 weist einen Akkumulator 420 auf. Der Akkumulator 420 umfasst ein Register 422, das durch MCLK getaktet wird. Die Eingangsgröße des Registers 422 kommt vom Addierer 424. Der Addierer 424 berechnet die Summe des zuvor im Register 422 gespeicherten Wertes und eines Wertes, der in ei nem Register 426 gespeichert ist. Die Ausgangsgröße des Akkumulators 420 wird dazu verwendet, um einen Speicher zu adressieren, der als eine Sinustabelle 430 bezeichnet wird. Die Sinustabelle 430 speichert eine Sequenz oder Folge von Tastwerten eines periodischen Signals, normalerweise einer Sinuswelle. Wenn die Werte im Akkumulator 420 ansteigen, so gibt die Sinustabelle Tastwerte aus, die Punkten auf dieser Sinuswelle entsprechen. Die Werte in der Folge repräsentieren Punkte auf der Sinuswelle, die aufeinander folgend später in Phase sind. Auf diese Weise zeigt der Wert im Akkumulator 420 die Phase der Sinuswelle zu einem speziellen Zeitpunkt an.
Der Wert im Register 426 zeigt die Größe an, durch die die Phase von Tastwert zu Tastwert ansteigt. Demgemäß ändert die Änderung des Wertes im Register die Rate der Änderung der Phase, d.h. der Frequenz der Ausgangswellenform. Die Tastwerte einer Sinuswelle geliefert durch die Sinustabelle 430 werden in den Digital-zu-Analog-Konverter 432 eingegeben. Die analoge Ausgangsgröße des Konverters 432 wird an Filter 434 angelegt. Filter 434 ist ein Glättungsfilter, welches ein Analogsignal erzeugt, das so nahe wie möglich zu einer reinen Sinuswelle ist, wie dies praktikabel ist.
Die Sinuswelle wird dann an einen Abschneid- oder Clippingverstärker (clipping amplifier) 436 angelegt. Der Abschneidverstärker 436 ist ein eine hohe Verstärkung besitzender Verstärker, der die Sinuswelle in eine Rechteckwelle umwandelt.
Die aus dem Clippingverstärker 436 kommende Rechteckwelle kann als ein Digitaltakt oder Digitalclock dienen, und zwar mit einer Frequenz, die dadurch programmiert werden kann, dass man den Wert im Register 426 ändert. Der NCO 420 besitzt jedoch eine begrenzte Auflösung, mit der eine Frequenz programmiert werden kann. Die Auflösung hängt von Faktoren, wie beispielsweise den Folgenden, ab: der Anzahl der Bits der Auflösung des Registers 426 und der Anzahl der Tastungen einer Sinuswelle gespeichert in der Sinustabelle 430.
Wenn eine größere Auflösung erforderlich ist, so kann eine Frequenzskalierschaltung 440 verwendet werden. Oftmals wird eine Phasenregelschleife (PLL = phase locked loop) als ein Frequenzvervielfacher verwendet. Die phasenverriegelte Schleife kann die Frequenz mit einer ganzzahlige Größe, die programmiert werden kann, multiplizieren. Ein Zähler kann als ein Frequenzteiler verwendet werden. Ein Zähler kann die Frequenz durch eine ganzzahlige Größe, die auch programmiert werden kann, teilen. Ein Frequenzvervielfacher und ein Frequenzteiler können zusammen verwendet werden, um die Frequenz aus dem NCO zu skalieren, und zwar durch nicht ganzzahlige Größen gleich dem Verhältnis zwischen der Frequenzmultiplikation vorgesehen durch die PLL und der Frequenzdivision durch den Zähler.
Das Blockdiagramm der 4 ist ein vereinfachtes Blockdiagramm einer Takterzeugungsschaltung. Konventionelle Elemente einer solchen Schaltung sind nicht ausdrücklich gezeigt. Beispielsweise ist die Schaltungsanordnung zum Laden des Registers 426 nicht gezeigt. In ähnlicher Weise ist die Schaltungsanordnung zum Rücksetzen oder Laden des Akkumulatorregisters 422 nicht gezeigt. Eine derartige Schaltanordnung würde jedoch routinemäßig in einer Takterzeugungsschaltung der gezeigten Bauart eingebaut sein.
Obwohl Takterzeugungsschaltungen gemäß 4 bekannt sind, wurden derartige Schaltungen nicht in der unten beschriebenen Art und Weise verwendet. Darüber hinaus wäre es außerordentlich erwünscht, Zeitmessungen mit sehr hoher Präzision vorzusehen und es wäre insbesondere vorteilhaft, Messungen mit hoher Auflösung mit Schaltungsanordnungen vorzunehmen, wie sie konventioneller Weise in einem Tester vorhanden sind.
ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß einem Aspekt der Erfindung bezieht diese sich auf eine Zeitmessvorrichtung, die eine erste Takterzeugungsschaltung, die ein erstes Taktsignal ausgibt, und eine zweite Takterzeugungsschaltung, die ein zweites Taktsignal ausgibt, aufweist. Die erste Takterzeugungsschaltung weist einen ersten nu merischen Zähleroszillator auf und die zweite Takterzeugungsschaltung weist einen zweiten numerischen Zähleroszillator auf. Ein Takteingang oder eine Takteingangsgröße ist mit dem ersten numerischen Zähleroszillator und dem zweiten numerischen Zähleroszillator gekoppelt. Die Takteingangsgröße steuert die Rate, mit der der erste numerische Zähleroszillator und der zweite numerische Zähleroszillator inkrementieren, d.h. weiterschalten. Mindestens ein Sequenzer steuert den Betrieb der Zeitmessvorrichtung. Der Sequenzer bzw. die Sequenzer erzeugen ein erstes Steuersignal, synchronisiert mit dem ersten Taktsignal und ein zweites Steuersignal, synchronisiert mit dem zweiten Taktsignal.
Gemäß einem weiteren Aspekt bezieht sich die Erfindung auf ein Testgerät oder eine Testausrüstung mit einem Testpunkt, der geeignet ist, um mit mindestens einer Leitung verbunden zu werden. Das Testgerät besitzt eine Treiberschaltung mit einem Ausgang gekoppelt mit dem Testpunkt und eine Zeitsteuereingangsgröße bzw. einen Zeitsteuereingang zum Steuern der Zeit, bei der der Treiber ein Signal an den Testpunkt legt oder treibt. Eine Komparatorschaltung besitzt einen Eingang, gekoppelt mit dem Testpunkt und eine Zeitsteuereingangsgröße, die die Zeit steuert, zu der die Komparatorschaltung den Wert eines Signals am Testpunkt misst. Eine erste Schaltung umfasst einen ersten numerischen Zähleroszillator und besitzt einen Ausgang gekoppelt mit dem Zeitsteuereingang der Treiberschaltung. Eine zweite Schaltung umfasst einen zweiten numerischen Zähleroszillator und besitzt eine Ausgangsgröße oder einen Ausgang gekoppelt mit dem Zeitsteuereingang der Komparatorschaltung. Ein Leiter führt ein Synchronisationssignal zwischen der ersten Schaltung und der zweiten Schaltung.
Gemäß einem weiteren Aspekt bezieht sich die Erfindung auf ein Verfahren zur Messung einer Zeitdifferenz. Das Verfahren umfasst die Erzeugung eines ersten Takts mit einer ersten Frequenz und das frequenzgesteuerte Ansprechen auf mindestens einen Wert. Ein zweiter Takt wird erzeugt, um eine zweite Frequenz zu besitzen, und zwar korreliert mit der ersten Frequenz, wobei die Frequenz und Phase des zweiten Taktes relativ zur Phase des ersten Tak tes gesteuert ist, ansprechend auf mindestens einen Digitalwert. Ein Messintervall wird synchronisiert mit dem ersten Takt gestartet, und synchronisiert mit dem zweiten Takt beendet.
Die Vorrichtung sowie das Verfahren gemäß der Erfindung können beim automatischen Testgerät eingesetzt werden, wie beispielsweise zur Vornahme von TDR-Messungen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beigefügten Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen sind identische oder nahezu identische Komponenten in den verschiedenen Figuren mit den gleichen Bezugszeichen bezeichnet. Aus Gründen der Klarheit ist nicht jede Komponente in jeder Zeichnung bezeichnet. In der Zeichnung zeigt:
1 ein Blockdiagramm eines Testers gemäß dem Stand der Technik;
2 eine Skizze, welche eine bekannte TDR-Messung veranschaulicht;
3A ... 3C eine Reihe von Skizzen, welche einen bekannten "Flankenfind"-Algorithmus zum Messen der Zeitsteuerung eines Signals veranschaulichen;
4 ein Blockdiagramm einer Takterzeugungsschaltung gemäß dem Stand der Technik;
5 ein Blockdiagramm einer Zeitmessschaltung gemäß der Erfindung; und
6 ein Flussdiagramm eines Zeitmessverfahrens gemäß der Erfindung.
DETAILLIERTE BESCHREIBUNG
Die Erfindung ist in ihrer Anwendung nicht auf Details der Konstruktion und der Anordnung von Komponenten beschränkt, wie sie in der folgenden Beschreibung gezeigt und erläutert ist so wie in den Zeichnungen dargestellt ist. Die Erfindung ist auch anwendbar auf andere Ausführungsbeispiele und die Erfindung kann ferner auch auf verschiedene andere Arten verwendet werden.
Auch sind die hier verwendeten Phrasen und die hier benutzte Terminologie, wie sie für die Zwecke der Beschreibung verwendet werden, nicht einschränkend zu verstehen. Die Verwendung von "einschließlich", "aufweisend" oder "besitzend", "enthaltend", "umfassend" und Variationen davon soll die darauf folgenden Dinge umfassen und auch Äquivalente davon, sowie zusätzliche Dinge.
5 veranschaulicht eine Schaltungsanordnung, die dazu verwendet werden kann, um eine Zeitmessung auszuführen, die genauer ist als dies für bekannte Verfahrensweisen der Fall ist. Die Zeitmessungen mit Auflösungen in der Größenordung von Femtosekunden sind ohne weiteres erreichbar unter Verwendung von Schaltungsanordnungen, wie sie in einem konventionellen Tester vorhanden sind. Selbst Messungen mit höherer Auflösung sind möglich mit Schaltungen mit höherer Auflösung. In dem dargestellten Ausführungsbeispiel wird die Schaltungsanordnung dazu verwendet, um eine TDR-Messung vorzunehmen, wie diese zur Eichung in einem Testsystem zu verwenden wäre.
Die Zeitmessschaltung umfasst Impulserzeugungsschaltungen 500A und 500B. Die Impulserzeugungsschaltung 500A erzeugt einen Impuls, der die Zeit steuert, mit der ein Impuls bei Beginn einer Zeitmessung übertragen oder gesendet wird. Der Impuls von der Schaltung 500A taktet (clocks) die Verriegelungsschaltung 164 in der Pin-Elektronik 160. Die Quelle der in die Verriegelungsschaltung 164 eingegebenen Daten ist in der 5 nicht gezeigt. Es kann sich dabei um irgendwelche geeigneten Mittel handeln, die einen logischen Wert einstellen, der bewirkt, dass ein Impuls dann erzeugt wird, wenn die Verriegelungsschaltung 164 getaktet wird. Demgemäß kann das von der Impulserzeugungsschaltung 500A kommende Signal als die Zeit t = 0 bestimmend angesehen werden, wie es in den 3A bis 3B gezeigt ist. Das spezielle Verfahren, durch welches die Dateneingabe zur Verriegelungsschaltung 164 vorgenommen wird, ist nicht kritisch. Das Einstellen bzw. Setzen könnte beispielsweise durch einen Mustergenerator 140 (1) erfolgen.
Die Impulserzeugungsschaltung 500B erzeugt einen Impuls, der ein Messfenster steuert, wie beispielsweise 312A ... 312C in den 3A ... 3C. Dieser Impuls taktet die Verriegelungsschaltung 180 innerhalb der Pin-Elektronik 160. Die Ausgangsgröße der Verriegelungsschaltung 180 läuft zum Sequenzer 550B. Wie weiter unten im Einzelnen beschrieben wird, führt die Zeitmessschaltung der 5 einen Flankenfind-Algorithmus aus. Der Sequenzer 550B überwacht die Ausgangsgröße der Verriegelungsschaltung 180 um zu bestimmen, wann die Flanke detektiert ist. Vorteilhafter Weise kann die relative Zeitsteuerung der Signale von den Impulsgeneratoren 500A und 500B sehr genau zeitgesteuert werden und zwar für eine sehr präzise Zeitmessung. Die Impulserzeugungsschaltung 500A empfängt ein Signal, bezeichnet oder identifiziert als D_SYNC. D_SYNC ist ein Befehl, der bewirkt, dass die Impulserzeugungsschaltung 500A und 500B sich miteinander synchronisieren. Das Signal D_SYNC könnte beispielsweise aus einem Befehl von einem Mustergenerator 140 abgeleitet werden. Die Impulserzeugungsschaltung 500B ist strukturell ähnlich der Impulserzeugungsschaltung 500A. Die Schaltungen 500A und 500B arbeiten zusammen, um den Anfang und das Ende eines Messintervalls zu definieren.
Die Impulserzeugungsschaltung 500A umfasst NCO 510A. Der NCO 510A kann ein NCO, wie er im Stand der Technik bekannt ist, sein, wie beispielsweise ein NCO 410 (4). Der NCO 510A ist durch einen Bezugstakt MCLK getaktet und erzeugt einen Digitaltakt programmierbarer Frequenz. Der durch den NCO 510A erzeugt Takt wird zur Frequenzskalierschaltung 540A geleitet. Die Frequenzskalierschaltung 540A erzeugt Mehrfachtakte und zwar alle bei Frequenzen, die ein ganzzahliges oder nicht ganzzahliges Vielfaches der Frequenz des NCO 510A sind. Die Takte werden alle von der gleichen Quelle erzeugt und sind daher zeitlich korreliert. Die Frequenzskalierschaltung 540A kann eine bekannte Frequenzskalierschaltung sein, wie beispielsweise Frequenzskalierschaltung 440 (4). Die spezielle Frequenz, mit der der NCO 510A ein Taktsignal erzeugt, ist nicht kritisch für die Erfindung.
Eine Zeitmessung wird initiiert mit der Feststellung des D_SYNC-Signals. Im dargestellten Ausführungsbeispiel wird angenommen, dass das D_SYNC-Signal sich in der gleichen Taktdomäne befindet, wie die Takte, ausgegeben durch die Frequenzskalierschaltung 540A. Eine "Taktdomäne" bezieht sich auf Schaltungen, die durch einen einzigen Takt oder einen Satz von Takten, die korrelierte Signale sind, getaktet wird. Im digitalen Design ist es vorzuziehen, dass die Eingangsgrößen zu einer Schaltung zu Zeiten erfolgen, die mit dem Takt korreliert sind, der die Arbeitsvorgänge oder Operationen innerhalb dieser Schaltung zeitlich steuert. Ansonsten könnte die Schaltung eine Operation ausführen, bevor das Eingangssignal angelegt ist oder könnte zu einer Zeit weiterarbeiten, nachdem die Eingangsgröße ihren Zustand geändert hat. Dieses Fehlen von Synchronisation kann unerwünschte Resultate erzeugen. Demgemäß gilt Folgendes: wenn ein in einer Zeitdomäne erzeugtes Signal in eine Schaltungsanordnung in einer anderen Zeitdomäne geleitet wird, ist es üblich oder konventionell, das Signal mit der neuen Zeitdomäne zu synchronisieren, beispielsweise durch Verriegeln des Signals mit einem Takt synchronisiert mit der neuen Zeitdomäne, wobei gesagt wird, dass sie in einer Taktdomäne sind, wenn sie zu Zeiten auftreten, die mit den Takten, die die Schaltung der Zeitdomäne takten, korreliert sind.
Unter Bezugnahme auf 5 wird Folgendes ausgeführt: die Ausgangsgrößen des NCO 510A und 510B sind mit Wahrscheinlichkeit nicht in der gleichen Zeitdomäne wie die Schaltung, die ein Befehl zum Starten einer Zeitmessung initiiert. Eine gewisse Synchronisation könnte verwendet werden. Das spezielle Verfahren zur Synchronisation, durch die das D_SYNC-Signal als ein Befehl erzeugt wird, ist jedoch nicht kritisch für die Erfindung und Details dieser Synchronisation sind nicht gezeigt. Das D_SYNC-Signal wird als eine Eingangsgröße an das Flip-Flop 514A geliefert. Das Flip-Flop 514A wird durch CLK_L1A, erzeugt durch die Frequenzskalierschaltung 540A, getaktet. Das Flip-Flop 514A richtet das D_SYNC-Signal mit dem CLK_L1A aus.
Die Ausgangsgröße des Flip-Flops 514A wird als eine der geschalteten Eingangsgrößen an den Multiplexer 516A geliefert. Die Steuereingänge zum Mul tiplexer 516A sind nicht ausdrücklich gezeigt. Für eine Zeitmessung ist der Multiplexer 516A jedoch vorzugsweise gesteuert, um die Ausgangsgröße des Flip-Flops 514A zum Eingang des Flip-Flops 518A zu leiten. Eine zweite geschaltete Eingangsgröße des Multiplexers 516A ist mit der Impulserzeugungsschaltung 500B verbunden. Diese Verbindung gestattet, dass das D_SYNC-Signal durch ein Synchronisationssignal von der Impulserzeugungsschaltung 500B ersetzt wird. Diese alternative Verbindung ist für normale Zeitmessungen nicht erforderlich und der Multiplexer 516A könnte vollständig weggelassen werden. Die alternative Verbindung könnte jedoch zur Fehlerbeseitigung verwendet werden und zwar einschließlich eines Multiplexers 516A der gestattet, dass die Schaltungen 500A und 500B identische Hardware aufweisen.
Das Flip-Flop 518A wird durch die logische Umkehrung oder das logische Inverse des Takts, geliefert an Flip-Flop 514A, getaktet. Flip-Flop 518A ist in der Impulserzeugungsschaltung umfasst, so dass die Schaltungen 500A und 500B symmetrisch sind. Es könnte auch zu Fehlerbeseitigungen der Schaltung verwendet werden.
Die Ausgangsgröße des Flip-Flops 518A wird an das Flip-Flop 520A geliefert. Das Flip-Flop 520A wird CLK_L1-getaktet von der Frequenzskalierschaltung 540A. Die Frequenz dieses Taktes stimmt mit der Frequenz des Takttreibersequenzers 550A überein. Im dargestellten Ausführungsbeispiel wird der Sequenzer 550A mit einer Frequenz getaktet, die das Vierfache der Frequenz des MCLK ist. Das Flip-Flop 520A stellt sicher, dass das D_SYNC-Signal am Sequenzer 550A zu einer Zeit ankommt, die synchronisiert ist mit dem Takt-Clocking-Sequenzer 550A.
Die Ausgangsgröße des Flip-Flops 520A dient als ein Startsignal für den Sequenzer 550A. Der Sequenzer 550A erzeugt ein Ausgangssignal, das zum Flip-Flop 552A geleitet wird.
Das Flip-Flop 552A wird durch CLK_L1 getaktet und seine Ausgangsgröße ist daher mit diesem Takt synchronisiert. Die Ausgangsgröße des Flip-Flops 552A wird an die Pin-Elektronik 160 geliefert, um die Erzeugung eines Ausgangsimpulses zu steuern. Der Dateneingang zur Pin-Elektronik 160 ist nicht gezeigt aber wird vorzugsweise eingestellt oder gesetzt, wie beispielsweise durch den Mustergenerator 140 und zwar auf einen logischen HI-Wert bevor der Mustergenerator das D_SYNC-Signal ausgibt, welches die Zeitmessung startet.
Das Flip-Flop 552A ist als mit dem Takteingang des Flip-Flops 164 verbunden dargestellt und zwar innerhalb der Pin-Elektronik 160. Wie oben beschrieben repräsentiert das Flip-Flop 164 einen Formatierer oder eine andere Schaltung, die die Pin-Elektronik 160 steuert, um die erforderlichen Signale zu erzeugen. Infolge dessen wird ein Impuls, wie beispielsweise der Impuls 210 (2) übertragen und zwar ansprechend darauf, dass das Flip-Flop 552 betätigt ist. Demgemäß wird der Impuls zu einer durch die Schaltung 500A gesteuerten Zeit gesendet. Diese Zeit wird durch CLK_L1 gesteuert.
Die Impulserzeugungsschaltung 500B erzeugt einen Impuls, der das Flip-Flop 180 steuert. Der durch die Impulserzeugungsschaltung 500B erzeugte Impuls steuert die Zeitsteuerung eines Messfensters, wie beispielsweise 312A ... 312C in den 3A ... 3C.
Die Impulserzeugungsschaltung 500B kann strukturell ähnlich zur Impulserzeugungsschaltung 500A sein. Sie enthält einen NCO 510B, der vorzugsweise wie der NCO 510A konstruiert ist. Die Impulserzeugungsschaltung 500B umfasst auch eine Frequenzskalierschaltung 540B, die ähnlich der Frequenzskalierschaltung 540A ist.
Vorzugsweise ist die NCO 510B programmiert zur Erzeugung eines Signals mit der gleichen Frequenz wie der NCO 510A. Die Phase des durch den NCO 510B erzeugten Signals ist jedoch gegenüber der Phase des Signals erzeugt durch den NCO 510A versetzt. Die Erzeugung von zwei Signalen mit einer relativen Phasendifferenz kann dadurch erreicht werden, dass man den NCO 510A und den NCO 510B zur gleichen Zeit mit unterschiedlichen Anfangswer ten, gespeichert in ihren Akkumulatoren, wie beispielsweise Register 422 (4), startet.
Die Impulserzeugungsschaltung 500B umfasst Flip-Flop 514B, das ein Signal D_SYNC_2 empfängt. Im dargestellten Ausführungsbeispiel werden beide Impulserzeugungsschaltungen 500A und 500B durch D_SYNC synchronisiert. Die D_SYNC_2-Eingangsgröße wird für die Symmetrie zwischen den Impulsgeneratorschaltungen 500A und 500B und als Fehlerbeseitigungshilfe vorgesehen.
Der Multiplexer 516B ist von ähnlicher Konstruktion wie der Multiplexer 516A. Der Multiplexer 516B empfängt als geschaltete Eingangsgrößen die Ausgangsgrößen der Flip-Flops 514A und 514B. Für eine Zeitsteuermessung wird der Multiplexer 516B konfiguriert zur Schaltung der Ausgangsgröße des Flip-Flops 514A zum Eingang des Flip-Flops 518B. Das Schalten des Ausgangs des Flip-Flops 514A auf die Eingänge der beiden Flip-Flops 518A und 518B stellt sicher, dass beide Impulserzeugungsschaltungen 500A und 500B ein Synchronisationssignal von der gleichen Quelle erhalten.
Die Ausgangsgröße des Flip-Flops 518B repräsentiert den Startimpuls synchronisiert mit dem Takt-CLK_L2A erzeugt durch NCO 510B und der Frequenzskalierschaltung 540B. Vorzugsweise haben CLK_L1A und CLK_L2A die gleiche Frequenz.
Die Ausgangsgröße bzw. der Ausgang der Flip-Flops 518B ist mit dem Dateneingang des Flip-Flops 520B gekoppelt. Das Flip-Flop 520B wird durch den Takt-CLK_L2 erzeugt durch NCO 510B und die Frequenzskalierschaltung 540B getaktet. Im dargestellten Ausführungsbeispiel hat dieser Takt eine Frequenz, die das Vierfache der Frequenz von CLK_L2A ist. Sie steht in Anpassung mit der Frequenz, mit der der Sequenzer 550B getaktet wird.
Der Sequenzer 550B kann mit sequentieller Logikschaltung, wie im Stande der Technik bekannt, implementiert werden. Er überwacht den Digitalwert im NCO 510B, wie beispielsweise in einem Akkumulatorregister 422 (4). Der Sequenzer 550B überwacht diesen Wert, bis er einen Wert detektiert, der die Zeit anzeigt, die vergangen ist von der Übertragung eines Impulses zu einem gewünschten Messfenster, wie beispielsweise 312A bis 312C in 3. Wenn der Wert im Akkumulatorregister 422 in dieser Zeit "überläuft", zählt der Sequenzer 550B die "Überläufe". Auf diese Weise ist die Dauer der Zeitmessung nicht durch die Anzahl der Bits im Akkumulatorregister 422 begrenzt.
Die Zeitgröße oder Zeitlänge, die der Sequenzer 550 nachführt oder verfolgt ist programmierbar. Am Ende des programmierten Intervalls gibt der Sequenzer 550B einen Impuls an das Flip-Flop 552B aus. Das Flip-Flop 552B wird durch einen Takt getaktet, der erzeugt wird durch NCO 510B und Frequenzskalierschaltung 540B. Demgemäß ist der Ausgangsimpuls des Flip-Flops 552 mit diesem Takt synchronisiert einschließlich irgendwelcher Phasenversetzung oder Phasenverschiebung, die durch die anfängliche Einstellung von NCO 510B eingeführt wurde.
Die Ausgangsgröße des Flip-Flops 552B wird an Flip-Flop 180 geliefert, und zwar innerhalb der Pin-Elektronik 160. Sie steuert die Zeitsteuerung des Vergleichsvorgangs oder der Vergleichsoperation. In dem Zusammenhang, der in den 3A bis 3C veranschaulichten Messung setzt der Sequenzer 550B die Zeit des Messfensters.
In dem dargestellten Ausführungsbeispiel wird die Ausgangsgröße des Flip-Flops 180 an den Sequenzer 550B geliefert. Der Sequenzer 500B bestimmt, ob die Ausgangsgröße der Pin-Elektronik einen Wert anzeigt, der eine Flanke repräsentiert am Ende des Zeitintervalls, welches gemessen wird. Die Sequenzer 550A und 550B steuern einen Tester 100, um die in Verbindung mit 6 beschriebenen Funktionen auszuführen.
6 veranschaulicht ein Verfahren, durch das die Schaltung, wie beispielsweise in 5 gezeigt, zur Durchführung einer TDR-Messung verwendet wer den kann. Beim Schritt 610 werden die Sequenzer 550A und 550B für die Messung initialisiert.
Beim Schritt 612 werden die NCOs 510A und 510B zur Erzeugung von Takten der gleichen Frequenz aber mit unterschiedlicher Phase programmiert. Die Phasenverschiebung oder Phasenversetzung kann dadurch eingeführt werden, dass man einen Anfangswert im Akkumulator 422 des NCO 510B speichert.
Beim Schritt 614 wird ein Impuls auf Leitung 170 übertragen. Im Ausführungsbeispiel der 5 erzeugt der Sequenzer 550A diesen Impuls ansprechend auf ein D_SYNC-Signal, welches als ein Start-Messbefehl wirkt. Der Start-Messbefehl löst auch den Sequenzer 550B aus, um die Überwachung der Werte in dem Akkumulatorregister NCO 510B zu starten.
Am Schritt 616 wartet der Prozess, bis ein programmiertes Messfenster erreicht ist. Wie oben in Verbindung mit den 3A ... 3C beschrieben, kann ein "Flankenfind"-Algorithmus implementiert werden, und zwar durch Änderung der Zeitsteuerung eines Messfensters, bis zu Zeiten unmittelbar vor oder unmittelbar nachdem eine Flanke detektiert wurde. Der Messvorgang wird zu vielen programmierten Zeitsteuerungen für das Messfenster wiederholt, bis die Flanke detektier ist. Wie oben unter Bezugnahme auf 5 beschrieben, wird die Zeit oder Zeitsteuerung des Messfensters durch den Sequenzer 550B bestimmt, der die Werte innerhalb NCO 510B überwacht. Bei der Vergleichszeit gibt der Sequenzer 550B einen Impuls aus, der im Flip-Flop 552B ausgerichtet ist und sodann zur Pin-Elektronik 160 geleitet wird. Dieser Impuls triggert bzw. löst die Vergleichsoperation aus, wie dies im Schritt 618 angedeutet ist.
Beim Schritt 620 wird die Ausgangsgröße des Komparators durch den Sequenzer 550B verarbeitet, um zu bestimmen, ob diese eine Flanke repräsentiert. Eine Flanke kann dadurch detektiert werden, dass man ein Messfenster, für das der Komparator 166 den Wert auf Leitung 170 anzeigt, die Schwelle übersteigt, die im Register 168 gespeichert ist, wenn der Wert unmittelbar vor dem Messfenster unterhalb der Schwelle liegt. Wenn die Flanke nicht im Schritt 620 detektiert wird, schaltet der Verarbeitungsvorgang zum Schritt 622 weiter.
Beim Schritt 622 wird das Zeitfenster inkrementiert. Die Zeit des Messfensters kann in mehrfachen Arten und Weisen inkrementiert werden. Der Sequenzer 550B könnte so programmiert sein, dass er das Ende des Messintervalls anzeigt und zwar basierend darauf, dass das Akkumulatorregister 622 im NCO 510B einen höheren Wert erreicht. Der Sequenzer 550B könnte alternativ programmiert sein, mehr Überläufe (overflows) des Akkumulatorregisters 422 im NCO 510B zu zählen, bevor ein Impuls zum Flip-Flop 552B ausgegeben wird. Alternativ kann die anfängliche Phasendifferenz zwischen NCO 510A und 510B erhöht werden.
Diese Formen der Einstellungen könnten alle verwendet werden, um relativ große Änderungen im Messintervall oder relativ kleine Änderungen vorzusehen. Die Einstellung der Anzahl von Überläufe (overflows) des Akkumulatorregisters 422 im NCO 510B könnte als eine Grobeinstellung (course adjustment) des Messfensters betrachtet werden. Das Inkrementieren der relativen Phasendifferenz zwischen NCO 510A und 510B könnte als eine relative Feineinstellung der Zeit des Messfensters betrachtet werden.
Ein NCO wie beispielsweise in 4 gezeigt, könnte einen Phasenakkumulator mit vielen Bits Auflösung besitzen, was eine sehr genaue Steuerung über das Messfenster ermöglicht. Beispielsweise ist mit einem NCO mit 48 Bits Auflösung und einem Takt in der Größenordnung von 100 MHz eine Sub-Picosekunden-Messgenauigkeit möglich. Schaltungsanordnungen mit Auflösungen konventioneller Weise vorhanden in einem Halbleitertester können ohne Weiteres Messgenauigkeiten von einigen wenigen hundert Femtosekunden erreichen und eine solche Schaltung könnte leicht eine Auflösung umfassen ausreichend zur Messung von Zeiten mit der Präzision im Attosekundenbereich.
Der in 6 gezeigte Prozess wiederholt sich iterativ durch die Schleife, die die Schritte 614, 616, 618, 620 und 622 umfasst. Diese Schleife wird wiederholt, bis ein Messfenster mit einer Flanke detektiert wird. Zu diesem Punkt schreitet die Verarbeitung zum Schritt 624. Im Schritt 624 wird eine Berechnung ausgeführt, welche die zeitliche Differenz reflektiert, und zwar zwischen dem Fall, wenn der Impuls auf Leitung 170₁ übertragen wird und der Flanke, die anzeigt, dass die Reflektion dieses Impulses detektiert wurde. Die berechnete Zeitdifferenz reflektiert die Anzahl der vollen Zyklen durch das Akkumulatorregister 422, den Bruchteil eines Zyklus durch das Akkumulatorregister 422 und die Phasenversetzung, die ursprünglich zwischen NCO 510A und 510B programmiert wird. Da der NCO 510B in einer bekannten Größe für jeden Zyklus des MCLK ansteigt, kann der berechnete Wert in eine tatsächliche Zeit umgewandelt werden. Diese Zeitmessung kann eine sehr hohe Auflösung besitzen. Wenn der Wert im Phaseninkrementierungsregister 426 als ein Bruchteil repräsentiert ist, ist die Auflösung dieser Messung gleich dem Wert des letzten signifikanten Bits in dem Phaseninkrementierungsregister 426 multipliziert mit der Periode von MCLK.
Nachdem somit mehrere Aspekte mindestens eines Ausführungsbeispiels dieser Erfindung beschrieben wurden, ergibt sich, dass verschiedene Änderungen, Modifikationen und Verbesserungen dem Fachmann ohne Weiteres gegeben sind.
Beispielsweise sind zwei Sequenzer 550A und 550B gezeigt. Die oben beschriebenen Steuerfunktionen könnten Hardware oder Software in irgendeiner zweckmäßigen Art und Weise zugeordnet werden. Das beschriebene Ausführungsbeispiel sieht den Vorteil vor, dass zwei Impulserzeugungsschaltungen 500A und 500B ähnliche Konstruktionen aufweisen. Es könnte aber auch ein einziger Sequenzer den gesamten Messprozess steuern. Alternativ könnten einige Steuerfunktionen im Mustergenerator oder anderer Steuerschaltung implementiert werden.
Als ein weiteres Beispiel wird beschrieben, dass die relative Phase der Takte, erzeugt durch die Impulserzeugungsschaltungen 500A und 500B gesteuert wird durch die Versetzung der Phasen oder die Phasenverschiebung der Takte, erzeugt in der Impulserzeugungsschaltung. Eine relative Phasendifferenz könnte dadurch eingeführt werden, dass man die Phase in jeder Schaltung ändert.
Als ein weiteres Beispiel ist beschrieben, dass eine einzige Messung, die eine logische HI anzeigt, ausreicht zur Identifikation einer Kante oder Flanke. Mehrere Daten könnten verwendet werden, um den Einfluss von Rauschen auf den Messprozess zu reduzieren. Eine Möglichkeit zur Erreichung dieses Resultats besteht darin, eine Flanke nur dann anzuzeigen, wenn eine Folge von HI-Werten darauf folgend auf einen LO-zu-HI-Übergang empfangen wird.
Alternativ kann die Messung mehrfache Male für jedes Messfenster wiederholt werden. Jedes Messfenster könnte damit assoziierte Mehrfachwerte besitzen, was eine Form von Durchschnittsbildung gestattet, um die Effekte des Rauschens zu vermindern. Im Messfenster könnte dann, während der Signalwert gleich der Schwelle ist, eine kleine Rauschgröße den Komparatorausgang über oder unter die Schwelle bringen. Die Wiederholung der Messung in dem gleichen Messfenster würde zur Folge haben, dass die Messung manchmal LO und manchmal HI ist. Wenn der Signalwert gleich der Schwelle ist und gleichförmig verteiltes Zufallsrauschen vorhanden ist, würde der Wert HI ungefähr 50% der Zeit und LO 50% der Zeit einnehmen. Dadurch dass man nach einem Messfenster sucht, in dem das Signal 50% HI und 50% LO ist, kann eine Flanke genau in der Anwesenheit von Rauschen detektiert werden.
Es sollte ferner erkannt werden, dass die Reihenfolge der Schritte nicht kritisch ist. Die im Schritt 624 berechnete Zeitdifferenz könnte beispielsweise Teil des Schrittes 622 des Inkrementierens des Messfensters sein. Alternativ braucht der Schritt 620 nicht in der Schleife zu sein, die iterativ ausgeführt wird. Die Daten könnten zuerst an allen möglichen Messfenstern gesammelt werden, wobei die Daten darauf folgend verarbeitet werden, um das eine Flanke enthaltende Messfenster zu finden. Solche Abwandlungen, Modifikationen und Verbesserungen sind Teil dieser Offenbarung und liegen im Rahmen der Erfindung. Demgemäß ist die vorliegende Beschreibung sowie die Zeichnungen nur beispielhaft zu verstehen. 24260
ZUSAMMENFASSUNG
Zeitmesssystem unter Verwendung von zwei Signalen erzeugt durch direkte digitale Synthese. Die erzeugten Signale besitzen die gleiche Frequenz aber unterschiedliche Phasen. Ein Signal wird dazu verwendet, den Start des Messintervalls zu identifizieren und das andere Signal wird dazu verwendet, ein Messfenster zu identifizieren, indem ein Signal, welches das Ende des Messintervalls angibt, detektiert werden kann. Das Zeitmesssystem wird als Teil eines Zeitdomänenreflektometrie-(TDR)-Systems verwendet. Ein Einfallsimpuls wird mit dem ersten Signal synchronisiert und auf eine Leitung geschickt. In dem Messfenster wird das Signal auf der Leitung mit einem Schwellenwert verglichen, um zu bestimmen, ob der Impuls reflektiert und zurück zur Quelle gelaufen ist. Durch iteratives Wiederholen der Messung mit einem unterschiedlichen Messfenster kann die Ankunftszeit des reflektierten Impulses bestimmt werden. Diese Möglichkeit der Zeitdomänenreflektometrie wird in das automatische Testgerät eingebaut zum Testen von Halbleitervorrichtungen und wird verwendet zum Eichen des Testgerätes.

Claims

Zeitmessvorrichtung, die Folgendes aufweist: a) eine erste Takterzeugungsschaltung, die ein erstes Taktsignal ausgibt, wobei die erste Takterzeugungsschaltung einen ersten numerischen Zähleroszillator aufweist; b) eine zweite Takterzeugungsschaltung, die ein zweites Taktsignal ausgibt, wobei die zweite Takterzeugungsschaltung einen zweiten numerischen Zähleroszillator aufweist; c) einen Takteingang gekoppelt mit dem ersten numerischen Zähleroszillator und dem zweiten numerischen Zähleroszillator, wobei der Takteingang die Rate steuert, mit der der erste numerische Zähleroszillator und der zweite numerische Zähleroszillator inkrementieren; und d) mindestens ein Sequenzer, der den Betrieb der Zeitmessvorrichtung steuert, wobei der mindestens eine Sequenzer ein erstes Steuersignal erzeugt, und zwar synchronisiert mit dem ersten Taktsignal und ein zweites Steuersignal synchronisiert mit dem zweiten Taktsignal.
Zeitmessvorrichtung nach Anspruch 1, wobei die erste Takterzeugungsschaltung und die zweite Takterzeugungsschaltung eine erste direkte digitale Syntheseschaltung bzw. eine zweite direkte digitale Syntheseschaltung aufweisen.
Zeitmessvorrichtung nach Anspruch 1, wobei die erste Takterzeugungsschaltung zusätzlich eine Nachschautabelle aufweist mit einem Adresseneingang und einem Ausgang, wobei der Ausgang bzw. die Ausgangsgröße des ersten numerischen Zähleroszillators an den Adresseneingang der Nachschautabelle angelegt ist.
Zeitmessvorrichtung nach Anspruch 3, wobei die erste Takterzeugungsschaltung zusätzlich einen Digital-zu-Analog-Konverter aufweist, und zwar mit einem Digitaleingang und einem Analogausgang, wobei der Digitaleingang mit dem Ausgang der Nachschautabelle gekoppelt ist.
Zeitmessvorrichtung nach Anspruch 4, wobei die zweite Takterzeugungsschaltung zusätzlich eine zweite Nachschautabelle aufweist, und zwar mit einem Adresseneingang und einem Ausgang, wobei der Ausgang des zweiten numerischen Zähleroszillators mit dem Adresseneingang der zweiten Nachschautabelle verbunden ist.
Zeitmessvorrichtung nach Anspruch 5, wobei die zweite Takterzeugungsschaltung zusätzlich einen zweiten Digital-zu-Analog-Konverter aufweist mit einem digitalen Eingang und einem analogen Ausgang, und wobei der digitale Eingang mit dem Ausgang der zweiten Nachschautabelle gekoppelt ist.
Zeitmessvorrichtung nach Anspruch 1, wobei zusätzlich eine Treiberschaltung vorgesehen ist mit einem Zeitsteuereingang und einer Messschaltung mit einem Zeitsteuereingang, wobei der Zeitsteuereingang der Treiberschaltung mit dem ersten Steuersignal und der Zeitsteuereingang der Messschaltung mit dem zweiten Steuersignal gekoppelt ist.
Zeitmessvorrichtung nach Anspruch 7, wobei die Messschaltung einen Komparator aufweist.
Zeitmessvorrichtung nach Anspruch 8, wobei die Treiberschaltung und die Komparatorschaltung Pin-Elektronik in einem Kanal eines automatischen Testgeräts für Halbleitervorrichtungen sind.
Zeitmessvorrichtung nach Anspruch 7, wobei ein erstes Flip-Flop vorgesehen ist mit einem Takteingang und einem Ausgang gekoppelt mit dem Treiber und ein zweites Flip-Flop mit einem Takteingang und einem Dateneingang gekoppelt mit dem Komparator, wobei der Takteingang des ersten Flip-Flops gekoppelt ist mit dem ersten Steuersignal und der Takteingang des zweiten Flip-Flops gekoppelt ist mit dem zweiten Steuersignal.
Testgerät mit einem Testpunkt geeignet zur Verbindung mit mindestens einer Leitung, wobei das Testgerät Folgendes aufweist: a) eine Treiberschaltung mit einem Ausgang gekoppelt mit dem Testpunkt und einen Zeitsteuereingang, der die Zeit steuert, zu der der Treiber ein Signal an den Testpunkt leitet oder treibt; b) eine Komparatorschaltung mit einem Eingang gekoppelt mit dem Testpunkt und ein Zeitsteuereingang zum Steuern der Zeit, mit der die Komparatorschaltung den Wert des Signals am Testpunkt misst; c) eine erste Schaltung, die einen ersten numerischen Zähleroszillator aufweist und einen Ausgang gekoppelt mit dem Zeitsteuereingang der Treiberschaltung; d) eine zweite Schaltung mit einem zweiten numerischen Zähleroszillator und mit einem Ausgang gekoppelt mit dem Zeitsteuereingang der Komparatorschaltung; und e) einen Leiter, der ein Synchronisationssignal zwischen der ersten Schaltung und der zweiten Schaltung führt.
Testgerät nach Anspruch 11, wobei die erste Schaltung eine erste direkte digitale Syntheseschaltung aufweist.
Testgerät nach Anspruch 12, wobei die zweite Schaltung eine zweite direkte Digitalsyntheseschaltung aufweist.
Testgerät nach Anspruch 11, wobei zusätzlich ein Master- oder Haupttakt vorgesehen ist zur Steuerung der ersten Schaltung und der zweiten Schaltung, um synchron zu arbeiten.
Testgerät nach Anspruch 11, wobei das Testgerät eine automatische Testausrüstung aufweist zum Testen der Halbleitervorrichtungen mit einer Vielzahl von Kanälen jeweils mit Pin-Elektronik und Treiberschaltung, und wobei die Komparatorschaltung einen Teil der Pin-Elektronik in einem Kanal des automatischen Testgeräts aufweist.
Testgerät nach Anspruch 15, wobei ein Master- oder Haupttakt vorgesehen ist, wobei der erste numerische Zähleroszillator und der zweite numerische Zähleroszillator durch den Master- oder Haupttakt getaktet werden.
Verfahren zum Messen einer Zeitdifferenz, wobei Folgendes vorgesehen ist: a) Erzeugen eines ersten Takts mit einer ersten Frequenz, wobei die Frequenz ansprechend auf mindestens einen Wert gesteuert wird; b) Erzeugen eines zweiten Takts mit einer zweiten Frequenz in Koordination stehend mit der ersten Frequenz, wobei die Frequenz und die Phase des zweiten Takts relativ zur Phase des ersten Takts gesteuert wird und zwar ansprechend auf mindestens einen Digitalwert; c) Starten eines Messintervalls synchronisiert mit dem ersten Takt; und d) Beendigung des Messintervalls, synchronisiert mit dem zweiten Takt.
Verfahren zur Messung einer Zeitdifferenz nach Anspruch 17, wobei der erste Takt und der zweite Takt die gleiche Frequenz und eine unterschiedliche Phase besitzen.
Verfahren zur Messung einer Zeitdifferenz nach Anspruch 18, wobei der erste Takt erzeugt wird mit einer ersten direkten digitalen Syntheseschaltung einschließlich eines ersten numerischen Zähleroszillators mit einem ersten Phaseninkrementierungsregister und wobei der zweite Takt erzeugt wird mit einer zweiten direkten digitalen Syntheseschaltung einschließlich eines zweiten numerischen Zähleroszillators mit einem zweiten Phaseninkrementierungsregister, wobei das Erzeugen eines ersten Takts und eines zweiten Takts das Laden des gleichen Werts in die ersten und zweiten Phaseninkrementregister aufweist.
Verfahren zur Messung einer Zeitdifferenz nach Anspruch 18, wobei die erste direkte digitale Syntheseschaltung einen ersten numerischen Zähleroszillator aufweist mit einem ersten Phasenakkumulatorregister, und wobei der zweite Takt erzeugt wird mit einer zweiten direkten digitalen Syntheseschaltung einschließlich eines zweiten numerischen Zähleroszillators mit einem zweiten Phasenakkumulatorregister, wobei das Erzeugen eines ersten Takts und eines zweiten Takts das Initialisieren des ersten Phasenakkumulatorregisters und des zweiten Phasenakkumulatorregisters mit unterschiedlichen Werten umfasst.
Verfahren zur Messung einer Zeitdifferenz nach Anspruch 19, wobei der erste numerische Zähleroszillator ein erstes Phasenakkumulatorregister aufweist und der zweite numerische Zähleroszillator ein zweites Phasenakkumulatorregister aufweist und wobei ferner das Erzeugen eines ersten Taktes und eines zweiten Taktes das Initialisieren des ersten Phasenakkumulatorregisters und des zweiten Phasenakkumulatorregisters auf unterschiedliche Werte aufweist.
Verfahren nach Anspruch 17, wobei zusätzlich Folgendes vorgesehen ist: Vergleichen eines Signals mit einem Wert, der ein Ereignis am Ende des Messintervalls definiert.
Verfahren nach Anspruch 22, wobei zusätzlich Folgendes vorgesehen ist: Wiederholen einer Vielzahl von Iterationen der Schritte des Erzeugens eines ersten Takts, des Erzeugens eines zweiten Takts, des Startens eines Messintervalls, des Beendens des Messintervalls und des Vergleichens des Signals; und wobei für jede der Vielzahl von Iterationen die Phase des zweiten Takts relativ zum ersten Takt gesteuert wird, um eine unterschiedliche relative Phase vorzusehen.
Verfahren nach Anspruch 22, wobei zusätzlich Folgendes vorgesehen ist: Sammeln eines Datensatzes durch wiederholtes Starten eines Messintervalls; Beendigung des Messintervalls und Vergleichen des Signalwerts und wobei ein Wert im Datensatz erzeugt wird für jeden Vergleich; wobei i) für jede der Vielzahl von Wiederholungen die Phase des zweiten Takts relativ zum ersten Takt gesteuert wird zum Vorsehen der gleichen relativen Phase; ii) das Vergleichen eines Signals das Vergleichen des Signals mit einer Binärschwelle aufweist und ein Ereignis definiert wird, wobei der Datensatz einen bestimmten Prozentsatz von Werten des ersten Digitalwerts besitzt.
Verfahren nach Anspruch 17, wobei zusätzlich Folgendes vorgesehen ist: a) Übertragen eines Signals zu Beginn des Messintervalls; und b) Messen eines Signals am Ende des Messintervalls.
Verfahren nach Anspruch 25, wobei die Zeitmessung in einer TDR-Messung verwendet wird.