DE112006002092T5

DE112006002092T5 - Schaltungskartensynchronisation innerhalb eines standardisierten Prüfinstrumentenchassis

Info

Publication number: DE112006002092T5
Application number: DE112006002092T
Authority: DE
Inventors: Anthony Santa Clara Le; Glen Santa Clara Gomes
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2005-08-03
Filing date: 2006-08-03
Publication date: 2008-06-19
Also published as: WO2007015580A1; KR20080032156A; JP2009503435A; US7437588B2; US20070040564A1; TW200712503A; CN101268378A

Abstract

System zum Synchronisieren von Schaltungskarten, welches aufweist:
ein Chassis mit einer standardisierten Spezifikation, welches Chassis spezifikationsgemäße Schlitze und eine Rückwandplatine zum Vorsehen elektrischer Verbindungen zwischen mit den Schlitzen gekoppelten Schaltungskarten enthält;
eine spezifikationsgemäße Starttriggerkarte, die mit einem der Schlitze koppelbar ist, um einen Bezugstakt ein Signal für das geringste gemeinsame Vielfache (LCM) zu anderen spezifikationsgemäßen Schaltungskarten, die mit anderen Schlitzen in dem Chassis gekoppelt sind, über spezifikationsgemäße Bezugstaktspuren angepasster Länge bzw. einen Bus auf der Rückwandplatine, der gemäß der Spezifikation benutzerkonfigurierbar ist, zu liefern; und
eine oder mehrere spezifikationsgemäße Schaltungskarten, die mit Schlitzen in dem Chassis gekoppelt sind, zum etwa gleichzeitigen Empfang des Bezugssignals und des LCM-Signals und zum Erzeugen eines oder mehrerer Hochfrequenztakte, deren gleiche Flanken mit gleichen Flanken des Bezugstakts und des LCM-Signals synchronisiert sind;
wobei das LCM-Signal ein geringstes gemeinsames Vielfaches des Bezugstakts und des einen oder der mehreren Hochfrequenztakte ist.

Description

Querbezug zu bezogener Anmeldung
Diese Anmeldung ist eine Fortsetzungsanmeldung der US-Patentanmeldung Nr. 11/196996, die am 3. August 2005 eingereicht wurde und deren Inhalt hier einbezogen wird.
TECHNISCHES GEBIET
Diese Erfindung bezieht sich auf ein Prüfsystem zum Prüfen von Halbleitervorrichtungen wie integrierten Schaltungen (ICs), und insbesondere auf das Vorsehen der genauen Zeitsteuerung, die für automatische Prüfausrüstungs(ATE)-Systeme nach dem Stand der Technik innerhalb eines standardisierten Prüfinstrumentenchassis wie einem Peripherkomponentenverbindungs(PCl)-Erweiterungen für Instrumentenchassis (PXI) (Peripheral Component Interconnect (PCI) eXtensions for Instrumentation (PXI) chassis) benötigt werden.
STAND DER TECHNIK
Ein Hauptgrund für die hohen Kosten von herkömmlichen ATE-Prüfsystemen ist die spezialisierte und komplexe Natur der ATE-Prüfvorrichtungsarchitektur. ATE-Prüfvorrichtungshersteller verwenden typischerweise eine Anzahl von ATE-Prüfvorrichtungsplattformen, die nicht nur zwischen den Unternehmen, sondern auch zwischen den Plattformen inkompatibel sind. Aufgrund dieser Inkompatibilitäten kann es erforderlich sein, dass jede ATE-Prüfvorrichtung ihre eigenen spezialisierten Hardwaremodule und Softwarekomponenten benötigt, die bei anderen ATE-Prüfvorrichtungen nicht verwendet werden können. Diese spezialisierte Hardware und Software ist kostenaufwendig zu entwickeln und zeitaufwendig und schwierig zu benutzen. Eine steile Lernkurve ist häufig für diejenigen erforderlich, die derartige Prüfvorrichtungen zusammensetzen, programmieren und betreiben.
Aufgrund der bestimmten Natur von herkömmlicher ATE-Prüfvorrichtungsarchitektur müssen die gesamte Hardware und Software für eine gegebene ATE-Prüfvorrichtung in einer festen Konfiguration bleiben. Um einen IC zu prüfen, wird ein bestimmtes globales Prüfsystemprogramm entwickelt, das einige oder alle ATE-Prüfvorrichtungsmöglichkeiten verwendet, um die Prüfdaten, Signale, Wellenformen und Strom- und Spannungspegel definiert sowie die Antwort der geprüften Vorrichtung (DUT) sammelt und gut/schlecht der DUT bestimmt. Die spezialisierte Natur von ATE-Prüfsystemen führt zu der Prüfung großer Mengen von DUT im Produktionsmaßstab, um sicherzustellen, dass sie alle Prüfungen durchlaufen und geeignet sind für die Freigabe in den Handelsstrom. In einem derartigen Umfeld werden dasselbe ATE-Prüfsystem und die Prüfsoftware wiederholt verwendet, um jede DUT zu prüfen.
Umgekehrt sind ATE-Prüfsysteme nicht besonders geeignet zum Prüfen und zur Verifizierung von Prototypvorrichtungen, die Entwurfs- oder Herstellungsfehler oder andere Defekte enthalten können. Wie vorstehend erwähnt ist, können die Kosten der Entwicklung spezialisierter Module zum Prüfen von Prototypen unerschwinglich sein. Darüber hinaus kann Prüfsoftware selbst Fehler enthalten, und die Komplexität von ATE-Prüfsystem und die spezialisierte Natur der ATE-Prüfvorrichtungssoftware kann es schwierig machen, das globale Prüfsystemprogramm fehlerfrei zu machen und zu modifizieren. ATE-Systeme sind noch weniger geeignet für die Laborumfeld-Benchtop-Prüfung von "proof-of-concept"-breadboards und anderen Frühstufen-Hardwareentwürfen, bei denen niedrige Kosten und leichte Anwendung für die Prüfausrüstung zwingend sind.
OFFENBARUNG DER ERFINDUNG
DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
Um die Flexibilität, Anwendbarkeit von Prüfsystemen zu erhöhen und deren Kosten zu senken, ist es wünschenswert, eine standardisierte Prüfarchitektur und Prüfvorrichtungssoftware so zu verwenden, dass ein ATE-System vorfabrizierte Instrumentenkarten und Vorrichtungstreiber-Software von dritten Herstellern verwenden kann, anstelle von Entwurfshardwaremodulen und lokaler Prüfprogramm-Software ohne Vorgabe. Die standardisierte Architektur und Prüfvorrichtungs- Software könnten einem Prüfingenieur auch ermöglichen, erforderlichenfalls während der Vorfabrikationsprüfung einer Vorrichtung schnelle Änderungen der Hardware und der Software durchzuführen.
Beispielsweise ist PXI ein standardisierte System von elektronischen Instrumenten, das ein spezifiziertes Gehäuse, eine spezifizierte Rückwandplatine und Busarchitektur sowie Einsteckkarten, die verschiedene Typen von Instrumenten implementieren, aufweist. PXI ist eine robuste, auf einem Personalcomputer (PC) basierende Plattform für Mess- und Automatisierungssysteme, die elektrische PCI-Busmerkmale mit der robusten, modularen, mechanischen Eurocard-Bestückung von Compact-PCI(cPC)) kombiniert, dann spezialisierte Synchronisationsbusse und Schlüsselsoftwaremerkmale hinzufügt. Weitere Einzelheiten über PXI können in "PXITM Hardware Specification", Revision 2.2, 22. September 2004, von PXI Systems Alliance, verfügbar online unter www.pxisa.org, gefunden werden, deren Inhalt hier einbezogen wird.
1 ist eine Illustration eines beispielhaften PXI-Systems 100 und einiger der Rückwandplatinen, Bussignale, die durch PXI vorgesehen werden. Das PXI-System 100 enthält ein Chassis, eine Rückwandplatine und Schlitze für Karten oder Module. Es ist festzustellen, dass das PXI-System 100 durch eine Steuervorrichtung (in 1 nicht gezeigt) gesteuert wird, die ein globales Prüfsystemprogramm ausführt, das in einem der Schlitze in dem PXI-System oder außerhalb des PXI-Systems 100 (z.B. in einem PC) angeordnet sein kann. Zumindest eine der Karten in dem PXI-System ist eine Startriggerkarte 110, die als eine lokale Steuervorrichtung für das PXI-Chassis dient und der zentrale Punkt für Signale ist, die zu den ande ren Karten oder Modulen gesendet oder von diesen empfangen werden.
Bei dem Beispiel nach 1 sind eine oder mehr PXI-Karten oder -Module 102 und eine oder mehr Starttriggerkarten 110 mit einem besonderen Segment 104 parallel mit einem cPCI-Bus 106 und einem Triggerbus PXI_TRIG 108 verbunden, der in 1 als acht Leitungen PXI_TRIG[0009] aufweisend gezeigt ist, aber eine unterschiedliche Anzahl von Leitungen haben kann. Der cPCI-Bus 106, der auf der cPCI-Spezifikation basiert, ergibt eine Schnittstelle zwischen einer Prüfsteuervorrichtung oder einem Personalcomputer (in 1 nicht gezeigt) und der Startriggerkarte 110 und Stiftkarten oder Modulen 102 für Konfigurationszwecke, indem der Prüfsteuervorrichtung ermöglicht wird, mit individuellen Modulen zu kommunizieren. Zusätzlich empfangen PXI-Karten oder -Module 102 und Startriggerkarten 110 über alle Segmente einen 10 MHz-Bezugstakt PXI_CLK10 116, der durch die Rückwandplatine auf innerhalb einer kleinen Verzögerung (z.B. 1-2 ns) synchronisiert ist. Der cPCI-Bus 106 und der PXI_CLK10 116 sind durch den cPCI-Standard spezifiziert. Eine Brücke 118 kann verwendet werden, um Signale wie den cPCI-Bus 106 zu anderen Segmenten oder Chassis zu erstrecken.
Um Kommunikationen zwischen Modulen über das hinaus, was cPCI vorsieht, zu erleichtern, sieht PXI einen Triggerbus PXI_TRIG 108 vor, der als eine Standardverbindung zwischen Modulen definiert ist. D.h., jedes Modul kann PXI_TRIG 108 treiben, und jedes mit PXI_TRIG 108 verbundene Modul kann Signale auf PXI_TRIG 108 empfangen. Der PXI_TRIG 108 in 1 ist als acht Leitungen PXI_TRIG[0011} aufweisend illustriert, aber kann bei anderen Ausführungsbeispie len eine unterschiedliche Anzahl von Leitungen enthalten. Aufgrund von Lastbeschränkungen innerhalb PXI, die bestimmte Treiber auf nur zehn Lasten oder Module beschränken, kann PXI_TRIG 108 innerhalb eines PXI-Chassis in verschiedene Segmente geteilt werden. PXI_TRIG 108 verbindet alle Module innerhalb eines Segments, aber kann nicht mit Modulen in anderen Segmenten verbunden werden, wenn nicht eine Brücke verwendet wird.
PXI erstreckt auch cPCI durch Prioritätsverkettung der Startriggerkarte 110 und der Stiftkarten oder Module 102 miteinander unter Verwendung eines lokalen Busses PXI_LOCAL 112, der mit linken (L) und rechten (R) Verbindern an jedem PXI-Modul 102 oder der Startriggerkarte 110 verbunden ist. PXI_LOCAL 112 ist in 1 als 12 Leitungen PXI_LOCAL[0013] aufweisend illustriert, aber kann bei anderen Ausführungsbeispielen eine unterschiedliche Anzahl von Leitungen enthalten. PXI hat die Spezifikation für den lokalen Bus offen und durch die Module definierbar gelassen, so dass ein Modul- oder Prüfsystem-Entwickler den lokalen Bus für jeden Zweck verwenden kann.
Zusätzlich ist die Startriggerkarte 110 mit jedem Schlitz in dem PXI-Chassis über alle Segmente durch einen Punkt-zu-Punkt-PXI_STAR-Bus 114 verbunden, der in 1 als 13 Leitungen [0015] aufweisend gezeigt ist, aber eine unterschiedliche Anzahl von Leitungen haben kann. Der PXI_STAR-Bus 114 ermöglicht der Startriggerkarte 110, mehrere Module gleichzeitig zu starten.
Der cPCI-Bus, PXI_CLK10, PXI_LOCAL und PXI_STAR haben keine Ausgangsbeschränkungen und können daher mit allen Modulen in allen Segmenten innerhalb eines PXI- Chassis verbunden werden.
2 zeigt ein Beispiel für einen PXI-Kartenkäfig oder -Gehäuse 200, und 3 zeigt ein Beispiel für eine PXI-Karte 300. Viele Unternehmen stellen eine große Verschiedenheit von PXI-Instrumenten her, die spezifische Funktionen durchführen, enthaltend programmierbare Energiezuführungen, Generatoren für beliebigen Wellenformen (AWGs), Digitalisierer (DGTs) und Hochfrequenz (HF)-Signalgeneratoren. PXI-Instrumente werden typischerweise als Tischprüfeinrichtungen oder als kleine funktionelle Prüfsysteme verwendet. Verbindungen von der PXI-Karte zu einer externen Vorrichtung erfolgen allgemein durch Frontplatten-Kabelverbindungen, über BNC, SMA, SMB oder andere Verbinder, die durch den PXI-Kartenentwickler bestimmt werden. PXI-Karten kommen üblicherweise mit Softwaretreibern für Windows (eingetragene Marke), LabView (eingetragene Marke) und dergleichen.
Da es viele existierende PXI-Instrumentenkarten gibt, kann die Verwendung dieser Instrumentenkarten als Teil eines ATE-Prüfsystems die Entwicklungszeit drastisch verkürzen im Vergleich mit der Entwicklung desselben Instruments ohne Vorgaben. Auch kann, wenn die erwartete Produktionsmenge eines gegebenen Prüfsystemmoduls klein ist, die Verwendung von kommerziell erhältlichen Instrumentenkarten innerhalb eines ATE-Prüfsystems ökonomischer als die Entwicklung eines neuen Moduls sein. Weiterhin ermöglichen die standardisierte PXI-Architektur und die globale Prüfsystem-Software einem Prüfingenieur, erforderlichenfalls während der Vorfabrikationsprüfung einer Vorrichtung Änderungen der Hardware und der Software schnell durchzuführen.
Da jedoch PXI nicht entwickelt wurde, um die genaue, für ATE-Prüfsysteme nach dem Stand der Technik erforderliche Zeitsteuerung zu erzeugen, war es bisher unmöglich, PXI in komplizierten ATE-Prüfsystemen zu verwenden. Daher ist es eine Notwendigkeit, eine genaue Zeitsteuerung innerhalb eines standardisierten Prüfinstrumentenchassis wie PXI vorzusehen, so dass ein ATE-Prüfsystem mit allen begleitenden Vorteilen eines standardisierten Prüfinstrumentensystems realisiert werden kann. Da die Anzahl von Karten in einem standardisierten Prüfinstrumentenchassis festgelegt ist, besteht eine weitere Notwendigkeit, eine genaue Zeitsteuerung über mehrere standardisierte Prüfinstrumentenchassis vorzusehen.
Insbesondere besteht die Notwendigkeit, dass alle Module in dem Prüfsystem gleichzeitig starten, was PXI_STAR in PXI vorsehen kann. Jedoch ist PXI_STAR auf eine feste Anzahl von Modulen (z.B. 13 Module) festgelegt, abhängig von der Konstruktion der Startriggerkarte und der Rückwandplatine. Wenn ein Prüfsystem mit mehr als 13 synchronen Modulen gewünscht ist, dann muss etwas neben PXI_STAR verwendet werden. Eine zweite Notwendigkeit ergibt sich aus dem Umstand, dass, obgleich PXI_PXI_CLK10 vorsieht, Prüfsystemmodule mit höheren Taktfrequenzen wie 20,833 MHz, 125 MHz und dergleichen, die innerhalb der Module erzeugt werden, arbeiten können. Die Module können nicht gleichzeitig gestartet werden, wenn diese Takte nicht miteinander synchronisiert sind. Somit besteht eine Notwendigkeit, innerhalb der Module erzeugte Takte zu synchronisieren.
Eine dritte Notwendigkeit ist durch den Umstand gegeben, dass ein PXI-Chassis nur eine bestimmte Anzahl von Modulen halten kann, jedoch einige Prüfsysteme eine größere Anzahl von Modulen benötigen, als ein Chassis halten kann. Mehrere PXI-Chassis können daher benötigt werden, um alle Module in einem Prüfsystem zu halten. PXI ist in der Lage, Module über das Chassis hinweg zu adressieren. Zusätzlich existiert eine beschränkte Mehrchassis-Synchronisationsfähigkeit innerhalb PXI durch eine auf das cPCI-Protokoll beschränkte Brücke. Diese cPCI-Brücke ermöglicht PCI-Kommunikationen zwischen Modulen in verschiedenen Chassis. Jedoch ist bei PXI die Verbindung der anderen Signale (PXI_CLK10, PXI_TRIG, PXI_LOCAL und PXI_STAR) zu mehreren Chassis nicht vorgesehen. Daher gibt es keinen Mechanismus bei PXI, Modulen zu ermöglichen, gleichzeitig zu starten oder schnelle Takte synchron über das Chassis hinweg zu erzeugen. Dies schafft die Notwendigkeit, Takte und Module über mehrere PXI-Chassis hinweg zu synchronisieren.
Bei ATE-Prüfsystemen kann jeder Stift auf jedem Modul oder jeder Stiftkarte eine anwendungsspezifische integrierte Schaltung (ASIC), einen Speicher wie einen Speicher mit wahlweisen Zugriff (RAM) und andere Stiftelektronik enthalten, und er kann ein lokales Prüfprogramm ausführen, um Vektoren für einen DUT-Eingangsstift zu erzeugen. Die Grundkonfiguration, Synchronisation und das Starten von Stiften und Modulen innerhalb eines Chassis wird durch eine globale Prüfsystem-Software gesteuert, die in einer Steuervorrichtung ausgeführt wird, aber bei Pro-Stift-Prüfvorrichtungen führt jede Stiftkarte oder jedes Modul ihr/sein eigenes lokales Prüfprogramm aus.
Das lokale Prüfprogramm für jeden Stift muss genau gestartet oder angehalten werden, damit das gesamte Prüfsystem ordnungsgemäß arbeitet. Zusätzlich zu Start- und Anhalteoperationen gibt es Operationen, die schleifenartig innerhalb des lokalen Prüfprogramms ablaufen. Wenn beispielsweise ein lokales Prüfprogramm ausgeführt wird, kann das lokale Prüfprogramm bei einem bestimmten Vektor die Prüfung bestimmter Bedingungen benötigen (d.h., nach einem bestimmten Ausgangssignal an einem DUT-Ausgangsstift sehen) und auf der Grundlage dieser Prüfung bestimmen, ob fortgefahren (wenn die erwarteten Bedingungen beobachtet wer den) oder zurückgegangen und ein Teil des lokalen Prüfprogramms wiederholt (wenn die erwarteten Bedingungen nicht beobachtet werden) wird. Diese Rückkehrfähigkeit wird häufig für Phasenregelschleifen (PLLs) benötigt, wobei die PLL stabilisiert werden muss, bevor eine weitere Prüfung beginnen kann. Beispielsweise müssen andere Module zurückführen und Abschnitte ihres lokalen Prüfprogramms wiederholen, während sie warten, dass die PLL stabilisiert wird. Bei anderen Prüfsystemen wird eine herstellerspezifische Verbindung für diesen Zweck verwendet. Jedoch sieht PXI keine Rückführungsfähigkeit vor, bei der Module in einem Prüfsystem gleichzeitig bestimmen können, dass eine Rückführung erforderlich ist. Daher wird ein Mechanismus innerhalb der Beschränkungen von PXI benötigt, um anzuzeigen, dass die Module entweder zurückführen und Abschnitte ihrer lokalen Prüfprogramme wiederholen oder ihr lokales Prüfprogramm fortsetzen.
MITTEL ZUM LÖSEN DES PROBLEMS
Ausführungsbeispiele der vorliegenden Erfindung sind auf das Vorsehen einer genauen Zeitsteuerung innerhalb eines standardisierten Prüfinstrumentenchassis wie PXI gerichtet, so dass ein Prüfsystem mit allen begleitenden Vorteilen eines standardisierten Prüfinstrumentensystems realisiert werden kann. Eine genaue Zeitsteuerung wird erhalten durch Vorsehen eines Bezugstakts wie PXI_CLK10 über spezifikationsgemäße Bezugstaktspuren angepasster Länge und mehrerer Nichtspezifikations-Steuersignale über einen Bus wie PXI_LOCAL. Insbesondere wird ein Signal mit dem geringsten gemeinsamen Vielfachen (Least Common Multiple – LCM) erzeugt, über PXI_LOCAL verteilt und so verwendet, dass alle in dem Prüfsystem erzeugten Takte so synchronisiert werden können, dass sie an jeder LCM-Flanke auftretende, übereinstimmende Taktflanken haben. Eine Startfolge wird ebenfalls erzeugt, über PXI_LOCAL so verteilt, dass alle PXI-Erweiterungskarten und Module in dem Prüfsystem gleichzeitig starten können. Zusätzlich kann eine MATCH-Leitung über PXI_LOCAL vorgesehen sein, um Stifkartenmodulen zu ermöglichen, erwartete DUT-Ausgangssignale zu prüfen und entweder die Ausführung ihrer lokalen Prüfprogramme fortzusetzen oder zurückzugehen und einen Abschnitt des lokalen Prüfprogramms zu wiederholen, gemäß dem Ergebnis der Prüfung des DUT-Ausgangssignals. Eine Ende-der-Prüfung(EOT)-Leitung ist in gleicher Weise über PXI_LOCAL vorgesehen, um jedem Stiftkartenmodul zu ermöglichen, die in allen anderen Stiftkartenmodulen laufenden lokalen Prüfprogramme abrupt zu beenden, wenn ein Fehler durch das lokale Prüfprogramm in dem Stiftkartenmodul erfasst wird.
Ein PXI-Chassis, das für eine genaue Zeitsteuerung angepasst wurde, kann Module oder Stiftkarten enthalten, die den Empfang eines 10 MHz-Takts PXI_CLK10 benötigen und Hochfrequenztakte erzeugen. Derartige Module oder Stiftkarten können eine Takterzeugungsschaltung enthalten, die Signale wie einen 125 MHz-Mastertakt (MCLK) und einen 20,833 MHz-Bustakt (BCLK) erzeugen. Es kann erforderlich sein, MCLK und BCLK synchronisiert werden, da es Zeiten gibt, zu denen ein Steuersignal oder Daten von einer langsameren Frequenzdomäne (z.B. BCLK) zu einer schneller Frequenzdomäne (z.B. MCLK) geführt werden müssen. Die Takterzeugungsschaltung enthält eine PLL, eine Synchronisiererimpulsschaltung und eine Teilerschaltung. PXI_CLK10 von einer PXI-gemäßen Startriggerkarte wird durch die PLL empfangen, die dann einen 250 MHz-Takt erzeugt. Der 250 MHz-Takt wird zu der Teilerschaltung gesandt, die den 125 MHz-MCLK (der der 250 MHz-Takt durch zwei geteilt ist) und den 20,833 MHz-BCLK (der der 250 MHz-Takt durch 12 geteilt ist) erzeugt. Der 250 MHz-Takt wird auch zu der Synchronisiererimpulsschaltung gesandt, die auch ein LCM-Signal empfängt und einen Synchronisationsimpuls erzeugt. Der Synchronisationsimpuls wird von der Teilerschaltung empfangen und hilft der Teilerschaltung, MCL und BCLK synchron zu erzeugen.
Das LCM-Signal wird so ausgewählt, dass es eine Periode äquivalent dem geringsten gemeinsamen Vielfachen der Taktperioden aller Takte in dem Prüfsystem, die genau synchronisiert werden müssen, wie PXI-CLK10, BCLK und MCLK, hat. Das geringste gemeinsame Vielfache der Perioden dieser Signale ist 1200 ns, und somit hat das LCM-Signal eine 1200 ns-Periode und wird innerhalb der Startriggerkarte als PXI_CLK10 durch 12 geteilt erzeugt. Durch Auswahl des LCM-Signals in der vorbeschriebenen Weise haben alle in jedem Modul erzeugten Taktsignale eine ganzzahlige Anzahl von Taktzyklen innerhalb der LCM-Periode. Die Teilerschaltung verwendet den Synchronisationsimpuls, um MCLK und BCLK so zu erzeugen, dass jeder von ihnen eine ansteigende Flanke hat, die mit der ansteigenden Flanke des LCM übereinstimmt. Das LCM-Signal wird auf einer der lokalen Busleitungen (z.B. PXI_LOCAL0) zu allen Modulen, die synchronisiert werden müssen, übertra gen.
Eine bekannte Folge, die eine Startbedingung darstellt, kann auf PXI_LOCAL angeordnet werden, die von allen Modulen erfasst werden kann. Wenn eine DUT zu prüfen ist, wird jedes Modul zuerst konfiguriert und mit der globalen Prüfsystem-Software in der Steuervorrichtung versehen, und nachdem es ausgestattet ist, sieht jedes Modul nach einer bestimmten Zeit auf PXI_LOCAL für die bekannte Folge, die die Startbedingung darstellt. Wenn die bekannte Startfolge zu der erwarteten Zeit erfasst wird, beginnt das lokale Prüfprogramm in dem Modul. Zwei PXI_LOCAL-Signale können für diese Startfolge verwendet werden, die hier als START[0028] identifiziert ist, und die bestimmte Zeit kann definiert werden als die ansteigende Flanke des LCM-Signals. die Startriggerkarte kann eine Startfolge auf START[0029] setzen, die mit allen anderen Modulen in dem Chassis prioritätsverkettet sind. Die Startfolge wird auf PXI_LOCAL während der ersten PXI_CLK10-Periode, nachdem das LCM-Signal nach oben gegangen ist, angewendet. Hierdurch wird sichergestellt, dass alle Module diese Startfolge sehen, wenn PXI_CLK10 nach unten geht.
Eine MATCH-Leitung kann über PXI_LOCAL vorgesehen sein, um Stiftkartenmodulen zu ermöglichen, erwartete DUT-Ausgangssignale zu prüfen und gemäß dem Ergebnis der Prüfung der DUT-Ausgangssignale entweder die Ausführung ihrer lokalen Prüfprogramme fortzusetzen oder zurückzugehen und einen Abschnitt des lokalen Prüfprogramms zu wiederholen. Die MATCH-Leitung kann über einer derselben PXI_LOCAL-Busleitungen, die zum Tragen bekannter Folgen zum Starten von Modulen verwendet werden, vorgesehen sein. Diese doppelte Verwendung ist möglich, da, nachdem die bekannte Folge zu der bestimmten Zeit (ansteigende LCM-Flanke) vorhanden ist, diese PXI_LOCAL-Busleitung bis zur nächsten ansteigenden LCM-Flanke nicht länger zum Starten von Modulen benötigt wird. In jedem Fall kann jedes der Module die für die MATCH-Leitung verwendete PXI_LOCAL-Busleitung treiben, und jedes der Module kann die MATCH-Leitung von PXI_LOCAL lesen.
Wenn ein Modul einen Nichtübereinstimmungszustand (ein unerwartetes DUT-Ausgangssignal) erfasst, kann es die PXI_LOCAL-Busleitung, die als eine MATCH-Leitung verwendet wird, niedrig treiben als eine Anzeige von Nichtübereinstimmungszuständen. Dieser Nichtübereinstimmungszustand wird durch die anderen Module erfasst, die zweckmäßig entweder fortfahren oder einen Teil ihrer lokalen Prüfprogramme wiederholen.
Eine EOT-Leitung ist in gleicher Weise über PXI_LOCAL vorgesehen, um jedem Stiftkartenmodul zu ermöglichen, die in allen anderen Stiftkartenmodulen laufenden lokalen Prüfprogramme abrupt zu beenden, wenn ein Fehler durch das lokale Prüfprogramm in dem Stiftkartenmodul erfasst wird. Indem Modulen ermöglicht wird, eine EOT-Leitung zu treiben, die durch alle anderen Module gelesen werden kann, kann das lokale Prüfprogramm in allen Modulen angehalten werden ohne Intervention durch das globale Prüfsystemprogramm in der Steuervorrichtung. Die EOT-Leitung kann über einer derselben PXI_LOCAL-Busleitungen, die zum Tragen bekannter Folgen für das Starten von Modulen verwendet werden, vorgesehen sein. Jedes Modul, das einen Fehlerzustand erfährt, kann die EOT-Leitung niedrig treiben, und alle Module können nachfolgend die EOT-Leitung lesen, um zu bestimmen, ob irgendein Modul einen Fehlerzustand erfahren hat. Wenn irgendein Mo dul einen Fehlerzustand erfahren und die EOT-Leitung niedrig getrieben hat, dann beenden alle Module unverzüglich ihre lokalen Prüfprogramme.
WIRKUNG DER ERFINDUNG
Die vorstehend beschriebene genaue Zeitsteuerung und Synchronisation kann auf Multichassis-Prüfsysteme erweitert werden. Bei Multichassis-Ausführungsbeispielen können PXI_CLK10, LCM, START, MATCH und EOT von einer PXI-gemäßen Masterstartriggerkarte im Chassis zu einer PXI-gemäßen Slavestartriggerkarte in einem oder mehreren anderen PXI-gemäßen Chassis über Differenzkabel angepasster Länge und getrennte Verbinder auf der Masterstartriggerkarte gesendet werden. Ein spezifischer Verbinder kann für jedes Chassis verwendet werden, um sicherzustellen, dass die Verzögerung zu jedem Chassis dieselbe ist.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 illustriert ein beispielhaftes PXI-System und einige durch PXI vorgesehene Rückwandplatinen-Bussignale.
2 illustriert einen beispielhaften PXI-Kartenkäfig oder -Gehäuse.
3 illustriert eine beispielhafte PXI-Karte.
4 illustriert ein beispielhaftes PXI-Chassis, das für eine genaue Zeitsteuerung angepasst wurde, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
5 illustriert ein beispielhaftes lokales Prüfprogramm, das durch Module ausführbar ist, die eine MATCH-Leitung verwenden, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
6 illustriert einen beispielhaften PXI_LOCAL-Bus, in welchem zwei PXI_LOCAL-Busleitungen für die MATCH-Leitung verwendet wurden, und zwei PXI_LOCAL-Busleitungen für die EOT-Leitung verwendet wurden, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
7 illustriert ein beispielhaftes Prüfsystem, aufweisend mehrere PXI-Chassis mit genauer Zeit- und Synchronisationssteuerung, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
8 illustriert ein beispielhaftes Mehrchassis-PXI_CLK10-Verteilungsschema gemäß Ausführungsbeispielen der vorliegenden Erfindung.
9 illustriert ein beispielhaftes Mehrchassis-LCM-Verteilungsschema gemäß Ausführungsbeispielen der vorliegenden Erfindung.
10 illustriert eine beispielhafte logische Schaltung zum Erzeugen von MCLK und BCLK gemäß Ausführungsbeispielen der vorliegenden Erfindung.
BESTE ART DER AUSFÜHRUNG DER ERFINDUNG
In der folgenden Beschreibung von bevorzugten Ausführungsbeispielen wird auf die begleitenden Zeichnungen, die ein Teil hiervon bilden, Bezug genommen, in denen im Wege der Illustration spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung praktiziert werden kann. Es ist darauf hinzuweisen, dass andere Ausführungsbeispiele verwendet werden können und strukturelle Änderungen vorgenommen werden können, ohne den Bereich der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung zu verlassen.
Insbesondere ist festzustellen, dass, obgleich Ausführungsbeispiele der Erfindung hier zur Verwendung mit einem PXI-Chassis für Zwecke der Illustration und Erläuterung beschrieben sind, andere standardisierte Prüfinstrumentenchassis mit standardisierten Spezifikationen und spezifikationsgemäßen Toren und Rückwandplatinen in den Bereich der vorliegenden Erfindung fallen. Beispielsweise ist cPCI ähnlich PXI, aber mit einem geringfügig unterschiedlichen Formfaktor und Busstruktur.
Ausführungsbeispiele der vorliegenden Erfindung sind auf das Vorsehen einer genauen Zeitsteuerung innerhalb eines Prüfinstrumentenchassis mit standardisierten Spezifikationen wie PXI gerichtet, so dass ein Prüfsystem mit allen begleitenden Vorteilen eines standardisierten Prüfinstrumentensystems realisiert werden kann. Eine genaue Zeitsteuerung wird erhalten durch Vorsehen eines Bezugstakts wie PXI_CLK10 für alle spezifikationsgemäßen Schaltungskarten über vorher existierende spezifikationsgemäße Bezugstaktspuren angepasster Länge und durch Vorsehen mehrerer Nichtspezifikations-Steuersignale über einen vorher existierenden Bus mit einer offenen, benutzerkonfigurierbaren Spezifikation wie PXI_LOCAL, die parallel mit allen Schaltungskarten über alle Segmente in dem Chassis über spezifikationsgemäße Spuren auf der Chassis-Rückwandplatine verbindbar ist. Nichtspezifikations-Steuersignale und hier definiert sind Steuersignale, die nicht in der standardisierten Spezifikation definiert sind.
Insbesondere wird ein Signal des geringsten gemeinsamen Vielfachen (LCM) erzeugt, über einen Bus wie PXI_LOCAL verteilt und derart verwendet, dass alle in dem Prüfsystem erzeugten Takte so synchronisiert werden, dass sie übereinstimmende Taktflanken (z.B. ansteigenden Flanken), die bei jeder LCM-Flanke auftreten, haben. Eine Startfolge wird ebenfalls erzeugt, über einen Bus wie PXI_LOCAL verteilt und so verwendet, dass alle spezifikationsgemäßen Schaltungskarten wie PXI-Erweiterungskarten und Module in dem Prüfsystem gleichzeitig starten können. Zusätzlich kann eine MATCH-Leitung über einen Bus wie PXI_LOCAL vorgesehen sein, um Stiftkartenmodulen zu ermöglichen, erwartete DUT-Ausgangssignale zu prüfen und entsprechend dem Ergebnis der Prüfung der DUT-Ausgangssignale entweder mit der Ausführung der lokalen Prüfprogramme fortzufahren oder zurückzugehen und einen Abschnitt des lokalen Prüfprogramms zu wiederholen. Eine Ende-der-Prüfung(EOT)-Leitung ist in gleicher Weise über einem Bus wie PXI_LOCAL vorgesehen, um jedem Stiftkartenmodul zu ermöglichen, die lokalen Prüfprogramme, die in allen anderen Stiftkartenmodulen laufen, abrupt zu beenden, wenn ein Fehler von dem lokalen Prüfprogramm in dem Stiftkartenmodul erfasst wird.
Synchrone Erzeugung schneller Takte.
4 illustriert ein Blockschaltbild eines beispielhaften PXI-Chassis 400, das für eine genaue Zeitsteuerung gemäß Ausführungsbeispielen der vorliegenden Erfindung angepasst wurde. Wie vorstehend festgestellt ist, kann es in einem ATE-Prüfsystem erforderlich sein, dass Schaltungskarten, Module oder Stiftkarten einen Bezugstakt wie PXI_CLK10 empfangen und Hochfrequenztakte erzeugen. In dem Beispiel nach 4 enthält eine Schaltungskarte, ein Modul oder eine Stiftkarte 402 eine Takterzeugungsschaltung, die einen 125 MHz-Mastertakt (MCLK) und einen 20,833 MHz-Bustakt (BCLK) erzeugt. BCLK ist eine Steuerfrequenz, die von der Rückwandplatine für die Kommunikation mit allen Karten in dem PXI-Chassis verwendet wird. Die Steuerfrequenz wird für Busprotokolle, Registerprogrammierung und jede andere Vorrichtung, die mit einer niedrigeren Geschwindigkeit gesteuert werden muss, verwendet. MCLK ist eine Ereignisfrequenz, die die Frequenz ist, die die Prüfvorrichtungs-Stiftschaltungen treibt. Die Ereignisfrequenz ist die Rate, bei der Ereignisse in einem auf Ereignissen basierenden System erzeugt werden. Bei Ausführungsbeispielen der vorliegenden Erfindung müssen die Ereignis- und Steuerfrequenzen synchronisiert werden, da es Zeiten gibt, zu denen ein Steuersignal oder Daten von einer langsameren Frequenzdomäne (z.B. BCLK) zu einer schnelleren Frequenzdomäne (z.B. MCLK) geführt werden müssen. Es ist festzustellen, dass, obgleich 125 MHz und 20,833 MHz hier für Zwecke der Illustration verwendet werden, andere Taktfrequenzen in den Bereich der vorliegenden Erfindung fallen.
Die Takterzeugungsschaltung 404 enthält eine PLL 406, eine Synchronisierer-Impulsschaltung 408 und eine Teilerschaltung 410. Der Bezugstakt wie PXI_CLK10 von einer PXI-gemäßen Startriggerkarte 412 wird von der PLL 406 empfangen, die dann einen PLL-Takt 422 wie einen 250 MHz-Takt unter Verwendung eines kommerziell erhältlichen Standard-Taktsynthetisiererteils wie eines Integrated Circuit Systems (ICS) 8432 Frequency Synthesizer erzeugt. Der 250 MHz-PLL-Takt wird zu der Verteilerschaltung 410 gesandt, die den 125 MHz-MCLK (der der 250 MHz-Takt geteilt durch zwei ist) und den 20,833 MHz-BCLK (der der 250 MHz-Takt geteilt durch 12 ist) unter Verwendung solcher Teile wie eines ON Semiconductor (eingetragene Marke) MC100EP016-Zählers, eines MC100EP05 UND/NAND-Tors und eines MC100EP29 D-Flipflops erzeugt. Der 250 MHz-Takt wird auch zu der Synchronisiererimpulsschaltung 408 gesandt, die auch ein LCM-Signal 414 empfängt und einen Synchronisationsimpuls 416 erzeugt. Der Synchronisationsimpuls 416 wird von der Teilerschaltung 410 empfangen und hilft der Teilerschaltung 410, MCLK und BCLK synchron zu erzeugen.
Bei Ausführungsbeispielen der vorliegenden Erfindung wird das LCM-Signal 414 so ausgewählt, dass es eine Periode äquivalent dem geringsten gemeinsamen Vielfachen der Taktperioden aller Takte in dem Prüfsystem, die genau synchronisiert werden müssen, hat. Bei dem vorliegenden Beispiel hat PXI_CLK10 eine Taktperiode von 150 ns, MCLK hat eine Taktperiode von 8 ns und BCLK hat eine Taktperiode von 48 ns. Das kleinste gemeinsame Vielfache von 100 ns, 8 ns und 48 ns ist 1200 ns, und somit hat das LCM-Signal 414 eine Periode von 1200 ns und wird innerhalb der Startriggerkarte 412 als ein durch 12 geteilter PXI_CLK10 erzeugt. Durch Auswählen des LCM-Signals 414 wie vorstehend beschrieben, haben alle in jedem Modul erzeugten Taktsignale eine ganzzahlige Anzahl von Taktzyklen innerhalb der LCM-Periode. Bei dem vorliegenden Beispiel hat PXI_CLK10 12 Taktperioden innerhalb einer LCM- Periode von 1200 ns, BCLK hat 25 Taktperioden innerhalb der LCM-Periode von 1200 ns, und MCLK hat 150 Taktperioden innerhalb der LCM-Periode von 1200 ns. Durch Verwendung von Takten mit einer ganzzahligen Anzahl von Taktperioden innerhalb der LCM-Periode treten keine abgeschnittenen Taktperioden auf, was zu einem geringeren Jitter in den Taktsignalen führt.
Die Teilerschaltung 410 verwendet den Synchronisationsimpuls 416, um MCLK und BCLK so zu erzeugen, dass jeder von ihnen gleiche Flanken (z.B. ansteigende Flanken) hat, die mit gleichen Flanken von PXI_CLK10 und dem LCM übereinstimmen, wie bei 418 gezeigt ist. 10 illustriert eine beispielhafte logische Schaltung zum Erzeugen von MCLK und BCLK gemäß den Ausführungsbeispielen der vorliegenden Erfindung.
Das Ergebnis der Verwendung des LCM-Signals 414 für die Synchronisierung der innerhalb des Prüfsystems erzeugten Takte besteht darin, dass Module mit Takten geschaffen werden können, die normalerweise nicht synchron mit PXI_CLK10 sind, jedoch sichergestellt ist, dass sie zu einer Zeit, insbesondere der ansteigenden Flanke des LCM-Signals 414 synchron sind. Für jedes dieser Module ist es möglich, wenn die ansteigenden Flanken ihrer Takte mit der ansteigenden Flanke des LCM-Signals 414 ausgerichtet sind, Steuersignale und Daten von einem Modul zu einem anderen und von einer Frequenzdomäne zu einer anderen zu führen.
Bei Ausführungsbeispielen der vorliegenden Erfindung wird das LCM-Signal 414 auf einer der lokalen Busleitungen (z.B. PXI_LOCAL0) zu allen Modulen übertragen, die synchronisiert werden müssen. Nachdem das LCM-Signal 414 in einem Modul empfangen ist, wird es mit PXI_CLK10 resynchronisiert, so dass jede Schaltung in jedem Modul das LCM-Signal 414 zu etwa derselben Zeit sieht, und jedes Modul kann gleichzeitig starten, anhalten sowie Daten oder Steuersignale übertragen. Jedes Modul, das eine hohe Zeitsteuerungsgenauigkeit benötigt, ob es Takte erzeugt oder nicht, kann aus dem Empfang des LCM-Signals 414 Nutzen ziehen.
Starten der Module.
Wie vorstehend beschrieben ist, sieht PXI eine feste Anzahl (z.B. 13) von Punkt-zu-Punkt-PXI_STAR-Leitungen zwischen der Startriggerkarte und anderen Modulen vor, um die lokalen Prüfprogramme in den anderen Modulen zu starten. Jedoch kann erforderlich sein, dass einige Prüfsysteme mehr Module als die feste Anzahl von Punkt-zu-Punkt-PXI_STAR-Leitungen, die durch das PXI-Chassis und die Rückwandplatine vorgesehen sind, benötigen. Ausführungsbeispiele der vorliegenden Erfindung überwinden diese Beschränkung durch Anordnen einer bekannten Folge, die eine Startbedingung vorsieht, auf PXI-LOCAL, die von allen Modulen erfasst werden kann. Wenn eine DUT zu prüfen ist, wird jedes Modul zuerst konfiguriert und durch die globale Prüfsystem-Software in der Steuervorrichtung ausgestattet, und nachdem es ausgestattet ist, sieht jedes Modul zu einer vorbestimmten Zeit auf PXI_LOCAL nach der bekannten Folge, die die Startbedingung darstellt. Wenn die bekannte Startfolge zu der erwarteten Zeit erfasst wird, startet das lokale Prüfprogramm in dem Modul.
Bei dem in 4 illustrierten Ausführungsbeispiel der vorliegenden Erfindung können zwei lokale Bussignale (z.B. PXI_LOCAL[1,2]) für diese Startfolge verwendet werden, die hier als START[1,2] identifiziert ist, und die vorbestimmte Zeit kann als die erste PXI_CLK-Periode nach der gleichen Flanke (z.B. ansteigenden Flanke) des LCM-Signals 414 definiert werden. Die Startriggerkarte 412 kann eine Startfolge (z.B. [0,0]) auf START [1,2] setzen, die mit allen anderen Modulen in dem Chassis prioritätsverkettet sind. Die Startfolge wird während der ersten PXI_CLK10-Periode, nachdem das LCM-Signal 414 nach oben gegangen ist, für PXI_LOCAL[1,2] angewendet werden. Hierdurch ist sichergestellt, dass alle Module diese Startfolge sehen, wenn PXI_CLK10 bei 420 nach unten geht.
Anpassung von Bedingungen.
Wie vorstehend beschrieben ist, kann bei Ausführungsbeispielen der vorliegenden Erfindung eine MATCH-Leitung über PXI_LOCAL vorgesehen sein, um Stiftkartenmodulen zu ermöglichen, erwartete DUT-Ausgangssignale zu prüfen und gemäß dem Ergebnis der Prüfung der DUT-Ausgangssignale entweder die Ausführung ihrer lokalen Prüfprogramme fortzusetzen oder zurückzugehen und einen Abschnitt des lokalen Prüfprogramms zu wiederholen. Bei einem in 4 illustrierten Ausführungsbeispiel kann die MATCH-Leitung über einer derselben PXI_LOCAL-Busleitungen, die zum Tragen bekannter Folgen für das Starten von Modulen (z.B. PXI_LOCAL1 in dem Beispiel nach 4) verwendet werden, vorgesehen sein. Diese doppelte Verwendung ist möglich, da, nachdem die bekannte Startfolge zu der vorbestimmten Zeit (z.B. erste PXI_CLK10-Periode folgend der ansteigenden LCM-Flanke) vorhanden ist, PXI_LOCAL1 bis zur nächsten ansteigenden LCM-Flanke nicht länger zum Starten von Modulen benötigt wird. In jedem Fall kann jedes der Module die für die MATCH-Leitung verwendete PXI_LOCAL1-Busleitung treiben, und jedes der Module kann die MATCH-Leitung von PXI_LOCAL1 lesen.
Die Funktion der MATCH-Leitung ist in dem folgenden Beispiel illustriert. Nachdem PXI_LOCAL[1.2] an der ansteigenden Flanke des LCM-Signals niedrig [0,0] getrieben werden, um eine Modulstartfolge anzuzeigen, können PXI_LOCAL[1,2] zu einem hohen Zustand [1,1] angetrieben werden oder schweben, was keine Aktivität anzeigt. Wenn jedoch ein Modul einen Nichtübereinstimmungszustand (ein unerwartetes DUT-Ausgangssignal) erfasst, kann es die PXI_LOCAL1-Busleitung, die als eine MATCH-Leitung verwendet wird (z.B. die Leitung niedrig treibt) freigeben, so dass z.B. [0,1] auf PXI-LOCAL[1,2] als eine Anzeige für Nichtübereinstimmungszustände erscheint. Dieser Nichtübereinstimmungszustand wird von den anderen Modulen erfasst, die, so wie es zweckmäßig ist, entweder fortfahren oder einen Teil ihrer lokalen Prüfprogramme wiederholen.
Module, die die MATCH-Leitung verwenden, führen ein lokales Prüfprogramm aus, von dem ein Beispiel in 5 illustriert ist. In dem lokalen Prüfprogramm 500 nach 5 stellt ein erster Abschnitt des Codes 502 Bedingungen ein und initialisiert die DUT. Nachdem ein zweiter Abschnitt des Codes 504 ausgeführt wird, prüft das lokale Prüfprogramm das DUT-Ausgangssignal bei 506 auf einen erwarteten Zustand. Abhängig von dem Ergebnis der Prüfung treibt das lokale Prüfprogramm die MATCH-Leitung bei 508 entweder auf hoch oder auf niedrig. Die MATCH-Leitung kann dann bei 510 gelesen werden, und wenn eine null auf der MATCH-Leitung erscheint, zeigt dies an, dass ein Nichtübereinstimmungszustand in einem oder mehreren der Module existiert, und das lokale Prüfprogramm geht zurück, um den ersten und den zweiten Abschnitt des Codes bei 512 zu wiederholen. Jedoch zeigt, wenn hoch auf der MATCH-Leitung erscheint, dieses an, dass Übereinstimmungszustände in allen Modulen existieren, und das lokale Prüfprogramm wird bei 514 fortgeführt, um einen dritten Abschnitt des Codes 516 auszuführen. Es ist festzustellen, dass jedes Modul, das einen Nichtübereinstimmungszustand erfährt, die MATCH-Leitung auf niedrig treiben kann, und dass alle Module nachfolgend die MATCH-Leitung lesen, um zu bestimmen, ob irgendein Modul einen Nichtübereinstimmungszustand erfahren hat. Wenn irgendein Modul einen Nichtübereinstimmungszustand erfahren hat und die MATCH-Leitung niedrig getrieben hat, dann gehen alle Module in ihren lokalen Prüfprogrammen zurück und wiederholen den ersten und den zweiten Abschnitt des Codes.
Ende der Prüfung.
Wie vorstehend erwähnt ist, ist eine EOT-Leitung in gleicher Weise über PXI_LOCAL vorgesehen, um zu ermöglichen, dass irgendein Stiftkartenmodul abrupt die in allen anderen Stiftkartenmodulen laufenden lokalen Prüfprogramme beendet, wenn ein Fehler durch das lokale Prüfprogramm in dem Stiftkartenmodul erfasst wird. Der Zweck der EOT-Leitung dient nicht der Synchronisation, sondern stattdessen für die Effizienz des lokalen Prüfprogramms, indem sie in der Lage ist, jedes Modul und jeden Stift innerhalb einer vernünftigen Zeitspanne anzuhalten. Wie vorstehend festgestellt ist, wird ein lokales Prüfprogramm für jeden Stift an jedem Modul ausgeführt. Einige lokale Prüfprogramme sind lang, und einige sind kurz. Wenn ein kurzes lokales Prüfprogramm die DUT prüft und einen Fehler findet, ist es bevorzugt, alle lokalen Prüfprogramme in anderen Modulen unverzüglich anzuhalten, anstatt zu warten, dass alle lokalen Prüfprogramme beendet werden. Indem Modulen ermöglicht wird, eine EOT-Leitung zu treiben, die von allen anderen Modulen gelesen werden kann, können die lokalen Prüfprogramme in allen Modulen angehalten werden ohne Intervention durch das globale Prüfsystemprogramm in der Steuervorrichtung. Bei einem in 4 illustrierten Ausführungsbeispiel kann die EOT-Leitung über einer derselben PXI_LOCAL-Busleitungen, die zum Tragen bekannter Folgen zum Starten von Modulen (z.B. PXI_LOCAL2 in dem Beispiel nach 4) verwendet werden, vorgesehen sein. Jedes der Module kann die PXI_LOCAL2-Busleitung, die für die EOT-Leitung verwendet wird, treiben, und jedes der Module kann die EOT-Leitung von PXI-LOCAL2 lesen.
Die Funktion der EOT-Leitung ist in dem folgenden Beispiel illustriert. Nachdem PXI_LOCAL[1,2] an der ansteigenden Flanke des LCM-Signals niedrig [0,0] getrieben wurden, um eine Modulstartfolge anzuzeigen, können PXI_LOCAL[1,2] auf einen hohen Zustand [1,1] getrieben werden oder schweben, was keine Aktivität anzeigt. Wenn jedoch ein Modul einen DUT-Fehler erfasst, kann es die PXI_LOCAL2-Busleitung, die als eine EOT-Leitung verwendet wird, auf niedrig treiben, so dass beispielsweise [1,0] auf PXI_LOCAL[1,2] als eine Anzeige für einen Fehlerzustand erscheinen kann. Dieser Fehlerzustand wird durch die anderen Module erfasst, die dann unmittelbar ihre lokalen Prüfprogramme anhalten und die Prüfung beenden. Es ist festzustellen, dass jedes Modul, das einen Fehlerzustand erfährt, die EOT-Leitung auf niedrig treiben kann, und dass alle Module nachfolgend die EOT-Leitung lesen, um zu bestimmen, ob irgendein Modul einen Fehlerzustand erfahren hat. Wenn irgendein Modul einen Fehlerzustand erfahren und die EOT-Leitung auf niedrig getrieben hat, dann beenden alle Module unverzüg lich ihre lokalen Prüfprogramme.
Verwendung von PXI_LOCAL.
Die MATCH- und EOT-Linien wurden vorstehend beschrieben und in 4 illustriert als jeweils eine PXI_LOCAL-Busleitung verbrauchend. Jedoch können bei alternativen Ausführungsbeispielen der vorliegenden Erfindung zwei PXI_LOCAL-Busleitungen für MATCH-Leitung verwendet werden, und zwei PXI_LOCAL-Busleitungen können für die EOT-Leitung verwendet werden. Bei diesem Ausführungsbeispiel, das in 6 illustriert ist, ist jedes der Module 602 in dem Prüfsystem 600 in der Lage, eine MATCH_OUT-Leitung in einen niedrigen Zustand zu treiben, wenn ein Nichtübereinstimmungszustand erfasst wird. Die MATCH_OUT-Leitung wird durch die Startriggerkarte 612 empfangen und über eine andere PXI_LOCAL-Busleitung als MATCH_IN zurückgesandt. Jedes der Module 602 ist in der Lage, MATCH_IN zu lesen, um zu bestimmen, ob die Prüfprogramme fortgesetzt oder zurückgeführt werden sollen. In gleicher Weise ist jedes der Module 602 in der Lage, eine EOT_OUT-Leitung in einen niedrigen Zustand zu treiben, wenn ein Fehlerzustand erfasst wird. Die EOT_OUT-Leitung wird durch die Startriggerkarte 612 empfangen und über eine andere PXI_LOCAL-Busleitung als EOT_IN zurückgesandt. Jedes der Module 602 ist in der Lage, EOT_IN zu lesen, um zu bestimmen, ob ihre Prüfprogramme beendet werden sollten. Es ist festzustellen, dass bei dem Ausführungsbeispiel nach 6 nur fünf PXI_LOCAL-Busleitungen verbraucht werden, da zwei von PXI_LOCAL-Busleitungen (genauer gesagt, PXI_LOCAL[1,2]) eine doppelte Verwendung haben, zuerst als START-Leitungen und dann als MATCH_IN- und EOT_IN-Leitungen.
Mehrere Chassis.
Wie in 7 illustriert ist, kann die vorbeschriebene genaue Zeitsteuerung und Synchronisation auf Mehrchassis-Prüfsysteme 700 gemäß Ausführungsbeispielen der vorliegenden Erfindung erweitert werden. Bei Mehrchassis-Ausführungsbeispielen können PXI_CLK10, LCM und START von einer PXI-gemäßen Masterstartriggerkarte 712 in dem Masterchassis 702 zu einer PXI-gemäßen Slavestartriggerkarte 706 in einem oder mehreren anderen PXI-gemäßen Slavechassis 704 über Differenzkabel angepasster Länge und getrennte Verbinder auf der Masterstartriggerkarte 712 gesandt werden. Ein jeweils bestimmter Verbinder kann auf der Masterstartriggerkarte 712 für jedes Slavechassis 704 und das Masterchassis 702 verwendet werden, um sicherzustellen, dass die Verzögerung zu jedem Chassis dieselbe ist. Beispielsweise wird in 7 ein 10 MHz-Takt in der Masterstartriggerkarte 712 bei 708 empfangen. Dieser 10 MHz-Takt wird gepuffert und als PCI_CLK10 über den Verbinder 710 zu einem anderen Slavechassis 704 übertragen. PXI_CLK10 wird auch über den Verbinder 714 zu der Masterstartriggerkarte 712 verteilt, wo er über den Verbinder 716 zu der Masterstartriggerkarte 712 zurückgeführt wird. Es ist zu beachten, dass die Verkabelung 718 und 720 jeweils angenähert dieselbe Länge haben, so dass alle Chassis PXI_CLK10 etwa gleichzeitig empfangen (unter der Annahme, dass dieselbe PXI-Rückwandplatinenversion in allen Chassis verwendet wird). Nachdem PXI_CLK10 über den Verbinder 716 in der Masterstartriggerkarte 712 empfangen ist, wird er in ein Eintaktsignal umgewandelt, gepuffert und zu Modulen innerhalb des Masterchassis 702 über die Rückwandplatine bei 736 verteilt.
8 ist eine Illustration des vorbeschriebenen beispielhaften PXI_CLK10-Verteilungsschemas, die einen Schalter 800 zum Umschalten zwischen einem externen 10 MHz-Eingangssignal, das von einem Frontplattenverbinder empfangen wird, und einem 10 MHz-Signal, das von einem temperaturkompensierten Quarzoszillator (TCXO) 802 erzeugt wird, zeigt. In dem Beispiel nach 8 befinden sich alle Komponenten mit Ausnahme eines PXI-Rückwandplatinenpuffers 804 in einer Masterstartriggerkarte. Es ist zu beachten, dass, nachdem der PXI_CLK10 durch den PXI-Rückwandplatinenpuffer 804 gepuffert ist, er zu allen anderen Schlitzen über PXI_CLK10-Spuren 806 mit etwa derselben Länge gesandt wird, enthaltend eine spezifikationsgemäße Spur 808 angepasster Länge, die zu der Masterstartriggerkarte zurückkehrt und durch einen Empfangspuffer 810 empfangen wird. Diese Spuren sind Teil der standardisierten PXI-Rückwandplatine.
Ein ähnliches Schema kann für LCM verwendet werden. 9 ist eine Illustration eines beispielhaften LCM-Verteilungsschemas, die zeigt, wie das LCM von dem 10 MHz-Takt unter Verwendung einer durch 12 teilenden Schaltung 900 erzeugt wird, und die zeigt, wie das LCM-Signal 902 innerhalb der Startriggerkarte unter Verwendung von Flipflops 904 und 906 resynchronisiert wird, zuerst mit der negativen Flanke des empfangenen 10 MHz-Takts 908 und dann mit der positiven Flanke des empfangenen 10 MHz-PXI-Rückwandplatinentakts 910 wieder in Takt gebracht wird.
Obgleich die vorliegende Erfindung in Verbindung mit ihren Ausführungsbeispielen unter Bezugnahme auf die begleitenden Zeichnungen vollständig wurde, ist darauf hinzuweisen, dass verschiedene Änderungen und Modifikationen für den Fachmann augenscheinlich sind.
Derartige Änderungen und Modifikationen sind als innerhalb des Bereichs der durch die angefügten Ansprüche definierten vorliegenden Erfindung enthalten zu verstehen.
Zusammenfassung:
Eine genaue Zeitsteuerung innerhalb eines standardisierten Chassis wie eines PXI wird erhalten durch Liefern mehrerer Steuersignale über PXI_LOCAL. Ein Signal für ein geringstes gemeinsames Vielfach (LCM) ermöglicht, dass alle Takte über einstimmende Taktflanken haben, die bei jeder LCM-Flanke auftreten. Eine Startfolge ermöglicht, dass alle PXI-Erweiterungskarten in dem Prüfsystem gleichzeitig starten. Eine MATCH-Leitung ermöglicht Stiftkartenmodulen, erwartete DUT-Ausgangssignale zu prüfen und gemäß dem Ergebnis der DUT-Ausgangssignalprüfung entweder die Ausführung ihrer lokalen Prüfprogramme fortzusetzen oder zurückzugehen und einen Abschnitt des lokalen Prüfprogramms zu wiederholen. Eine Ende-der-Prüfung(EOT)-Leitung ermöglicht jedem Stiftkartenmodul, die in allen anderen Stiftkartenmodulen laufenden lokalen Prüfprogramme abrupt zu beenden, wenn ein Fehler durch das lokale Prüfprogramm in dem Stiftkartenmodul erfasst wird.

Claims

System zum Synchronisieren von Schaltungskarten, welches aufweist: ein Chassis mit einer standardisierten Spezifikation, welches Chassis spezifikationsgemäße Schlitze und eine Rückwandplatine zum Vorsehen elektrischer Verbindungen zwischen mit den Schlitzen gekoppelten Schaltungskarten enthält; eine spezifikationsgemäße Starttriggerkarte, die mit einem der Schlitze koppelbar ist, um einen Bezugstakt ein Signal für das geringste gemeinsame Vielfache (LCM) zu anderen spezifikationsgemäßen Schaltungskarten, die mit anderen Schlitzen in dem Chassis gekoppelt sind, über spezifikationsgemäße Bezugstaktspuren angepasster Länge bzw. einen Bus auf der Rückwandplatine, der gemäß der Spezifikation benutzerkonfigurierbar ist, zu liefern; und eine oder mehrere spezifikationsgemäße Schaltungskarten, die mit Schlitzen in dem Chassis gekoppelt sind, zum etwa gleichzeitigen Empfang des Bezugssignals und des LCM-Signals und zum Erzeugen eines oder mehrerer Hochfrequenztakte, deren gleiche Flanken mit gleichen Flanken des Bezugstakts und des LCM-Signals synchronisiert sind; wobei das LCM-Signal ein geringstes gemeinsames Vielfaches des Bezugstakts und des einen oder der mehreren Hochfrequenztakte ist.
System nach Anspruch 1, weiterhin aufweisend eine spezifikationsgemäße Schleifenrückführungs- Bezugstaktspur angepasster Länge zum Empfangen des Bezugstakts von der Startriggerkarte und zum Liefern des Bezugstakts zurück zu der Startriggerkarte, und zum Ermöglichen der Startriggerkarte, den Bezugstakt etwa gleichzeitig wie die andere eine oder die anderen mehreren Schaltungskarten zu empfangen.
System nach Anspruch 2, in welchem die Startriggerkarte aufweist: einen Rückwandplatinenpuffer zum Austreiben des Bezugstakts über die Bezugstaktspuren und die Schleifenrückführungs-Bezugstaktspur; und einen Bezugstakt-Empfangspuffer zum Empfangen des Bezugstakts von der Schleifenrückführungs-Bezugstaktspur.
System nach Anspruch 1, in welchem eine oder mehrere der spezifikationsgemäßen Schaltungskarten aufweisen: eine Phasenregelschleife (PLL) zum Empfangen des Bezugstakts und zum Erzeugen eines PLL-Takts; eine mit der PLL gekoppelte Synchronisiererimpulsschaltung zum Empfangen des PLL-Takts und des LCM und zum Erzeugen eines Synchronisationsimpulses; einen mit der Synchronisiererimpulsschaltung gekoppelten Teiler zum Empfangen des Synchronisationsimpulses und des PLL-Takts und zum Erzeugen des einen oder der mehreren Hochfrequenztakte, deren gleiche Flanken mit gleichen Flanken des Bezugstakts und des LCM-Signals synchronisiert sind.
System nach Anspruch 1, bei dem die Startriggerkarte weiterhin zum Liefern einer Startfolge auf dem Bus zu einer vorbestimmten Zeit innerhalb einer LCM-Periode vorgesehen ist.
System nach Anspruch 5, bei dem die vorbestimmte Zeit innerhalb der LCM-Periode eine erste Bezugstaktperiode nach der gleichen Flanke des LCM-Signals ist.
System nach Anspruch 5, bei dem eine oder mehrere der spezifikationsgemäßen Schaltungskarten zum Starten eines lokalen Prüfprogramms innerhalb der Schaltungskarte, wenn die Startfolge zu der vorbestimmten Zeit empfangen wird, ausgebildet sind.
System nach Anspruch 5, bei dem eine oder mehrere der spezifikationsgemäßen Schaltungskarten zur Freigabe einer oder mehrerer MATCH-Leitungen auf dem Bus, wenn die Schaltungskarte ein unerwartetes Ausgangssignal der geprüften Vorrichtung (DUT) erfasst, ausgebildet ist, und zum Zurückführen innerhalb eines lokalen Prüfprogramms, das innerhalb der Schaltungskarte läuft, wenn eine oder mehrere freigegebene MATCH-Leitungen nachfolgend erfasst werden, ausgebildet ist.
System nach Anspruch 8, bei dem eine oder mehrere der MATCH-Leitungen auf dem Bus dieselben Busleitungen als die Startfolge verwenden können.
System nach Anspruch 5, bei dem eine oder mehrere der spezifikationsgemäßen Schaltungskarten ausgebildet sind zum Freigeben einer Ende-der-Prüfung(EOT)-Leitung auf dem Bus, wenn die Schaltungskarte einen Fehler der geprüften Vorrichtung DUT erfasst, und ausgebildet sind zum Beenden eines innerhalb der Schaltungskarte laufenden lokalen Prüfprogramms, wenn eine freigegebene EOT-Leitung nachfolgend erfasst wird.
System nach Anspruch 10, bei dem die EOT-Leitung auf dem Bus eine derselben Busleitungen als die Startfolge verwenden kann.
System nach Anspruch 1, bei dem das Chassis ein Peripherkomponentenverbindungs(PCI)-Instrumentenerweiterungs(PXI)-Chassis aufweist, die Schlitze PXI-gemäße Schlitze aufweisen, die Rückwandplatine eine PXI-gemäße Rückwandplatine aufweist und die standardisierte Spezifikation die PXI-Spezifikation aufweist.
System nach Anspruch 12, bei dem die Startriggerkarte eine PXI-gemäße Startriggerkarte aufweist.
System nach Anspruch 12, bei dem die spezifikationsgemäßen Bezugstaktspuren angepasster Länge PXI_CLK10-Spuren aufweisen.
System nach Anspruch 12, bei dem der spezifikationsgemäße, benutzerkonfigurierbare Bus einen PXI_LOCAL-Bus aufweist.
Verfahren zum Synchronisieren von Schaltungskarten, die mit spezifikationsgemäßen Schlitzen in einem Chassis mit standardisierter Spezifikation gekoppelt sind, welches Chassis eine spezifikationsgemäße Rückwandplatine zum Vorsehen elektrischer Verbindungen zwischen mit den Schlitzen gekoppelten Schaltungskarten enthält, welches Verfahren aufweist: Liefern eines Bezugstakts zu mit Schlitzen in dem Chassis gekoppelten spezifikationsgemäßen Schaltungskarten über spezifikationsgemäße Bezugstaktspuren angepasster Länge auf der Rückwandplatine; Liefern eines geringsten gemeinsamen Vielfachen (LCM) zu den spezifikationsgemäßen Schaltungskarten über einen Bus auf der Rückwandplatine, der benutzerkonfigurierbar gemäß der Spezifikation ist; und etwa gleichzeitiges Empfangen des Bezugstakts und des LCM-Signals an den spezifikationsgemäßen Schaltungskarten, um die Schaltungskarten zu synchronisieren, und Erzeugen eines oder mehrerer Hochfrequenztakte, deren gleiche Flanken mit gleichen Flanken des Bezugstakts und des LCM-Signals synchronisiert sind; wobei das LCM-Signal ein geringstes gemeinsames Vielfaches des Bezugstakts und des einen oder der mehreren Hochfrequenztakte ist.
Verfahren nach Anspruch 16, bei dem der Schritt des Lieferns eines Bezugstakts aufweist: Empfangen und Puffern des Bezugstakts in einer spezifikationsgemäßen Startriggerkarte; Austreiben des Bezugstakts über die spezifikationsgemäßen Bezugstaktspuren angepasster Länge, die mit anderen Schaltungskarten verbunden sind, und auch über eine spezifikationsgemäße Schleifenrückführungs-Bezugstaktspur angepasster Länge, die zurück mit der Startriggerkarte verbunden ist, um der Startriggerkarte zu ermöglichen, den Bezugstakt etwa gleichzeitig mit den anderen Schaltungskarten zu empfangen.
Verfahren nach Anspruch 16, welches aufweist: Empfangen des Bezugstakts in einer Phasenregelschleife (PLL) und Erzeugen eines PLL-Takts; Empfangen des PLL-Takts und des LCM und Erzeugen eines Synchronisationsimpulses; Empfangen des Synchronisationsimpulses und des PLL-Takts und Erzeugen des einen oder der mehreren Hochfrequenztakte, deren gleiche Flanken mit gleichen Flanken des Bezugstakts und des LCM-Signals synchronisiert sind.
Verfahren nach Anspruch 16, weiterhin aufweisend das Vorsehen einer Startfolge auf dem Bus zu einer vorbestimmten Zeit innerhalb einer LCM-Periode.
Verfahren nach Anspruch 19, bei dem die vorbestimmte Zeit innerhalb der LCM-Periode eine erste Bezugstaktperiode nach der gleichen Flanke des LCM-Signals ist.
Verfahren nach Anspruch 19, weiterhin aufweisend das Starten eines lokalen Prüfprogramms innerhalb einer oder mehrerer der spezifikationsgemäßen Schaltungskarten, wenn die Startfolge zu der vorbestimmten Zeit empfangen wird.
Verfahren nach Anspruch 19, weiterhin aufweisend die Freigabe von einer oder mehreren MATCH-Leitungen auf dem Bus, wenn eine oder mehrere der spezifikationsgemäßen Schaltungskarten ein unerwartetes Ausgangssignal der geprüften Vorrichtung (DUT) erfassen, und Zurückführen innerhalb eines innerhalb der Schaltungskarte laufenden lokalen Prüfprogramms, wenn eine oder mehrere freigegebene MATCH-Leitungen nachfolgend erfasst werden.
Verfahren nach Anspruch 22, weiterhin aufweisend die Verwendung einer oder mehrerer derselben Busleitungen als die Startfolge für eine oder mehrere der MATCH-Leitungen.
Verfahren nach Anspruch 19, weiterhin aufweisend die Freigabe einer Ende-der-Prüfung(EOT)-Leitung auf dem Bus, wenn eine oder mehrere der spezifikationsgemäßen Schaltungskarten einen Fehler der geprüften Vorrichtung (DUT) erfassen, und das Beenden eines innerhalb der Schaltungskarte laufenden lokalen Prüfprogramms, wenn eine freigegebene EOT-Leitung nachfolgend erfasst.
Verfahren nach Anspruch 24, weiterhin aufweisend die Verwendung einer derselben Busleitungen als die Startfolge für die EOT-Leitung.
Verfahren nach Anspruch 16, weiterhin aufweisend die Verwendung eines Peripherkomponentenverbindungs(PCI)-Instrumentenerweiterungs(PXI)-Chassis, von PXI-gemäßen Schlitzen, einer PXI-gemäßen Rückwandplatine und einer PXI-Spezifikation.
Verfahren nach Anspruch 26, bei dem die Startriggerkarte eine PXI-gemäße Startriggerkarte ist.
Verfahren nach Anspruch 26, bei dem die spezifikationsgemäßen Bezugstaktspuren angepasster Länge PXI_CK10-Spuren sind.
Verfahren nach Anspruch 26, bei dem der konfigurierbare, spezifikationsgemäße Bus ein PXI_LOCAL-Bus ist.
In einem System enthaltend ein Chassis mit einer standardisierten Spezifikation, welches Chassis spezifikationsgemäße Schlitze und eine Rückwandplatine zum Vorsehen elektrischer Verbindungen zwischen mit den Schlitzen gekoppelten Schaltungskarten enthält, eine Vorrichtung zum Unterstützen des Vorsehens einer genauen Zeitsteue rung zwischen den Schaltungskarten, welche aufweist: eine spezifikationsgemäße Startriggerkarte, die mit einem der Schlitze koppelbar ist, um einen Bezugstakt und ein Signal für geringste gemeinsame Vielfache (LCM) zu anderen spezifikationsgemäßen Schaltungskarten, die mit anderen Schlitzen in dem Chassis gekoppelt sind, über spezifikationsgemäße Bezugstaktspuren angepasster Länge bzw. einen Bus auf der Rückwandplatine, die benutzerkonfigurierbar gemäß der Spezifikation ist, zu liefern.
Vorrichtung nach Anspruch 30, bei der die Startriggerkarte aufweist: einen Rückwandplatinenpuffer zum Austreiben des Bezugstakts über die Bezugstaktspuren und eine spezifikationsgemäße Schleifenrückführungs-Bezugstaktspur angepasster Länge; und einen Bezugstakt-Empfangspuffer zum Empfangen des Bezugstakts von der Schleifenrückführungs-Bezugstaktspur; wobei die Schleifenrückführungs-Bezugstaktspur der Startriggerkarte ermöglicht, den Bezugstakt etwa gleichzeitig wie die andere eine oder anderen mehreren Schaltungskarten zu empfangen.
Vorrichtung ach Anspruch 30, bei der die Startriggerkarte weiterhin zum Liefern einer Startfolge auf dem Bus zu einer vorbestimmten Zeit innerhalb einer LCM-Periode vorgesehen ist.
Vorrichtung ach Anspruch 30, bei der die vorbestimmte Zeit innerhalb der LCM-Periode eine erste Bezugstaktperiode nach einer ansteigenden Flanke des LCM-Signals ist.
Vorrichtung ach Anspruch 30, bei der die Startriggerkarte eine PXI-gemäße Startriggerkarte. aufweist.
Vorrichtung ach Anspruch 30, bei der die spezifikationsgemäßen Bezugstaktspuren angepasster Länge PXI_CLK10-Spuren aufweisen.
In einem System enthaltend ein Chassis mit einer standardisierten Spezifikation, welches Chassis spezifikationsgemäße Schlitze und eine Rückwandplatine zum Vorsehen elektrischer Verbindungen zwischen mit den Schlitzen gekoppelten Schaltungskarten enthält, ein Verfahren zum Unterstützen des Vorsehens einer genauen Zeitsteuerung zwischen den Schaltungskarten, welches aufweist: Liefern eines Bezugstakts und eines Signals für geringste gemeinsame Vielfache (LCM) zu mit Schlitzen in dem Chassis gekoppelten spezifikationsgemäßen Schaltungskarten über spezifikationsgemäße Bezugstaktspuren angepasster Länge bzw. einen Bus auf der Rückwandplatine, der benutzerkonfigurierbar gemäß der Spezifikation ist.
Verfahren nach Anspruch 36, bei dem der Schritt des Lieferns eines Bezugstakts aufweist: Empfangen und Puffern des Bezugstakts in einer spezifikationsgemäßen Startriggerkarte; Austreiben des Bezugstakts über die spezifikationsgemäßen Bezugstaktspuren angepasster Länge, die mit anderen Schaltungskarten verbunden sind, und auch über eine spezifikationsgemäße Schleifenrückführungs-Bezugstaktspur angepasster Länge, die zurück zu der Startriggerkarte verbunden ist, um der Startriggerkarte zu ermöglichen, den Bezugstakt zu etwa der gleichen Zeit wie die anderen Schaltungskarten zu empfangen.
Verfahren nach Anspruch 36, weiterhin aufweisend eine Startfolge auf dem Bus zu einer vorbestimmten Zeit innerhalb einer LCM-Periode.
Verfahren nach Anspruch 36, bei dem die vorbestimmte Zeit innerhalb der LCM-Periode eine erste Bezugstaktperiode nach einer ansteigenden Flanke des LCM-Signals ist.
Verfahren nach Anspruch 36, bei dem die Startriggerkarte eine PXI-gemäße Startriggerkarte aufweist.
Verfahren nach Anspruch 36, bei dem die spezifikationsgemäßen Bezugstaktspuren angepasster Länge PXI_CLK10-Spuren aufweisen.
In einem System enthaltend ein Chassis mit einer standardisierten Spezifikation, welches Chassis spezifikationsgemäße Schlitze und eine Rückwandplatine zum Vorsehen elektrischer Verbindungen zwischen mit den Schlitzen gekoppelten Schaltungskarten enthält, eine oder mehrere spezifikationsgemäße Schaltungskarten zum Unterstützen des Vorsehens einer genauen Zeitsteuerung zwischen den Schaltungskarten, wobei die eine oder die mehreren spezifikationsgemäßen Schaltungskarten ausgebildet sind zum Empfangen eines Bezugstakts und eines Signals für geringste gemeinsame Vielfache (LCM) etwa gleichzeitig über spezifikationsgemäße Bezugstaktspuren angepasster Länge auf der Rückwandplatine bzw. über einen Bus auf der Rückwandplatine, der gemäß der Spezifikation benutzerkonfigurierbar ist, und Erzeugen eines oder mehrerer Hochfrequenztakte mit gleichen Flanken, die mit gleichen Flanken des Bezugstakts und des LCM-Signals synchronisiert sind, wobei das LCM-Signal ein geringstes gemeinsames Vielfaches des Bezugstakts und des einen oder der mehreren Hochfrequenztakte ist.
Eine oder mehrere spezifikationsgemäße Schaltungskarten nach Anspruch 42, weiterhin aufweisend: eine Phasenregelschleife (PLL) zum Empfangen des Bezugstakts und zum Erzeugen eines PLL-Takts; eine Synchronisiererimpulsschaltung, die mit der PLL gekoppelt ist, zum Empfangen des PLL-Takts und des LCM und zum Erzeugen eines Synchronisationsimpulses; einen mit der Synchronisiererimpulsschaltung gekoppelten Teiler zum Empfangen des Synchronisationsimpulses und des PLL-Takts und zum Erzeugen des einen oder der mehreren Hochfrequenztakte, deren gleiche Flanken mit gleichen Flanken des Bezugstakts und des LCM-Signals synchronisiert sind.
Eine oder mehrere spezifikationsgemäße Schaltungskarten nach Anspruch 42, weiterhin ausgebildet zum Empfangen einer Startfolge über den Bus und zum Starten eines lokalen Prüfprogramms innerhalb der Schaltungskarte, wenn die Startfolge zu einer vorbestimmten Zeit empfangen wird.
Eine oder mehrere spezifikationsgemäße Schaltungskarten nach Anspruch 44, weiterhin ausgebildet zum Freigeben einer oder mehrerer MATCH-Leitungen auf dem Bus, wenn die Schaltungskarte ein unerwartetes Ausgangssignals der geprüften Vorrichtung (DUT) erfasst, und ausgebildet zum Zurückgehen innerhalb eines innerhalb der Schaltung laufenden lokalen Prüfprogramms, wenn eine oder mehrere freigegebenen MATCH-Leitungen nachfolgend erfasst werden.
Eine oder mehrere spezifikationsgemäße Schaltungskarten nach Anspruch 45, bei denen eine oder mehrere der MATCH-Leitungen auf dem Bus dieselben Buslinien wie die Startfolge verwenden können.
Eine oder mehrere spezifikationsgemäße Schaltungskarten nach Anspruch 44, weiterhin konfiguriert für die Freigabe einer Ende-der-Prüfung(EOT)-Leitung auf dem Bus, wenn die Schaltungskarte einen Fehler der geprüften Vorrichtung (DUT) erfasst, und konfiguriert zum Beenden eines innerhalb der Schaltungskarte laufenden lokalen Prüfprogramms, wenn eine freigegebene EOT-Leitung nachfolgend erfasst wird.
Eine oder mehrere spezifikationsgemäße Schaltungskarten nach Anspruch 47, bei denen die EOT-Leitung auf dem Bus eine derselben Busleitungen wie die Startfolge verwenden kann.
In einem System enthaltend ein Chassis mit einer standardisierten Spezifikation, welches Chassis spezifikationsgemäße Schlitze und eine Rückwandplatine zum Vorsehen elektrischer Verbindungen zwischen mit den Schlitzen gekoppelten Schaltungskarten enthält, ein Verfahren zum Unterstützen des Vorsehen einer genauen Zeitsteuerung zwischen den Schaltungskarten, welches Verfahren aufweist: Konfigurieren einer oder mehrerer spezifikationsgemäßer Schaltungskarten für den Empfang ei nes Bezugstakts und eines Signals für das geringste gemeinsame Vielfache (LCM) etwa gleichzeitig über spezifikationsgemäße Bezugstaktspuren angepasster Länge auf der Rückwandplatine bzw. über einen Bus auf der Rückwandplatine, der gemäß der Spezifikation benutzerkonfiguriert ist, und zum Erzeugen eines oder mehrerer Hochfrequenztakte mit gleichen Flanken, die mit gleichen Flanken des Bezugstakts und des LCM-Signals synchronisiert sind; wobei das LCM-Signal ein geringstes gemeinsames Vielfaches des Bezugstakts und des einen oder der mehreren Hochfrequenztakte ist.
Verfahren nach Anspruch 49, welches weiterhin aufweist: Empfangen des Bezugstakts in einer Phasenregelschleife (PLL) und Erzeugen eines PLL-Takts; Empfangen des PLL-Takts und des LCM und Erzeugen eines Synchronisationsimpulses; Empfangen des Synchronisationsimpulses und des PLL-Takts und Erzeugen des einen oder der mehreren Hochfrequenztakte, bei denen gleiche Flanken mit gleichen Flanken des Bezugstakts und des LCM-Signals synchronisiert sind.
Verfahren nach Anspruch 49, weiterhin aufweisend das Starten eins lokalen Prüfprogramms innerhalb der Schaltungskarte, wenn eine Startfolge über den Bus zu einer vorbestimmten Zeit empfangen wird.
Verfahren nach Anspruch 51, weiterhin aufweisend die Freigabe einer oder mehrerer MATCH-Leitungen auf dem Bus, wenn die Schaltungskarte ein unerwartetes Ausgangssignal der geprüften Vorrichtung (DUT) erfasst, und Zurückgehen innerhalb eines innerhalb der Schaltungskarte laufenden lokalen Prüfprogramms, wenn eine oder mehrere freigegebene MATCH-Leitungen nachfolgend erfasst werden.
Verfahren nach Anspruch 52, weiterhin aufweisend die Verwendung derselben Buslinien für die eine oder mehreren MATCH-Leitungen und die Startfolge.
Verfahren nach Anspruch 51, weiterhin aufweisend die Freigabe einer Ende-der-Prüfung(EOT)-Leitung auf dem Bus, wenn die Schaltungskarte einen Fehler der geprüften Vorrichtung (DUT) erfasst, und konfiguriert zum Beenden eines innerhalb der Schaltungskarte laufenden lokalen Prüfprogramms, wenn eine freigegebene EOT-Leitung nachfolgend erfasst wird.
Verfahren nach Anspruch 54, weiterhin aufweisend die Verwendung derselben Busleitungen für die EOT-Leitung und die Startfolge.