DE69002170T2 - Phasenregelschleife mit genauem Frequenz- und Phasenabgleich zweier Signale. - Google Patents

Phasenregelschleife mit genauem Frequenz- und Phasenabgleich zweier Signale.

Info

Publication number
DE69002170T2
DE69002170T2 DE90101072T DE69002170T DE69002170T2 DE 69002170 T2 DE69002170 T2 DE 69002170T2 DE 90101072 T DE90101072 T DE 90101072T DE 69002170 T DE69002170 T DE 69002170T DE 69002170 T2 DE69002170 T2 DE 69002170T2
Authority
DE
Germany
Prior art keywords
signal
phase
integrated circuit
signals
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE90101072T
Other languages
English (en)
Other versions
DE69002170D1 (de
Inventor
Gary J Lesmeister
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Credence Systems Corp
Original Assignee
Asix Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asix Systems Corp filed Critical Asix Systems Corp
Publication of DE69002170D1 publication Critical patent/DE69002170D1/de
Application granted granted Critical
Publication of DE69002170T2 publication Critical patent/DE69002170T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • Die Erfindung betrifft eine integrierte Schaltung nach dem Oberbegriff des Anspruchs 1 und ein Verfahren zur Erzeugung geeichter Signale nach dem Oberbegriff des Anspruchs 4.
  • In vielen Anwendungsfällen, beispielsweise bei der Erzeugung von Signalen zur Prüfung integrierter Schaltungen, ist es wunschenswert, Zeitsteuerungssignale hoher Präzision zu erzeugen. Beispielsweise ist es in gewissen Anwendungsfällen erforderlich, daß zwei Signale gegeneinander um einen voraussagbaren Betrag von weniger als einer Nanosekunde versetzt sind. Übliche Einrichtungen zur Erzeugung von Signalen solcher Genauigkeit sind sehr umständlich und bekannte Lösungen sind sehr teuer.
  • In typischer Weise ist eine solche Genauigkeit bei der Signalerzeugung bei vielen preiswerten Technologien für integrierte Schaltungen, beispielsweise CMOS, nicht verfügbar gewesen. Das beruht darauf, daß der Prozeß, mit dem diese integrierten Schaltungen hergestellt werden, keine ausreichende Steuerung der Prozeßparameter oder eine Begrenzung der Empfindlichkeit gegen Umwelteinflüsse ermöglicht hat, so daß die zeitliche Steuerung mit einer solchen Sicherheit vorausgesagt werden kann, die für solche Anwendungsfälle erforderlich ist.
  • Aus der EP-A-0 046 482 ist eine Schaltungsanordnung zur Anpassung der Signalverzögerungen miteinander verbundener integrierter Schaltungen bekannt. Jedes Schaltungsplättchen der bekannten Schaltungsanordnung enthält eine Steuerschaltung für die Signalverzögerung und ein Taktsignal als gemeinsames Bezugssignal ist an alle Steuerschaltungen angelegt. Jede Steuerschaltung enthält einen spannungsgesteuerten Oszillator in Form eines Ringoszillators mit einer Vielzahl von Gattern, die zu einem Ring zusammengeschaltet sind. Die Steuerschaltung vergleicht die Phase des Taktsignals und des Ringoszillator-Ausgangssignals und leitet ein kompensierendes Leistungssignal für die Gatter des Ringoszillators ab, derart, daß das Taktsignal und das Ringoszillator-Ausgangssignal miteinander synchronisiert sind. Dies beruht darauf, daß die Verzögerung der Gatter und demgemäß die Frequenz des Ringoszillators sich mit dem Leistungs- oder Stromversorgungssignal der Gatter ändert. Das kompensierte Leistungssignal wird auch für die anderen Gatter auf den Schaltungsplättchen benutzt, so daß die Signalverzögerung aller miteinander verbundenen Schaltungsplättchen angepaßt werden kann.
  • Die Erfindung ist auf das Problem gerichtet, eine integrierte Schaltung und ein Verfahren zu schaffen, die die präzise Erzeugung von Signalen für Prüfgeräte, insbesondere integrierte Schaltungen ermöglichen. Die Lösung des Problems ist in den Ansprüchen 1 und 4 gekennzeichnet.
  • Entsprechend der Erfindung umfaßt die integrierte Schaltung einen Ringoszillator, der ein Eichsignal erzeugt, das mit einer ersten Frequenz schwingt, und eine Stromversorgungsquelle umfaßt, die ein kompensiertes Leistungssignal an den Ringoszillator liefert. Die erste Frequenz ist abhängig von der Spannung des kompensierten Leistungssignals variabel. Wenn diese Spannung ansteigt, nimmt die erste Frequenz zu. Wenn die Spannung des kompensierten Leistungssignals abnimmt, verringert sich die erste Frequenz. Ein Phasendetektor stellt die relative Phase des Eichsignals und des externen Bezugsignals fest. Wenn die Phase des Eichsignals mit Bezug auf die Phase des externen Bezugsignals verzögert ist, so steigt die Spannung des kompensierten Leistungssignals an. Wenn die Phase des externen Bezugsignals mit Bezug auf die Phase des Eichsignals verzögert ist, nimmt die Spannung des kompensierten Leistungssignals ab. Das kompensierte Leistungssignal wird außerdem zur Kompensation kritischer Datenwege in der integrierten Schaltung benutzt, bei denen eine präzise Zeitsteuerung erforderlich ist. In einer Prüfeinrichtung wird dem Ringoszillator eine Vielzahl von Signalen unter Verwendung einer Reihe von Anzapfungen entnommen. Diese Signale schwingen mit der gleichen Frequenz wie das Eichsignal, sind aber in der Phase verschoben. Die Signale werden mit Multiplexern ausgewählt und bilden ein Prüfsignal, das an das zu prüfende Gerät (DUT) angelegt wird.
  • Um weitere Ausbreitungsverzögerungen sowohl innerhalb als auch außerhalb der integrierten Schaltung transparent zu machen, können verzögerte Eichsignale erzeugt werden. Beispielsweise kann ein erstes verzögertes Eichsignal dadurch erzeugt werden, daß das Eichsignal um einen Betrag verzögert wird, der gleich der Ausbreitungsverzögerung über die Multiplexer und weitere Schaltungen in der integrierten Schaltung ist. Ein zweites verzögertes Eichsignal kann dadurch erzeugt werden, daß das erste verzögerte Eichsignal um einen Betrag verzögert wird, der gleich dem Betrag des Phasenversatzes ist, welcher sich aus der Ausbreitungsverzögerung des Prüfsignals ergibt, das von der integrierten Schaltung zu dem zu prüfenden Gerät (DUT) und zurück vom DUT zur integrierten Schaltung läuft (Umlaufverzögerung).
  • Nachfolgend wird ein bevorzugtes Ausführungsbeispiel beschrieben, das in den Figuren der Zeichnung dargestellt ist.
  • Fig. 1 zeigt das Blockschaltbild eines integrierten Schaltungsprüfers nach dem bevorzugten Ausführungsbeispiel der Erfindung.
  • Fig. 2 zeigt das Blockschaltbild einer Integrierten Schaltung, die zur Abgabe von Signalen an ein geprüftes Gerät durch den integrierten Schaltungsprüfer nach Fig. 1 entsprechend dem Ausführungsbeispiel der Erfindung benutzt wird.
  • Fig. 3 zeigt das Blockschaltbild einer phasenstarren Schleife in der integrierten Schaltung nach Fig. 1 entsprechend dem bevorzugten Ausführungsbeispiel der Erfindung.
  • Fig. 4 zeigt das Blockschaltbild verschiedener Datenwege in der integrierten Schaltung, die zur Erzeugung einer kompensierten Verzögerung entsprechend dem Ausführungsbeispiel der Erfindung benutzt werden.
  • Fig. 5 zeigt Aufbaueinzelheiten des Ringoszillators nach Fig. 3.
  • In Fig. 1 ist eine integrierte Schaltungsprüfeinrichtung dargestellt. Ein zu prüfendes Bauteil (DUT) 119 ist mit einem Taktgeber 118, einer Folgeschaltungseinrichtung 117, einer oder mehreren Präzisionsmeßeinheiten hoher Güte (PMU) 116, einer oder mehreren doppelten Stromversorgungseinheiten (DPS) 115 und bis zu 19 sechzehnkanaligen Eingangs-/Ausgangskarten (16 CH I/O) 114 verbunden. Der Taktgeber 118, die Folgeschaltungseinrichtung 117, die PMU 116, die DPS 115 und die 16 CH I/O Karten 114 sind jeweils an einen Bus 113 angeschaltet. Dieser ist ein modifizierter 32-Bit-VME-Bus.
  • Eine Schnittstelleneinrichtung 128 für einen direkten Speicherzugriff (DMA) dient als Schnittstelle zwischen dem Bus 113 und einem Bus 100. Der Bus 100 ist ein A32/D32-VME-Bus. An den Bus 100 können verschiedene Bauteile angeschaltet werden, die die erforderliche Verarbeitungsleistung bereitstellen und eine Schnittstelle zu der integrierten Schaltungsprüfeinrichtung darstellen. Beispielsweise stellt in Fig. 1 eine zentrale Verarbeitungseinheit (CPU) 101 eine RS-232- Schnittstelle 108 bereit, eine CPU-Schnittstelle 102 bildet eine SCSI/ETHERNET-Schnittstelle 109, eine CPU-Schnittstelle 103 ergibt eine Schnittstelle 110 für eine Tastatur und einen Monitor und Speichererweiterungen 104, 105 und 106 sowie eine IEEE-488-Schnittstelle 107, die an den Bus 100 angeschaltet sind, stellen Verbindungen 111 zu peripheren Bauteilen her.
  • Jede Karte 114 enthält acht integrierte CMOS-Schaltungen. Diese besitzen je zwei Kanäle, die je Signale für einen Signalstift des DUT 119 erzeugen.
  • Fig. 2 zeigt das Blockschaltbild einer integrierten Schaltung 200, die eine der integrierten CMOS-Schaltungen als Teil einer Karte 114 ist. Eine Chip-Steuerung 202 ist der Hauptzeitgenerator für die integrierte Schaltung 200. Die Chip-Steuerung 202 dient als Schnittstelle zum Bus 113 über Leitungen 211, als Schnittstelle zum Speicher auf der Karte 114 über Leitungen 212 und als Schnittstelle zur Folgeschaltungseinrichtung 117 über Leitungen 213.
  • Eine Zeitbasis 205 erzeugt Zeitsignale für die integrierte Schaltung 200. Im einzelnen erzeugt die Zeitbasis 205 ein Hochfrequenzsignal 220, dessen Phase mit einem externen Bezugsoszillatorsignal 306 verrastet ist. Die Zeitbasis 205 erzeugt außerdem eine Hochfrequenzsignal 221, das so verzögert ist, daß es kurz vor dem Signal 220 auftritt. Schließlich erzeugt die Zeitbasis 205 einunddreißig Impulsgenerator-Ausgangssignale 218 für jeden Zyklus des Signals 220.
  • Der Kanal 0 enthält mehrere Takt- und Zykluserweiterungsregister 201, sechs Zeitsteuerungs-Flankengeneratoren 204, eine analoge Verzögerungs- und Steuerungs-Neusynchronisierungseinheit 210 und einen Formatierter 209.
  • Die Takt- und Zykluserweiterungsregister 201 empfangen Eingangssignale von der Chip-Steuerung 202 einschließlich eines Taktsignals auf der Grundlage des Signals 220. Aus dem Taktsignal von der Chip- Steuerung 202 erzeugen die Takt- und Zykluserweiterungsregister 201 Mehrfachtaktsignale 215 und ein Fenster-Millisignal 214.
  • Die sechs Zeitsteuerungs-Flankengeneratoren 204 nehmen das Fenster-Millisignal 214, die Mehrfachtaktsignale 215 von den Takt und Zykluserweiterungsregistern 201 sowie Signale 218 von der Zeitbasis 205 auf. Die Zeitsteuerungs-Flankengeneratoren 204 sind in der Lage, das Millisignal 214 mit einem der einunddreißig multiplexierten Impulsgenerator-Ausgangssignale 218 zu kombinieren und liefern unter Verwendung von 100-Picosekunden-Anzapfungen zusätzliche Verzögerungen hoher Auflösung. Darüber hinaus verarbeiten sie Signale bevor sie die Signale 224 zum Formatierer 208 weitergeben.
  • Der Formatierer 208 formatiert Daten für eine Weiterleitung über Leitungen 226 zu einem Stift des DUT 119. Außerdem nimmt der Formatierer über Leitungen 226 Daten vom DUT 119 auf.
  • Auf entsprechende Weise nehmen die Takt- und Zykluserweiterungsregister 203 Eingangssignale von der Chip-Steuerung 202 einschließlich eines Taktsignals auf der Grundlage des Signals 220 auf. Aus den Taktsignalen von der Chip-Steuerung 202 erzeugen die Takt- und Zykluserweiterungsregister 203 Mehrfachtaktsignale 216 und ein Fenster- Millisignal 217.
  • Die sechs Zeitsteuerungs-Flankengeneratoren 206 nehmen das Fenster-Millisignal 217, die Mehrfachtaktsignale 216 von den Takt- und Zykluserweiterungsregistern 203 und das Signal 218 von der Zeitbasis 205 auf. Die Zeitsteuerungs-Flankengeneratoren 206 sind in der Lage, das Milli- Signal 217 mit einem der einunddreißig multiplexierten Impulsgenerator- Ausgangssignale 218 zu kombinieren und liefern unter Verwendung von 100- Picosekunde-Anzapfungen zusätzliche Verzögerungen hoher Auflösung. Außerdem verarbeiten sie Signale, bevor sie die Signale 225 zum Formatierer 209 weiterleiten.
  • Der Formatierer 209 formatiert Daten für eine Übertragung über Leitungen 227 zu einem Stift des DUT 119. Außerdem nimmt der Formatierer 209 über Leitungen 227 Daten vom DUT 119 auf.
  • Die analoge Verzögerungs- und Steuer-Neusynchronisierungseinheiten 207 und 210 stellen eine Verzögerung für Datenwege außerhalb der integrierten Schaltung 200 bereit, um Verzögerungen zu kompensieren, die durch die Übertragung von Signalen von der integrierten Schaltung 200 zum DUT 119 und zurück vom DUT 119 zur integrierten Schaltung 200 verursacht werden.
  • Die analoge Verzögerungs- und Steuer-Neusynchronisierungseinheit 207 erzeugt ein Signal 222. Dieses Signal hat die gleiche Frequenz wie das Signal 306, ist aber unter Programmsteuerung durch das Signal 208 in der Phase um einen Betrag versetzt, der durch die Umlaufverzögerung für ein Signal von der integrierten Schaltung 200 zum DUT 119 verursacht wird. Anders gesagt, die Zeit, die ein Signal benötigt, um von der integrierten Schaltung 200 zum DUT 119 und zurück zu laufen, beträgt mehrere Zyklen des Signals 306 zuzüglich einem analogen Rest. Das Signal 222 ist gegen das Signal 218 um diesen analogen Rest versetzt.
  • Die analoge Verzögerungs- und Steuer-Neusynchronisierungseinheit 210 erzeugt ein Signal 223. Dieses Signal ist so verzögert, daß es kurz vor dem Signal 222 auftritt. Das Signal 223 wird benutzt, um alle internen Antwort-Steuerdaten aus dem Speicher, die größeren Zeitsteuerungs- Untersysteme und die externen Format-Folgeeinrichtungen früher als das Signal 218 erscheinen zu lassen. Der Grund für die in Richtung Früh erfolgende Daten-Phasenverschiebung der Format-Folgeeinrichtungen besteht darin, daß das erzeugte Signal bei der Prüfung für den Prüfer so erscheint, als ob es in der Phase mit dem Wert Null gegen die Signal 218 und 306 verschoben ist.
  • Fig. 3 zeigt das Blockschaltbild der Zeitbasis 205. Diese erzeugt das Signal 220 und verrastet es in der Phase gegen das externe Bezugsoszillatorsignal 306. Dieses Signal 306 wird für alle integrierten Schaltungen in den 16-CH-I/O-Karten 114 benutzt. Auf diese Weise können alle integrierten Schaltungen auf den Karten 114 synchronisiert werden und die Frequenz der zum DUT 119 übertragenen Prüfsignale kann genau gesteuert werden.
  • Ein Teiler 1:16 301 nimmt das externe Bezugsoszillatorsignal 306 auf. Er erzeugt das Signal 318 mit einer Frequenz, die genau ein Sechzehntel der Frequenz des externen Bezugsoszillatorsignals 306 ist.
  • Ein Phasen/Frequenzdetektor 302 vom Typ 4 nimmt ein Signal 318 auf und arbeitet als Teil einer phasenstarren Schleife. Eine solche phasenstarre Schleife ist eine besondere Form eines geschlossenen Regelkreises, der eine genaue Frequenz- und Phasenanpassung von zwei Signalen ermöglicht. Die phasenstarre Schleife der Zeitbasis 205 enthält ein Bezugssignal - das Signal 318 -, einen Fehler- oder Differenzdetektor - den Phasen/Frequenzdetektor 302 - und einen steuerbaren Generator, der auf das Fehler- oder Differenzsignal anspricht. Eine Konstantstrom-INC/DEC- Ladungspumpe 303 arbeitet als steuerbarer Generator für die phasenstarre Schleife. Der Teiler 1:16 301, der Phasen/Frequenzdetektor 302 und die Ladungspumpe 303 bilden einen Komparator 401, der in Fig. 4 dargestellt ist.
  • Der Phasen/Frequenzdetektor 302 erzeugt ein Inkrementsignal 307 und ein Dekrementsignal 308. Die Konstantstrom-INC/DEC-Ladungspumpe 303 erhöht oder erniedrigt auf der Basis dieser Signale die Spannung eines kompensierten Stromversorgungssignals 315. Die Ladungspumpe 303 nimmt außerdem ein analoges Eingangsstromversorgungssignal 310 und ein analoges Erdsignal 311 auf, die ebenfalls zur Erzeugung des kompensierten Stromversorgungssignals 315 benutzt werden.
  • Das kompensierte Stromversorgungssignal 315 dient als Stromversorgungsquelle für einen Ringoszillator 304. Dieser weist entsprechend der Darstellung in Fig. 5 eine Schleife mit einunddreißig logischen Invertergattern 50 auf. Jedem dieser Gatter wird das kompensierte Stromversorgungssignal 315 zugeführt. Wenn dessen Spannung steigt, erhöht sich die Geschwindigkeit jedes Invertergatters 50 und die Schwingfrequenz des Ringoszillators 304 wird erhöht. Wenn die Spannung des kompensierten Stromversorgungssignals 315 abnimmt, verringert sich die Geschwindigkeit jedes Invertergatters 50 und die Schwingfrequenz des Ringoszillators 304 nimmt ab.
  • Das Ausgangssignal jedes logischen Invertergatters wird entsprechend der Darstellung in Fig. 5 durch Anzapfungen 51 abgenommen und pegelverschoben, um einunddreißig Impulsgenerator-Ausgangssignale 218 zu erzeugen. Der Ringoszillator 304 liefert außerdem ein Steuersignal 316, das von einer Nano- und Pico-Verzögerungsschaltung 305 mit Standardzellen zur Erzeugung des Signals 220 und des Rückkopplungssignals 317 benutzt wird. Das Signal 220 ist mit dem externen Bezugsoszillatorsignal 306 phasenverrastet. Das Rückkopplungssignal 317 hat die gleiche Frequenz wie das Signal 220. Es ist jedoch gegen das Signal 220 versetzt und wird als Rückkopplungssignal für den Phasen/Frequenzdetektor 302 benutzt. Ein Teilerabschnitt 1:16 des Phasen/Frequenzdetektors 302 verringert die Frequenz des Rückkopplungssignals 317 und erzeugt ein Signal, das an das Signal 318 angepaßt werden kann.
  • Wenn die vom Phasen/Frequenzdetektor 302 empfangenen Signale außer Phase sind, veranlaßt der Detektor 302 über das Inkrementsignal 307 oder das Dekrementsignal 308 die Konstantstrom-INC/DEC-Ladungspumpe 303, die Spannung des kompensierten Stromversorgungssignals 315 zu erhöhen oder zu erniedrigen, wodurch die Schwingfrequenz des Ringoszillators 304 vergrößert oder verkleinert wird. Dadurch wiederum wird die Frequenz/Phase des Rückkopplungssignals 317 verändert, wodurch die vom Phasen/Frequenzdetektor 302 empfangenen Signale zurück in Phasenübereinstimmung gebracht werden.
  • Die heutigen Herstellungsverfahren zur Erzeugung verschiedener Typen integrierter Schaltungen, beispielsweise die zur Herstellung von integrierten CMOS-Schaltungen verwendeten Verfahren führen zu einer großen Spanne der Betriebsgeschwindigkeit der integrierten Schaltungen. Innerhalb jeder einzelnen integrierten Schaltung ist jedoch die Güte der Gatter ziemlich einheitlich.
  • Die Gatter im Ringoszillator 304 müssen mit einer bekannten Geschwindigkeit arbeiten, damit das Signal 220 mit dem externen Bezugssignal 306 phasenverrastet ist. Die Spannung des kompensierten Stromversorgungssignals 315, die bewirkt, daß das Signal 220 mit dem externen Bezugssignal 306 phasenverrastet ist, führt dazu, daß die Gatter im Ringoszillator 304 mit dieser bekannten Geschwindigkeit arbeiten. Da die Geschwindigkeit der Gatter ziemlich einheitlich für die integrierte Schaltung 200 ist, arbeiten weitere Gatter mit der oder dicht bei der bekannten Geschwindigkeit, wenn sie mit dem kompensierten Stromversorgungssignal 315 beaufschlagt werden. Daher kann das kompensierte Stromversorgungssignal 315 zur Versorgung weiterer Gatter auf kritischen Wegen in der integrierten Schaltung 200 benutzt werden, das heißt, von Gattern auf Datenwegen, für die die Ausbreitungsverzögerung eines Signals über die Gatter des Weges kritisch ist.
  • Fig. 4 zeigt, wie Signale in der integrierten Schaltung 200 die Verzögerung kompensieren. Jedes von einunddreißig Impulsgenerator- Ausgangssignalen 218, die für eine Übertragung zum DUT 119 über Leitungen 226 ausgewählt werden, durchläuft in typischer Weise einen Nano-Multiplexer 403, einen Pico-Multiplexer 404 und Standard-Zellengatter 405, die sich in den sechs Flankengeneratoren 204 und im Formatierer 208 befinden. Jeder Nano-Multiplexer 403, Pico-Multiplexer 404 und jedes Standard-Zellengatter 405 bewirkt eine Verzögerung. Damit das Signal 220 in Phase mit Signalen ist, die zum DUT 119 gegeben werden, wird das Signal 316 nach Verlassen des Ringoszillators 304 über eine äquivalente Verzögerung 406 der Nano- Multiplexer 403, eine äquivalente Verzögerung 407 der Pico-Multiplexer 404 und eine äquivalente Verzögerung 408 der Standard-Zellengatter 405 sowie einen Puffer 410 geführt, der die Übertragungsverzögerung von der integrierten Schaltung 200 zum DUT 119 berücksichtigt.
  • Entsprechend der Darstellung in Fig. 4 wird das Signal 317 ferner durch eine äquivalente Schaltung 408 verzögert, bevor es zum Komparator 401 zurückgeführt wird. Kompensationsschaltungen 411, 412, 413 und 414 in der analogen Verzögerung 207 werden zur Bereitstellung einer zusätzlichen Verzögerung bei der Erzeugung des Signals verwendet.
  • Die Erfindung ist zwar anhand des bevorzugten Ausführungsbeispiels beschrieben worden, die Offenbarung soll jedoch nicht einschränkend sein. Zahlreiche Anderungen sind für den Fachmann nach Lesen der vorstehenden Offenbarung offensichtlich.

Claims (7)

1. Integrierte Schaltung (200) zur Verwendung in einem Prüfgerät für ein Bauteil (119), wobei die integrierte Schaltung ein externes Bezugsoszillatorsignal (306) zur Eichung von zu dem Bauteil (119) zu übertragenden, innerhalb der integrierten Schaltung erzeugten Signalen, und wobei die integrierte Schaltung aufweist:
einen Ringoszillator (304) zur Erzeugung eines Eichsignals (316) einer ersten Frequenz, die an die Frequenz des externen Bezugsoszillatorsignals (306) anzugleichen ist, eine Stromversorgungsquelle (303), die ein kompensiertes Leistungssignal (315) an den Ringoszillator liefert, wobei die Schwingfrequenz des Eichsignals ansteigt, wenn die Spannung des kompensierten Leistungssignals (315) erhöht wird, und die Schwingfrequenz des Eichsignals abnimmt, wenn die Spannung des kompensierten Leistungssignals erniedrigt wird und wobei die Spannung des kompensierten Leistungssignals auf ein Steuersignal (307,308) anspricht,
einen mit der Stromversorgungsquelle gekoppelten Phasendetektor (302), der als Eingangssignal das Eichsignal (316) und das Bezugsoszillatorsignal (306,318) aufnimmt und das Steuersignal (307,308) erzeugt, wobei der Phasendetektor (302) das Steuersignal so verändert, daß die erste Frequenz mit der Schwingfrequenz des externen Bezugsoszillatorsignals (306) übereinstimmt,
gekennzeichnet durch
eine Vielzahl von Anzapfungen (51), die je mit dem Ringoszillator (304) an einer unterschiedlichen Stelle gekoppelt sind und den Ringoszillator so anzapfen, daß eine erste Vielzahl von Signalen (218) erzeugt wird, die gegen das Eichsignal (316) phasenverschoben sind, und
eine Vielzahl von Muitiplexern (403,404,405), die an die erste Vielzahl von Signalen angekoppelt sind und ein Prüfsignal (226,227) zur Übertragung zu dem Bauteil (119) erzeugen.
2. integrierte Schaltung nach Anspruch 1, die ferner aufweist:
eine erste Verzögerungseinrichtung (305;406,407,408), an die das Eichsignal (316) zur Erzeugung eines ersten verzögerten Eichsignals angelegt ist, wobei die Phase des ersten verzogerten Eichsignals gegen die Phase des Eichsignals um den Betrag der Übertragungsverzögerung über die Vielzahl von Multiplexern (403,404,405) versetzt ist.
3. integrierte Schaltung nach Anspruch 2, die ferner aufweist:
eine zweite Verzögerungseinrichtung (410) an die zur Erzeugung eines zweiten verzögerten Eichsignals das erste verzögerte Eichsignal angelegt ist, wobei die Phase des zweiten verzögerten Eichsignals zusätzlich gegen die Phase des Eichsignals versetzt ist, um dem Betrag der Übertragungsverzögerung Rechnung zu tragen, die auftritt, wenn das Prüfsignal von der integrierten Schaltung (200) zu dem Bauteil (119) ausgesendet und von dem Bauteil zu der integrierten Schaltung zurückgegeben wird.
4. Verfahren zur Erzeugung geeichter Signale in einer integrierten Schaltung zum Anlegen an ein Prüfgerät, das ein Bauteil prüft, mit den folgenden Schritten:
a) Erzeugen eines Oszillatoreichsignals (316) unter Verwendung einer ersten Vielzahl von invertern (50), die einen Ringoszillator (304) bilden,
b) Ändern der Spannung eines Leistungssignals (315), das eine Stromversorgungsleistung an die erste Vielzahl von Invertern (50) liefert, um die Frequenz des Oszillatoreichsignals (316) an die Frequenz eines externen Bezugsoszillatorsignals (306) anzugleichen,
gekennzeichnet durch die Schritte:
c) Anzapfen eines Ausgangs jedes Inverters der ersten Vielzahl von Invertern (50) zur Erzeugung einer ersten Vielzahl von Signalen (218) und
d) Multiplexieren der ersten Vielzahl von Signalen mittels einer Vielzahl von Multiplexern (403,404,405) zur Erzeugung eines Prüfsignals (226,227) zum Anlegen an das Bauteil.
5. Verfahren nach Anspruch 4, mit ferner dem Schritt:
e) Erzeugen eines ersten verzögerten Eichsignals durch Verzögern des Eichsignals (316) um einen Betrag gleich der Übertragungsverzögerung über die Vielzahl von Multiplexern (403,404,405).
6. Verfahren nach Anspruch 5 mit ferner dem Schritt:
f) Erzeugen eines zweiten verzögerten Eichsignals (220) durch Verzögern der Phase des ersten verzögerten Eichsignals um einen Betrag gleich dem Betrag der Phasenversetzung, die sich aus der Übertragungsverzögerung des Prüfsignals (226,227) ergibt, wenn dieses von der integrierten Schaltung (200) zu dem Bauteil (119) läuft und von dem Bauteil zur integrierten Schaltung zurückgegeben wird.
7. Verfahren nach Anspruch 4, bei dem der Schritt b) die folgenden untergeordneten Schritte aufweist:
b1) Aufteilen des externen Bezugsoszillatorsignals (306) und des Oszillatoreichsignals (316) zur Erzeugung eines geteilten externen Bezugsoszillatorsignals (318) und eines geteilten Oszillatoreichsignals,
b2) Erhöhen der Spannung des Leistungssignals (315), wenn das geteilte Oszillatoreichsignal in seiner Phase relativ zu dem geteilten externen Bezugsoszillatorsignal (318) verzögert wird, und
b3) Erniedrigen der Spannung des Leistungssignals (315), wenn das geteilte externe Bezugsoszillatorsignal in seiner Phase relativ zu dem geteilten Oszillatoreichsignal verzögert ist.
DE90101072T 1989-01-30 1990-01-19 Phasenregelschleife mit genauem Frequenz- und Phasenabgleich zweier Signale. Expired - Fee Related DE69002170T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07303927 US4902986B1 (en) 1989-01-30 1989-01-30 Phased locked loop to provide precise frequency and phase tracking of two signals

Publications (2)

Publication Number Publication Date
DE69002170D1 DE69002170D1 (de) 1993-08-19
DE69002170T2 true DE69002170T2 (de) 1994-02-17

Family

ID=23174298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE90101072T Expired - Fee Related DE69002170T2 (de) 1989-01-30 1990-01-19 Phasenregelschleife mit genauem Frequenz- und Phasenabgleich zweier Signale.

Country Status (4)

Country Link
US (1) US4902986B1 (de)
EP (1) EP0380979B1 (de)
JP (1) JP2976206B2 (de)
DE (1) DE69002170T2 (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5018169A (en) * 1989-06-21 1991-05-21 National Semiconductor Corporation High resolution sample clock generator with deglitcher
US5045811A (en) * 1990-02-02 1991-09-03 Seagate Technology, Inc. Tuned ring oscillator
JP2597739B2 (ja) * 1990-08-24 1997-04-09 株式会社東芝 信号遅延回路、クロック信号発生回路及び集積回路システム
JPH04351008A (ja) * 1991-05-28 1992-12-04 Sony Corp ディジタルｖｃｏ
US5903454A (en) 1991-12-23 1999-05-11 Hoffberg; Linda Irene Human-factored interface corporating adaptive pattern recognition based controller apparatus
US6850252B1 (en) * 1999-10-05 2005-02-01 Steven M. Hoffberg Intelligent electronic appliance system and method
US6418424B1 (en) 1991-12-23 2002-07-09 Steven M. Hoffberg Ergonomic man-machine interface incorporating adaptive pattern recognition based control system
US6400996B1 (en) 1999-02-01 2002-06-04 Steven M. Hoffberg Adaptive pattern recognition based control system and method
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US5304955A (en) * 1992-11-19 1994-04-19 Motorola, Inc. Voltage controlled oscillator operating with digital controlled loads in a phase lock loop
JP2996328B2 (ja) 1992-12-17 1999-12-27 三菱電機株式会社 半導体集積回路、およびそれを用いた半導体集積回路組合回路
US5345186A (en) * 1993-01-19 1994-09-06 Credence Systems Corporation Retriggered oscillator for jitter-free phase locked loop frequency synthesis
US5552733A (en) * 1993-01-19 1996-09-03 Credence Systems Corporation Precise and agile timing signal generator based on a retriggered oscillator
US5611053A (en) * 1994-01-21 1997-03-11 Advanced Micro Devices, Inc. Apparatus and method for integrating bus master ownership of local bus load by plural data transceivers
US6295572B1 (en) * 1994-01-24 2001-09-25 Advanced Micro Devices, Inc. Integrated SCSI and ethernet controller on a PCI local bus
US6469493B1 (en) 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation
US5684421A (en) * 1995-10-13 1997-11-04 Credence Systems Corporation Compensated delay locked loop timing vernier
US6115769A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Method and apparatus for providing precise circuit delays
US6115318A (en) * 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
US5940608A (en) * 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US5920518A (en) * 1997-02-11 1999-07-06 Micron Technology, Inc. Synchronous clock generator including delay-locked loop
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US5953284A (en) * 1997-07-09 1999-09-14 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density
US6011732A (en) * 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
US5940609A (en) * 1997-08-29 1999-08-17 Micorn Technology, Inc. Synchronous clock generator including a false lock detector
US5926047A (en) 1997-08-29 1999-07-20 Micron Technology, Inc. Synchronous clock generator including a delay-locked loop signal loss detector
US6101197A (en) 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6487647B1 (en) * 1997-12-29 2002-11-26 Intel Corporation Adaptive memory interface timing generation
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6016282A (en) * 1998-05-28 2000-01-18 Micron Technology, Inc. Clock vernier adjustment
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) * 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6279090B1 (en) 1998-09-03 2001-08-21 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device
US6029250A (en) * 1998-09-09 2000-02-22 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US7904187B2 (en) 1999-02-01 2011-03-08 Hoffberg Steven M Internet appliance system and method
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6557066B1 (en) 1999-05-25 2003-04-29 Lsi Logic Corporation Method and apparatus for data dependent, dual level output driver
US6294937B1 (en) 1999-05-25 2001-09-25 Lsi Logic Corporation Method and apparatus for self correcting parallel I/O circuitry
US6307496B1 (en) * 1999-10-04 2001-10-23 Denso Corporation Sensing apparatus including an A/D conversion circuit for detecting a physical quantity
US6801989B2 (en) * 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US6680874B1 (en) 2002-08-29 2004-01-20 Micron Technology, Inc. Delay lock loop circuit useful in a synchronous system and associated methods
US7256628B2 (en) * 2003-01-29 2007-08-14 Sun Microsystems, Inc. Speed-matching control method and circuit
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7234070B2 (en) * 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
US20060095221A1 (en) * 2004-11-03 2006-05-04 Teradyne, Inc. Method and apparatus for controlling variable delays in electronic circuitry
US20080046789A1 (en) * 2006-08-21 2008-02-21 Igor Arsovski Apparatus and method for testing memory devices and circuits in integrated circuits
TWI352507B (en) * 2006-12-31 2011-11-11 Sandisk Corp Systems, modules, chips, circuits and methods with
US7765445B2 (en) 2008-02-16 2010-07-27 International Business Machines Corporation Analog testing of ring oscillators using built-in self test apparatus
US20130226496A1 (en) * 2012-02-29 2013-08-29 Qualcomm Incorporated Precise calibration of electronic components
CN104764914A (zh) * 2014-01-03 2015-07-08 致茂电子股份有限公司 误差补偿方法与应用此方法的自动测试设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417246A (en) * 1979-11-19 1983-11-22 General Electric Company Paging receiver having a serial code plug
US4346343A (en) * 1980-05-16 1982-08-24 International Business Machines Corporation Power control means for eliminating circuit to circuit delay differences and providing a desired circuit delay
US4584695A (en) * 1983-11-09 1986-04-22 National Semiconductor Corporation Digital PLL decoder
US4641048A (en) * 1984-08-24 1987-02-03 Tektronix, Inc. Digital integrated circuit propagation delay time controller
US4813005A (en) * 1987-06-24 1989-03-14 Hewlett-Packard Company Device for synchronizing the output pulses of a circuit with an input clock

Also Published As

Publication number Publication date
JP2976206B2 (ja) 1999-11-10
DE69002170D1 (de) 1993-08-19
US4902986B1 (en) 1998-09-01
JPH02251779A (ja) 1990-10-09
EP0380979A3 (de) 1991-10-09
US4902986A (en) 1990-02-20
EP0380979A2 (de) 1990-08-08
EP0380979B1 (de) 1993-07-14

Similar Documents

Publication Publication Date Title
DE69002170T2 (de) Phasenregelschleife mit genauem Frequenz- und Phasenabgleich zweier Signale.
DE112005001517B4 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE69621936T2 (de) Billiger cmos tester
DE19625225C2 (de) Zeitgeber
DE60204597T2 (de) Kompakter automatischer tester (ate) mit zeitstempel-system
DE10024640B4 (de) Verzögerungssignal-Erzeugungsvorrichtung und Halbleiterprüfvorrichtung
DE69905750T2 (de) Einrichtung und verfahren zum kalibrieren von laufzeitunterschieden
DE19644283B4 (de) Verzögerungszeit-Meßvorrichtung für eine Verzögerungsschaltung
DE1953484C3 (de) Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse
DE69833595T2 (de) Synchrones Verzögerungsschaltkreissystem
DE112005001645T5 (de) Präzise Zeitmessvorrichtung und Verfahren dafür
DE3637145A1 (de) Schaltungsanordnung zum synchronisieren eines mehrkanal-schaltungspruefgeraetes
DE112007000758B4 (de) Datensignal-Erzeugungsvorrichtung #
DE112004002222T5 (de) Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung
DE4445311A1 (de) Zeitsignal-Erzeugungsschaltung
DE69904760T2 (de) Analoger taktmodul
DE69520960T2 (de) Zeitgeber für ein automatisches testsystem mit hohen datenraten
DE112007001946T5 (de) Lastschwankung-Kompensationsschaltung, elektronische Vorrichtung, Prüfvorrichtung, Taktgeneratorschaltung und Lastschwankungs-Kompensationsverfahren
DE102014017623A1 (de) Systeme und Verfahren zur Frequenzdomänen-Kalibrierung und -Charakterisierung
DE69426975T2 (de) Nachgetriggerter oszillator für zitterfreie frequenzsynthese mit einem phasenregelkreis
DE69719467T2 (de) Schaltung zur Verzögerungskompensation und zur Resynchronisation für Phasenregelschleifen
DE3428580C2 (de)
DE69517604T2 (de) Zeitgeber mit mehreren kohärenten synchronisierten takten
DE102006015039A1 (de) Verfahren zur Durchführung eines Frequenzwechsels
DE4226719C2 (de) Verfahren zum Prüfen der Funktion elektronischer Bauteile und Prüfvorrichtung zum Durchführen des Verfahrens

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN

8327 Change in the person/name/address of the patent owner

Owner name: CREDENCE SYSTEMS CORP. (N.D.GESETZEN D.STAATES DEL

8328 Change in the person/name/address of the agent

Free format text: ZIPSE & HABERSACK, 80639 MUENCHEN

8339 Ceased/non-payment of the annual fee