JP2996328B2 - 半導体集積回路、およびそれを用いた半導体集積回路組合回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数のゲートが接続
されて所定の論理動作を実現する半導体集積回路と、そ
れを組み合わせて形成した半導体集積回路組合回路に関
するものである。

【０００２】

【従来の技術】図２１は従来の半導体集積回路を示すブ
ロック図であり、この場合、その一例として、出力制御
付２入力デコード式セレクタ用のクロック同期式回路を
示している。図において、１はこの半導体集積回路の論
理機能を実現する実使用論理部を示し、２ａ，２ｂは出
力制御用の信号が入力される入力ピン、３ａ，３ｂはセ
レクト信号が入力される入力ピン、４は同期信号が入力
されるクロックピン、５ａ〜５ｄは当該実使用論理部１
の出力信号が出力される出力ピン、６ａ〜６ｄは実際に
論理動作を実行するナンドゲートを示す。

【０００３】次に動作について説明する。入力ピン２ａ
および２ｂに入力される出力制御用の信号ＯＥ₁ および
ＯＥ₂ が共にローレベルであれば、ナンドゲート６ａ〜
６ｄは全てアクティブ状態となる。逆に信号ＯＥ₁ がハ
イレベルであればナンドゲート６ａおよび６ｂが、信号
ＯＥ₂ がハイレベルであればナンドゲート６ｃおよび６
ｄが出力禁止状態となり、その出力ピン５ａおよび５ｂ
または出力ピン５ｃおよび５ｄは他の入力ピン３ａ，３
ｂ、およびクロックピン４の入力がいかなる信号であろ
うとローレベルに固定される。従って、信号ＯＥ₁ およ
びＯＥ₂ が共にローレベルである場合、入力ピン３ａお
よび３ｂのセレクト信号Ｉ₁ およびＩ₂により、出力ピ
ン５ａ〜５ｄの出力信号Ｙ₁ 〜Ｙ₄ がセレクトできる。
セレクト信号Ｉ₁ およびＩ₂ が共にローレベルの時、出
力信号Ｙ₁ として出力ピン５ａにクロックピン４に入力
された同期信号ＣＬＫが出力される。また、セレクト信
号Ｉ₁ およびＩ₂ が共にハイレベル時には出力ピン５ｂ
に、セレクト信号Ｉ₁ がハイレベルでＩ₂ がローレベル
時には出力ピン５ｃに、セレクト信号Ｉ₁ がローレベ
ル、Ｉ₂ がハイレベル時には出力ピン５ｄにそれぞれ同
期信号ＣＬＫが出力される。

【０００４】なお、このような従来の半導体集積回路に
関連した技術が記載された文献としては、米国特許明細
書第４，９０２，９８６号（１９９０．２．２０）など
がある。

【０００５】

【発明が解決しようとする課題】従来の半導体集積回路
は以上のように構成されているので、ＩＣ使用時の温度
変動等により内部回路の遅延に狂いが生じることがあ
り、この狂いにより半導体集積回路の出力信号とそれ以
外の信号とを組み合わせる場合には、遅延の狂いを考慮
したマージンを見積る必要があり、またゲートを使用し
たディレイ回路のようなタイミング精度の重要な回路は
半導体集積回路内部に入れることができないなどの問題
点があった。

【０００６】この発明は上記のような問題点を解消する
ためになされたもので、温度変動等による半導体集積回
路内部の遅延の狂いが検出でき、その遅延を自動補正で
きる半導体集積回路を得ることを目的としており、さら
に半導体集積回路を複数個組み合わせたシステム回路全
体の遅延の狂いをも検出，補正できる半導体集積回路組
合回路を得ることを目的とする。

【０００７】

【課題を解決するための手段】請求項１に記載の発明に
係る半導体集積回路は、複数のゲートが接続されて所定
の論理動作を行う実使用論理部と、前記実使用論理部と
は独立した複数のダミーゲートをリング状に直列に接続
したダミーゲート列と、前記ダミーゲート列にパルス信
号を入力する入力手段と、前記パルス信号が前記ダミー
ゲート列を回ることにより発振するパルス信号をカウン
トする第１の計数手段と、基本パルス信号をカウントす
る第２の計数手段とを備え、前記第２の計数手段は、前
記第１の計数手段が前記発振するパルス信号を一定数カ
ウントとする期間、前記基本パルス信号をカウントする
ものである。

【０００８】また、請求項２に記載の発明に係る半導体
集積回路は、第２の計数手段のカウント数に応じて、実
使用論理回路部とダミーゲート列の電源電圧を制御する
手段を有するものである。

【０００９】また、請求項３に記載の発明に係る半導体
集積回路は、第２の計数手段のカウント数に応じて、実
使用論理回路部とダミーゲート列の遅延時間を制御する
遅延回路を有するものである。

【００１０】また、請求項４に記載の発明に係る半導体
集積回路組合回路は、実使用論理部とダミーゲート列を
有する複数の半導体集積回路の、各実使用論理部を直列
に接続するとともに、ダミーゲート列を互いにリング状
に接続してリング発振回路を形成し、この複数の半導体
集積回路に対して、リング発振回路の発振パルスを基準
パルス信号に基づいてカウントする計数手段、遅延量補
正回路、発振遅延制御回路、および計数手段の最初のカ
ウント値である基準カウント値と以後のカウント値との
差より遅延変動を補正するための制御データを生成する
遅延補正制御部を１つずつ共通に設けたものである。

【００１１】また、請求項５に記載の発明に係る半導体
集積回路組合回路は、実使用論理部、ダミーゲート列、
および電源電圧制御回路を有する複数の半導体集積回路
の、各実使用論理部を直列に接続するとともに、ダミー
ゲート列を互いにリング状に接続してリング発振回路を
形成し、この複数の半導体集積回路に対して、リング発
振回路の発振パルスを基準パルス信号に基づいてカウン
トする計数手段、および計数手段の最初のカウント値で
ある基準カウント値と以後のカウント値との差より遅延
変動を補正するための補正電圧を生成する遅延補正制御
部を１つずつ共通に設けたものである。

【００１２】また、請求項６に記載の発明に係る半導体
集積回路組合回路は、請求項４に記載の半導体集積回路
組合回路を１つのチャンネルとし、計数手段、記憶手
段、および遅延補正制御部を複数のチャンネルに対して
１つずつ共通に設け、その遅延補正制御部より各チャン
ネルに宛てて、遅延変動を補正するための制御データを
送出するものである。

【００１３】また、請求項７に記載の発明に係る半導体
集積回路組合回路は、請求項５に記載の半導体集積回路
組合回路を１つのチャンネルとし、計数手段、記憶手
段、および遅延補正制御部を複数のチャンネルに対して
１つずつ共通に設け、遅延補正制御部の発生する補正電
圧を伝達手段を用いて各チャンネルに個別に伝達するも
のである。

【００１４】

【作用】請求項１に記載の発明に係る半導体集積回路
は、複数のゲートが接続されて所定の論理動作を行う実
使用論理部と、前記実使用論理部とは独立した複数のダ
ミーゲートをリング状に直列に接続したダミーゲート列
と、前記ダミーゲート列にパルス信号を入力する入力手
段と、前記パルス信号が前記ダミーゲート列を回ること
により発振するパルス信号をカウントする第１の計数手
段と、基本パルス信号をカウントする第２の計数手段と
を備え、前記第２の計数手段は、前記第１の計数手段が
前記発振するパルス信号を一定数カウントとする期間、
前記基本パルス信号をカウントするものである。

【００１５】また、請求項２に記載の発明に係る半導体
集積回路は、第２の計数手段のカウント数に応じて、実
使用論理回路部とダミーゲート列の電源電圧を制御する
手段を有するものである。

【００１６】また、請求項３に記載の発明に係る半導体
集積回路は、第２の計数手段のカウント数に応じて、実
使用論理回路部とダミーゲート列の遅延時間を制御する
遅延回路を有するものである。

【００１７】また、請求項４に記載の発明における遅延
補正制御部は、直列接続された複数の半導体集積回路に
対して共通に設けられ、各半導体集積回路のダミーゲー
ト列をリング状に接続して成るリング発振回路の発振パ
ルスをカウントする計数手段の、最初のカウント値であ
る基準カウント値と以後のカウント値との差より遅延変
動を補正するための制御データを生成し、それを複数の
半導体集積回路に共通に設けられた遅延量補正回路およ
び発振遅延制御回路に供給することにより、半導体集積
回路組合回路トータルとしての遅延変動の自動補正を可
能とする。

【００１８】また、請求項５に記載の発明における遅延
補正制御部は、直列接続された複数の半導体集積回路に
対して共通に設けられ、各半導体集積回路のダミーゲー
ト列をリング状に接続して成るリング発振回路の発振パ
ルスをカウントする計数手段の、最初のカウント値であ
る基準カウント値と以後のカウント値との差より遅延変
動を補正するための補正電圧を生成し、それを各半導体
集積回路の電源電圧制御回路に供給することにより、半
導体集積回路組合回路トータルとしての遅延変動の自動
補正を可能とする。

【００１９】また、請求項６に記載の発明における半導
体集積回路組合回路は、請求項４に記載の半導体集積回
路組合回路を１つのチャンネルとし、各チャンネルに対
して１つずつの計数手段、記憶手段、および遅延補正制
御部を共通に設け、遅延補正制御部から各チャンネルに
宛てて制御データを送出することにより、チャンネル間
の遅延のバラツキも自動的に補正可能とする。

【００２０】また、請求項７に記載の発明における半導
体集積回路組合回路は、請求項５に記載の半導体集積回
路組合回路を１つのチャンネルとし、各チャンネルに対
して１つずつの計数手段、記憶手段、および遅延補正制
御部を共通に設け、遅延補正制御部からの補正電圧を、
各チャンネル対応に設けられた伝達手段を介して供給す
ることにより、チャンネル間の遅延のバラツキも自動的
に補正可能とする。

【００２１】

【実施例】実施例１． 以下、この発明の実施例１を図について説明する。図１
はこの発明の一実施例を示すブロック図で、相当部分に
は図２１と同一符号を付してその説明を省略する。図に
おいて、７は実使用論理部１とは独立して配置され、実
使用論理部１の入力から出力までのゲート段数と等しい
数のダミーゲートをリング状に直列接続して形成したリ
ング発振回路、８はこのリング発振回路７の発振パルス
をカウントする計数手段としてのアップ・ダウンカウン
タ、９ａ〜９ｄは各種信号の入力ピン、１０ａ〜１０ｄ
はアップ・ダウンカウンタ８の設定データが入力される
入力ピン、１０ｅ〜１０ｉはアップ・ダウンカウンタ８
の計数データが出力される出力ピンを示す。

【００２２】次に動作について説明する。なお、図１に
おいて実使用論理部１に関しては従来のものと同一回路
であるためその説明は省略する。図中のリング発振回路
７は入力ピン９ａに単パルスによる信号ＲＩＮＧＳＴが
入力されると、それがリング状のダミーゲート列を巡回
して発振する。このダミーゲート列のゲートの数を実使
用論理部１の入力から出力までのゲート段数に合わせ、
類似したゲート種を用いれば、このリング発振回路７の
パルス間隔が実使用論理部１の入力から出力までの遅延
量とほぼ等しくすることができる。

【００２３】このリング発振回路７の発振したパルスは
アップ・ダウンカウンタ８に入力される。アップ・ダウ
ンカウンタ８は入力ピン９ｄの入力信号Ｕ／Ｄによりア
ップカウントするか、ダウンカウントするかを決定す
る。ダウンカウントする場合には入力ピン１０ａ〜１０
ｄに与えられた値を入力ピン９ｂのロード信号Ｌ／Ｄに
て取り込み、それを初期値としてカウントダウンし、０
になった時点で出力ピン１０ｅに信号ＲＣＯを出力す
る。なお、アップカウント時にはカウント数が出力ピン
１０ｆ〜１０ｉに出力される。このアップ・ダウンカウ
ンタ８の入力ピン９ｃにイネーブル信号として高精度の
基本パルス信号ＳＴＤＣＬＫを入力すれば、この基本パ
ルス信号ＳＴＤＣＬＫのハイレベル時のみリング発振回
路７の発振パルスをカウントする。

【００２４】図２はその動作を説明するためのタイムチ
ャートであり、図中、１５はその基本パルス信号（ＳＴ
ＤＣＬＫ信号）、１６はリング発振回路７の発振パルス
である。図示のように、ＳＴＤＣＬＫ信号１５がハイレ
ベルの間、即ち図２に１７で示した期間にリング発振回
路７の発振するパルス数がカウントされる。ここで、こ
のＳＴＤＣＬＫ信号１５が高精度であり、また半導体集
積回路内部の遅延変動をほとんど受けないものとすれ
ば、半導体集積回路内部の遅延変動によりこの期間１７
におけるカウント数に差が生じる。つまり、カウント数
が多ければ遅延量は小さく、カウント数が少なければ遅
延量は大きいことになる。

【００２５】実施例２． 次にこの発明の実施例２を図について説明する。図３は
この発明の他の実施例を示すブロック図であり、図にお
いて、１１はリング発振回路７の発振パルスをカウント
する計数手段としてのダウンカウンタ、１２はダウンカ
ウンタ１１の出力よりゲート信号を生成するセット・リ
セット型のフリップフロップ、１３はフリップフロップ
１２からのゲート信号で開閉されるアンドゲート、１４
はアンドゲート１３を通過した基本パルス信号としての
基準クロックＳＴＤＣＬＫ２をカウントする計数手段と
してのアップカウンタを示し、９ｅはアップカウンタ１
４のリセット信号ＲＳＥＴが入力される入力ピンであ
る。なお、その他の部分には図１と同一符号を付してそ
の説明を省略する。

【００２６】次にその動作について説明する。ダウンカ
ウンタ１１は入力ピン１０ａ〜１０ｄに与えられる入力
値を入力ピン９ｂのロード信号Ｌ／Ｄにて取り込み、そ
れを初期値としてリング発振回路７の発振するパルス数
をカウントする。それと同時に入力ピン９ｂのロード信
号Ｌ／Ｄはフリップフロップ１２のセット端子Ｓにも入
力され、このフリップフロップ１２の否定側の出力Ｐは
ハイレベルとなり、アンドゲート１３に入力される。

【００２７】ここで、図４はその動作を説明するための
タイムチャートである。図において、１６はリング発振
回路７からの発振パルス、１８は入力ピン９ｂのロード
信号、１９はダウンカウンタ１１から出力されるボロー
信号、２０はフリップフロップの否定出力Ｐ、２１は入
力ピン９ｃに入力される基本パルス信号としての基準ク
ロック信号（ＳＴＤＣＬＫ２信号）を示す。カウントダ
ウンを始めたダウンカウンタ１１は、カウント値が０に
なった時、ボロー信号をフリップフロップ１２のリセッ
ト端子Ｒに入力する。これによりフリップフロップ１２
の否定出力Ｐはローレベルとなる。従って、アンドゲー
ト１３は入力ピン９ｂにロード信号が与えられてからフ
リップフロップ１２がボロー信号を発生するまでの間ア
クティブ状態となる。このアクティブ状態中、入力ピン
９ｃに入力されたＳＴＤＣＬＫ２信号がアンドゲート１
３を通り、アップカウンタ１４にてカウントされる。Ｓ
ＴＤＣＬＫ２信号に高い周波数のパルスを用いれば、半
導体集積回路内部の遅延変動の検出能力が上がる。

【００２８】実施例３． 次にこの発明の実施例３を図について説明する。図５は
この発明の一実施例を示すブロック図であり、図１およ
び図３と同一部分には同一符号を付して説明を省く。図
５において、１ｂは実使用論理部、８ｂはアップカウン
ト用とダウンカウント用のクロック入力が独立したアッ
プ・ダウンカウンタ、１０ｊはそのアップ・ダウンカウ
ンタ８ｂの初期値が入力される入力ピン、９ｅは初期デ
ータセット用の信号（ＤＳＥＴ信号）が入力される入力
ピン、１３ｂ〜１３ｄは動作制御用のアンドゲート、２
２ａ〜２２ｄは同じく動作制御用オアゲート、２３はデ
ィレイ回路、２４ａ〜２４ｂは動作制御用の排他論理和
ゲート、２５ａはアップカウンタ１４の内容をラッチす
るラッチ回路、２５ｂはアップカウンタ１４の内容とラ
ッチ回路２５の内容を比較する比較手段としてのディジ
タル比較器、２６はアップ・ダウンカウンタ８ｂ、フリ
ップフロップ１２、アンドゲート１３ｂ〜１３ｄ、オア
ゲート２２ａ〜２２ｄ、ディレイ回路２３、排他論理和
ゲート２４ａ，２４ｂ、ラッチ回路２５ａ、ディジタル
比較器２５ｂより成る遅延補正制御部、２７はアップ・
ダウンカウンタ８ｂのカウント値をデコードするデコー
ダ、２８ａは実使用論理部１ｂの同期クロックタイミン
グ制御を行う遅延量補正回路、２８ｂは遅延量補正回路
２８ａの制御に合わせてリング発振用ダミーゲートの制
御を行う発振遅延制御回路を示す。なお、７ｂはこの発
振遅延制御回路２８ｂを含んでいる点で図１に符号７を
付したものとは異なるリング発振回路である。

【００２９】また、図６はその動作を説明するためのタ
イミングチャートであり、図において、２９は入力ピン
９ｃに入力されるＳＴＤＣＬＫ信号で、アップカウンタ
１４のイネーブル入力および排他論理和ゲート２４ａの
入力信号、３０はＳＴＤＣＬＫ信号２９がディレイ回路
２３によりディレイしたもので、オアゲート２２ｂ入力
および排他論理和ゲート２４ｂの入力信号、３１はオア
ゲート２２ｂにより論理和がとられた排他論理和ゲート
２４ａおよび２４ｂの入力信号、３２は排他論理和ゲー
ト２４ｂの出力でアップカウンタ１４のリセット信号、
３３は排他論理和ゲート２４ａの出力でアンドゲート１
３ｂ，１３ｃ，１３ｄそれぞれの入力信号、３４は入力
ピン９ｅに入力される初期データを取り込むためのＤＳ
ＥＴ信号により動作するフリップフロップ１２の出力信
号、３５はアンドゲート１３ｄの出力でラッチ回路２５
ａのトリガ信号、３６はリング発振回路７ｂによる発振
パルスでアップカウンタ１４のクロック入力信号、３７
はディジタル比較器２５ｂのＡ＞Ｂ出力信号、３８は同
じくＡ＜Ｂ出力信号、３９はディジタル比較器２５ｂの
比較結果によりアップ・ダウンカウンタ８ｂのカウント
値を制御するアンドゲート１３ｂの出力信号、４０は同
じくアンドゲート１３ｃの出力信号を示す。

【００３０】次に動作について説明する。入力ピン９ｃ
に入力されるＳＴＤＣＬＫ信号は高精度の周期パルスで
図６に２９で示すような信号とすると、図５のディレイ
回路２３の出力はそれよりＴｄだけ遅延した図６に３０
で示す信号となり、これら両信号を入力したオアゲート
２２ｂの出力は図６に３１で示すものとなる。なお、２
２ａ，２２ｃ，２２ｄのオアゲートはタイミング合わせ
のためのダミーゲートであり、図６のタイミングチャー
トでは無視されている。故に、排他論理和ゲート２４ａ
および２４ｂの出力信号はそれぞれ図６に３２および３
３で示される信号となる。初期の基準カウント値を検出
する際は、初期データセット用の入力ピン１０ｊからの
入力値により実使用論理部１ｂの遅延量補正回路２８ａ
および発振遅延制御回路２８ｂのセレクトを初期値に
し、入力ピン９ｅよりＤＳＥＴ信号を入力する。

【００３１】図６に３２で示す排他論理和ゲート２４ｂ
の出力信号は、アップカウンタ１４をリセットし、ＳＴ
ＤＣＬＫ信号２９がハイレベルの間だけ、アップカウン
タ１４はリング発振回路７ｂの発振パルス３６を０から
カウントする。ここで入力ピン９ｅに初期データ取り込
み用の信号ＤＳＥＴ信号が入力されると、セット・リセ
ット型のフリップフロップ１２の肯定出力Ｑは図６に３
４で示すようにハイレベルとなり、排他論理和ゲート２
４ａより出力される図６に３３で示した信号のパルスを
１発だけ通してアンドゲート１３ｄより出力する。この
アンドゲート１３ｄを通過した信号３５によりラッチ回
路２５ａはアップカウンタ１４のカウント値をラッチ
し、この最初のラッチデータを基準カウント値としてデ
ィジタル比較器２５ｂのＢデータに入力する。以降、Ｓ
ＴＤＣＬＫ信号２９がハイレベル期間だけリング発振回
路７ｂの発振パルスはカウントされ、そのカウント値は
ディジタル比較器２５ｂのＡデータに入力される。

【００３２】ディジタル比較器２５ｂでは基準カウント
値であるＢデータと、現状のカウント値であるＡデータ
とを比較し、その大小を図６に３７または３８で示す信
号のように出力する。今、基準カウント値よりも現状の
カウント値が多かった場合、カウント終了時の図６に３
３で示す信号のタイミングにて、アップ・ダウンカウン
タ８ｂのアップカウント用入力にパルス信号３９が送ら
れる。このパルス信号３９によりアップ・ダウンカウン
タ８ｂはカウントアップされ、そのデータがデコーダ２
７に出力される。デコーダ２７はアップ・ダウンカウン
タ８ｂのカウント値により遅延量補正回路２８ａの適当
なゲート数をセレクトし、実使用論理部１ｂの同期クロ
ックを遅延させる。例えば、上記取り上げた基準カウン
ト値よりも現状のカウント値が多かった場合は、実使用
論理部１ｂの内部動作が全体的に速くなっていると考え
られるため、遅延量補正回路２８ａのゲートを現状より
も少なくすると同時に、発振遅延制御回路２８ｂのゲー
トも遅延量補正回路２８ａのゲートと同数もしくは同等
分少なくする。

【００３３】以下、上記の動作を繰り返し、リング発振
回路７ｂによるカウント数を初期の基準値に合わせるよ
う自動補正がかけられる。

【００３４】実施例４． 次にこの発明の実施例４を図について説明する。図７は
この発明の他の実施例を示すブロック図で、図５に示し
た実施例３におけるアンドゲート１３ｂ，１３ｃ、ラッ
チ回路２５ａ、ディジタル比較器２５ｂ、デコーダ２
７、アップ・ダウンカウンタ８ｂなどの種々の制御回路
をマイクロコンピュータ（以下、ＭＣＵという）４５で
置き換えたもので、図５とほぼ同様な動作をする。な
お、この実施例４では、ＭＣＵ４５を実使用論理部１ｂ
と同一チップ上に構成してあるが、別チップとしてもよ
い。

【００３５】実施例５． 次にこの発明の実施例５を図について説明する。図８は
この発明の一実施例に示すブロック図で、これまでに説
明された部分についてはその説明を省略する。図８にお
いて、５０ａおよび５０ｂはアップ・ダウンカウンタ８
のアップ・ダウン制御信号を作るアンドゲート、５１は
同じくアップ・ダウン制御信号を作るセット・リセット
型のフリップフロップ、５２ａはアップ・ダウンカウン
タ８の基準値を保持するラッチ回路、５２ｂはアップ・
ダウンカウンタ８のダウン残値を保持するラッチ回路、
５３はラッチ回路５２ｂにて保持されたデータに基づく
電圧を発生するＤ／Ａコンバータ、５４はＤ／Ａコンバ
ータ５３の出力を電源の電圧Ｖｃｃに加算して出力す
る、電源電圧制御回路としてのオペアンプを示す。

【００３６】また、図９において、３５ｂは入力ピン９
ｅより入力されるＤＳＥＴ信号、４１はフリップフロッ
プ５１の肯定出力Ｑ、４２はアップ・ダウンカウンタ８
のカウントアップ値、４３は同カウンタのカウントダウ
ン値、４４はラッチ回路５２ｂにて保持されたカウント
ダウン残値を示す。

【００３７】次に動作について説明する。図８におい
て、初期データを取り込むためのＤＳＥＴ信号３５ｂ
は、初期の基準カウント値を検出する際に、図９に３５
ｂで示すタイミングで入力ピン９ｅに入力される。この
ＤＳＥＴ信号３５ｂはフリップフロップ１２のセット端
子Ｓに送られ、それによってフリップフロップ１２の肯
定出力Ｑはハイ状態となり、アンドゲート５０ａおよび
５０ｂはアクティブ状態となる。この状態にてＳＴＤＣ
ＬＫ信号２９と同期して排他論理和ゲート２４ｂより出
力される。図９に３２で示す信号がアンドゲート５０ａ
に入力されると、その信号はそのままアンドゲート５０
ａを通過してフリップフロップ５１のセット端子Ｓに入
力される。従って、フリップフロップ５１の肯定出力Ｑ
はハイ状態となる。次に、排他論理和ゲート２４ａより
出力される、図９に３３で示す信号がアクティブ状態と
なっているアンドゲート５０ｂを通過してフリップフロ
ップ５１のリセット端子Ｒに入力される。これによりフ
リップフロップ５１の肯定出力Ｑはロー状態となり、図
９に４１で示す信号のように変化する。又、同時にフリ
ップフロップ１２もこのアンドゲート５０ａからの信号
によってロー状態となり、アンドゲート５０ａおよび５
０ｂは閉じられる。

【００３８】ここで、図９に４１で示す信号がハイ状態
の時には、アップ・ダウンカウンタ８はカウントアップ
され、この信号４１およびＳＴＤＣＬＫ信号２９がとも
にロー状態になるまでリング発振回路７の発振パルス３
６をカウントし続ける。なお、このアップ・ダウンカウ
ンタ８のカウント値は、ラッチ回路５２ａにより保持さ
れる。この保持データが図９に４２で示す基準カウント
値となる。

【００３９】なお、ＤＳＥＴ信号３５ｂが入力されない
時は、ＳＴＤＣＬＫ信号２９がハイ状態の時に、アップ
・ダウンカウンタ８はこの基準カウント値から、リング
発振回路７の発振パルス３６をカウントダウンしてゆ
く。そして、図９に４３で示すカウントダウン残値は一
旦ラッチ回路５２ｂによりラッチされ、図９に４４で示
すＤ／Ａコンバータ５３の入力ディジタル値となる。Ｄ
／Ａコンバータ５３はこのラッチ回路５２ｂがラッチし
ているカウントダウン残値の保持データ４４に見合う補
正電圧をオペアンプ５４に出力し、オペアンプ５４はこ
のＤ／Ａコンバータ５３からの補正電圧を電源の電圧Ｖ
ｃｃに加算して、実使用論理部１およびリング発振回路
７に供給し、それが電源電圧として使用される。

【００４０】例えば、基準カウント値を検出した時より
も周囲温度が上がり、実使用論理部１の動作が遅くなれ
ば、図９に４３で示すカウントダウン残値は大きくな
り、Ｄ／Ａコンバータ５３の出力電圧はその分だけ大き
くなる。この電圧が大きくなると、当然、オペアンプ５
４の出力する補正電圧も上昇し、実使用論理部１および
リング発振回路７に供給される電源電圧は高くなる。Ｃ
ＭＯＳ回路では電源電圧が高くなれば、一般に動作速度
が速くなるため、リング発振回路７の動作速度も速くな
り、一定時間内に出力されるパルス数は増える。パルス
数が増えれば、カウントダウン残値４３は減り、基準カ
ウント値と同等、またはそれに近くなる。

【００４１】実施例６． 次にこの発明の実施例６について説明する。図１０はこ
の発明の他の実施例に示すブロック図で、図８に示した
実施例５におけるラッチ回路５２ａおよび５２ｂ、Ｄ／
Ａコンバータ５３等の種々の制御回路をＭＣＵ５５に置
き換えたもので、図８とほぼ同様の動作をする。なお、
この実施例６ではＭＣＵ５５を同チップ上に構成したも
のを示したが、外部の別チップ上に配置してもよい。

【００４２】実施例７． 次にこの発明の実施例７を図について説明する。図１１
はこの発明のさらに他の実施例を示すブロック図で、こ
れまでに説明された部分についてはその説明を省く。図
１１において、５６はアップ・ダウンカウンタ８のカウ
ント値をもとに、パルスを作るＤ型のフリップフロッ
プ、５７はＳＴＤＣＬＫ信号とフリップフロップ５６に
て作られたパルスとの位相差を検出して、それに見合う
補正電圧を発生させるフェーズドロックループ回路（Ｐ
ＬＬ回路）を示す。

【００４３】また、図１２において、４５はアップ・ダ
ウンカウンタ８の出力するボロー信号、４６はフリップ
フロップ５６にて作られるパルス、４７は入力ピン９ｃ
に入力されるＳＴＤＣＬＫ信号、４８はフリップフロッ
プ５６で作られるパルス４７とＳＴＤＣＬＫ信号４７と
の位相差を示す。

【００４４】次に動作について説明する。図１２に３２
で示される排他論理和ゲート２４ｂの出力信号がＳＴＤ
ＣＬＫ信号４７の立上り部と同時にフリップフロップ５
６のリセット端子Ｒに入力されると、その否定出力Ｐも
図１２に４６で示すようにハイ状態になる。また、アッ
プ・ダウンカウンタ８がカウントダウンを終了し、ボロ
ー信号を出力すると、このフリップフロップ５６の否定
出力Ｐからの信号４６はロー状態となる。ＰＬＬ回路５
７はこの信号４６とＳＴＤＣＬＫ信号４７との位相差４
８を検出し、それに見合う電圧をオペアンプ５４に出力
する構成にしておけば、実施例５および６と同様に動作
をする。

【００４５】実施例８． 次にこの発明の実施例８を図について説明する。図１３
はこの発明の一実施例を示すブロック図で、これまでに
説明された部分についてはその説明を省く。図１３にお
いて、５９は基準状態における状態データと基準カウン
ト数、およびそれ以外の状態における状態データとカウ
ント値を保持する記憶手段としてのデータメモリ、６０
はアップ・ダウンカウンタ８のカウント値と基準カウン
ト数との差に基づいてデータメモリ５９を検索し、オペ
アンプ５４に与える補正電圧を生成するＭＣＵを示す。

【００４６】次に動作について説明する。ここで、図１
４および図１５はそのＭＣＵ６０の動作の流れを示すフ
ローチャートである。なお、ＭＣＵ６０およびデータメ
モリ５９以外の部分の動作については実施例１〜７まで
に説明されているのでその説明を省略する。

【００４７】ＭＣＵ６０はステップＳＴ１０２にてまず
各種パラメータを初期化し、ステップＳＴ１０３にてリ
ング発振回路７のリング発振をスタートさせて、全ての
回路が安定動作するよう一定の時間待った後、ステップ
ＳＴ１０４にてこのリング発振によって発生させられた
パルス数を、入力ピン９ｃより入力されるＳＴＤＣＬＫ
信号に合わせてアップ・ダウンカウンタ８でカウント
し、ステップＳＴ１０５でそのカウント値を基準カウン
ト数としてデータメモリ５９に保存する。次に、ステッ
プＳＴ１０７にて内蔵するＤ／Ａコンバータのデータに
“１”を加算し、ステップＳＴ１０８にて再びリング発
振のパルス数をアップ・ダウンカウンタ８でカウント
し、ステップＳＴ１０９でそのカウント数が前記基準カ
ウント数よりも１つだけ大きいかどうかをチェックす
る。その結果、１つだけ大きくなければステップＳＴ１
０６に戻り、１つだけ大きい場合にはステップＳＴ１１
１にてその時のＤ／Ａコンバータのデータをデータメモ
リ５９のＣ番地に保存する。以下、ステップＳＴ１１０
でＣ番地のインクリメントを行いながらこの動作を繰り
返してゆくと、基準カウント数よりも測定カウント数が
大きい場合のカウント数の差によるＤ／Ａコンバータの
補正最適値がデータメモリ５９内に準備されたことにな
る。

【００４８】また、同様にステップＳＴ１２１〜ＳＴ１
３０を繰り返し実行してゆくと、基準カウント数より測
定カウント数が小さい場合の補正最適値がデータメモリ
５９内に準備される。

【００４９】上記のように、予め補正最適値がデータメ
モリ５９上に準備された後、ステップＳＴ１４３にてリ
ング発振のパルス数をカウントし、そのカウント数が基
準カウント数と同じであれば、ステップＳＴ１４６にて
一定時間待機した後、ステップＳＴ１４３に戻る。ま
た、カウント値が基準カウント数と異なる場合には、そ
の差により図１４で説明した処理にて準備された最適補
正値をステップＳＴ１５０にてセレクトして内蔵するＤ
／Ａコンバータにセットし、再びステップＳＴ１４３に
処理を戻してリング発振のパルス数をカウントする。

【００５０】このように、図１５に示す動作を繰り返
し、その都度オペアンプ５４に相当する補正電圧を出力
することにより、温度変化等によるＣＭＯＳ内部の遅延
変化を自動補正することができる。なお、ステップＳＴ
１４８にてカウント値と基準カウント数との差が準備さ
れた補正最適値のデータ範囲を逸脱していることが検出
された場合には、ステップＳＴ１４９にてエラー処理が
行われる。

【００５１】実施例９． なお、上記実施例８では、検索処理手段としてのＭＣＵ
６０の出力を電源電圧制御回路としてのオペアンプ５４
に入力し、電源電圧を調整して実使用論理部１およびリ
ング発振回路７の遅延量を制御する場合について説明し
たが、検索処理手段の出力を遅延量補正回路および発振
遅延制御回路に入力して、実使用論理部１およびリング
発振回路７の遅延量を制御するようにしてもよい。図１
６は請求項５に記載したそのような発明の一実施例を示
すブロック図であり、図において、５９ｂは基準状態に
おける状態データと基準カウント数、およびそれ以外の
状態における状態データとカウント値を保持する記憶手
段としてのデータメモリ、６０ｂはアップカウンタ１４
のカウント値と基準カウント数との差に基づいてデータ
メモリ５９ｂを検索し、遅延量補正回路２８ａおよび発
振遅延制御回路２８ｂに与える制御データを生成するＭ
ＣＵを示す。

【００５２】このＭＣＵ６０ｂも前記実施例８における
ＭＣＵ６０と同様に動作し、制御データを遅延量補正回
路２８ａおよび発振遅延制御回路２８ｂに出力すること
により、温度変化等によるＣＭＯＳ内部の遅延変化を自
動補正する。

【００５３】実施例１０． 次にこの発明の実施例１０を図について説明する。図１
７はこの発明の一実施例を示すブロック図で、これまで
に説明された部分についてはその説明を省く。図１７に
おいて、６１は実施例３で説明した図５に示すものと同
様の半導体集積回路であるが、リング発振回路を形成す
る部分に入出力ピンが設けられたタイプのもの、６２ａ
〜６２ｎは実使用論理部１ｂとリング発振回路を形成す
る部分のみを有する半導体集積回路で、これら半導体集
積回路６１および６２ａ〜６２ｎの実使用論理部１ｂは
その論理が直列に接続されている。また、リング発振を
形成する部分には入出力ピンが独自に設けられており、
６３ａ〜６３ｎはリング発振回路を形成する部分のダミ
ーゲート出力ピン、６４ａ〜６４ｎは同じくダミーゲー
ト入力ピン、６５ａ〜６５ｎはリング発振部の帰還入力
ピン、６６ａ〜６６ｎは同じく帰還出力ピンを示し、６
７は直列接続された複数のダミーゲートより成り、前記
各入出力ピン６３ａ〜６６ｎにてリング状に接続されて
リング状発振回路を形成するダミーゲート列を示す。

【００５４】次に動作について説明する。半導体集積回
路６１および６２ａ〜６２ｎのダミーゲート列６７は、
図１６に示すように、ダミーゲート出力ピン６３ａをダ
ミーゲート入力ピン６４ａへ、ダミーゲート出力ピン６
３ｂをダミーゲート入力ピン６４ｂへ、・・・とそれぞ
れ接続し、ダミーゲート出力ピン６３ｎを帰還入力ピン
６５ｎへ接続する。また、同様に帰還入力ピン６５ａを
帰還出力ピン６６ａへ、帰還入力ピン６５ｂを帰還出力
ピン６６ｂへ、・・・とそれぞれ接続することにより、
ゲートアレイ６１および６２ａ〜６２ｎの全てのダミー
ゲート列６７が１つのリングで繋ったことになり、リン
グ発振回路が形成される。この状態にてリング発振をさ
せ、そのパルス数に応じて遅延量補正回路２８ａと発振
遅延制御回路２８ｂを遅延補正制御部２６で制御して、
各半導体集積回路６１，６２ａ〜６２ｎまでの各実使用
論理部１ｂのトータルの伝搬遅延の変動を補正する。そ
の補正制御動作に関しては実施例５の場合と同様である
ためその説明を省略する。

【００５５】実施例１１． 次にこの発明の実施例１１を図について説明する。図１
８はこの発明の一実施例を示すブロック図で、これまで
に説明された部分に関してはその説明を省く。図１８に
おいて、６８は実施例５で説明したものと同様の半導体
集積回路であるが、リング発振用回路を形成する部分に
入出力ピンが設けられたタイプのもの、６９ａ〜６９ｎ
は実使用論理部１とダミーゲート列６７および遅延変動
補正のために電源電圧Ｖｃｃを制御する電源電圧制御回
路としてのオペアンプ５４のみを有する半導体集積回路
で、これら半導体集積回路６８，６９ａ〜６９ｎの実使
用論理部１はその論理が直列に接続されており、ダミー
ゲート列６７も入出力ピン６３ａ〜６３ｎ，６４ａ〜６
４ｎ，６５ａ〜６５ｎ，６６ａ〜６６ｎによってリング
状に接続されている。また、７０ａ〜７０ｎは各半導体
集積回路６９ａ〜６９ｎのオペアンプ５４への補正電圧
が入力される入力ピンを示し、７１は半導体集積回路６
８よりその補正電圧を出力する出力ピンを示す。

【００５６】次に動作について説明する。この場合も前
記実施例１０の場合と同様にダミーゲート列６７は１つ
のリングとして接続されてリング状発振回路を形成して
リング発振している。遅延補正制御部２６はそのリング
発振のパルス数に応じた補正電圧を出力するが、この一
連の動作は図８に示した実施例５の場合と同様である。
この補正電圧は半導体集積回路６８の出力ピン７１より
出力され、各半導体集積回路６９ａ〜６９ｎの入力ピン
７０ａ〜７０ｎに入力される。各ゲートアレイ６８，６
９ａ〜６９ｎではその補正電圧をそれぞれのオペアンプ
５４に入力し、オペアンプ５４はその補正電圧を電源電
圧Ｖｃｃと加算する。各半導体集積回路６８，６９ａ〜
６９ｎではこのオペアンプ５４の出力電圧が実使用論理
部１およびダミーゲート列６７の電源電圧として使用さ
れる。このことにより各半導体集積回路６８，６９ａ〜
６９ｎまでの実使用論理部１のトータル伝搬遅延の変動
が補正される。

【００５７】実施例１２． 次にこの発明の実施例１２を図について説明する。図１
９はこの発明の一実施例を示すブロック図で、これまで
に説明された部分についてはその説明を省く。図１９に
おいて、６１ａ〜６１ｍは図１７に符号６１を付した半
導体集積回路の中から遅延補正制御部２６とアップカウ
ンタ１４を除いたものであり、この半導体集積回路６１
ａ〜６１ｍの１つと半導体集積回路６２ａ〜６２ｎとに
よって１つのチャンネルが構成され、システムにはこの
ような同一構成のチャンネルがｍチャンネルある。ま
た、７２は各チャンネルのダミーゲート列６７で形成さ
れるリング発振回路によるパルス出力をチャンネル毎に
セレクトするセレクタ、７３は図１６に示した実施例９
におけるデータメモリ５９をチャンネル毎に拡張した記
憶手段としてのデータメモリ、７４はこのデータメモリ
７３を検索して制御データを生成するとともにセレクタ
７２の制御や各チャンネルへの制御データの分配等、種
々のデータ処理を司る遅延補正制御部としてのＭＣＵを
示す。

【００５８】次に動作について説明する。１つのチャン
ネルにおいては各半導体集積回路のダミーゲート列６７
が１つのリング発振回路を形成しており、それぞれのチ
ャンネルのリング発振回路の発振パルスはセレクタ７２
に入力される。セレクタ７２はＭＣＵ７４の指示に従
い、各チャンネルを１チャンネルずつセレクトし、その
発振パルスをアップ・ダウンカウンタ８に入力する。Ｍ
ＣＵ７４はアップ・ダウンカウンタ８にてカウントされ
た値に基づいてデータメモリ７３を検索し、各チャンネ
ル毎の制御データと、チャンネルを区別するためのコー
ド信号を送信する。各チャンネルでは自身のコードが付
けられた制御データを受け取ると、基準カウント数に等
しい遅延を得るように遅延量補正回路２８ａおよび発振
遅延制御回路２８ｂを制御する。なお、その一連の動作
は実施例５の場合と同様であるのでその説明は省略す
る。

【００５９】実施例１３． 次にこの発明の実施例１３を図について説明する。図２
０はこの発明の一実施例を示すブロック図で、これまで
に説明した部分に関してはその説明を省く。図２０にお
いて、６８ａ〜６８ｍは図１８に符号６８を付した半導
体集積回路の中から遅延補正制御部２６とアップ・ダウ
ンカウンタ８を除いたものであり、この半導体集積回路
６８ａ〜６８ｍの１つと半導体集積回路６９ａ〜６９ｎ
とによって１つのチャンネルが構成され、システムには
このような同一構成のチャンネルがｍチャンネルある。
また、７５ａ〜７５ｍは各チャンネル毎に設けられ、Ｍ
ＣＵ７４が各チャンネル毎に発生した補正電圧を該当す
るチャンネルに供給するための伝達手段としてのサンプ
ルアンドホールド回路を示す。

【００６０】次に動作について説明する。各チャンネル
のリング発振回路の発振パルスをアップ・ダウンカウン
タ８でカウントし、そのカウント値に基づいてデータメ
モリ７３を検索し、各チャンネルの制御データを作るま
では実施例１２の場合と同様である。ＭＣＵ７４はこの
制御データより各チャンネル毎の補正電圧と各チャンネ
ルを区別するためのサンプルおよびホールド信号をそれ
ぞれのチャンネルのサンプルアンドホールド回路７５ａ
〜７５ｍに送る。各チャンネルでは電源電圧制御回路５
４が与えられた補正電圧に基づいて、基準カウント数に
等しい遅延を得るように電源電圧を制御する。なお、そ
の一連の動作は実施例４の場合と同様であるのでその説
明は省略する。

【００６１】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、複数のゲートが接続されて所定の論理動作を行
う実使用論理部と、前記実使用論理部とは独立した複数
のダミーゲートをリング状に直列に接続したダミーゲー
ト列と、前記ダミーゲート列にパルス信号を入力する入
力手段と、前記パルス信号が前記ダミーゲート列を回る
ことにより発振するパルス信号をカウントする第１の計
数手段と、基本パルス信号をカウントする第２の計数手
段とを備え、前記第２の計数手段は、前記第１の計数手
段が前記発振するパルス信号を一定数カウントとする期
間、前記基本パルス信号をカウントするように構成した
ので、温度変化に伴うゲートアレイの遅延変動を精度よ
く自動補正することができる効果がある。

【００６２】また、請求項２に記載の発明によれば、第
２の計数手段のカウント数に応じて、実使用論理回路部
とダミーゲート列の電源電圧を制御する手段を有するも
ので、遅延に伴う問題を解消することができる効果があ
る。

【００６３】また、請求項３に記載の発明によれば、第
２の計数手段のカウント数に応じて、実使用論理回路部
とダミーゲート列の遅延時間を制御する遅延回路を有す
るもので、遅延に伴う問題を解消することができる効果
がある。

【００６４】また、請求項４に記載の発明によれば、複
数の半導体集積回路を直列に接続してそれらのダミーゲ
ート列をリング状に接続してリング発振回路を形成し、
その発振パルスをカウントする計数手段を１つ設けて、
その最初のカウント値である基準カウント値と以後のカ
ウント値との差より遅延変動を補正するための制御デー
タを生成して、共通の遅延量補正回路および発振遅延制
御回路に供給するように構成したので、回路トータルで
の遅延変動を自動補正できる半導体集積回路組合回路が
得られる効果がある。

【００６５】また、請求項５に記載の発明によれば、複
数の半導体集積回路を直列に接続してそれらのダミーゲ
ート列をリング状に接続してリング発振回路を形成し、
その発振パルスをカウントする計数手段を１つ設けて、
その最初のカウント値である基準カウント値と以後のカ
ウント値との差より遅延変動を補正するための補正電圧
を生成し、それを各半導体集積回路の電源電圧制御回路
に供給するように構成したので、回路トータルでの遅延
変動を自動補正できる半導体集積回路組合回路が得られ
る効果がある。

【００６６】また、請求項６に記載の発明によれば、請
求項４に記載の半導体集積回路組合回路を１つのチャン
ネルとし、複数のチャンネルに対して計数手段、記憶手
段、および遅延補正制御部を１つずつ共通に設け、遅延
補正制御部から各チャンネル宛に制御データを送出する
ように構成したので、チャンネル毎の伝搬遅延量の補正
ができ、チャンネル間の遅延のバラツキも自動的に補正
できる半導体集積回路組合回路が得られる効果がある。

【００６７】また、請求項７に記載の発明によれば、請
求項５に記載の半導体集積回路組合回路を１つのチャン
ネルとし、複数のチャンネルに対して計数手段、記憶手
段、および遅延補正制御部を１つずつ共通に設け、遅延
補正制御部からの補正電圧を、各チャンネル対応に設け
られた伝達手段を介して供給するように構成したので、
チャンネル毎の伝搬遅延量の補正ができ、チャンネル間
の遅延のバラツキも自動的に補正できる半導体集積回路
組合回路が得られる効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１による半導体集積回路を示
すブロック図である。

【図２】上記実施例の内部動作のタイミングを示すタイ
ムチャートである。

【図３】この発明の実施例２による半導体集積回路を示
すブロック図である。

【図４】上記実施例の内部動作のタイミングを示すタイ
ムチャートである。

【図５】この発明の実施例３による半導体集積回路を示
すブロック図である。

【図６】上記実施例の内部動作のタイミングを示すタイ
ムチャートである。

【図７】この発明の実施例４による半導体集積回路を示
すブロック図である。

【図８】この発明の実施例５による半導体集積回路を示
すブロック図である。

【図９】上記実施例の内部動作のタイミングを示すタイ
ムチャートである。

【図１０】この発明の実施例６による半導体集積回路を
示すブロック図である。

【図１１】この発明の実施例７による半導体集積回路を
示すブロック図である。

【図１２】上記実施例の内部動作のタイミングを示すタ
イムチャートである。

【図１３】この発明の実施例８による半導体集積回路を
示すブロック図である。

【図１４】上記実施例の動作の流れを示すフローチャー
トである。

【図１５】上記実施例の動作の流れを示すフローチャー
トである。

【図１６】この発明の実施例９による半導体集積回路を
示すブロック図である。

【図１７】この発明の実施例１０による半導体集積回路
組合回路を示すブロック図である。

【図１８】この発明の実施例１１による半導体集積回路
組合回路を示すブロック図である。

【図１９】この発明の実施例１２による半導体集積回路
組合回路を示すブロック図である。

【図２０】この発明の実施例１３を示す半導体集積回路
組合回路を示すブロック図である。

【図２１】従来の半導体集積回路を示すブロック図であ
る。

【符号の説明】

１ 実使用論理部 １ｂ 実使用論理部 ７ リング発振回路 ７ｂ リング発振回路 ８ 計数手段（アップ・ダウンカウンタ） １１ 計数手段（ダウンカウンタ） １４ 計数手段（アップカウンタ） ２６ 遅延補正制御部 ２８ａ 遅延量補正回路 ２８ｂ 発振遅延制御回路 ５４ 電源電圧制御回路（オペアンプ） ５９ 記憶手段（データメモリ） ５９ｂ 記憶手段（データメモリ） ６１ 半導体集積回路 ６１ａ〜６１ｍ 半導体集積回路 ６２ａ〜６２ｎ 半導体集積回路 ６７ ダミーゲート列 ６８ 半導体集積回路 ６８ａ〜６８ｍ 半導体集積回路 ６９ａ〜６９ｎ 半導体集積回路 ７３ 記憶手段（データメモリ） ７４ 遅延補正制御部（ＭＣＵ） ７５ａ〜７５ｍ 伝達手段（サンプルアンドホールド回
路）

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 複数のゲートが接続されて所定の論理動
   作を行う実使用論理部と、前記実使用論理部とは独立し
   た複数のダミーゲートをリング状に直列に接続したダミ
   ーゲート列と、前記ダミーゲート列にパルス信号を入力
   する入力手段と、前記パルス信号が前記ダミーゲート列
   を回ることにより発振するパルス信号をカウントする第
   １の計数手段と、基本パルス信号をカウントする第２の
   計数手段とを備え、前記第２の計数手段は、前記第１の
   計数手段が前記発振するパルス信号を一定数カウントと
   する期間、前記基本パルス信号をカウントすることを特
   徴とする半導体集積回路。
2. 【請求項２】 第２の計数手段のカウント数に応じて、
   実使用論理回路部とダミーゲート列の電源電圧を制御す
   る手段を有する請求項１に記載の半導体集積回路。
3. 【請求項３】 第２の計数手段のカウント数に応じて、
   実使用論理回路部とダミーゲート列の遅延時間を制御す
   る遅延回路を有する請求項１に記載の半導体集積回路。
4. 【請求項４】 複数のゲートが接続されて所定の論理動
   作を行う実使用論理部、および前記実使用論理部とは独
   立した複数のダミーゲートを直列に接続したダミーゲー
   ト列を有し、前記実使用論理部が互いに直列に接続さ
   れ、前記ダミーゲート列が互いにリング状に接続されて
   リング発振回路を形成する複数の半導体集積回路と、複
   数の前記半導体集積回路に対して１つ設けられ、前記リ
   ング発振回路より出力される発振パルスを基準パルス信
   号に基づいてカウントする計数手段と、複数の前記半導
   体集積回路に対して１つ設けられた、遅延量補正回路お
   よび発振遅延制御回路と、複数の前記半導体集積回路に
   対して１つ設けられ、前記計数手段の最初のカウント値
   である基準カウント値と以後のカウント値との差に基づ
   いて、前記各半導体集積回路の実使用論理部の遅延変動
   を補正するための制御データを、前記遅延量補正回路と
   前記発振遅延制御回路に供給する遅延補正制御部とを備
   えた半導体集積回路組合回路。
5. 【請求項５】 複数のゲートが接続されて所定の論理動
   作を行う実使用論理部、前記実使用論理部とは独立した
   複数のダミーゲートを直列に接続したダミーゲート列、
   および前記実使用論理部およびダミーゲート列の電源電
   圧を制御してその遅延変動を補正する電源電圧制御回路
   を有し、前記実使用論理部が互いに直列に接続され、前
   記ダミーゲート列が互いにリング状に接続されてリング
   発振回路を形成する複数の半導体集積回路、複数の前記
   半導体集積回路に対して１つ設けられ、前記リング発振
   回路より出力される発振パルスを基準パルス信号に基づ
   いてカウントする計数手段と、複数の前記半導体集積回
   路に対して１つ設けられ、前記計数手段の最初のカウン
   ト値である基準カウント値と以後のカウント値との差に
   基づいて、前記各半導体集積回路の実使用論理部の遅延
   変動を補正するための補正電圧を、前記電源電圧制御回
   路に供給する遅延補正制御部とを備えた半導体集積回路
   組合回路。
6. 【請求項６】 少なくとも実使用論理部とダミーゲー
   ト、遅延量補正回路、および発振遅延制御回路を有する
   １つの第１半導体集積回路と、前記第１半導体回路の実
   使用論理部を含み互いの実使用論理部を直列に接続する
   とともに、前記第１半導体回路のダミーゲート列を含み
   互いのダミーゲート列をリング状に接続してリング発振
   回路を構成した複数の第２半導体集積回路とから成るチ
   ャンネルと、このチャンネルと同一構成の複数のチャン
   ネルと、複数の前記チャンネルに対して１つ設けられ、
   前記各チャンネル毎にそのリング発振回路より出力され
   る発振パルスを基準パルス信号に基づいてカウントする
   計数手段と、複数の前記チャンネルに対して１つ設けら
   れ、前記各チャンネル毎の補正データを記憶した記憶手
   段と、複数の前記チャンネルに対して１つ設けられ、前
   記計数手段のカウント値に基づいて前記記憶手段を検索
   して前記各チャンネル毎の制御データを生成し、それを
   該当するチャンネルにそれぞれ出力する遅延補正制御部
   とを備えた半導体集積回路組合回路。
7. 【請求項７】 互いの実使用論理部を直列に接続すると
   ともに、互いのダミーゲート列をリング状に接続してリ
   ング発振回路を構成し、それらに供給する電源電圧を制
   御する電源電圧制御回路を有する複数の半導体集積回路
   より成るチャンネルと、このチャンネルと同一構成の複
   数のチャンネルと、複数の前記チャンネルに対して１つ
   設けられ、前記各チャンネル毎にそのリング発振回路よ
   り出力される発振パルスを基準パルス信号に基づいてカ
   ウントする計数手段と、複数の前記チャンネルに対して
   １つ設けられ、前記各チャンネル毎の補正データを記憶
   した記憶手段と、複数の前記チャンネルに対して１つ設
   けられ、前記計数手段のカウント値に基づいて前記記憶
   手段を検索して前記各チャンネル毎の前記電源電圧制御
   回路への補正電圧を生成する遅延補正制御部と、前記遅
   延補正制御部の生成した補正電圧を該当するチャンネル
   にのみ伝達する伝達手段とを備えた半導体集積回路組合
   回路。