JP4783976B2 - 電圧供給回路及びその制御方法 - Google Patents
電圧供給回路及びその制御方法 Download PDFInfo
- Publication number
- JP4783976B2 JP4783976B2 JP2000371267A JP2000371267A JP4783976B2 JP 4783976 B2 JP4783976 B2 JP 4783976B2 JP 2000371267 A JP2000371267 A JP 2000371267A JP 2000371267 A JP2000371267 A JP 2000371267A JP 4783976 B2 JP4783976 B2 JP 4783976B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- delay time
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧供給回路、特に半導体集積回路に正常動作を維持できる必要最低限の動作電源電圧を供給し、低消費電力化を実現可能な電圧供給回路及びその電圧制御方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路の消費電力は、供給する動作電源電圧に依存する。低消費電力化を実現するために低電源電圧化が要求される。一方、動作電源電圧が低下すると半導体集積回路の動作速度が低下することになる。このため、半導体集積回路の動作速度が所定の基準値を満たす最低限の動作電源電圧を半導体集積回路に供給する必要がある。
【０００３】
一般的に、ＬＳＩ（大規模半導体集積回路）の低消費電力化を実現する手段として、ＬＳＩ内部のクリティカルパスの遅延時間を常にモニタし、ＬＳＩに供給される電圧が、当該クリティカルパスの遅延時間を一定の基準値より短くなるよう制御される。このような制御によって、ＬＳＩが正常な動作を維持できる最低限の電圧が供給され、ＬＳＩの正常な動作を維持しながら、低消費電力化を実現できる。
【０００４】
通常このような電源電圧を供給する電圧供給回路は、半導体集積回路のクリティカルパスの遅延時間をモニタするレプリカ回路、当該レプリカ回路の遅延時間を検出する遅延検出回路、電圧発生回路及び電圧発生回路の発生電圧を制御する制御回路によって構成されている。電圧発生回路によって発生された電圧は、動作電源電圧として、半導体集積回路及びレプリカ回路にそれぞれ供給される。通常、レプリカ回路は、半導体集積回路内のクリティカルパスと同程度の遅延時間を持つように設計されている。また、ＬＳＩの動作マージンを勘案して、クリティカルパスよりわずか長い遅延時間をもつように設計されることもある。
【０００５】
上述したように、半導体集積回路の動作速度は、供給する電源電圧に応じて変化する。例えば、供給電源電圧が高い場合動作速度が高く、逆に供給電源電圧が低い場合動作速度が低くなる。レプリカ回路は、半導体集積回路と同じ動作電源電圧が供給され、半導体集積回路のクリティカルパスとほぼ同じ遅延時間を有するので、供給電源電圧が高い場合その遅延時間が短く、逆に供給電源電圧が低いときその遅延時間が長い。このため、レプリカ回路の遅延時間を検出することによって、半導体集積回路の動作速度が所定の基準値を満たしているか否かを判断できる。
【０００６】
レプリカ回路に所定の信号を入力し、それに応じた出力信号の時間遅れを検出することによって、供給する動作電圧を制御することができる。ここで、入力信号として、例えば１ショットパルスあるいは周期的なクロック信号がレプリカ回路に入力される。レプリカ回路の出力信号と上記入力信号との時間差あるいは位相差に応じて、当該レプリカ回路の遅延時間を検出できる。そして、検出された遅延時間が所定の基準値と比較し、当該比較結果に応じて電圧発生回路の発生電圧を制御する。例えば、レプリカ回路の遅延時間が所定の基準値より大きいとき、電圧発生回路の出力電圧を上げる制御を行い、逆にレプリカ回路の遅延時間が所定の基準値より小さく、または当該基準値に等しいとき電圧発生回路の出力電圧を下げる制御を行う。
上述した制御によって、半導体集積回路は正常に動作しうる最低限の電圧が供給され、低消費電力化が図れる。
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来の電圧供給回路では、遅延検出回路によって検出されたレプリカ回路の遅延時間が所定の基準値より大きく、供給電圧を上げる必要がある場合に、電圧発生回路からの出力である動作電源電圧を早急に上昇させないと、半導体集積回路に動作不良が起きることがありうる。半導体集積回路及びレプリカ回路の遅延時間が基準値を上回ることは、例えば、回路の動作開始時、または電圧発生回路の負荷が急に増加したときに起こりうる。このような場合に、半導体集積回路の動作を正常に保つために電圧発生回路の供給電圧を短時間に所望の電圧レベルに達するように制御を行うことが望ましい。
【０００８】
しかし、従来の電圧供給回路では、制御回路による供給電圧の制御幅に限度があるので、供給電圧を急に上昇させる必要が生じた場合、動作遅れが発生し、半導体集積回路の動作が一定の時間において不安定になる可能性が生じる。
以下、図１２を参照してこれについてさらに詳細に説明する。
たとえば、時刻Ａにおいて、制御回路は遅延時間が基準値より大きいと検知し、電圧発生回路に出力電圧を一定の上げ幅で上昇させるよう要求する。しかしながら、この上げ幅でもまだ遅延時間が所定の基準値より大きい場合、制御回路は時刻Ｂにおいて、電圧発生回路に再度出力電圧を上昇させるよう要求する。これを繰り返すことで、最終的に遅延時間が所定の基準値を越えないように供給電圧のレベルが高く制御されるが、この間半導体集積回路は正常に動作することができなくなる可能性がある。
【０００９】
電圧発生回路の出力電圧の上げ幅を大きく制御することによって、急速な負荷変化などに対応でき、上述した問題をある程度改善できるが、半導体集積回路の遅延時間が所定の基準値を下回ったと検知し、制御回路が電圧発生回路に出力電圧を降下するよう要求したとき、電圧の上げ幅と同様に下げ幅も大きく設定されると、供給される動作電圧が急に低下し、半導体集積回路が正常に動作できなくなることがある。この場合、制御回路は、電圧発生回路に対して出力電圧幅を上昇と降下を繰り返して要求する不安定な状態に陥ることがありうる。
【００１０】
また、上述した従来の電圧供給回路では、レプリカ回路の特性を実際のＬＳＩ内部のクリティカルパスと全く同等にするためには、クリティカルパスのゲート段数だけでなく、クリティカルパスの配線容量、抵抗をすべて正確に模倣する必要があり、現実的にはこれが困難である。このため、レプリカ回路によって検出された遅延時間は、必ずしも実際のＬＳＩのクリティカルパスの遅延時間と一致しない可能性がある。
【００１１】
ここで、一例として、ある動作条件１でのクリティカルパスの電源電圧−遅延特性を図１３の線Ａ、クリティカルパスの遅延時間をモニタするレプリカ回路の電源電圧−遅延特性を線Ｃに示している。この動作条件で周期Ｔにおいては、クリティカルパスとレプリカ回路の動作電圧差はΔＶだけ存在する。一方、別の動作条件２でのクリティカルパスの電源電圧−遅延特性を図１３の線Ｂ、クリティカルパスの遅延時間をモニタするレプリカ回路の電源電圧−遅延特性を線Ｄに示している。この動作条件で周期Ｔにおいては、クリティカルパスとレプリカ回路の動作電圧差はΔＶ’だけ存在する。このような遅延特性の違いは、例えば製造工程に生じるトランジスタの電流能力のバラツキ具合等により発生する。図１３において、ΔＶはΔＶ’より大きい（ΔＶ＞ΔＶ’）。
【００１２】
このような特性を持つＬＳＩに対して、例えば上記条件２のレプリカ回路の遅延情報からΔＶ’だけ電源電圧マージンを持たせていると、このＬＳＩの動作条件１では、（ΔＶ−ΔＶ’）だけ電源電圧が足りず遅延時間が増大し、動作不良が起きる可能性がある。よって、このような回路特性の場合、動作条件１を考慮し、電源電圧を制御するとき、ΔＶのマージンを付加する必要がある。
【００１３】
しかしながら、このマージンは動作条件２の場合には過剰なものとなり、このマージン分だけ調整した電源電圧がＬＳＩが正常な動作を維持する最低限の電圧より高く、無駄な消費電力が発生する結果となる。
【００１４】
さらに、ＬＳＩの遅延特性、即ち、供給される電源電圧と遅延時間との関係はＬＳＩの製造条件に応じて変化する。ＬＳＩの遅延は、ゲート遅延とＲＣ配線遅延との合計によって決まる。このうち、ゲート遅延は、駆動すべき負荷容量をトランジスタの電流値で割った値によって決まり、トランジスタの電流能力が供給される電源電圧に依存するので、電源電圧に応じて変動する。一方、ＲＣ配線遅延は、駆動するバッファの電流能力が大きい場合、動作電圧によらず一定であり、例えば、電源電圧ＶDDレベルまで遷移する時間は、（０．３８×Ｒ×Ｃ）と近似できることが一般的に知られている。
【００１５】
ところで、実際のＬＳＩの製造において、このＲＣ成分にかかわる配線抵抗、配線容量の製造バラツキと、トランジスタのゲート遅延にかかわるトランジスタの電流駆動能力の製造バラツキが存在する。図１４は、ＬＳＩの遅延特性、即ち電源電圧と遅延値との関係を示すグラフである。図１４において、線Ａは設計通りできあがった場合のＬＳＩの特性、線Ｂはトランジスタの電流能力が設計値より低くなり、配線抵抗及び配線容量が設計通りできあがった場合のＬＳＩの特性、線Ｃはトランジスタの電流能力は設計通り、配線抵抗及び配線容量が設計値より大きくできあがった場合のＬＳＩの特性を示している。また、線Ｄは設計通りに配線遅延がついている場合の配線遅延値、線Ｅは設計値より大きく配線遅延がついている場合の配線遅延値である。即ち、線ＡとＢには、配線遅延値として線Ｄの成分が含まれ、線Ｃには配線遅延値として線Ｅの成分が含まれる。
【００１６】
図１４に示すように、動作電圧と遅延時間がいくつかのパターンを含む場合、動作電圧の変動の影響が遅延値に与える割合が一定でなくなるので、電圧をどの程度変動させればよいかが決定しにくい。特に、線Ｃの特性を前提として電圧を低下させていくと、実際のＬＳＩの特性が線Ｂであった場合に、遅延の変動幅が大きくなり、動作周波数スペックを満たさない遅延値を取り、動作不良が起きる可能性がある。
【００１７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、電圧発生回路の出力電圧の上げ幅と下げ幅をそれぞれ異なるように制御することによって、負荷の急速な変化に対応でき、安定した動作電源電圧を供給でき、また、レプリカ回路によって検出された遅延情報から、ＬＳＩの動作条件を推測し、動作電圧マージンを適宜補正することで低消費電力化をはかり、さらに遅延情報の変動量を検出することで、ＬＳＩの動作条件を推定し、半導体集積回路が正常な動作を維持しながら、低消費電力化を実現できる電圧供給回路及びその電圧制御方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１観点の電圧供給回路は、供給される電源電圧に基づいた動作速度で、入力信号に応じて所定の処理を行い、上記入力信号を受けてから所定の遅延時間を経過した後処理結果を出力する機能回路と、上記機能回路の遅延時間を検出する遅延検出回路と、上記遅延検出回路によって検出された遅延時間に応じて、上記電源電圧を上昇または降下させ、上記電源電圧を上昇させるときの変動幅を降下させるときの変動幅より大きく制御する制御信号を出力する制御回路と、上記制御信号に応じた電圧を発生し、電源電圧として上記機能回路に供給する電圧発生回路とを有する。
【００１９】
また、本発明では、好適には、上記遅延検出回路は、上記機能回路のクリティカルパスと同程度の遅延時間をもつレプリカ回路と、上記レプリカ回路に所定の信号を入力し、当該入力信号に応じた出力信号の遅延時間を検出する遅延時間検出回路とを有する。
【００２０】
また、本発明では、好適には、上記制御回路は、上記遅延時間検出回路によって検出された遅延時間と予め設定された基準値とを比較する比較回路を有し、上記比較の結果、上記検出された遅延時間が上記基準値より大きいとき、上記電圧発生回路の出力電圧を第１の変動幅で上昇させ、上記検出された遅延時間が上記基準値より小さいとき、上記電圧発生回路の出力電圧を上記第１の変動幅より小さい第２の変動幅で降下させる制御信号を出力する。
【００２１】
また、本発明では、好適には、上記制御回路は、上記遅延時間検出回路によって検出された遅延時間と予め設定された基準値との差を求める手段と、上記遅延時間と基準値との差に応じて上記電圧変動幅を設定する電圧変動幅決定手段とを有する。
【００２２】
また、本発明の第２の観点の電圧供給回路は、供給される電源電圧に基づいた動作速度で、入力信号に応じて所定の処理を行い、上記入力信号を受けてから所定の遅延時間を経過した後処理結果を出力する機能回路と、上記機能回路のクリティカルパスとほぼ同じ遅延時間を持つレプリカ回路と、上記レプリカ回路の遅延時間を検出する遅延検出回路と、上記遅延検出回路によって検出された遅延時間に応じて、所定の基準値を満たすように上記レプリカ回路に供給すべき電源電圧を求め、同じ動作条件における上記レプリカ回路の電源電圧と上記機能回路の電源電圧との関係に基づき、遅延時間が上記所定の基準値を満たすために上記機能回路に供給すべき電源電圧を求め、当該電源電圧に応じた制御信号を出力する制御回路と、上記制御信号に応じた電圧を発生し、当該電圧を上記電源電圧として上記機能回路に供給する電圧発生回路とを有する。
【００２３】
また、本発明では、好適には、同じ動作条件において、上記レプリカ回路の遅延時間と上記機能回路のクリティカルパスの遅延時間を等しくするため、上記レプリカ回路及び上記機能回路に供給する電源電圧の関係を示すデータベースを有し、上記制御回路は、上記データベースに基づき、求められた上記レプリカ回路への供給電圧に対応する上記機能回路への供給電圧を求める。
【００２４】
また、本発明では、好適には、同じ動作条件において、上記レプリカ回路の遅延時間と上記機能回路のクリティカルパスの遅延時間を等しくするため、上記レプリカ回路及び上記機能回路に供給する電源電圧の関係を示す数式を有し、上記制御回路は、上記数式に基づき、求められた上記レプリカ回路への供給電圧に対応する上記機能回路への供給電圧を求める。
【００２５】
さらに、本発明の第３の観点の電圧供給回路は、供給される電源電圧に基づいた動作速度で、入力信号に応じて所定の処理を行い、上記入力信号を受けてから所定の遅延時間を経過した後処理結果を出力する機能回路と、上記機能回路の遅延時間を検出する遅延検出回路と、上記遅延検出回路によって検出された遅延時間に応じて、上記電源電圧の変動幅に対応する遅延時間の変動幅を求め、上記電源電圧の変動幅、上記遅延時間の変動幅及び予め取得した各製造条件における電源電圧と遅延時間との関係を示す情報に基づき、製造条件を推定し、当該推定した製造条件における上記機能回路に供給すべき電源電圧を求め、当該電源電圧に応じた制御信号を出力する制御回路と、上記制御信号に応じた電圧を発生し、上記電源電圧として上記機能回路に供給する電圧発生回路とを有する。
【００２６】
また、本発明では、好適には、各動作条件において、上記電源電圧と遅延時間との関係を示すデータベースを有し、上記制御回路は、求められた上記電源電圧の変動幅と上記遅延時間の変動幅、及び上記データベースに基づき、製造条件を推定し、当該推定した製造条件に応じて、上記データベースに基づき当該製造条件における上記機能回路が正常に動作する電源電圧を取得する。
【００２７】
また、本発明では、好適には、上記制御回路は、前回検出された遅延時間と設定された電源電圧とを記憶する第１の記憶手段と、今回検出された遅延時間と設定される電源電圧とを記憶する第２の記憶手段とを有し、上記第１と第２の記憶手段に記憶されているデータに応じて、電源電圧の変動幅及びそれに応じた遅延時間の変動幅を算出する。
【００２８】
また、本発明では、好適には、上記機能回路のクリティカルパスに基づいたレプリカ回路を有し、上記遅延検出回路は、上記レプリカ回路の遅延時間を検出する。
【００２９】
また、本発明の第１の観点の電圧制御方法は、所定の機能を実行する機能回路が正常動作するための最低限の電源電圧を供給する電圧制御方法であって、上記機能回路の遅延時間を検出するステップと、上記検出された遅延時間に応じて、上記電源電圧を上昇または降下させ、上記電源電圧を上昇させるときの変動幅を降下させるときの変動幅より大きく設定するステップと、上記設定された変動幅に応じて上記電源電圧を変化させて、上記機能回路に供給するステップとを有する。
【００３０】
また、本発明の第１の観点の電圧制御方法は、所定の機能を実行する機能回路が正常動作するための最低限の電源電圧を供給する電圧制御方法であって、上記機能回路の遅延時間をモニタするレプリカ回路の遅延時間を検出するステップと、検出された上記レプリカ回路の遅延時間に応じて、当該レプリカ回路の遅延時間が所定の基準値を満たすように上記レプリカ回路に供給すべき電源電圧を求めるステップと、同じ動作条件における上記レプリカ回路に供給される電源電圧と上記機能回路に供給される電源電圧との関係に基づき、遅延時間が上記所定の基準値を満たすために上記機能回路に供給すべき上記最低限の電源電圧を求めるステップと、上記求めた最低限の電源電圧を発生し、当該発生した電源電圧を上記機能回路に供給するステップとを有する。
【００３１】
また、本発明の第３の観点の電圧制御方法は、所定の機能を実行する機能回路が正常に動作するための最低限の電源電圧を供給する電圧制御方法であって、上記機能回路の遅延時間を検出するステップと、検出された上記機能回路の遅延時間に応じて、当該機能回路に供給する電源電圧の変動幅及び当該電源電圧の変動幅に対応する遅延時間の変動幅を取得するステップと、上記電源電圧の変動幅、上記遅延時間の変動幅及び予め取得した上記電源電圧と遅延時間との関係を示す情報に基づき、製造条件を推定し、当該推定した製造条件における上記機能回路に供給すべき上記最低限の電源電圧を求めるステップと、上記求めた最低限の電源電圧を発生し、当該発生した電源電圧を上記機能回路に供給するステップとを有する。
【００３２】
本発明によれば、入力信号に応じて所定の処理を行う機能回路に対応して、当該機能回路のクリティカルパスと同程度の遅延時間を持つレプリカ回路が設けられ、機能回路とレプリカ回路に電圧発生回路によって生成される電源電圧が供給される。遅延検出回路によって、レプリカ回路に所定の入力信号が入力されたときの遅延時間が検出され、当該検出された遅延時間と所定の基準値との比較結果に応じて、制御回路によって供給される電源電圧を上昇させるまたは降下させる制御が行われる。さらに、電源電圧を上昇させるときの電圧変動幅を降下させるときの電圧変動幅より大きく設定することによって、負荷の変動などによって、電源電圧が低下し、機能回路のクリティカルパスの遅延時間が所定の基準値を上回ったとき、電源電圧を短時間で基準値以上に回復でき、機能回路が動作不良を起こす確率を低く抑制でき、また、電源電圧を降下させるとき、小幅で徐々に電圧レベルを下げることによって、電圧制御の不安定性を解消できる。
【００３３】
また、本発明によれば、半導体素子のバラツキなどによって、同じ動作条件においてレプリカ回路と機能回路であるＬＳＩのクリティカルパスの遅延時間が異なる場合、予めそれぞれの動作条件におけるレプリカ回路の動作電源電圧とＬＳＩの動作電源電圧との関係を求めて、回路動作時に検出されたレプリカ回路の遅延時間に応じて当該レプリカ回路に供給する電源電圧が求められ、予め求められたレプリカ回路の動作電源電圧とＬＳＩの動作電源電圧との関係に基づきＬＳＩに供給すべき電源電圧が求められる。これによって、レプリカ回路と機能回路との遅延時間のバラツキによる推定動作電源電圧の誤差を補正でき、ＬＳＩを正常に動作する必要最低限の電源電圧を供給でき、低消費電力化を実現できる。
【００３４】
さらに、本発明によれば、製造条件のバラツキなどによって、機能回路であるＬＳＩの遅延特性が変化する場合、ＬＳＩに供給される電源電圧の変動幅とそれに応じて遅延時間の変動幅を検出し、予めそれぞれの製造条件におけるＬＳＩの電源電圧と遅延時間との関係を示すデータベース求めて、回路動作時に検出されたＬＳＩの遅延時間に応じて、供給される電源電圧の変動幅と遅延時間の変動幅が求められ、さらにデータベースを参照し、ＬＳＩの製造条件を推定でき、当該推定した製造条件に基づきＬＳＩに供給すべき電源電圧が求められる。
これによって、ＬＳＩの製造条件のバラツキによる電源電圧の推定誤差を補正でき、また、ＬＳＩを正常に動作する必要最低限の電源電圧を供給でき、低消費電力化を実現できる。
【００３５】
【発明の実施の形態】
第１実施形態
図１は本発明に係る電圧供給回路の第１の実施形態を示す回路図である。
図示のように、本実施形態の電圧供給回路１００は、入力信号生成回路３０、レプリカ回路２０、遅延検出回路４０、制御回路５０及び電圧発生回路６０によって構成されている。電圧供給回路１００によって出力される電源電圧ＶDDは、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給される。
【００３６】
ＬＳＩ１０は、所定の処理機能を有する機能回路であり、入力信号に応じて所定の信号処理を行い、処理結果を出力する。
レプリカ回路２０は、ＬＳＩ１０のクリティカルパスに対応して設計され、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするための回路である。レプリカ回路２０とＬＳＩ１０には、同じ動作電源電圧ＶDDが供給されるので、電源電圧ＶDDの変化に応じて、レプリカ回路２０は、ＬＳＩ１０のクリティカルパスとほぼ同程度の遅延時間をもつ。
【００３７】
入力信号生成回路３０は、レプリカ回路２０への入力信号Ｓinを生成する。ここで、入力信号生成回路３０によって生成される入力信号Ｓinは、例えば、１ショットパルスまたは周期的なクロック信号である。
【００３８】
レプリカ回路２０は、入力信号Ｓinを所定の遅延時間ＴD で遅らせた遅延信号ＳD を出力する。遅延検出回路４０は、入力信号Ｓinに対して、レプリカ回路２０の出力信号ＳD の遅延時間ＴD を検出し、遅延データＤL を出力する。
【００３９】
制御回路５０は、遅延検出回路４０によって出力された遅延データＤL に応じて、電圧発生回路６０に発生電圧を制御する制御信号ＳC を出力する。制御回路５０は、入力される遅延データＤL と所定の基準値ＤR とを比較し、当該比較の結果に応じて、発生電圧を上昇または降下させる制御信号ＳC を出力する。本実施形態の電圧供給回路１００においては、制御回路５０によって電圧発生回路６０の出力電圧ＶDDを上昇させるまたは降下させる制御を行う場合、電圧変動幅が異なるように制御される。
【００４０】
電圧発生回路６０は、制御回路５０からの制御信号ＳC に応じて、発生する電圧ＶDDのレベルを制御し、発生電圧ＶDDをＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する。
【００４１】
図２は、本実施形態の電圧供給回路１００の動作を示すフローチャートである。以下、図１及び図２を参照しながら、本実施形態の電圧供給回路１００の動作を詳述する。
【００４２】
図２のフローチャートにおいて、ステップＳ１は、遅延検出回路４０によって行われ、ステップＳ２〜Ｓ６は、制御回路５０によって行われる制御である。
まず、ステップＳ１において、遅延検出回路４０によってレプリカ回路２０の遅延時間ＴD が検出され、それに応じた遅延データＤL が出力される。そして、制御回路５０は、遅延データＤL を受けて、ＬＳＩ１０の遅延情報を取得する（ステップＳ２）。そして、制御回路５０によって、遅延情報に基づいてＬＳＩ１０に供給する電源電圧ＶDDを上昇、降下またはレベル維持の何れかを決定する（ステップＳ３）。例えば、制御回路５０は入力される遅延データＤL と所定の基準値ＤR とを比較し、遅延データＤL が基準値ＤR より大きい場合、ＬＳＩ１０の動作速度が所定の基準値を満たしていないと判断し、電源電圧ＶDDを上昇させる決定をする。一方、遅延データＤL が基準値ＤR より小さい場合、ＬＳＩ１０の動作速度が所定の基準値を満たしていると判断し、電源電圧ＶDDを降下させる決定をする。また、遅延データＤL が基準値ＤR とほぼ一致しているとき、電源電圧ＶDDをそのレベルに維持する決定をする。
【００４３】
次に、制御回路５０によって、電圧供給回路６０によって供給される電源電圧ＶDDの変動幅が決定される（ステップＳ４）。例えば、電源電圧ＶDDを上昇させる場合、その上げ幅ΔＶA とし、電源電圧ＶDDを降下させる場合、その下げ幅をΔＶB とすると、制御回路５０において、ΔＶA ＞ΔＶB を満たすように制御される。電源電圧ＶDDの上昇幅ΔＶA を大きく設定することによって、ＬＳＩ１０の遅延時間が基準値を上回ったと判断したとき、供給される電源電圧ＶDDを急速に上昇させ、ＬＳＩ１０の遅延時間を短時間に正常値に戻すことができ、動作不良が発生しうる時間を短縮できる。ＬＳＩ１０の遅延時間が基準値を下回ったと判断したとき、ＬＳＩ１０に供給される電源電圧ＶDDを急激に下げることなく、小さい下げ幅で徐々に低下させることで、電源電圧ＶDDの急低下による動作の不安定性を回避することができる。
【００４４】
制御回路５０において、上述したように電源電圧ＶDDの変動幅が決定され、それに必要なマージンを加え、電圧発生回路６０の供給電圧ＶDDが決定され、それに応じた制御信号ＳC が電圧発生回路６０に出力される（ステップＳ５，Ｓ６）。これに応じて、電圧発生回路６０は、制御回路５０の指示に基づき、電源電圧ＶDDを発生し、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する（ステップＳ７）。
【００４５】
図３は、上述した制御によって電圧発生回路６０の供給電圧ＶDDの一例を示す図である。図示のように、時刻Ｄにおいて、制御回路５０は遅延データＤL が基準値ＤR より大きくなったことを検知し、それに応じて電圧発生回路６０の供給電圧を上昇させるための上昇幅、電圧マージンなどを決定し、制御信号ＳC を出力する。これに応じて電圧発生回路６０によって、供給電圧ＶDDを上げ幅ΔＶAで上昇させる。このため、電源電圧ＶDDを急速に上昇し、時刻Ｆにおいて、所望の電圧値Ｖp に達する。この電圧においてＬＳＩ１０は正常に動作できる。このような制御によって、制御開始から動作不良が回避されるまでの時間Δｔがわずかであり、動作不良による影響を最小限に抑制できる。
【００４６】
時刻Ｅにおいて、電源電圧ＶDDが制御回路５０によって決定された上昇幅ΔＶA 一杯に達する。このとき、すでに制御回路５０によってレプリカ回路２０の遅延時間ＴD が所定の基準値より小さくなったことが検出され、これに応じて制御回路５０は、電圧発生回路６０の供給電圧ＶDDを降下させるための下げ幅、電圧マージンなどを決定し、制御信号ＳC を出力する。これに応じて電圧発生回路６０の供給電圧ＶDDが下げ幅ΔＶB で降下する。最終的に電圧発生回路６０の供給電圧ＶDDが所望の電圧値Ｖp より電圧マージン分ΔＶM だけ高いレベルに安定される。
【００４７】
なお、上述した制御では、制御回路５０によって設定された供給電圧ＶDDの上げ幅ΔＶA 及び下げ幅ΔＶB は予め設定された固定値であるが、供給電圧の変動幅の制御はこれに限定されるものではなく、例えば、電圧の変動幅を可変にし、遅延検出回路４０によって得られた遅延データＤL に応じて供給電圧ＶDDの変動幅を制御することも可能である。例えば、遅延データＤL と予め設定された基準値ＤR との比較結果に応じて、供給電圧ＶDDの変動幅を制御し、遅延データＤLと基準値ＤR との差が大きい場合、供給電圧ＶDDの変動幅を大きく制御し、逆に、遅延データＤL と基準値ＤR との差が小さい場合、供給電圧ＶDDの変動幅を小さく制御することで、ＬＳＩの動作電源電圧ＶDDを必要な分だけ上昇または降下させることができるので、最適な制御を実現できる。
【００４８】
以上説明したように、本実施形態によれば、レプリカ回路２０を設けて、ＬＳＩ１０のクリティカルパスの遅延時間を検出し、制御回路５０によって検出された遅延時間と所定の基準値とを比較し、当該比較の結果、遅延時間が基準値より大きい場合、ＬＳＩ１０への供給電圧ＶDDを上昇させ、遅延時間が基準値より小さい場合、ＬＳＩ１０への供給電圧ＶDDを降下させるよう制御し、供給電圧ＶDDを上昇させるときの上げ幅を降下させるときの下げ幅より大きく制御することによって、供給電圧ＶDDが基準値以下に低下した場合、急速に基準値以上に回復でき、ＬＳＩ１０の動作不良が発生しうる時間を大幅に短縮できるほか、電圧供給回路の動作安定性を改善できる。
【００４９】
第２実施形態
図４は本発明に係る電圧供給回路の第２の実施形態を示す回路図である。
図示のように、本実施形態の電圧供給回路１００ａは、入力信号生成回路３０、レプリカ回路２０、遅延検出回路４０、制御回路５０ａ、電圧発生回路６０及びデータベース７０ａによって構成されている。電圧供給回路１００ａによって出力される電源電圧ＶDDは、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給される。
【００５０】
ＬＳＩ１０は、所定の処理機能を有する機能回路であり、入力信号に応じて所定の信号処理を行い、処理結果を出力する。
レプリカ回路２０は、ＬＳＩ１０のクリティカルパスに対応して設計され、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするための回路である。レプリカ回路２０とＬＳＩ１０には、同じ動作電源電圧ＶDDが供給されるので、電源電圧ＶDDの変化に応じて、レプリカ回路２０は、ＬＳＩ１０のクリティカルパスとほぼ同程度の遅延時間を持つ。しかし、実際に製造工程によるバラツキなどの原因で、動作条件が等しくてもレプリカ回路２０の遅延時間はＬＳＩ１０のクリティカルパスの遅延時間と異なることが生じる。このため、レプリカ回路２０から検出された遅延時間に対して、動作条件に応じて補正する必要がある。当該補正は、例えば制御回路５０ａによって行われる。なお、この補正について後にさらに詳しく説明する。
【００５１】
入力信号生成回路３０は、レプリカ回路２０への入力信号Ｓinを生成する。ここで、入力信号生成回路３０によって生成される入力信号Ｓinは、例えば、１ショットパルスまたは周期的なクロック信号である。
【００５２】
レプリカ回路２０は、入力信号Ｓinを所定の遅延時間ＴD で遅らせた遅延信号ＳD を出力する。遅延検出回路４０は、入力信号Ｓinに対して、レプリカ回路２０の出力信号ＳD の遅延時間ＴD を検出し、遅延データＤL を出力する。
【００５３】
制御回路５０ａは、遅延検出回路４０によって出力された遅延データＤL に応じて、電圧発生回路６０に発生電圧を制御する制御信号ＳC を出力する。制御回路５０ａは、入力される遅延データＤL に基づき実際に電圧マージンを計算し、このマージンを含めた値を供給電圧として設定する。なお、電圧マージンの決定は種々の方法があるが、例えば、実測データに基づき予めレプリカ回路２０の遅延時間と電圧マージンとの関係を示すデータベース７０ａを作成する。このデータベース７０ａには、予めＬＳＩ１０の特性評価を通じて、ＬＳＩ１０内部のクリティカルパスの必要な電源電圧とレプリカ回路２０への設定電圧との関係を示すデータが格納されている。
【００５４】
そして、制御回路５０ａは検出されたレプリカ回路の遅延時間に応じて、レプリカ回路２０の設定電圧を求めて、データベース７０ａに基づいてＬＳＩ１０のクリティカルパスの必要な電圧マージンを求めることができる。
また、実測データに基づき、予めレプリカ回路２０の遅延特性と電圧マージンとの関係を一意的に定める数式にまとめておいて、制御回路５０ａは、検出されたレプリカ回路の遅延時間に応じて、数式を用いて必要な電圧マージンを算出することも可能である。
制御回路５０ａは、求めた電圧マージンに応じて、電圧発生回路６０の出力電圧ＶDDを制御する制御信号ＳC を出力する。
【００５５】
電圧発生回路６０は、制御回路５０ａからの制御信号ＳC に応じて、発生する電圧ＶDDのレベルを制御し、発生電圧ＶDDをＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する。
【００５６】
図５は、本実施形態の電圧供給回路１００ａの動作を示すフローチャートである。以下、図４及び図５を参照しながら、本実施形態の電圧供給回路１００ａの動作を詳述する。
【００５７】
まず、ステップＳＳ１において、遅延検出回路４０によってレプリカ回路２０の遅延時間が検出され、これに応じて遅延データＤL が作成される。
ステップＳＳ２において、制御回路５０ａは遅延データＤL を受けて遅延情報を取得する。そして、取得した遅延情報に基づいて、ステップＳＳ３に示すように、各条件における電圧変動と遅延時間変動の相関データを参照し、電圧変動幅及び遅延変動幅を求めて、これらに基づき、ステップＳＳ４において供給電圧のマージンを決定する。
【００５８】
制御回路５０ａは、上述した情報に応じて供給電圧を決定し（ステップＳＳ５）、電圧発生回路６０に制御信号ＳC を出力する。
電圧発生回路６０は、制御回路５０ａからの制御信号ＳC に応じて、発生する電圧を制御し、当該電圧を動作電源電圧として、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する（ステップＳＳ６）。
【００５９】
図６は、検出されたレプリカ回路の遅延時間に基づき、ＬＳＩ１０に実際に供給すべき電源電圧ＶDDを求めるためのデータベースを例示している。図６（ａ）は、レプリカ回路２０への供給電圧に対するＬＳＩ１０への実際の供給電圧との関係を示すデータベースの一例を示している。図示のように、例えば、レプリカ回路２０の遅延時間に基づき、当該レプリカ回路への供給電圧が３．０Ｖ必要な場合、ＬＳＩ１０に供給すべき電圧は３．３Ｖである。他の動作条件において、レプリカ回路への供給電圧が３．２Ｖ必要な場合、ＬＳＩ１０に供給すべき電圧は３．６Ｖである。このように、図６（ａ）のデータベースに応じて、レプリカ回路２０への供給電圧から実際のＬＳＩへの供給すべき電圧を求めることができる。
【００６０】
図６（ｂ）は、実際のＬＳＩに供給すべき電圧とレプリカ回路に供給する電圧との差分データで構築されたデータベースの一例を示している。図示のように、例えば、検出されたレプリカ回路２０の遅延時間に応じて、当該レプリカ回路に供給する電圧が３．０Ｖ必要なとき、実際のＬＳＩ１０に供給される電圧は、それより０．３Ｖ高い電圧、即ち、３．３Ｖと求められる。他の動作条件において、レプリカ回路に３．２Ｖの電圧を供給する必要があるとき、ＬＳＩ１０には、それよりさらに０．４Ｖ高い電圧を供給すべき、即ち、３．６Ｖの電圧を供給すべきと判断できる。
【００６１】
図７は、二つの動作条件３と動作条件４におけるレプリカ回路２０及びＬＳＩ１０に供給すべき電圧を示すグラフである。図７では、動作条件３においてレプリカ回路の電源電圧−遅延特性が線Ｇ、実際のＬＳＩのクリティカルパスの電源電圧−遅延特性が線Ｅによってそれぞれ示されている。また、動作条件４においてレプリカ回路の電源電圧−遅延特性が線Ｈ、実際のＬＳＩのクリティカルパスの電源電圧−遅延特性が線Ｆによってそれぞれ示されている。図示のように、動作条件３において、同じ遅延時間で動作する場合、例えば、周期Ｔの場合に、レプリカ回路に対して３．２Ｖの電源電圧を供給する必要がある場合、実際のＬＳＩに３．６Ｖの電源電圧を供給すべきである。動作条件４において、レプリカ回路に対して３．０Ｖの電源電圧を供給する必要がある場合、実際のＬＳＩには３．３Ｖの電源電圧を供給すべきである。
【００６２】
制御回路５０ａにおいて、レプリカ回路２０の遅延時間に応じて実際のＬＳＩ１０に供給すべき電圧を求めるために、上述したデータベースの他に、予めまとめておいたレプリカ回路の供給電圧とＬＳＩの供給電圧との関係に基づき、ＬＳＩに供給すべき電圧を算出することも可能である。例えば、ＬＳＩへの供給電圧をＶDDL とし、レプリカ回路への供給電圧をＶDDR とすると、予め取得したＬＳＩ及びレプリカ回路の遅延特性に応じて、ＬＳＩへの供給電圧ＶDDL とレプリカ回路への供給電圧ＶDDR との関係を、例えば、次式に示す関係にまとめられる。
【００６３】
【数１】
ＶDDL ＝ＶDDR ×０．５＋１．８ …（１）
【００６４】
制御回路５０ａは、まず検出されたレプリカ回路２０の遅延時間に応じて、当該レプリカ回路２０に供給すべき電圧ＶDDR を算出する。そして、式（１）に応じて実際のＬＳＩに供給すべき電圧ＶDDL が求められる。制御回路５０ａは、算出された供給電圧ＶDDL に応じて、電圧発生回路６０に制御信号ＳC を出力する。電圧発生回路６０は、制御信号ＳC に応じて発生する電圧のレベルを制御し、発生された電圧を電源電圧としてＬＳＩ１０及びレプリカ回路２０に供給する。
【００６５】
以上説明したように、本実施形態によれば、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするレプリカ回路２０を設けて、遅延検出回路４０によってレプリカ回路２０の遅延時間を検出し、制御回路５０ａは検出された遅延時間に応じてレプリカ回路２０の遅延時間が所定の基準を満たすための供給電圧を求め、さらに予め求めたデータベースまたは数式に基づいて、実際にＬＳＩ１０に供給すべき電圧を求めて、これに応じて制御信号ＳC を出力する。電圧発生回路６０は、制御信号ＳC に応じて発生する電圧を制御し、これを動作電源電圧としてＬＳＩ１０に供給するので、製造工程のバラツキなどによるレプリカ回路の遅延時間とＬＳＩのクリティカルパスの遅延時間との誤差に応じて、ＬＳＩに供給すべき電圧が求められ、様々な動作条件下でＬＳＩを正常に動作させるための必要最低限の電源電圧を供給でき、低消費電力化を実現できる。
【００６６】
第３実施形態
図８は本発明に係る電圧供給回路の第３の実施形態を示す回路図である。
図示のように、本実施形態の電圧供給回路１１０は、レプリカ回路２０、入力信号生成回路３０、遅延検出回路４０、制御回路５０ｂ及び電圧発生回路６０、データベース７０ｂ及びレジスタ８０，９０によって構成されている。電圧供給回路１１０によって出力される電源電圧ＶDDは、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給される。データベース７０ｂは、予め求められた複数の異なる製造条件における電源電圧と遅延時間との関係を示すデータを含む。レジスタ８０には、今回制御回路５０ｂによって設定される電源電圧とそれに対応した遅延値が格納され、レジスタ９０には、前回制御回路５０ｂによって設定された電源電圧とそれに対応した遅延値が格納されている。
【００６７】
ＬＳＩ１０は、所定の処理機能を有する機能回路であり、入力信号に応じて所定の信号処理を行い、処理結果を出力する。
レプリカ回路２０は、ＬＳＩ１０のクリティカルパスに対応して設計され、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするための回路である。レプリカ回路２０とＬＳＩ１０には、同じ動作電源電圧ＶDDが供給されるので、電源電圧ＶDDの変化に応じて、レプリカ回路２０は、ＬＳＩ１０のクリティカルパスとほぼ同程度の遅延時間を持つ。
【００６８】
入力信号生成回路３０は、レプリカ回路２０への入力信号Ｓinを生成する。ここで、入力信号生成回路３０によって生成される入力信号Ｓinは、例えば、１ショットパルスまたは周期的なクロック信号である。
【００６９】
レプリカ回路２０は、入力信号Ｓinを所定の遅延時間ＴD で遅らせた遅延信号ＳD を出力する。遅延検出回路４０は、入力信号Ｓinに対して、レプリカ回路２０の出力信号ＳD の遅延時間ＴD を検出し、遅延データＤL を出力する。
【００７０】
制御回路５０ｂは、遅延検出回路４０によって出力された遅延データＤL に応じて、電源電圧及び遅延時間の変動幅を求め、データベース７０ｂのデータを参照して、電圧発生回路６０に制御信号ＳC を出力する。
制御回路５０ｂは、遅延検出回路４０から得られた遅延データＤL に応じて、ＬＳＩに供給すべき電源電圧を求める。さらに、レジスタ８０及び９０に記憶されている前回の電源電圧、遅延時間及び今回求められた電源電圧、遅延時間に基づき、電源電圧の変動幅及びそれに応じた遅延時間の変動幅を求めて、これの変動幅情報及びデータベース７０ｂのデータに基づき、ＬＳＩ１０の製造条件を推定し、推定した製造条件に基づき、ＬＳＩ１０に供給すべき電源電圧を求めて、電圧発生回路６０の出力電圧ＶDDを制御する制御信号ＳC を出力する。
【００７１】
電圧発生回路６０は、制御回路５０ｂからの制御信号ＳC に応じて、発生する電圧ＶDDのレベルを制御し、発生電圧ＶDDをＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する。
【００７２】
図９は、ＬＳＩの遅延特性、即ちＬＳＩの動作電源電圧ＶDDと遅延値ＤL との関係を示すグラフである。理想的な場合、ＬＳＩの遅延特性は、動作条件などによってばらつくことなく、すべて等しくなることが望ましい。しかし、製造工程におけるバラツキなどの原因によって、同じ設計条件であっても、製造条件の違いによってＬＳＩの遅延特性が異なるようになる。
【００７３】
ＬＳＩの遅延特性は、トランジスタの電流能力と配線抵抗及び配線容量によって決まる。図９において、製造条件Ａにおいて、例えばトランジスタの電流能力は設計とおり、配線抵抗と配線容量が設計値より大きくできあがった場合ＬＳＩが一つの遅延特性が得られる。また、製造条件Ｂにおいては、例えば、トランジスタの電流能力が設計値より低くなり、配線抵抗及び配線容量が設計とおりできあがった場合ＬＳＩが条件Ａの場合と異なる遅延特性が得られる。即ち、ＬＳＩが同等の設計条件であっても、製造条件の違いによって、例えば、図９に示す条件ＡとＢの２とおりの遅延特性が取りうる。さらに、このＬＳＩが所定の遅延値ＤL0をとるには、条件Ａでは３．０Ｖ、条件Ｂでは３．１Ｖの電源電圧をそれぞれ供給する必要がある。このため、遅延データＤL に応じて供給する電源電圧を制御する場合、ＬＳＩの製造条件を取得し、当該製造条件における遅延特性に基づき、ＬＳＩに供給すべき電源電圧を求める必要がある。以下、本実施形態の電圧供給回路１１０における製造条件の求め方について説明する。
【００７４】
図８に示す電圧供給回路１１０において、例えば、遅延検出回路４０によってレプリカ回路の遅延時間を検出し、得られた遅延データＤL に応じて供給する電源電圧ＶDDを制御する場合、例えば、３．３Ｖの電源電圧が供給されている場合、条件Ａと条件Ｂは同じ遅延値が得られる。このとき、ＬＳＩ１０が条件Ａまたは条件Ｂの何れにおいて製造されているかを判断することができない。電源電圧ＶDDを例えば０．１Ｖ低下させたとき遅延値ＤL を検出し、仮にΔｄだけ遅延値が変化したとすれば、このＬＳＩは条件Ｂで製造されていると判断できるので、このＬＳＩへの供給電源電圧ＶDDは３．１Ｖまで低下することができると判断される。また、電源電圧ＶDDを０．１Ｖ低下させたとき、遅延値が仮にΔｄ’だけ変化したとすれば、このＬＳＩは条件Ａで製造されていると判断できるので、供給電源電圧ＶDDは３．０Ｖまで低下させることができると判断される。
【００７５】
本実施形態の電圧供給回路１１０では、予めＬＳＩのそれぞれの製造条件における電源電圧ＶDDと遅延値ＤL との関係を示すデータベースを作成しておき、電圧供給回路１１０が動作するとき、当該データベースを参照して、電源電圧ＶDDの変動幅及び当該変動幅に対応する遅延値の変動幅に応じて、ＬＳＩの製造条件を求め、取得した製造条件における最低限の供給電圧を求めることができる。
【００７６】
図１０は、このデータベースの一例を示す図である。図示のように、各々の供給電源電圧に対して、製造条件Ａ及び製造条件Ｂそれぞれにおける遅延値Ａ１〜Ａ１７、Ｂ１〜Ｂ１７が予め求められている。図示のように、例えば、供給電圧が３．３Ｖのとき、条件Ａ及び条件Ｂの何れにおいても遅延値が等しく、Ａ９となるので、この情報のみでは、ＬＳＩの製造条件を推定することができない。供給電圧がわずかに変動する場合、例えば、供給電圧を０．１Ｖ変動させる場合、これに応じて遅延値の変動を検出することで、電圧の変動幅に対する遅延値の変動幅を求めることができ、電源電圧ＶDDの変動幅及び遅延値ＤL の変動幅の情報が取得されたとき、図１０に示すデータベースに基づき、製造条件を推定することができ、推定された製造条件においてＬＳＩが正常に動作可能な最低限の電源電圧を求めることができる。
【００７７】
図１１は、本実施形態の電圧供給回路における電圧制御の流れを示すフローチャートである。以下、図１１を参照しつつ、本実施形態の電圧供給回路１１０の動作について説明する。
【００７８】
まず、ステップＳＰ１において、遅延検出回路４０によってレプリカ回路２０の遅延時間が検出され、これに応じて遅延データＤL が作成される。
ステップＳＰ２において、制御回路５０ｂは遅延データＤL を受けて遅延情報を取得する。そして、取得した遅延情報に基づいて、ステップＳＰ３に示すように、各条件における電圧変動と遅延時間変動の相関データを参照し、電圧変動幅及び遅延変動幅を求めて、これらに基づき、ステップＳＰ４において実際のＬＳＩの製造条件を取得する。
【００７９】
制御回路５０ｂは、上述した情報に応じて供給電圧を決定し、電圧発生回路６０に制御信号ＳC を出力する（ステップＳＰ５）。
電圧発生回路６０は、制御回路５０ｂからの制御信号ＳC に応じて、発生する電圧を制御し、当該電圧を動作電源電圧として、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する（ステップＳＰ６）。
【００８０】
以上説明したように、本実施形態によれば、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするレプリカ回路２０を設けて、遅延検出回路４０によってレプリカ回路２０の遅延時間を検出し、ＬＳＩ１０の遅延情報を取得し、供給電圧の変動幅に対する遅延値の変動幅に応じて、予め求められた各製造条件における動作電源電圧と遅延値との関係を示すデータベースに基づいて、ＬＳＩ１０の製造条件を推定し、推定した製造条件においてＬＳＩ１０が正常に動作する最低限の電源電圧を求めて、電圧発生回路６０に発生させるので、製造工程のバラツキなどによるＬＳＩの遅延特性の変化に対応でき、様々な動作条件下でＬＳＩを正常に動作させるための必要最低限の電源電圧を供給でき、低消費電力化を実現できる。
【００８１】
【発明の効果】
以上説明したように、本発明の電圧供給回路及びその電圧制御方法によれば、ＬＳＩに正常な動作を維持するための必要最低限の電圧を供給でき、負荷変化などによってＬＳＩの動作速度が低下した場合、供給電圧が急速に上昇するように制御が行われ、ＬＳＩにおける動作不良を起こす確率が大幅に低減され、低消費電力化を実現でき、動作の安定性を改善できる電圧供給回路を実現できる。
また、本発明の電圧供給回路及びその電圧制御方法によれば、レプリカ回路と実際のＬＳＩのクリティカルパスの遅延時間のバラツキを補正でき、様々な動作条件においてＬＳＩが正常な動作を維持できる最低限の電源電圧を供給することができ、製造バラツキによる遅延時間の推定誤差を防止でき、ＬＳＩに最適な動作電源電圧を供給することにより低消費電力化を実現できる。
さらに、本発明の電圧供給回路及びその電圧制御方法によれば、ＬＳＩの正常な動作条件のバラツキによる遅延特性の変動に対応でき、検出した遅延情報に応じて、動作電圧の変動幅と遅延値の変動幅を求め、予め取得したデータベースに応じて、ＬＳＩの製造条件を推定し、推定した製造条件における最低限の電源電圧を供給することができるので、製造条件のバラツキによる遅延時間の推定誤差を防止でき、ＬＳＩに最適な動作電源電圧を供給することにより低消費電力化を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る電圧供給回路の第１の実施形態を示す回路図である。
【図２】第１の実施形態の電圧供給回路の動作を示すフローチャートである。
【図３】第１の実施形態の電圧供給回路の供給電圧を示す波形図である。
【図４】本発明に係る電圧供給回路の第２の実施形態を示す回路図である。
【図５】第２の実施形態の電圧供給回路の動作を示すフローチャートである。
【図６】レプリカ回路の供給電圧とＬＳＩの供給電圧との関係を示すデータベースを示す図である。
【図７】異なる動作条件におけるレプリカ回路の供給電圧とＬＳＩの供給電圧との関係を示すグラフである。
【図８】本発明に係る電圧供給回路の第３の実施形態を示す回路図である。
【図９】製造条件に応じてＬＳＩの遅延特性の変化を示す図である。
【図１０】ＬＳＩの動作電圧と遅延値との関係を表すデータベースを示す図である。
【図１１】図１に示す電圧供給回路の動作を示すフローチャートである。
【図１２】従来の電圧供給回路の供給電圧を示す波形図である。
【図１３】異なる動作条件において、レプリカ回路の動作電圧とＬＳＩの動作電圧との関係を示すグラフである。
【図１４】ＬＳＩの動作電圧と遅延値との関係を示すグラフである。
【符号の説明】
１００，１００ａ，１１０…電圧供給回路、１０…ＬＳＩ、２０…レプリカ回路、３０…入力信号発生回路、４０…遅延検出回路、５０，５０ａ，５０ｂ…制御回路、６０…電圧発生回路、７０ａ，７０ｂ…データベース、８０，９０…レジスタ、ＶDD…電源電圧。
【発明の属する技術分野】
本発明は、電圧供給回路、特に半導体集積回路に正常動作を維持できる必要最低限の動作電源電圧を供給し、低消費電力化を実現可能な電圧供給回路及びその電圧制御方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路の消費電力は、供給する動作電源電圧に依存する。低消費電力化を実現するために低電源電圧化が要求される。一方、動作電源電圧が低下すると半導体集積回路の動作速度が低下することになる。このため、半導体集積回路の動作速度が所定の基準値を満たす最低限の動作電源電圧を半導体集積回路に供給する必要がある。
【０００３】
一般的に、ＬＳＩ（大規模半導体集積回路）の低消費電力化を実現する手段として、ＬＳＩ内部のクリティカルパスの遅延時間を常にモニタし、ＬＳＩに供給される電圧が、当該クリティカルパスの遅延時間を一定の基準値より短くなるよう制御される。このような制御によって、ＬＳＩが正常な動作を維持できる最低限の電圧が供給され、ＬＳＩの正常な動作を維持しながら、低消費電力化を実現できる。
【０００４】
通常このような電源電圧を供給する電圧供給回路は、半導体集積回路のクリティカルパスの遅延時間をモニタするレプリカ回路、当該レプリカ回路の遅延時間を検出する遅延検出回路、電圧発生回路及び電圧発生回路の発生電圧を制御する制御回路によって構成されている。電圧発生回路によって発生された電圧は、動作電源電圧として、半導体集積回路及びレプリカ回路にそれぞれ供給される。通常、レプリカ回路は、半導体集積回路内のクリティカルパスと同程度の遅延時間を持つように設計されている。また、ＬＳＩの動作マージンを勘案して、クリティカルパスよりわずか長い遅延時間をもつように設計されることもある。
【０００５】
上述したように、半導体集積回路の動作速度は、供給する電源電圧に応じて変化する。例えば、供給電源電圧が高い場合動作速度が高く、逆に供給電源電圧が低い場合動作速度が低くなる。レプリカ回路は、半導体集積回路と同じ動作電源電圧が供給され、半導体集積回路のクリティカルパスとほぼ同じ遅延時間を有するので、供給電源電圧が高い場合その遅延時間が短く、逆に供給電源電圧が低いときその遅延時間が長い。このため、レプリカ回路の遅延時間を検出することによって、半導体集積回路の動作速度が所定の基準値を満たしているか否かを判断できる。
【０００６】
レプリカ回路に所定の信号を入力し、それに応じた出力信号の時間遅れを検出することによって、供給する動作電圧を制御することができる。ここで、入力信号として、例えば１ショットパルスあるいは周期的なクロック信号がレプリカ回路に入力される。レプリカ回路の出力信号と上記入力信号との時間差あるいは位相差に応じて、当該レプリカ回路の遅延時間を検出できる。そして、検出された遅延時間が所定の基準値と比較し、当該比較結果に応じて電圧発生回路の発生電圧を制御する。例えば、レプリカ回路の遅延時間が所定の基準値より大きいとき、電圧発生回路の出力電圧を上げる制御を行い、逆にレプリカ回路の遅延時間が所定の基準値より小さく、または当該基準値に等しいとき電圧発生回路の出力電圧を下げる制御を行う。
上述した制御によって、半導体集積回路は正常に動作しうる最低限の電圧が供給され、低消費電力化が図れる。
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来の電圧供給回路では、遅延検出回路によって検出されたレプリカ回路の遅延時間が所定の基準値より大きく、供給電圧を上げる必要がある場合に、電圧発生回路からの出力である動作電源電圧を早急に上昇させないと、半導体集積回路に動作不良が起きることがありうる。半導体集積回路及びレプリカ回路の遅延時間が基準値を上回ることは、例えば、回路の動作開始時、または電圧発生回路の負荷が急に増加したときに起こりうる。このような場合に、半導体集積回路の動作を正常に保つために電圧発生回路の供給電圧を短時間に所望の電圧レベルに達するように制御を行うことが望ましい。
【０００８】
しかし、従来の電圧供給回路では、制御回路による供給電圧の制御幅に限度があるので、供給電圧を急に上昇させる必要が生じた場合、動作遅れが発生し、半導体集積回路の動作が一定の時間において不安定になる可能性が生じる。
以下、図１２を参照してこれについてさらに詳細に説明する。
たとえば、時刻Ａにおいて、制御回路は遅延時間が基準値より大きいと検知し、電圧発生回路に出力電圧を一定の上げ幅で上昇させるよう要求する。しかしながら、この上げ幅でもまだ遅延時間が所定の基準値より大きい場合、制御回路は時刻Ｂにおいて、電圧発生回路に再度出力電圧を上昇させるよう要求する。これを繰り返すことで、最終的に遅延時間が所定の基準値を越えないように供給電圧のレベルが高く制御されるが、この間半導体集積回路は正常に動作することができなくなる可能性がある。
【０００９】
電圧発生回路の出力電圧の上げ幅を大きく制御することによって、急速な負荷変化などに対応でき、上述した問題をある程度改善できるが、半導体集積回路の遅延時間が所定の基準値を下回ったと検知し、制御回路が電圧発生回路に出力電圧を降下するよう要求したとき、電圧の上げ幅と同様に下げ幅も大きく設定されると、供給される動作電圧が急に低下し、半導体集積回路が正常に動作できなくなることがある。この場合、制御回路は、電圧発生回路に対して出力電圧幅を上昇と降下を繰り返して要求する不安定な状態に陥ることがありうる。
【００１０】
また、上述した従来の電圧供給回路では、レプリカ回路の特性を実際のＬＳＩ内部のクリティカルパスと全く同等にするためには、クリティカルパスのゲート段数だけでなく、クリティカルパスの配線容量、抵抗をすべて正確に模倣する必要があり、現実的にはこれが困難である。このため、レプリカ回路によって検出された遅延時間は、必ずしも実際のＬＳＩのクリティカルパスの遅延時間と一致しない可能性がある。
【００１１】
ここで、一例として、ある動作条件１でのクリティカルパスの電源電圧−遅延特性を図１３の線Ａ、クリティカルパスの遅延時間をモニタするレプリカ回路の電源電圧−遅延特性を線Ｃに示している。この動作条件で周期Ｔにおいては、クリティカルパスとレプリカ回路の動作電圧差はΔＶだけ存在する。一方、別の動作条件２でのクリティカルパスの電源電圧−遅延特性を図１３の線Ｂ、クリティカルパスの遅延時間をモニタするレプリカ回路の電源電圧−遅延特性を線Ｄに示している。この動作条件で周期Ｔにおいては、クリティカルパスとレプリカ回路の動作電圧差はΔＶ’だけ存在する。このような遅延特性の違いは、例えば製造工程に生じるトランジスタの電流能力のバラツキ具合等により発生する。図１３において、ΔＶはΔＶ’より大きい（ΔＶ＞ΔＶ’）。
【００１２】
このような特性を持つＬＳＩに対して、例えば上記条件２のレプリカ回路の遅延情報からΔＶ’だけ電源電圧マージンを持たせていると、このＬＳＩの動作条件１では、（ΔＶ−ΔＶ’）だけ電源電圧が足りず遅延時間が増大し、動作不良が起きる可能性がある。よって、このような回路特性の場合、動作条件１を考慮し、電源電圧を制御するとき、ΔＶのマージンを付加する必要がある。
【００１３】
しかしながら、このマージンは動作条件２の場合には過剰なものとなり、このマージン分だけ調整した電源電圧がＬＳＩが正常な動作を維持する最低限の電圧より高く、無駄な消費電力が発生する結果となる。
【００１４】
さらに、ＬＳＩの遅延特性、即ち、供給される電源電圧と遅延時間との関係はＬＳＩの製造条件に応じて変化する。ＬＳＩの遅延は、ゲート遅延とＲＣ配線遅延との合計によって決まる。このうち、ゲート遅延は、駆動すべき負荷容量をトランジスタの電流値で割った値によって決まり、トランジスタの電流能力が供給される電源電圧に依存するので、電源電圧に応じて変動する。一方、ＲＣ配線遅延は、駆動するバッファの電流能力が大きい場合、動作電圧によらず一定であり、例えば、電源電圧ＶDDレベルまで遷移する時間は、（０．３８×Ｒ×Ｃ）と近似できることが一般的に知られている。
【００１５】
ところで、実際のＬＳＩの製造において、このＲＣ成分にかかわる配線抵抗、配線容量の製造バラツキと、トランジスタのゲート遅延にかかわるトランジスタの電流駆動能力の製造バラツキが存在する。図１４は、ＬＳＩの遅延特性、即ち電源電圧と遅延値との関係を示すグラフである。図１４において、線Ａは設計通りできあがった場合のＬＳＩの特性、線Ｂはトランジスタの電流能力が設計値より低くなり、配線抵抗及び配線容量が設計通りできあがった場合のＬＳＩの特性、線Ｃはトランジスタの電流能力は設計通り、配線抵抗及び配線容量が設計値より大きくできあがった場合のＬＳＩの特性を示している。また、線Ｄは設計通りに配線遅延がついている場合の配線遅延値、線Ｅは設計値より大きく配線遅延がついている場合の配線遅延値である。即ち、線ＡとＢには、配線遅延値として線Ｄの成分が含まれ、線Ｃには配線遅延値として線Ｅの成分が含まれる。
【００１６】
図１４に示すように、動作電圧と遅延時間がいくつかのパターンを含む場合、動作電圧の変動の影響が遅延値に与える割合が一定でなくなるので、電圧をどの程度変動させればよいかが決定しにくい。特に、線Ｃの特性を前提として電圧を低下させていくと、実際のＬＳＩの特性が線Ｂであった場合に、遅延の変動幅が大きくなり、動作周波数スペックを満たさない遅延値を取り、動作不良が起きる可能性がある。
【００１７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、電圧発生回路の出力電圧の上げ幅と下げ幅をそれぞれ異なるように制御することによって、負荷の急速な変化に対応でき、安定した動作電源電圧を供給でき、また、レプリカ回路によって検出された遅延情報から、ＬＳＩの動作条件を推測し、動作電圧マージンを適宜補正することで低消費電力化をはかり、さらに遅延情報の変動量を検出することで、ＬＳＩの動作条件を推定し、半導体集積回路が正常な動作を維持しながら、低消費電力化を実現できる電圧供給回路及びその電圧制御方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１観点の電圧供給回路は、供給される電源電圧に基づいた動作速度で、入力信号に応じて所定の処理を行い、上記入力信号を受けてから所定の遅延時間を経過した後処理結果を出力する機能回路と、上記機能回路の遅延時間を検出する遅延検出回路と、上記遅延検出回路によって検出された遅延時間に応じて、上記電源電圧を上昇または降下させ、上記電源電圧を上昇させるときの変動幅を降下させるときの変動幅より大きく制御する制御信号を出力する制御回路と、上記制御信号に応じた電圧を発生し、電源電圧として上記機能回路に供給する電圧発生回路とを有する。
【００１９】
また、本発明では、好適には、上記遅延検出回路は、上記機能回路のクリティカルパスと同程度の遅延時間をもつレプリカ回路と、上記レプリカ回路に所定の信号を入力し、当該入力信号に応じた出力信号の遅延時間を検出する遅延時間検出回路とを有する。
【００２０】
また、本発明では、好適には、上記制御回路は、上記遅延時間検出回路によって検出された遅延時間と予め設定された基準値とを比較する比較回路を有し、上記比較の結果、上記検出された遅延時間が上記基準値より大きいとき、上記電圧発生回路の出力電圧を第１の変動幅で上昇させ、上記検出された遅延時間が上記基準値より小さいとき、上記電圧発生回路の出力電圧を上記第１の変動幅より小さい第２の変動幅で降下させる制御信号を出力する。
【００２１】
また、本発明では、好適には、上記制御回路は、上記遅延時間検出回路によって検出された遅延時間と予め設定された基準値との差を求める手段と、上記遅延時間と基準値との差に応じて上記電圧変動幅を設定する電圧変動幅決定手段とを有する。
【００２２】
また、本発明の第２の観点の電圧供給回路は、供給される電源電圧に基づいた動作速度で、入力信号に応じて所定の処理を行い、上記入力信号を受けてから所定の遅延時間を経過した後処理結果を出力する機能回路と、上記機能回路のクリティカルパスとほぼ同じ遅延時間を持つレプリカ回路と、上記レプリカ回路の遅延時間を検出する遅延検出回路と、上記遅延検出回路によって検出された遅延時間に応じて、所定の基準値を満たすように上記レプリカ回路に供給すべき電源電圧を求め、同じ動作条件における上記レプリカ回路の電源電圧と上記機能回路の電源電圧との関係に基づき、遅延時間が上記所定の基準値を満たすために上記機能回路に供給すべき電源電圧を求め、当該電源電圧に応じた制御信号を出力する制御回路と、上記制御信号に応じた電圧を発生し、当該電圧を上記電源電圧として上記機能回路に供給する電圧発生回路とを有する。
【００２３】
また、本発明では、好適には、同じ動作条件において、上記レプリカ回路の遅延時間と上記機能回路のクリティカルパスの遅延時間を等しくするため、上記レプリカ回路及び上記機能回路に供給する電源電圧の関係を示すデータベースを有し、上記制御回路は、上記データベースに基づき、求められた上記レプリカ回路への供給電圧に対応する上記機能回路への供給電圧を求める。
【００２４】
また、本発明では、好適には、同じ動作条件において、上記レプリカ回路の遅延時間と上記機能回路のクリティカルパスの遅延時間を等しくするため、上記レプリカ回路及び上記機能回路に供給する電源電圧の関係を示す数式を有し、上記制御回路は、上記数式に基づき、求められた上記レプリカ回路への供給電圧に対応する上記機能回路への供給電圧を求める。
【００２５】
さらに、本発明の第３の観点の電圧供給回路は、供給される電源電圧に基づいた動作速度で、入力信号に応じて所定の処理を行い、上記入力信号を受けてから所定の遅延時間を経過した後処理結果を出力する機能回路と、上記機能回路の遅延時間を検出する遅延検出回路と、上記遅延検出回路によって検出された遅延時間に応じて、上記電源電圧の変動幅に対応する遅延時間の変動幅を求め、上記電源電圧の変動幅、上記遅延時間の変動幅及び予め取得した各製造条件における電源電圧と遅延時間との関係を示す情報に基づき、製造条件を推定し、当該推定した製造条件における上記機能回路に供給すべき電源電圧を求め、当該電源電圧に応じた制御信号を出力する制御回路と、上記制御信号に応じた電圧を発生し、上記電源電圧として上記機能回路に供給する電圧発生回路とを有する。
【００２６】
また、本発明では、好適には、各動作条件において、上記電源電圧と遅延時間との関係を示すデータベースを有し、上記制御回路は、求められた上記電源電圧の変動幅と上記遅延時間の変動幅、及び上記データベースに基づき、製造条件を推定し、当該推定した製造条件に応じて、上記データベースに基づき当該製造条件における上記機能回路が正常に動作する電源電圧を取得する。
【００２７】
また、本発明では、好適には、上記制御回路は、前回検出された遅延時間と設定された電源電圧とを記憶する第１の記憶手段と、今回検出された遅延時間と設定される電源電圧とを記憶する第２の記憶手段とを有し、上記第１と第２の記憶手段に記憶されているデータに応じて、電源電圧の変動幅及びそれに応じた遅延時間の変動幅を算出する。
【００２８】
また、本発明では、好適には、上記機能回路のクリティカルパスに基づいたレプリカ回路を有し、上記遅延検出回路は、上記レプリカ回路の遅延時間を検出する。
【００２９】
また、本発明の第１の観点の電圧制御方法は、所定の機能を実行する機能回路が正常動作するための最低限の電源電圧を供給する電圧制御方法であって、上記機能回路の遅延時間を検出するステップと、上記検出された遅延時間に応じて、上記電源電圧を上昇または降下させ、上記電源電圧を上昇させるときの変動幅を降下させるときの変動幅より大きく設定するステップと、上記設定された変動幅に応じて上記電源電圧を変化させて、上記機能回路に供給するステップとを有する。
【００３０】
また、本発明の第１の観点の電圧制御方法は、所定の機能を実行する機能回路が正常動作するための最低限の電源電圧を供給する電圧制御方法であって、上記機能回路の遅延時間をモニタするレプリカ回路の遅延時間を検出するステップと、検出された上記レプリカ回路の遅延時間に応じて、当該レプリカ回路の遅延時間が所定の基準値を満たすように上記レプリカ回路に供給すべき電源電圧を求めるステップと、同じ動作条件における上記レプリカ回路に供給される電源電圧と上記機能回路に供給される電源電圧との関係に基づき、遅延時間が上記所定の基準値を満たすために上記機能回路に供給すべき上記最低限の電源電圧を求めるステップと、上記求めた最低限の電源電圧を発生し、当該発生した電源電圧を上記機能回路に供給するステップとを有する。
【００３１】
また、本発明の第３の観点の電圧制御方法は、所定の機能を実行する機能回路が正常に動作するための最低限の電源電圧を供給する電圧制御方法であって、上記機能回路の遅延時間を検出するステップと、検出された上記機能回路の遅延時間に応じて、当該機能回路に供給する電源電圧の変動幅及び当該電源電圧の変動幅に対応する遅延時間の変動幅を取得するステップと、上記電源電圧の変動幅、上記遅延時間の変動幅及び予め取得した上記電源電圧と遅延時間との関係を示す情報に基づき、製造条件を推定し、当該推定した製造条件における上記機能回路に供給すべき上記最低限の電源電圧を求めるステップと、上記求めた最低限の電源電圧を発生し、当該発生した電源電圧を上記機能回路に供給するステップとを有する。
【００３２】
本発明によれば、入力信号に応じて所定の処理を行う機能回路に対応して、当該機能回路のクリティカルパスと同程度の遅延時間を持つレプリカ回路が設けられ、機能回路とレプリカ回路に電圧発生回路によって生成される電源電圧が供給される。遅延検出回路によって、レプリカ回路に所定の入力信号が入力されたときの遅延時間が検出され、当該検出された遅延時間と所定の基準値との比較結果に応じて、制御回路によって供給される電源電圧を上昇させるまたは降下させる制御が行われる。さらに、電源電圧を上昇させるときの電圧変動幅を降下させるときの電圧変動幅より大きく設定することによって、負荷の変動などによって、電源電圧が低下し、機能回路のクリティカルパスの遅延時間が所定の基準値を上回ったとき、電源電圧を短時間で基準値以上に回復でき、機能回路が動作不良を起こす確率を低く抑制でき、また、電源電圧を降下させるとき、小幅で徐々に電圧レベルを下げることによって、電圧制御の不安定性を解消できる。
【００３３】
また、本発明によれば、半導体素子のバラツキなどによって、同じ動作条件においてレプリカ回路と機能回路であるＬＳＩのクリティカルパスの遅延時間が異なる場合、予めそれぞれの動作条件におけるレプリカ回路の動作電源電圧とＬＳＩの動作電源電圧との関係を求めて、回路動作時に検出されたレプリカ回路の遅延時間に応じて当該レプリカ回路に供給する電源電圧が求められ、予め求められたレプリカ回路の動作電源電圧とＬＳＩの動作電源電圧との関係に基づきＬＳＩに供給すべき電源電圧が求められる。これによって、レプリカ回路と機能回路との遅延時間のバラツキによる推定動作電源電圧の誤差を補正でき、ＬＳＩを正常に動作する必要最低限の電源電圧を供給でき、低消費電力化を実現できる。
【００３４】
さらに、本発明によれば、製造条件のバラツキなどによって、機能回路であるＬＳＩの遅延特性が変化する場合、ＬＳＩに供給される電源電圧の変動幅とそれに応じて遅延時間の変動幅を検出し、予めそれぞれの製造条件におけるＬＳＩの電源電圧と遅延時間との関係を示すデータベース求めて、回路動作時に検出されたＬＳＩの遅延時間に応じて、供給される電源電圧の変動幅と遅延時間の変動幅が求められ、さらにデータベースを参照し、ＬＳＩの製造条件を推定でき、当該推定した製造条件に基づきＬＳＩに供給すべき電源電圧が求められる。
これによって、ＬＳＩの製造条件のバラツキによる電源電圧の推定誤差を補正でき、また、ＬＳＩを正常に動作する必要最低限の電源電圧を供給でき、低消費電力化を実現できる。
【００３５】
【発明の実施の形態】
第１実施形態
図１は本発明に係る電圧供給回路の第１の実施形態を示す回路図である。
図示のように、本実施形態の電圧供給回路１００は、入力信号生成回路３０、レプリカ回路２０、遅延検出回路４０、制御回路５０及び電圧発生回路６０によって構成されている。電圧供給回路１００によって出力される電源電圧ＶDDは、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給される。
【００３６】
ＬＳＩ１０は、所定の処理機能を有する機能回路であり、入力信号に応じて所定の信号処理を行い、処理結果を出力する。
レプリカ回路２０は、ＬＳＩ１０のクリティカルパスに対応して設計され、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするための回路である。レプリカ回路２０とＬＳＩ１０には、同じ動作電源電圧ＶDDが供給されるので、電源電圧ＶDDの変化に応じて、レプリカ回路２０は、ＬＳＩ１０のクリティカルパスとほぼ同程度の遅延時間をもつ。
【００３７】
入力信号生成回路３０は、レプリカ回路２０への入力信号Ｓinを生成する。ここで、入力信号生成回路３０によって生成される入力信号Ｓinは、例えば、１ショットパルスまたは周期的なクロック信号である。
【００３８】
レプリカ回路２０は、入力信号Ｓinを所定の遅延時間ＴD で遅らせた遅延信号ＳD を出力する。遅延検出回路４０は、入力信号Ｓinに対して、レプリカ回路２０の出力信号ＳD の遅延時間ＴD を検出し、遅延データＤL を出力する。
【００３９】
制御回路５０は、遅延検出回路４０によって出力された遅延データＤL に応じて、電圧発生回路６０に発生電圧を制御する制御信号ＳC を出力する。制御回路５０は、入力される遅延データＤL と所定の基準値ＤR とを比較し、当該比較の結果に応じて、発生電圧を上昇または降下させる制御信号ＳC を出力する。本実施形態の電圧供給回路１００においては、制御回路５０によって電圧発生回路６０の出力電圧ＶDDを上昇させるまたは降下させる制御を行う場合、電圧変動幅が異なるように制御される。
【００４０】
電圧発生回路６０は、制御回路５０からの制御信号ＳC に応じて、発生する電圧ＶDDのレベルを制御し、発生電圧ＶDDをＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する。
【００４１】
図２は、本実施形態の電圧供給回路１００の動作を示すフローチャートである。以下、図１及び図２を参照しながら、本実施形態の電圧供給回路１００の動作を詳述する。
【００４２】
図２のフローチャートにおいて、ステップＳ１は、遅延検出回路４０によって行われ、ステップＳ２〜Ｓ６は、制御回路５０によって行われる制御である。
まず、ステップＳ１において、遅延検出回路４０によってレプリカ回路２０の遅延時間ＴD が検出され、それに応じた遅延データＤL が出力される。そして、制御回路５０は、遅延データＤL を受けて、ＬＳＩ１０の遅延情報を取得する（ステップＳ２）。そして、制御回路５０によって、遅延情報に基づいてＬＳＩ１０に供給する電源電圧ＶDDを上昇、降下またはレベル維持の何れかを決定する（ステップＳ３）。例えば、制御回路５０は入力される遅延データＤL と所定の基準値ＤR とを比較し、遅延データＤL が基準値ＤR より大きい場合、ＬＳＩ１０の動作速度が所定の基準値を満たしていないと判断し、電源電圧ＶDDを上昇させる決定をする。一方、遅延データＤL が基準値ＤR より小さい場合、ＬＳＩ１０の動作速度が所定の基準値を満たしていると判断し、電源電圧ＶDDを降下させる決定をする。また、遅延データＤL が基準値ＤR とほぼ一致しているとき、電源電圧ＶDDをそのレベルに維持する決定をする。
【００４３】
次に、制御回路５０によって、電圧供給回路６０によって供給される電源電圧ＶDDの変動幅が決定される（ステップＳ４）。例えば、電源電圧ＶDDを上昇させる場合、その上げ幅ΔＶA とし、電源電圧ＶDDを降下させる場合、その下げ幅をΔＶB とすると、制御回路５０において、ΔＶA ＞ΔＶB を満たすように制御される。電源電圧ＶDDの上昇幅ΔＶA を大きく設定することによって、ＬＳＩ１０の遅延時間が基準値を上回ったと判断したとき、供給される電源電圧ＶDDを急速に上昇させ、ＬＳＩ１０の遅延時間を短時間に正常値に戻すことができ、動作不良が発生しうる時間を短縮できる。ＬＳＩ１０の遅延時間が基準値を下回ったと判断したとき、ＬＳＩ１０に供給される電源電圧ＶDDを急激に下げることなく、小さい下げ幅で徐々に低下させることで、電源電圧ＶDDの急低下による動作の不安定性を回避することができる。
【００４４】
制御回路５０において、上述したように電源電圧ＶDDの変動幅が決定され、それに必要なマージンを加え、電圧発生回路６０の供給電圧ＶDDが決定され、それに応じた制御信号ＳC が電圧発生回路６０に出力される（ステップＳ５，Ｓ６）。これに応じて、電圧発生回路６０は、制御回路５０の指示に基づき、電源電圧ＶDDを発生し、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する（ステップＳ７）。
【００４５】
図３は、上述した制御によって電圧発生回路６０の供給電圧ＶDDの一例を示す図である。図示のように、時刻Ｄにおいて、制御回路５０は遅延データＤL が基準値ＤR より大きくなったことを検知し、それに応じて電圧発生回路６０の供給電圧を上昇させるための上昇幅、電圧マージンなどを決定し、制御信号ＳC を出力する。これに応じて電圧発生回路６０によって、供給電圧ＶDDを上げ幅ΔＶAで上昇させる。このため、電源電圧ＶDDを急速に上昇し、時刻Ｆにおいて、所望の電圧値Ｖp に達する。この電圧においてＬＳＩ１０は正常に動作できる。このような制御によって、制御開始から動作不良が回避されるまでの時間Δｔがわずかであり、動作不良による影響を最小限に抑制できる。
【００４６】
時刻Ｅにおいて、電源電圧ＶDDが制御回路５０によって決定された上昇幅ΔＶA 一杯に達する。このとき、すでに制御回路５０によってレプリカ回路２０の遅延時間ＴD が所定の基準値より小さくなったことが検出され、これに応じて制御回路５０は、電圧発生回路６０の供給電圧ＶDDを降下させるための下げ幅、電圧マージンなどを決定し、制御信号ＳC を出力する。これに応じて電圧発生回路６０の供給電圧ＶDDが下げ幅ΔＶB で降下する。最終的に電圧発生回路６０の供給電圧ＶDDが所望の電圧値Ｖp より電圧マージン分ΔＶM だけ高いレベルに安定される。
【００４７】
なお、上述した制御では、制御回路５０によって設定された供給電圧ＶDDの上げ幅ΔＶA 及び下げ幅ΔＶB は予め設定された固定値であるが、供給電圧の変動幅の制御はこれに限定されるものではなく、例えば、電圧の変動幅を可変にし、遅延検出回路４０によって得られた遅延データＤL に応じて供給電圧ＶDDの変動幅を制御することも可能である。例えば、遅延データＤL と予め設定された基準値ＤR との比較結果に応じて、供給電圧ＶDDの変動幅を制御し、遅延データＤLと基準値ＤR との差が大きい場合、供給電圧ＶDDの変動幅を大きく制御し、逆に、遅延データＤL と基準値ＤR との差が小さい場合、供給電圧ＶDDの変動幅を小さく制御することで、ＬＳＩの動作電源電圧ＶDDを必要な分だけ上昇または降下させることができるので、最適な制御を実現できる。
【００４８】
以上説明したように、本実施形態によれば、レプリカ回路２０を設けて、ＬＳＩ１０のクリティカルパスの遅延時間を検出し、制御回路５０によって検出された遅延時間と所定の基準値とを比較し、当該比較の結果、遅延時間が基準値より大きい場合、ＬＳＩ１０への供給電圧ＶDDを上昇させ、遅延時間が基準値より小さい場合、ＬＳＩ１０への供給電圧ＶDDを降下させるよう制御し、供給電圧ＶDDを上昇させるときの上げ幅を降下させるときの下げ幅より大きく制御することによって、供給電圧ＶDDが基準値以下に低下した場合、急速に基準値以上に回復でき、ＬＳＩ１０の動作不良が発生しうる時間を大幅に短縮できるほか、電圧供給回路の動作安定性を改善できる。
【００４９】
第２実施形態
図４は本発明に係る電圧供給回路の第２の実施形態を示す回路図である。
図示のように、本実施形態の電圧供給回路１００ａは、入力信号生成回路３０、レプリカ回路２０、遅延検出回路４０、制御回路５０ａ、電圧発生回路６０及びデータベース７０ａによって構成されている。電圧供給回路１００ａによって出力される電源電圧ＶDDは、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給される。
【００５０】
ＬＳＩ１０は、所定の処理機能を有する機能回路であり、入力信号に応じて所定の信号処理を行い、処理結果を出力する。
レプリカ回路２０は、ＬＳＩ１０のクリティカルパスに対応して設計され、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするための回路である。レプリカ回路２０とＬＳＩ１０には、同じ動作電源電圧ＶDDが供給されるので、電源電圧ＶDDの変化に応じて、レプリカ回路２０は、ＬＳＩ１０のクリティカルパスとほぼ同程度の遅延時間を持つ。しかし、実際に製造工程によるバラツキなどの原因で、動作条件が等しくてもレプリカ回路２０の遅延時間はＬＳＩ１０のクリティカルパスの遅延時間と異なることが生じる。このため、レプリカ回路２０から検出された遅延時間に対して、動作条件に応じて補正する必要がある。当該補正は、例えば制御回路５０ａによって行われる。なお、この補正について後にさらに詳しく説明する。
【００５１】
入力信号生成回路３０は、レプリカ回路２０への入力信号Ｓinを生成する。ここで、入力信号生成回路３０によって生成される入力信号Ｓinは、例えば、１ショットパルスまたは周期的なクロック信号である。
【００５２】
レプリカ回路２０は、入力信号Ｓinを所定の遅延時間ＴD で遅らせた遅延信号ＳD を出力する。遅延検出回路４０は、入力信号Ｓinに対して、レプリカ回路２０の出力信号ＳD の遅延時間ＴD を検出し、遅延データＤL を出力する。
【００５３】
制御回路５０ａは、遅延検出回路４０によって出力された遅延データＤL に応じて、電圧発生回路６０に発生電圧を制御する制御信号ＳC を出力する。制御回路５０ａは、入力される遅延データＤL に基づき実際に電圧マージンを計算し、このマージンを含めた値を供給電圧として設定する。なお、電圧マージンの決定は種々の方法があるが、例えば、実測データに基づき予めレプリカ回路２０の遅延時間と電圧マージンとの関係を示すデータベース７０ａを作成する。このデータベース７０ａには、予めＬＳＩ１０の特性評価を通じて、ＬＳＩ１０内部のクリティカルパスの必要な電源電圧とレプリカ回路２０への設定電圧との関係を示すデータが格納されている。
【００５４】
そして、制御回路５０ａは検出されたレプリカ回路の遅延時間に応じて、レプリカ回路２０の設定電圧を求めて、データベース７０ａに基づいてＬＳＩ１０のクリティカルパスの必要な電圧マージンを求めることができる。
また、実測データに基づき、予めレプリカ回路２０の遅延特性と電圧マージンとの関係を一意的に定める数式にまとめておいて、制御回路５０ａは、検出されたレプリカ回路の遅延時間に応じて、数式を用いて必要な電圧マージンを算出することも可能である。
制御回路５０ａは、求めた電圧マージンに応じて、電圧発生回路６０の出力電圧ＶDDを制御する制御信号ＳC を出力する。
【００５５】
電圧発生回路６０は、制御回路５０ａからの制御信号ＳC に応じて、発生する電圧ＶDDのレベルを制御し、発生電圧ＶDDをＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する。
【００５６】
図５は、本実施形態の電圧供給回路１００ａの動作を示すフローチャートである。以下、図４及び図５を参照しながら、本実施形態の電圧供給回路１００ａの動作を詳述する。
【００５７】
まず、ステップＳＳ１において、遅延検出回路４０によってレプリカ回路２０の遅延時間が検出され、これに応じて遅延データＤL が作成される。
ステップＳＳ２において、制御回路５０ａは遅延データＤL を受けて遅延情報を取得する。そして、取得した遅延情報に基づいて、ステップＳＳ３に示すように、各条件における電圧変動と遅延時間変動の相関データを参照し、電圧変動幅及び遅延変動幅を求めて、これらに基づき、ステップＳＳ４において供給電圧のマージンを決定する。
【００５８】
制御回路５０ａは、上述した情報に応じて供給電圧を決定し（ステップＳＳ５）、電圧発生回路６０に制御信号ＳC を出力する。
電圧発生回路６０は、制御回路５０ａからの制御信号ＳC に応じて、発生する電圧を制御し、当該電圧を動作電源電圧として、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する（ステップＳＳ６）。
【００５９】
図６は、検出されたレプリカ回路の遅延時間に基づき、ＬＳＩ１０に実際に供給すべき電源電圧ＶDDを求めるためのデータベースを例示している。図６（ａ）は、レプリカ回路２０への供給電圧に対するＬＳＩ１０への実際の供給電圧との関係を示すデータベースの一例を示している。図示のように、例えば、レプリカ回路２０の遅延時間に基づき、当該レプリカ回路への供給電圧が３．０Ｖ必要な場合、ＬＳＩ１０に供給すべき電圧は３．３Ｖである。他の動作条件において、レプリカ回路への供給電圧が３．２Ｖ必要な場合、ＬＳＩ１０に供給すべき電圧は３．６Ｖである。このように、図６（ａ）のデータベースに応じて、レプリカ回路２０への供給電圧から実際のＬＳＩへの供給すべき電圧を求めることができる。
【００６０】
図６（ｂ）は、実際のＬＳＩに供給すべき電圧とレプリカ回路に供給する電圧との差分データで構築されたデータベースの一例を示している。図示のように、例えば、検出されたレプリカ回路２０の遅延時間に応じて、当該レプリカ回路に供給する電圧が３．０Ｖ必要なとき、実際のＬＳＩ１０に供給される電圧は、それより０．３Ｖ高い電圧、即ち、３．３Ｖと求められる。他の動作条件において、レプリカ回路に３．２Ｖの電圧を供給する必要があるとき、ＬＳＩ１０には、それよりさらに０．４Ｖ高い電圧を供給すべき、即ち、３．６Ｖの電圧を供給すべきと判断できる。
【００６１】
図７は、二つの動作条件３と動作条件４におけるレプリカ回路２０及びＬＳＩ１０に供給すべき電圧を示すグラフである。図７では、動作条件３においてレプリカ回路の電源電圧−遅延特性が線Ｇ、実際のＬＳＩのクリティカルパスの電源電圧−遅延特性が線Ｅによってそれぞれ示されている。また、動作条件４においてレプリカ回路の電源電圧−遅延特性が線Ｈ、実際のＬＳＩのクリティカルパスの電源電圧−遅延特性が線Ｆによってそれぞれ示されている。図示のように、動作条件３において、同じ遅延時間で動作する場合、例えば、周期Ｔの場合に、レプリカ回路に対して３．２Ｖの電源電圧を供給する必要がある場合、実際のＬＳＩに３．６Ｖの電源電圧を供給すべきである。動作条件４において、レプリカ回路に対して３．０Ｖの電源電圧を供給する必要がある場合、実際のＬＳＩには３．３Ｖの電源電圧を供給すべきである。
【００６２】
制御回路５０ａにおいて、レプリカ回路２０の遅延時間に応じて実際のＬＳＩ１０に供給すべき電圧を求めるために、上述したデータベースの他に、予めまとめておいたレプリカ回路の供給電圧とＬＳＩの供給電圧との関係に基づき、ＬＳＩに供給すべき電圧を算出することも可能である。例えば、ＬＳＩへの供給電圧をＶDDL とし、レプリカ回路への供給電圧をＶDDR とすると、予め取得したＬＳＩ及びレプリカ回路の遅延特性に応じて、ＬＳＩへの供給電圧ＶDDL とレプリカ回路への供給電圧ＶDDR との関係を、例えば、次式に示す関係にまとめられる。
【００６３】
【数１】
ＶDDL ＝ＶDDR ×０．５＋１．８ …（１）
【００６４】
制御回路５０ａは、まず検出されたレプリカ回路２０の遅延時間に応じて、当該レプリカ回路２０に供給すべき電圧ＶDDR を算出する。そして、式（１）に応じて実際のＬＳＩに供給すべき電圧ＶDDL が求められる。制御回路５０ａは、算出された供給電圧ＶDDL に応じて、電圧発生回路６０に制御信号ＳC を出力する。電圧発生回路６０は、制御信号ＳC に応じて発生する電圧のレベルを制御し、発生された電圧を電源電圧としてＬＳＩ１０及びレプリカ回路２０に供給する。
【００６５】
以上説明したように、本実施形態によれば、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするレプリカ回路２０を設けて、遅延検出回路４０によってレプリカ回路２０の遅延時間を検出し、制御回路５０ａは検出された遅延時間に応じてレプリカ回路２０の遅延時間が所定の基準を満たすための供給電圧を求め、さらに予め求めたデータベースまたは数式に基づいて、実際にＬＳＩ１０に供給すべき電圧を求めて、これに応じて制御信号ＳC を出力する。電圧発生回路６０は、制御信号ＳC に応じて発生する電圧を制御し、これを動作電源電圧としてＬＳＩ１０に供給するので、製造工程のバラツキなどによるレプリカ回路の遅延時間とＬＳＩのクリティカルパスの遅延時間との誤差に応じて、ＬＳＩに供給すべき電圧が求められ、様々な動作条件下でＬＳＩを正常に動作させるための必要最低限の電源電圧を供給でき、低消費電力化を実現できる。
【００６６】
第３実施形態
図８は本発明に係る電圧供給回路の第３の実施形態を示す回路図である。
図示のように、本実施形態の電圧供給回路１１０は、レプリカ回路２０、入力信号生成回路３０、遅延検出回路４０、制御回路５０ｂ及び電圧発生回路６０、データベース７０ｂ及びレジスタ８０，９０によって構成されている。電圧供給回路１１０によって出力される電源電圧ＶDDは、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給される。データベース７０ｂは、予め求められた複数の異なる製造条件における電源電圧と遅延時間との関係を示すデータを含む。レジスタ８０には、今回制御回路５０ｂによって設定される電源電圧とそれに対応した遅延値が格納され、レジスタ９０には、前回制御回路５０ｂによって設定された電源電圧とそれに対応した遅延値が格納されている。
【００６７】
ＬＳＩ１０は、所定の処理機能を有する機能回路であり、入力信号に応じて所定の信号処理を行い、処理結果を出力する。
レプリカ回路２０は、ＬＳＩ１０のクリティカルパスに対応して設計され、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするための回路である。レプリカ回路２０とＬＳＩ１０には、同じ動作電源電圧ＶDDが供給されるので、電源電圧ＶDDの変化に応じて、レプリカ回路２０は、ＬＳＩ１０のクリティカルパスとほぼ同程度の遅延時間を持つ。
【００６８】
入力信号生成回路３０は、レプリカ回路２０への入力信号Ｓinを生成する。ここで、入力信号生成回路３０によって生成される入力信号Ｓinは、例えば、１ショットパルスまたは周期的なクロック信号である。
【００６９】
レプリカ回路２０は、入力信号Ｓinを所定の遅延時間ＴD で遅らせた遅延信号ＳD を出力する。遅延検出回路４０は、入力信号Ｓinに対して、レプリカ回路２０の出力信号ＳD の遅延時間ＴD を検出し、遅延データＤL を出力する。
【００７０】
制御回路５０ｂは、遅延検出回路４０によって出力された遅延データＤL に応じて、電源電圧及び遅延時間の変動幅を求め、データベース７０ｂのデータを参照して、電圧発生回路６０に制御信号ＳC を出力する。
制御回路５０ｂは、遅延検出回路４０から得られた遅延データＤL に応じて、ＬＳＩに供給すべき電源電圧を求める。さらに、レジスタ８０及び９０に記憶されている前回の電源電圧、遅延時間及び今回求められた電源電圧、遅延時間に基づき、電源電圧の変動幅及びそれに応じた遅延時間の変動幅を求めて、これの変動幅情報及びデータベース７０ｂのデータに基づき、ＬＳＩ１０の製造条件を推定し、推定した製造条件に基づき、ＬＳＩ１０に供給すべき電源電圧を求めて、電圧発生回路６０の出力電圧ＶDDを制御する制御信号ＳC を出力する。
【００７１】
電圧発生回路６０は、制御回路５０ｂからの制御信号ＳC に応じて、発生する電圧ＶDDのレベルを制御し、発生電圧ＶDDをＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する。
【００７２】
図９は、ＬＳＩの遅延特性、即ちＬＳＩの動作電源電圧ＶDDと遅延値ＤL との関係を示すグラフである。理想的な場合、ＬＳＩの遅延特性は、動作条件などによってばらつくことなく、すべて等しくなることが望ましい。しかし、製造工程におけるバラツキなどの原因によって、同じ設計条件であっても、製造条件の違いによってＬＳＩの遅延特性が異なるようになる。
【００７３】
ＬＳＩの遅延特性は、トランジスタの電流能力と配線抵抗及び配線容量によって決まる。図９において、製造条件Ａにおいて、例えばトランジスタの電流能力は設計とおり、配線抵抗と配線容量が設計値より大きくできあがった場合ＬＳＩが一つの遅延特性が得られる。また、製造条件Ｂにおいては、例えば、トランジスタの電流能力が設計値より低くなり、配線抵抗及び配線容量が設計とおりできあがった場合ＬＳＩが条件Ａの場合と異なる遅延特性が得られる。即ち、ＬＳＩが同等の設計条件であっても、製造条件の違いによって、例えば、図９に示す条件ＡとＢの２とおりの遅延特性が取りうる。さらに、このＬＳＩが所定の遅延値ＤL0をとるには、条件Ａでは３．０Ｖ、条件Ｂでは３．１Ｖの電源電圧をそれぞれ供給する必要がある。このため、遅延データＤL に応じて供給する電源電圧を制御する場合、ＬＳＩの製造条件を取得し、当該製造条件における遅延特性に基づき、ＬＳＩに供給すべき電源電圧を求める必要がある。以下、本実施形態の電圧供給回路１１０における製造条件の求め方について説明する。
【００７４】
図８に示す電圧供給回路１１０において、例えば、遅延検出回路４０によってレプリカ回路の遅延時間を検出し、得られた遅延データＤL に応じて供給する電源電圧ＶDDを制御する場合、例えば、３．３Ｖの電源電圧が供給されている場合、条件Ａと条件Ｂは同じ遅延値が得られる。このとき、ＬＳＩ１０が条件Ａまたは条件Ｂの何れにおいて製造されているかを判断することができない。電源電圧ＶDDを例えば０．１Ｖ低下させたとき遅延値ＤL を検出し、仮にΔｄだけ遅延値が変化したとすれば、このＬＳＩは条件Ｂで製造されていると判断できるので、このＬＳＩへの供給電源電圧ＶDDは３．１Ｖまで低下することができると判断される。また、電源電圧ＶDDを０．１Ｖ低下させたとき、遅延値が仮にΔｄ’だけ変化したとすれば、このＬＳＩは条件Ａで製造されていると判断できるので、供給電源電圧ＶDDは３．０Ｖまで低下させることができると判断される。
【００７５】
本実施形態の電圧供給回路１１０では、予めＬＳＩのそれぞれの製造条件における電源電圧ＶDDと遅延値ＤL との関係を示すデータベースを作成しておき、電圧供給回路１１０が動作するとき、当該データベースを参照して、電源電圧ＶDDの変動幅及び当該変動幅に対応する遅延値の変動幅に応じて、ＬＳＩの製造条件を求め、取得した製造条件における最低限の供給電圧を求めることができる。
【００７６】
図１０は、このデータベースの一例を示す図である。図示のように、各々の供給電源電圧に対して、製造条件Ａ及び製造条件Ｂそれぞれにおける遅延値Ａ１〜Ａ１７、Ｂ１〜Ｂ１７が予め求められている。図示のように、例えば、供給電圧が３．３Ｖのとき、条件Ａ及び条件Ｂの何れにおいても遅延値が等しく、Ａ９となるので、この情報のみでは、ＬＳＩの製造条件を推定することができない。供給電圧がわずかに変動する場合、例えば、供給電圧を０．１Ｖ変動させる場合、これに応じて遅延値の変動を検出することで、電圧の変動幅に対する遅延値の変動幅を求めることができ、電源電圧ＶDDの変動幅及び遅延値ＤL の変動幅の情報が取得されたとき、図１０に示すデータベースに基づき、製造条件を推定することができ、推定された製造条件においてＬＳＩが正常に動作可能な最低限の電源電圧を求めることができる。
【００７７】
図１１は、本実施形態の電圧供給回路における電圧制御の流れを示すフローチャートである。以下、図１１を参照しつつ、本実施形態の電圧供給回路１１０の動作について説明する。
【００７８】
まず、ステップＳＰ１において、遅延検出回路４０によってレプリカ回路２０の遅延時間が検出され、これに応じて遅延データＤL が作成される。
ステップＳＰ２において、制御回路５０ｂは遅延データＤL を受けて遅延情報を取得する。そして、取得した遅延情報に基づいて、ステップＳＰ３に示すように、各条件における電圧変動と遅延時間変動の相関データを参照し、電圧変動幅及び遅延変動幅を求めて、これらに基づき、ステップＳＰ４において実際のＬＳＩの製造条件を取得する。
【００７９】
制御回路５０ｂは、上述した情報に応じて供給電圧を決定し、電圧発生回路６０に制御信号ＳC を出力する（ステップＳＰ５）。
電圧発生回路６０は、制御回路５０ｂからの制御信号ＳC に応じて、発生する電圧を制御し、当該電圧を動作電源電圧として、ＬＳＩ１０及びレプリカ回路２０にそれぞれ供給する（ステップＳＰ６）。
【００８０】
以上説明したように、本実施形態によれば、ＬＳＩ１０のクリティカルパスの遅延時間をモニタするレプリカ回路２０を設けて、遅延検出回路４０によってレプリカ回路２０の遅延時間を検出し、ＬＳＩ１０の遅延情報を取得し、供給電圧の変動幅に対する遅延値の変動幅に応じて、予め求められた各製造条件における動作電源電圧と遅延値との関係を示すデータベースに基づいて、ＬＳＩ１０の製造条件を推定し、推定した製造条件においてＬＳＩ１０が正常に動作する最低限の電源電圧を求めて、電圧発生回路６０に発生させるので、製造工程のバラツキなどによるＬＳＩの遅延特性の変化に対応でき、様々な動作条件下でＬＳＩを正常に動作させるための必要最低限の電源電圧を供給でき、低消費電力化を実現できる。
【００８１】
【発明の効果】
以上説明したように、本発明の電圧供給回路及びその電圧制御方法によれば、ＬＳＩに正常な動作を維持するための必要最低限の電圧を供給でき、負荷変化などによってＬＳＩの動作速度が低下した場合、供給電圧が急速に上昇するように制御が行われ、ＬＳＩにおける動作不良を起こす確率が大幅に低減され、低消費電力化を実現でき、動作の安定性を改善できる電圧供給回路を実現できる。
また、本発明の電圧供給回路及びその電圧制御方法によれば、レプリカ回路と実際のＬＳＩのクリティカルパスの遅延時間のバラツキを補正でき、様々な動作条件においてＬＳＩが正常な動作を維持できる最低限の電源電圧を供給することができ、製造バラツキによる遅延時間の推定誤差を防止でき、ＬＳＩに最適な動作電源電圧を供給することにより低消費電力化を実現できる。
さらに、本発明の電圧供給回路及びその電圧制御方法によれば、ＬＳＩの正常な動作条件のバラツキによる遅延特性の変動に対応でき、検出した遅延情報に応じて、動作電圧の変動幅と遅延値の変動幅を求め、予め取得したデータベースに応じて、ＬＳＩの製造条件を推定し、推定した製造条件における最低限の電源電圧を供給することができるので、製造条件のバラツキによる遅延時間の推定誤差を防止でき、ＬＳＩに最適な動作電源電圧を供給することにより低消費電力化を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る電圧供給回路の第１の実施形態を示す回路図である。
【図２】第１の実施形態の電圧供給回路の動作を示すフローチャートである。
【図３】第１の実施形態の電圧供給回路の供給電圧を示す波形図である。
【図４】本発明に係る電圧供給回路の第２の実施形態を示す回路図である。
【図５】第２の実施形態の電圧供給回路の動作を示すフローチャートである。
【図６】レプリカ回路の供給電圧とＬＳＩの供給電圧との関係を示すデータベースを示す図である。
【図７】異なる動作条件におけるレプリカ回路の供給電圧とＬＳＩの供給電圧との関係を示すグラフである。
【図８】本発明に係る電圧供給回路の第３の実施形態を示す回路図である。
【図９】製造条件に応じてＬＳＩの遅延特性の変化を示す図である。
【図１０】ＬＳＩの動作電圧と遅延値との関係を表すデータベースを示す図である。
【図１１】図１に示す電圧供給回路の動作を示すフローチャートである。
【図１２】従来の電圧供給回路の供給電圧を示す波形図である。
【図１３】異なる動作条件において、レプリカ回路の動作電圧とＬＳＩの動作電圧との関係を示すグラフである。
【図１４】ＬＳＩの動作電圧と遅延値との関係を示すグラフである。
【符号の説明】
１００，１００ａ，１１０…電圧供給回路、１０…ＬＳＩ、２０…レプリカ回路、３０…入力信号発生回路、４０…遅延検出回路、５０，５０ａ，５０ｂ…制御回路、６０…電圧発生回路、７０ａ，７０ｂ…データベース、８０，９０…レジスタ、ＶDD…電源電圧。
Claims (23)
- 供給される電源電圧に基づいた動作速度で、入力信号に応じて所定の処理を行い、上記入力信号を受けてから所定の遅延時間を経過した後処理結果を出力する機能回路と、
上記機能回路の遅延時間を検出する遅延検出回路と、
上記遅延検出回路によって検出された遅延時間に応じて、上記電源電圧を上昇または降下させ、上記電源電圧を上昇させるときの変動幅を降下させるときの変動幅より大きく制御する制御信号を出力する制御回路と、
上記制御信号に応じた電圧を発生し、上記電源電圧として上記機能回路に供給する電圧発生回路と
を有する電圧供給回路。 - 上記遅延検出回路は、
上記機能回路のクリティカルパスと同程度の遅延時間をもつレプリカ回路と、
上記レプリカ回路に所定の信号を入力し、当該入力信号に応じた出力信号の遅延時間を検出する遅延時間検出回路と
を有する請求項１記載の電圧供給回路。 - 上記制御回路は、上記遅延時間検出回路によって検出された遅延時間と予め設定された基準値とを比較する比較回路を有し、
上記比較の結果、上記検出された遅延時間が上記基準値より大きいとき、上記電圧発生回路の出力電圧を第１の変動幅で上昇させ、上記検出された遅延時間が上記基準値より小さいとき、上記電圧発生回路の出力電圧を上記第１の変動幅より小さい第２の変動幅で降下させる制御信号を出力する
請求項１記載の電圧供給回路。 - 上記制御回路は、
上記遅延時間検出回路によって検出された遅延時間と予め設定された基準値との差を求める手段と、
上記遅延時間と基準値との差に応じて上記電圧変動幅を設定する電圧変動幅決定手段と
を有する請求項１記載の電圧供給回路。 - 供給される電源電圧に基づいた動作速度で、入力信号に応じて所定の処理を行い、上記入力信号を受けてから所定の遅延時間を経過した後処理結果を出力する機能回路と、
上記機能回路のクリティカルパスとほぼ同じ遅延時間を持つレプリカ回路と、
上記レプリカ回路の遅延時間を検出する遅延検出回路と、
上記遅延検出回路によって検出された遅延時間に応じて、所定の基準値を満たすように上記レプリカ回路に供給すべき電源電圧を求め、同じ動作条件における上記レプリカ回路の電源電圧と上記機能回路の電源電圧との関係に基づき、遅延時間が上記所定の基準値を満たすために上記機能回路に供給すべき電源電圧を求め、当該電源電圧に応じた制御信号を出力する制御回路と、
上記制御信号に応じた電圧を発生し、当該電圧を上記電源電圧として上記機能回路に供給する電圧発生回路と
を有する電圧供給回路。 - 同じ動作条件において、上記レプリカ回路の遅延時間と上記機能回路のクリティカルパスの遅延時間を等しくするため、上記レプリカ回路と上記機能回路に供給する電源電圧の関係を示すデータベースを有し、
上記制御回路は、上記データベースに基づき、求められた上記レプリカ回路への供給電圧に対応する上記機能回路への供給電圧を求める
請求項５記載の電圧供給回路。 - 同じ動作条件において、上記レプリカ回路の遅延時間と上記機能回路のクリティカルパスの遅延時間を等しくするため、上記レプリカ回路と上記機能回路に供給する電源電圧の関係を示す数式を有し、
上記制御回路は、上記数式に基づき、求められた上記レプリカ回路への供給電圧に対応する上記機能回路への供給電圧を求める
請求項５記載の電圧供給回路。 - 供給される電源電圧に基づいた動作速度で、入力信号に応じて所定の処理を行い、上記入力信号を受けてから所定の遅延時間を経過した後処理結果を出力する機能回路と、
上記機能回路の遅延時間を検出する遅延検出回路と、上記遅延検出回路によって検出された遅延時間に応じて、上記電源電圧の変動幅に対応する遅延時間の変動幅を求め、上記電源電圧の変動幅、上記遅延時間の変動幅及び予め取得した各製造条件における電源電圧と遅延時間との関係を示す情報に基づき、製造条件を推定し、当該推定した製造条件における上記機能回路に供給すべき電源電圧を求め、当該電源電圧に応じた制御信号を出力する制御回路と、上記制御信号に応じた電圧を発生し、上記電源電圧として上記機能回路に供給する電圧発生回路と
を有する電圧供給回路。 - 各動作条件において、上記電源電圧と遅延時間との関係を示すデータベースを有し、
上記制御回路は、求められた上記電源電圧の変動幅と上記遅延時間の変動幅、及び上記データベースに基づき、製造条件を推定する
請求項８記載の電圧供給回路。 - 上記制御回路は、上記推定した製造条件に応じて、上記データベースに基づき当該製造条件における上記機能回路が正常に動作する電源電圧を取得する
請求項９記載の電圧供給回路。 - 上記制御回路は、前回検出された遅延時間と設定された電源電圧とを記憶する第１の記憶手段と、
今回検出された遅延時間と設定される電源電圧とを記憶する第２の記憶手段とを有する請求項８記載の電圧供給回路。 - 上記制御回路は、上記第１と第２の記憶手段に記憶されているデータに応じて、上記電源電圧の変動幅及びそれに応じた遅延時間の変動幅を算出する請求項１１記載の電圧供給回路。
- 上記機能回路のクリティカルパスに基づいたレプリカ回路を有する請求項８記載の電圧供給回路。
- 上記遅延検出回路は、上記レプリカ回路の遅延時間を検出する請求項１３記載の電圧供給回路。
- 所定の機能を実行する機能回路が正常動作するための最低限の電源電圧を供給する電圧制御方法であって、
上記機能回路の遅延時間を検出するステップと、
上記検出された遅延時間に応じて、上記電源電圧を上昇または降下させ、上記電源電圧を上昇させるときの変動幅を降下させるときの変動幅より大きく設定するステップと、
上記設定された変動幅に応じて上記電源電圧を変化させて、上記機能回路に供給するステップと
を有する電圧制御方法。 - 上記機能回路のクリティカルパスと同程度の遅延時間をもつレプリカ回路の遅延時間を検出する検出ステップを有する
請求項１５記載の電圧制御方法。 - 上記検出された遅延時間と所定の基準値とを比較し、当該比較結果に応じて上記電源電圧の変動幅を決定するステップを有する
請求項１５記載の電圧制御方法。 - 所定の機能を実行する機能回路が正常動作するための最低限の電源電圧を供給する電圧制御方法であって、
上記機能回路の遅延時間をモニタするレプリカ回路の遅延時間を検出するステップと、
検出された上記レプリカ回路の遅延時間に応じて、当該レプリカ回路の遅延時間が所定の基準値を満たすように上記レプリカ回路に供給すべき電源電圧を求めるステップと、
同じ動作条件における上記レプリカ回路に供給される電源電圧と上記機能回路に供給される電源電圧との関係に基づき、遅延時間が上記所定の基準値を満たすために上記機能回路に供給すべき上記最低限の電源電圧を求めるステップと、
上記求めた最低限の電源電圧を発生し、当該発生した電源電圧を上記機能回路に供給するステップと
を有する電圧制御方法。 - 同じ動作条件において、上記レプリカ回路の遅延時間と上記機能回路のクリティカルパスの遅延時間を等しくするため、上記レプリカ回路と上記機能回路に供給する電源電圧の関係を示すデータベースを求めるステップを有する
請求項１８記載の電圧制御方法。 - 同じ動作条件において、上記レプリカ回路の遅延時間と上記機能回路のクリティカルパスの遅延時間を等しくするため、上記レプリカ回路と上記機能回路に供給する電源電圧の関係を示す数式を求めるステップを有する
請求項１８記載の電圧制御方法。 - 所定の機能を実行する機能回路が正常に動作するための最低限の電源電圧を供給する電圧制御方法であって、
上記機能回路の遅延時間を検出するステップと、
検出された上記機能回路の遅延時間に応じて、当該機能回路に供給する電源電圧の変動幅及び当該電源電圧の変動幅に対応する遅延時間の変動幅を取得するステップと、
上記電源電圧の変動幅、上記遅延時間の変動幅及び予め取得した上記電源電圧と遅延時間との関係を示す情報に基づき、製造条件を推定し、当該推定した製造条件における上記機能回路に供給すべき上記最低限の電源電圧を求めるステップと、
上記求めた最低限の電源電圧を発生し、当該発生した電源電圧を上記機能回路に供給するステップと
を有する電圧制御方法。 - 各動作条件において、上記機能回路の電源電圧と遅延時間との関係を示すデータベースを求めるステップを有する
請求項２１記載の電圧制御方法。 - 上記機能回路のクリティカルパスをモニタするレプリカ回路を設け、所定の電源電圧における上記レプリカ回路の遅延時間を検出するステップを有する
請求項２１記載の電圧制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371267A JP4783976B2 (ja) | 1999-12-22 | 2000-12-06 | 電圧供給回路及びその制御方法 |
Applications Claiming Priority (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36565999 | 1999-12-22 | ||
| JP1999365659 | 1999-12-22 | ||
| JP1999365658 | 1999-12-22 | ||
| JP11-365657 | 1999-12-22 | ||
| JP11-365659 | 1999-12-22 | ||
| JP36565799 | 1999-12-22 | ||
| JP11-365658 | 1999-12-22 | ||
| JP36565899 | 1999-12-22 | ||
| JP1999365657 | 1999-12-22 | ||
| JP2000371267A JP4783976B2 (ja) | 1999-12-22 | 2000-12-06 | 電圧供給回路及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244421A JP2001244421A (ja) | 2001-09-07 |
| JP4783976B2 true JP4783976B2 (ja) | 2011-09-28 |
Family
ID=27480816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000371267A Expired - Lifetime JP4783976B2 (ja) | 1999-12-22 | 2000-12-06 | 電圧供給回路及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4783976B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008099878A1 (ja) | 2007-02-14 | 2008-08-21 | Nec Corporation | 半導体集積回路装置 |
| US8661274B2 (en) * | 2009-07-02 | 2014-02-25 | Qualcomm Incorporated | Temperature compensating adaptive voltage scalers (AVSs), systems, and methods |
| JP5524568B2 (ja) | 2009-10-23 | 2014-06-18 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び半導体装置の設計方法 |
| JP5529555B2 (ja) * | 2010-01-20 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、動作電圧制御方法 |
| JP5131370B2 (ja) * | 2011-08-16 | 2013-01-30 | 富士通株式会社 | 電源電圧調整装置および電源電圧調整方法 |
| JP5939101B2 (ja) * | 2012-09-12 | 2016-06-22 | 富士通株式会社 | 半導体装置 |
| JP5954070B2 (ja) * | 2012-09-13 | 2016-07-20 | 富士通株式会社 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2996328B2 (ja) * | 1992-12-17 | 1999-12-27 | 三菱電機株式会社 | 半導体集積回路、およびそれを用いた半導体集積回路組合回路 |
| JP3267756B2 (ja) * | 1993-07-02 | 2002-03-25 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH08136621A (ja) * | 1994-11-11 | 1996-05-31 | Oki Electric Ind Co Ltd | 電源電圧供給装置 |
| FR2752312B1 (fr) * | 1996-08-07 | 1998-10-30 | Motorola Semiconducteurs | Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique |
| WO1998013742A1 (fr) * | 1996-09-25 | 1998-04-02 | Matsushita Electric Industrial Co., Ltd. | Circuit de conversion frequence-tension, circuit d'evaluation de quantite de retard, systeme a circuit de conversion frequence-tension, procede d'adaptation des caracteristiques entree/sortie du circuit de conversion, et dispositif de reglage automatique pour les caracteristiques entree/sortie dudit circuit |
| JPH10326867A (ja) * | 1997-05-26 | 1998-12-08 | Sony Corp | 半導体装置 |
-
2000
- 2000-12-06 JP JP2000371267A patent/JP4783976B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244421A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667651B2 (en) | Voltage supply circuit and control method of the same | |
| US7437586B2 (en) | Method and apparatus for managing a power load change in a system | |
| US8412385B2 (en) | Power management | |
| US7528639B2 (en) | DLL circuit and method of controlling the same | |
| US6055489A (en) | Temperature measurement and compensation scheme | |
| US20070120544A1 (en) | Single-pin tracking/soft-start function with timer control | |
| US20020033720A1 (en) | Semiconductor device | |
| US7266712B2 (en) | Method, system, and apparatus for dynamically configuring the operating point utilized for thermal management of an integrated circuit | |
| US20080136396A1 (en) | Voltage Regulator | |
| TW200400429A (en) | Semiconductor integrated circuit, power source circuit, and information recording medium | |
| JPH0962380A (ja) | 内部降圧回路 | |
| KR100908153B1 (ko) | 전압 공급 회로 및 공급 전압 공급 방법 | |
| US20150054480A1 (en) | Active Regulator Wake-Up Time Improvement by Capacitive Regulation | |
| JP4783976B2 (ja) | 電圧供給回路及びその制御方法 | |
| JP2002373942A (ja) | 半導体集積回路 | |
| JP5288813B2 (ja) | スタンドバイ消費電力を低減した記憶装置及びその動作方法 | |
| US20040263222A1 (en) | Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction | |
| US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
| US6617898B2 (en) | Voltage conversion circuit and semiconductor integrated circuit device provided therewith | |
| JP3830656B2 (ja) | 電源電圧調整回路及び半導体装置 | |
| US6930521B2 (en) | Circuit for controlling the performance of an integrated circuit | |
| KR102506362B1 (ko) | 동작 속도에 기반하여 제어되는 조정기를 구비한 집적 회로 | |
| JP2002055130A (ja) | 周波数判定回路、データ処理装置 | |
| JP3574410B2 (ja) | 電圧変換回路及びこれを備えた半導体集積回路装置 | |
| US6998887B2 (en) | Calibration technique for phase locked loop leakage current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4783976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |