JP2002055130A - 周波数判定回路、データ処理装置 - Google Patents
周波数判定回路、データ処理装置Info
- Publication number
- JP2002055130A JP2002055130A JP2000245837A JP2000245837A JP2002055130A JP 2002055130 A JP2002055130 A JP 2002055130A JP 2000245837 A JP2000245837 A JP 2000245837A JP 2000245837 A JP2000245837 A JP 2000245837A JP 2002055130 A JP2002055130 A JP 2002055130A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- clock signal
- data processing
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
Abstract
(57)【要約】
【課題】 クロック信号が基準周波数より高周波か低周
波かを高精度に判定する。 【解決手段】 スイッチングトランジスタによりクロッ
ク信号に対応してオン／オフされる電源電圧をコンデン
サ素子が充／放電し、ＢＧＲ回路２１１が電源電圧から
生成する一定の基準電圧とコンデンサ素子の保持電圧と
をコンパレータ回路が比較する。このコンパレータ回路
の出力信号からクロック信号の信号周波数が所定の基準
周波数より高周波か低周波かを高低判定回路２１６が判
定するので、クロック信号が低周波か高周波かを高精度
に判定できる。
波かを高精度に判定する。 【解決手段】 スイッチングトランジスタによりクロッ
ク信号に対応してオン／オフされる電源電圧をコンデン
サ素子が充／放電し、ＢＧＲ回路２１１が電源電圧から
生成する一定の基準電圧とコンデンサ素子の保持電圧と
をコンパレータ回路が比較する。このコンパレータ回路
の出力信号からクロック信号の信号周波数が所定の基準
周波数より高周波か低周波かを高低判定回路２１６が判
定するので、クロック信号が低周波か高周波かを高精度
に判定できる。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック信号の信
号周波数が所定の基準周波数より高周波か低周波かを判
定する周波数判定回路、この周波数判定回路の判定結果
に対応してデータ処理回路の動作を規制するデータ処理
装置、に関する。
号周波数が所定の基準周波数より高周波か低周波かを判
定する周波数判定回路、この周波数判定回路の判定結果
に対応してデータ処理回路の動作を規制するデータ処理
装置、に関する。
【０００２】
【従来の技術】現在、各種のデータ処理装置が各種の用
途に利用されており、このようなデータ処理装置では内
蔵したデータ処理回路で各種のデータ処理を実行してい
る。このデータ処理装置は一般的にクロック信号に対応
してデータ処理を実行するので、そのクロック信号の信
号周波数が許容範囲を逸脱すると誤動作等を発生するこ
とがある。
途に利用されており、このようなデータ処理装置では内
蔵したデータ処理回路で各種のデータ処理を実行してい
る。このデータ処理装置は一般的にクロック信号に対応
してデータ処理を実行するので、そのクロック信号の信
号周波数が許容範囲を逸脱すると誤動作等を発生するこ
とがある。
【０００３】そこで、クロック信号の信号周波数が許容
範囲を逸脱する以前にデータ処理回路を停止させるため
に周波数判定回路を搭載し、この周波数判定回路でクロ
ック信号の信号周波数が所定の基準周波数より高周波か
低周波かを判定するデータ処理装置もある。
範囲を逸脱する以前にデータ処理回路を停止させるため
に周波数判定回路を搭載し、この周波数判定回路でクロ
ック信号の信号周波数が所定の基準周波数より高周波か
低周波かを判定するデータ処理装置もある。
【０００４】上述のような周波数判定回路は、例えば、
特開平１０−２８８６３５号公報や特開平１１−１３４
６０５号公報などに開示されている。そこで、特開平１
０−２８８６３５号公報に記載の周波数判定回路を一従
来例として図９および図１０を参照して以下に説明す
る。
特開平１０−２８８６３５号公報や特開平１１−１３４
６０５号公報などに開示されている。そこで、特開平１
０−２８８６３５号公報に記載の周波数判定回路を一従
来例として図９および図１０を参照して以下に説明す
る。
【０００５】この周波数判定回路１００は、図９に示す
ように、電源電圧が外部入力される電源端子１０１、ク
ロック信号が外部入力されるクロック端子１０２、接地
電位に維持される接地端子１０３、を具備しており、こ
れらがスイッチングトランジスタ１０４に接続されてい
る。
ように、電源電圧が外部入力される電源端子１０１、ク
ロック信号が外部入力されるクロック端子１０２、接地
電位に維持される接地端子１０３、を具備しており、こ
れらがスイッチングトランジスタ１０４に接続されてい
る。
【０００６】より詳細には、スイッチングトランジスタ
１０４のゲート電極にクロック端子１０２が接続されて
おり、ソース電極に電源端子１０１が接続されている。
スイッチングトランジスタ１０４のドレイン電極には抵
抗素子１０５とコンデンサ素子１０６とインバータゲー
ト１０７とが並列に接続されており、その抵抗素子１０
５とコンデンサ素子１０６との他端が接地端子１０３に
接続されている。
１０４のゲート電極にクロック端子１０２が接続されて
おり、ソース電極に電源端子１０１が接続されている。
スイッチングトランジスタ１０４のドレイン電極には抵
抗素子１０５とコンデンサ素子１０６とインバータゲー
ト１０７とが並列に接続されており、その抵抗素子１０
５とコンデンサ素子１０６との他端が接地端子１０３に
接続されている。
【０００７】つまり、抵抗素子１０５とコンデンサ素子
１０６とで遅延回路が形成されており、コンデンサ素子
１０６は所定の時定数に対応して電源電圧の充電と放電
とを繰り返す。また、インバータゲート１０７は所定の
閾値電圧Ｖthを発生し、この閾値電圧Ｖthより入力電圧
が高圧か低圧かで二値出力が切り替わる。
１０６とで遅延回路が形成されており、コンデンサ素子
１０６は所定の時定数に対応して電源電圧の充電と放電
とを繰り返す。また、インバータゲート１０７は所定の
閾値電圧Ｖthを発生し、この閾値電圧Ｖthより入力電圧
が高圧か低圧かで二値出力が切り替わる。
【０００８】上述のような構造の周波数判定回路１００
は、外部入力されるクロック信号の信号周波数が所定の
基準周波数より高周波か低周波かを判定する。より詳細
には、クロック信号によりスイッチングトランジスタ１
０４がオンとなると電源電圧がコンデンサ素子１０６に
充電されてオフになると放電される。
は、外部入力されるクロック信号の信号周波数が所定の
基準周波数より高周波か低周波かを判定する。より詳細
には、クロック信号によりスイッチングトランジスタ１
０４がオンとなると電源電圧がコンデンサ素子１０６に
充電されてオフになると放電される。
【０００９】このコンデンサ素子１０６の保持電位がイ
ンバータゲート１０７の入力電圧となるので、コンデン
サ素子１０６の保持電位がインバータゲート１０７の閾
値電圧Ｖthより高圧か低圧かで二値出力が切り替わる。
ただし、前述のようにコンデンサ素子１０６は所定の時
定数に対応して電源電圧の充電と放電とを繰り返すの
で、図１０に示すように、クロック信号の信号周波数が
所定の基準周波数より低周波であるとコンデンサ素子１
０６の保持電位はインバータゲート１０７の閾値電圧よ
り高圧と低圧とに変化するが、クロック信号が基準周波
数より高周波であるとコンデンサ素子１０６の保持電位
はインバータゲート１０７の閾値電圧より高圧の状態に
維持される。
ンバータゲート１０７の入力電圧となるので、コンデン
サ素子１０６の保持電位がインバータゲート１０７の閾
値電圧Ｖthより高圧か低圧かで二値出力が切り替わる。
ただし、前述のようにコンデンサ素子１０６は所定の時
定数に対応して電源電圧の充電と放電とを繰り返すの
で、図１０に示すように、クロック信号の信号周波数が
所定の基準周波数より低周波であるとコンデンサ素子１
０６の保持電位はインバータゲート１０７の閾値電圧よ
り高圧と低圧とに変化するが、クロック信号が基準周波
数より高周波であるとコンデンサ素子１０６の保持電位
はインバータゲート１０７の閾値電圧より高圧の状態に
維持される。
【００１０】従って、クロック信号の信号周波数が基準
周波数より低周波であるとインバータゲート１０７の二
値出力は周期的に切り替わるが、高周波であると一方に
固定される。このため、この周波数判定回路１００の二
値出力を所定回路(図示せず)で監視することにより、ク
ロック信号が基準周波数より低周波であるか高周波であ
るかを判定することが可能となる。
周波数より低周波であるとインバータゲート１０７の二
値出力は周期的に切り替わるが、高周波であると一方に
固定される。このため、この周波数判定回路１００の二
値出力を所定回路(図示せず)で監視することにより、ク
ロック信号が基準周波数より低周波であるか高周波であ
るかを判定することが可能となる。
【００１１】
【発明が解決しようとする課題】上述のような周波数判
定回路１００は、クロック信号に同期して所定の時定数
で電源電圧の充電と放電とを繰り返すコンデンサ素子１
０６の保持電位をインバータゲート１０７の閾値電圧と
比較するので、クロック信号が基準周波数より低周波か
高周波かを判定することができる。
定回路１００は、クロック信号に同期して所定の時定数
で電源電圧の充電と放電とを繰り返すコンデンサ素子１
０６の保持電位をインバータゲート１０７の閾値電圧と
比較するので、クロック信号が基準周波数より低周波か
高周波かを判定することができる。
【００１２】しかし、上述のような周波数判定回路１０
０では電源電圧が変動することがあるが、このように電
源電圧が変動するとインバータゲート１０７の閾値電圧
も変動するので、クロック信号が低周波か高周波かを判
定する精度が低下することになる。
０では電源電圧が変動することがあるが、このように電
源電圧が変動するとインバータゲート１０７の閾値電圧
も変動するので、クロック信号が低周波か高周波かを判
定する精度が低下することになる。
【００１３】さらに、上述のような周波数判定回路１０
０では周囲温度が変動してもインバータゲート１０７の
閾値電圧が変動して判定精度が低下することになり、抵
抗素子１０４とコンデンサ素子１０６との製造誤差によ
る時定数の変動でも判定精度が低下することになる。
０では周囲温度が変動してもインバータゲート１０７の
閾値電圧が変動して判定精度が低下することになり、抵
抗素子１０４とコンデンサ素子１０６との製造誤差によ
る時定数の変動でも判定精度が低下することになる。
【００１４】本発明は上述のような課題に鑑みてなされ
たものであり、電源電圧や周囲温度が変動してもクロッ
ク信号の判定精度が低下しない周波数判定回路、この周
波数判定回路の判定結果に対応してデータ処理回路の動
作を規制するデータ処理装置、の少なくとも一方を提供
することを目的とする。
たものであり、電源電圧や周囲温度が変動してもクロッ
ク信号の判定精度が低下しない周波数判定回路、この周
波数判定回路の判定結果に対応してデータ処理回路の動
作を規制するデータ処理装置、の少なくとも一方を提供
することを目的とする。
【００１５】
【課題を解決するための手段】本発明の周波数判定回路
は、ＢＧＲ回路、コンデンサ素子、スイッチングトラン
ジスタ、コンパレータ回路、高低判定回路、を具備して
おり、電源電圧とクロック信号とが外部入力される。
は、ＢＧＲ回路、コンデンサ素子、スイッチングトラン
ジスタ、コンパレータ回路、高低判定回路、を具備して
おり、電源電圧とクロック信号とが外部入力される。
【００１６】そこで、本発明の周波数判定回路では、コ
ンデンサ素子に供給される電源電圧をスイッチングトラ
ンジスタがクロック信号に対応してオン／オフするの
で、これでコンデンサ素子は電源電圧をクロック信号に
対応して充電および放電する。ＢＧＲ回路は外部入力さ
れる電源電圧から一定の基準電圧を生成し、このＢＧＲ
回路の基準電圧とコンデンサ素子の保持電圧とをコンパ
レータ回路が比較する。このコンパレータ回路の出力信
号からクロック信号の信号周波数が所定の基準周波数よ
り高周波か低周波かを高低判定回路が判定するので、電
源電圧や周囲温度の変動により閾値電圧が変動するイン
バータ素子を使用することなくクロック信号が低周波か
高周波かが判定される。
ンデンサ素子に供給される電源電圧をスイッチングトラ
ンジスタがクロック信号に対応してオン／オフするの
で、これでコンデンサ素子は電源電圧をクロック信号に
対応して充電および放電する。ＢＧＲ回路は外部入力さ
れる電源電圧から一定の基準電圧を生成し、このＢＧＲ
回路の基準電圧とコンデンサ素子の保持電圧とをコンパ
レータ回路が比較する。このコンパレータ回路の出力信
号からクロック信号の信号周波数が所定の基準周波数よ
り高周波か低周波かを高低判定回路が判定するので、電
源電圧や周囲温度の変動により閾値電圧が変動するイン
バータ素子を使用することなくクロック信号が低周波か
高周波かが判定される。
【００１７】また、本発明の周波数判定回路の他の形態
では、コンデンサ素子に供給される電源電圧の電流量を
定電流回路がＢＧＲ回路の基準電圧に対応して一定とす
るので、定電流からなる電源電圧をコンデンサ素子が充
電する速度が一定とされる。
では、コンデンサ素子に供給される電源電圧の電流量を
定電流回路がＢＧＲ回路の基準電圧に対応して一定とす
るので、定電流からなる電源電圧をコンデンサ素子が充
電する速度が一定とされる。
【００１８】さらに、本発明の他の形態では、ＢＧＲ回
路から定電流回路に供給される基準電圧を降圧回路が所
定電圧まで降圧するので、定電流回路の最低動作電圧の
範囲が拡大される。
路から定電流回路に供給される基準電圧を降圧回路が所
定電圧まで降圧するので、定電流回路の最低動作電圧の
範囲が拡大される。
【００１９】さらに、本発明の他の形態では、定電流回
路の電流量を電流調整回路が調整するので、製造誤差な
どによる定電流回路の出力誤差が電流調整回路により調
整される。
路の電流量を電流調整回路が調整するので、製造誤差な
どによる定電流回路の出力誤差が電流調整回路により調
整される。
【００２０】本発明のデータ処理装置は、電圧発生手
段、クロック発生手段、データ処理回路、動作制御手
段、本発明の周波数判定回路、を具備している。そこ
で、本発明の第一のデータ処理装置では、電圧発生手段
が電源電圧を発生するとともに、クロック発生手段がク
ロック信号を発生し、電源電圧とクロック信号とが外部
入力されるデータ処理回路がデータ処理を実行する。た
だし、電源電圧とクロック信号とは本発明の周波数判定
回路にも外部入力されるので、この周波数判定回路によ
りクロック信号が所定の基準周波数より高周波か低周波
かが判定される。この判定結果に対応して動作制御手段
がデータ処理回路の動作を規制するので、例えば、クロ
ック信号の信号周波数が基準周波数を超過したときにデ
ータ処理回路が停止される。
段、クロック発生手段、データ処理回路、動作制御手
段、本発明の周波数判定回路、を具備している。そこ
で、本発明の第一のデータ処理装置では、電圧発生手段
が電源電圧を発生するとともに、クロック発生手段がク
ロック信号を発生し、電源電圧とクロック信号とが外部
入力されるデータ処理回路がデータ処理を実行する。た
だし、電源電圧とクロック信号とは本発明の周波数判定
回路にも外部入力されるので、この周波数判定回路によ
りクロック信号が所定の基準周波数より高周波か低周波
かが判定される。この判定結果に対応して動作制御手段
がデータ処理回路の動作を規制するので、例えば、クロ
ック信号の信号周波数が基準周波数を超過したときにデ
ータ処理回路が停止される。
【００２１】なお、本発明の第二のデータ処理装置で
は、クロック信号は内部発生されることなくクロック入
力端子から外部入力される。また、上述のような基準周
波数は、例えば、データ処理回路が誤動作を発生しない
限界の所定周波数として設定される。
は、クロック信号は内部発生されることなくクロック入
力端子から外部入力される。また、上述のような基準周
波数は、例えば、データ処理回路が誤動作を発生しない
限界の所定周波数として設定される。
【００２２】また、本発明のデータ処理装置の他の形態
では、周波数判定回路が二個であり、その一方はクロッ
ク信号の信号周波数が所定の上限周波数より上昇したこ
とを判定し、他方は所定の下限周波数より下降したこと
を判定する。動作制御手段は、クロック信号の信号周波
数が上限周波数より上昇したときも下限周波数より下降
したときもデータ処理回路の動作を規制するので、クロ
ック信号の信号周波数が正常範囲を逸脱するとデータ処
理回路の動作が規制される。
では、周波数判定回路が二個であり、その一方はクロッ
ク信号の信号周波数が所定の上限周波数より上昇したこ
とを判定し、他方は所定の下限周波数より下降したこと
を判定する。動作制御手段は、クロック信号の信号周波
数が上限周波数より上昇したときも下限周波数より下降
したときもデータ処理回路の動作を規制するので、クロ
ック信号の信号周波数が正常範囲を逸脱するとデータ処
理回路の動作が規制される。
【００２３】また、本発明のデータ処理装置の他の形態
では、二個の周波数判定回路の一方はクロック信号の信
号周波数が基準周波数を超過したことをロー時間から判
定し、他方はハイ時間から判定する。動作制御手段は、
ロー時間とハイ時間から判定されるクロック信号の信号
周波数が一方でも基準周波数を超過するとデータ処理回
路の動作を規制するので、クロック信号のデューティ比
が正常範囲を逸脱するとデータ処理回路の動作が規制さ
れる。
では、二個の周波数判定回路の一方はクロック信号の信
号周波数が基準周波数を超過したことをロー時間から判
定し、他方はハイ時間から判定する。動作制御手段は、
ロー時間とハイ時間から判定されるクロック信号の信号
周波数が一方でも基準周波数を超過するとデータ処理回
路の動作を規制するので、クロック信号のデューティ比
が正常範囲を逸脱するとデータ処理回路の動作が規制さ
れる。
【００２４】なお、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、専用
のハードウェア、適正な機能がプログラムにより付与さ
れたコンピュータ、適正なプログラムによりコンピュー
タの内部に実現された機能、これらの組み合わせ、等を
許容する。
を実現するように形成されていれば良く、例えば、専用
のハードウェア、適正な機能がプログラムにより付与さ
れたコンピュータ、適正なプログラムによりコンピュー
タの内部に実現された機能、これらの組み合わせ、等を
許容する。
【００２５】
【発明の実施の形態】本発明の実施の一形態を図１ない
し図８を参照して以下に説明する。ただし、本実施の形
態に関して前述した一従来例と同一の部分は、同一の名
称を使用して詳細な説明は省略する。
し図８を参照して以下に説明する。ただし、本実施の形
態に関して前述した一従来例と同一の部分は、同一の名
称を使用して詳細な説明は省略する。
【００２６】本実施の形態のデータ処理装置２００は、
図２に示すように、電圧発生手段である電源回路２０
１、クロック発生手段であるクロック発生回路２０２、
データ処理回路２０３、周波数判定回路２０４、動作制
御回路２０５、を具備しており、データ処理回路２０３
により所定のデータ処理を実行する。
図２に示すように、電圧発生手段である電源回路２０
１、クロック発生手段であるクロック発生回路２０２、
データ処理回路２０３、周波数判定回路２０４、動作制
御回路２０５、を具備しており、データ処理回路２０３
により所定のデータ処理を実行する。
【００２７】電源回路２０１は、例えば、給電端子を具
備しており、電源電圧ＶＤＤを発生して各種回路２０２
〜２０５に供給する。クロック発生回路２０２は、例え
ば、水晶発振器(図示せず)を具備しており、信号周波数
が所定範囲に規定されているクロック信号ＣＬＫを発生
し、このクロック信号ＣＬＫをデータ処理回路２０３と
周波数判定回路２０４とに供給する。
備しており、電源電圧ＶＤＤを発生して各種回路２０２
〜２０５に供給する。クロック発生回路２０２は、例え
ば、水晶発振器(図示せず)を具備しており、信号周波数
が所定範囲に規定されているクロック信号ＣＬＫを発生
し、このクロック信号ＣＬＫをデータ処理回路２０３と
周波数判定回路２０４とに供給する。
【００２８】データ処理回路２０３は、例えば、所定の
処理プログラムが実装されたマイクロコンピュータから
なり、電源電圧ＶＤＤとクロック信号ＣＬＫとが外部入
力される。このデータ処理回路２０３は、処理データが
外部入力されると所定のデータ処理を実行し、その処理
結果である処理データを外部出力する。
処理プログラムが実装されたマイクロコンピュータから
なり、電源電圧ＶＤＤとクロック信号ＣＬＫとが外部入
力される。このデータ処理回路２０３は、処理データが
外部入力されると所定のデータ処理を実行し、その処理
結果である処理データを外部出力する。
【００２９】周波数判定回路２０４は所定のハードウェ
アからなり、クロック信号ＣＬＫが基準周波数より高周
波か低周波かを判定する。データ処理回路２０３も所定
のハードウェアからなり、クロック信号ＣＬＫが基準周
波数より高周波となったことを周波数判定回路２０４が
判定すると、この判定結果に対応してデータ処理回路２
０３の動作を一時停止させる。
アからなり、クロック信号ＣＬＫが基準周波数より高周
波か低周波かを判定する。データ処理回路２０３も所定
のハードウェアからなり、クロック信号ＣＬＫが基準周
波数より高周波となったことを周波数判定回路２０４が
判定すると、この判定結果に対応してデータ処理回路２
０３の動作を一時停止させる。
【００３０】上述のように動作する本実施の形態の周波
数判定回路２０４は、図１に示すように、ＢＧＲ回路２
１１、降圧回路２１２、定電流回路２１３、電流調整回
路２１４、周波数検出回路２１５、高低判定回路２１
６、を具備している。
数判定回路２０４は、図１に示すように、ＢＧＲ回路２
１１、降圧回路２１２、定電流回路２１３、電流調整回
路２１４、周波数検出回路２１５、高低判定回路２１
６、を具備している。
【００３１】ＢＧＲ回路２１１は、図３に示すように、
第一から第五のトランジスタ素子２２１〜２２５、第一
および第二の抵抗素子２２６，２２７、ダイオード２２
８、を具備しており、外部入力される電源電圧ＶＤＤか
ら一定の基準電圧ＢＧＲ ＯＵＴを生成する。
第一から第五のトランジスタ素子２２１〜２２５、第一
および第二の抵抗素子２２６，２２７、ダイオード２２
８、を具備しており、外部入力される電源電圧ＶＤＤか
ら一定の基準電圧ＢＧＲ ＯＵＴを生成する。
【００３２】より具体的には、ＢＧＲ回路２１１はカレ
ントミラー回路からなり、出力端子に接続されている第
二の抵抗素子２２７とダイオード２２８との温度特性が
相殺され、かつ、電源電圧ＶＤＤに対する依存性が低
い。なお、一般的にＢＧＲ回路２１１は出力電圧が１．
３(Ｖ)程度のときに温度依存性および電源依存性が最少
になるので、本実施の形態でもＢＧＲ回路２１１約１．
３(Ｖ)の基準電圧ＢＧＲ ＯＵＴを生成するように形成さ
れている。
ントミラー回路からなり、出力端子に接続されている第
二の抵抗素子２２７とダイオード２２８との温度特性が
相殺され、かつ、電源電圧ＶＤＤに対する依存性が低
い。なお、一般的にＢＧＲ回路２１１は出力電圧が１．
３(Ｖ)程度のときに温度依存性および電源依存性が最少
になるので、本実施の形態でもＢＧＲ回路２１１約１．
３(Ｖ)の基準電圧ＢＧＲ ＯＵＴを生成するように形成さ
れている。
【００３３】降圧回路２１２は、図４に示すように、差
動増幅器２３１、トランジスタ素子２３２、一対の抵抗
素子２３３，２３４、を具備しており、ＢＧＲ回路２１
１から供給される基準電圧ＢＧＲ ＯＵＴを所定電圧ま
で降圧する。より具体的には、本実施の形態では、抵抗
素子２３３，２３４の抵抗値Ｒ３，Ｒ４を同一にしてあ
るので、降圧回路２１２は約１．３(Ｖ)の基準電圧ＢＧ
Ｒ ＯＵＴが半分の約０．６５(Ｖ)の第二の基準電圧Ｈ
ＡＬＦまで降圧される。
動増幅器２３１、トランジスタ素子２３２、一対の抵抗
素子２３３，２３４、を具備しており、ＢＧＲ回路２１
１から供給される基準電圧ＢＧＲ ＯＵＴを所定電圧ま
で降圧する。より具体的には、本実施の形態では、抵抗
素子２３３，２３４の抵抗値Ｒ３，Ｒ４を同一にしてあ
るので、降圧回路２１２は約１．３(Ｖ)の基準電圧ＢＧ
Ｒ ＯＵＴが半分の約０．６５(Ｖ)の第二の基準電圧Ｈ
ＡＬＦまで降圧される。
【００３４】定電流回路２１３は、図５に示すように、
差動増幅器２４１、第一から第三のトランジスタ素子２
４２〜２４４、可変抵抗２４５、を具備しており、降圧
回路２１２から供給される第二の基準電圧ＨＡＬＦに対
応して、外部入力される電源電圧ＶＤＤを一定の電流量
Ｉ2として外部出力する。
差動増幅器２４１、第一から第三のトランジスタ素子２
４２〜２４４、可変抵抗２４５、を具備しており、降圧
回路２１２から供給される第二の基準電圧ＨＡＬＦに対
応して、外部入力される電源電圧ＶＤＤを一定の電流量
Ｉ2として外部出力する。
【００３５】より具体的には、第二のトランジスタ素子
２４３から可変抵抗２４５まで通電される電源電圧ＶＤ
Ｄの電流量Ｉ1は、第二の基準電圧ＨＡＬＦと可変抵抗
２４５の抵抗値Ｒ５により“Ｉ1＝ＨＡＬＦ／Ｒ５”と
なり、第三のトランジスタ素子２４４から周波数検出回
路２１５まで通電される電源電圧ＶＤＤの電流量Ｉ
2は、第二／第三のトランジスタ素子２４３，２４４か
らなるカレントミラー回路の比率で電流量Ｉ1に対応し
て一定となる。
２４３から可変抵抗２４５まで通電される電源電圧ＶＤ
Ｄの電流量Ｉ1は、第二の基準電圧ＨＡＬＦと可変抵抗
２４５の抵抗値Ｒ５により“Ｉ1＝ＨＡＬＦ／Ｒ５”と
なり、第三のトランジスタ素子２４４から周波数検出回
路２１５まで通電される電源電圧ＶＤＤの電流量Ｉ
2は、第二／第三のトランジスタ素子２４３，２４４か
らなるカレントミラー回路の比率で電流量Ｉ1に対応し
て一定となる。
【００３６】電流調整回路２１４は、例えば、ＥＥＰＲ
ＯＭ(Electrically Erasable Programmable Read Only
Memory)を具備しており(図示せず)、その設定データに
対応して可変抵抗２４５の抵抗値Ｒ５を可変することに
より、定電流回路２１３が出力する電源電圧ＶＤＤを所
定の電流量に調整する。
ＯＭ(Electrically Erasable Programmable Read Only
Memory)を具備しており(図示せず)、その設定データに
対応して可変抵抗２４５の抵抗値Ｒ５を可変することに
より、定電流回路２１３が出力する電源電圧ＶＤＤを所
定の電流量に調整する。
【００３７】周波数検出回路２１５は、図６に示すよう
に、コンデンサ素子２５１、スイッチングトランジスタ
２５２、コンパレータ回路２５３、を具備しており、定
電流回路２１３により電流量が一定とされた電源電圧Ｖ
ＤＤをコンデンサ素子２１５で充電する。
に、コンデンサ素子２５１、スイッチングトランジスタ
２５２、コンパレータ回路２５３、を具備しており、定
電流回路２１３により電流量が一定とされた電源電圧Ｖ
ＤＤをコンデンサ素子２１５で充電する。
【００３８】ただし、スイッチングトランジスタ２５２
は、コンデンサ素子２５１に供給される電源電圧ＶＤＤ
を外部入力されるクロック信号ＣＬＫに対応してオン／
オフするので、コンデンサ素子２５１は電源電圧ＶＤＤ
の供給がスイッチングトランジスタ２５２によりオンさ
れたときは充電した電圧を放電する。
は、コンデンサ素子２５１に供給される電源電圧ＶＤＤ
を外部入力されるクロック信号ＣＬＫに対応してオン／
オフするので、コンデンサ素子２５１は電源電圧ＶＤＤ
の供給がスイッチングトランジスタ２５２によりオンさ
れたときは充電した電圧を放電する。
【００３９】なお、上述のようにクロック信号に同期し
て実行されるコンデンサ素子２１５の充電と放電とは所
定の時定数に対応して実行されるので、図８(ａ)に示す
ように、クロック信号ＣＬＫの信号周波数が所定の基準
周波数より低周波の場合には、同図(ｂ)に示すように、
コンデンサ素子２５１の保持電位はＢＧＲ回路２１１の
基準電圧ＢＧＲ ＯＵＴより低圧の状態と高圧の状態と
に変化するが、クロック信号ＣＬＫの信号周波数が基準
周波数より高周波の場合には、コンデンサ素子２５１の
保持電位はＢＧＲ回路２１１の基準電圧ＢＧＲ ＯＵＴ
より低圧の状態に維持される。
て実行されるコンデンサ素子２１５の充電と放電とは所
定の時定数に対応して実行されるので、図８(ａ)に示す
ように、クロック信号ＣＬＫの信号周波数が所定の基準
周波数より低周波の場合には、同図(ｂ)に示すように、
コンデンサ素子２５１の保持電位はＢＧＲ回路２１１の
基準電圧ＢＧＲ ＯＵＴより低圧の状態と高圧の状態と
に変化するが、クロック信号ＣＬＫの信号周波数が基準
周波数より高周波の場合には、コンデンサ素子２５１の
保持電位はＢＧＲ回路２１１の基準電圧ＢＧＲ ＯＵＴ
より低圧の状態に維持される。
【００４０】コンパレータ回路２５３は、ＢＧＲ回路２
１１の基準電圧ＢＧＲ ＯＵＴとコンデンサ素子２５１
の保持電圧とを比較するが、上述のようにコンデンサ素
子２５１の保持電位はクロック信号ＣＬＫの信号周波数
の高低に対応してＢＧＲ回路２１１の基準電圧ＢＧＲ
ＯＵＴより高低に変化する状態と低圧に維持される状態
とに変化するので、同図(ｃ)に示すように、これに対応
してコンパレータ回路２５３の二値出力ＣＯＭＰ０Ａも
変化する。
１１の基準電圧ＢＧＲ ＯＵＴとコンデンサ素子２５１
の保持電圧とを比較するが、上述のようにコンデンサ素
子２５１の保持電位はクロック信号ＣＬＫの信号周波数
の高低に対応してＢＧＲ回路２１１の基準電圧ＢＧＲ
ＯＵＴより高低に変化する状態と低圧に維持される状態
とに変化するので、同図(ｃ)に示すように、これに対応
してコンパレータ回路２５３の二値出力ＣＯＭＰ０Ａも
変化する。
【００４１】高低判定回路２１６は、図７に示すよう
に、インバータゲート２６１とバイナリカウンタ２６
２，２６３とを具備しており、図８(ｄ)〜(ｆ)に示すよ
うに、クロック信号ＣＬＫの信号周波数が基準周波数よ
り高周波か低周波かを判定し、その判定結果ＯＵＴを動
作制御回路２０５に出力する。
に、インバータゲート２６１とバイナリカウンタ２６
２，２６３とを具備しており、図８(ｄ)〜(ｆ)に示すよ
うに、クロック信号ＣＬＫの信号周波数が基準周波数よ
り高周波か低周波かを判定し、その判定結果ＯＵＴを動
作制御回路２０５に出力する。
【００４２】上述のような構成において、本実施の形態
のデータ処理装置２００では、電源回路２０１が電源電
圧ＶＤＤを発生するとともに、クロック発生回路２０２
がクロック信号ＣＬＫを発生し、これら電源電圧ＶＤＤ
とクロック信号ＣＬＫとが外部入力されるデータ処理回
路２０３が所定のデータ処理を実行する。
のデータ処理装置２００では、電源回路２０１が電源電
圧ＶＤＤを発生するとともに、クロック発生回路２０２
がクロック信号ＣＬＫを発生し、これら電源電圧ＶＤＤ
とクロック信号ＣＬＫとが外部入力されるデータ処理回
路２０３が所定のデータ処理を実行する。
【００４３】ただし、電源電圧ＶＤＤとクロック信号Ｃ
ＬＫとは周波数判定回路２０４にも外部入力されるの
で、この周波数判定回路２０４によりクロック信号ＣＬ
Ｋの信号周波数が基準周波数より高周波か低周波かが常
時判定され、クロック信号ＣＬＫが基準周波数より高周
波となると動作制御回路２０５がデータ処理回路２０３
を停止させる。
ＬＫとは周波数判定回路２０４にも外部入力されるの
で、この周波数判定回路２０４によりクロック信号ＣＬ
Ｋの信号周波数が基準周波数より高周波か低周波かが常
時判定され、クロック信号ＣＬＫが基準周波数より高周
波となると動作制御回路２０５がデータ処理回路２０３
を停止させる。
【００４４】より詳細には、本実施の形態の周波数判定
回路２０４では、ＢＧＲ回路２１１が外部入力される電
源電圧ＶＤＤから約１．３(Ｖ)の基準電圧ＢＧＲ ＯＵ
Ｔを生成するので、この基準電圧ＢＧＲ ＯＵＴを降圧
回路２１２が約０．６５(Ｖ)の第二の基準電圧ＨＡＬＦ
まで降圧する。
回路２０４では、ＢＧＲ回路２１１が外部入力される電
源電圧ＶＤＤから約１．３(Ｖ)の基準電圧ＢＧＲ ＯＵ
Ｔを生成するので、この基準電圧ＢＧＲ ＯＵＴを降圧
回路２１２が約０．６５(Ｖ)の第二の基準電圧ＨＡＬＦ
まで降圧する。
【００４５】すると、この第二の基準電圧ＨＡＬＦに対
応して定電流回路２１３が外部入力される電源電圧ＶＤ
Ｄの電流量を一定として周波数検出回路２１５に供給す
るので、この周波数検出回路２１５では、電流量が一定
とされた電源電圧ＶＤＤがコンデンサ素子２１５により
充電されるが、このコンデンサ素子２５１に供給される
電源電圧ＶＤＤをスイッチングトランジスタ２５２が外
部入力されるクロック信号ＣＬＫに対応してオン／オフ
する。
応して定電流回路２１３が外部入力される電源電圧ＶＤ
Ｄの電流量を一定として周波数検出回路２１５に供給す
るので、この周波数検出回路２１５では、電流量が一定
とされた電源電圧ＶＤＤがコンデンサ素子２１５により
充電されるが、このコンデンサ素子２５１に供給される
電源電圧ＶＤＤをスイッチングトランジスタ２５２が外
部入力されるクロック信号ＣＬＫに対応してオン／オフ
する。
【００４６】このため、図８(ａ)に示すように、クロッ
ク信号ＣＬＫの信号周波数が所定の基準周波数より低周
波の場合には、同図(ｂ)に示すように、コンデンサ素子
２５１の保持電位はＢＧＲ回路２１１の基準電圧ＢＧＲ
ＯＵＴより低圧の状態と高圧の状態とに変化するが、
クロック信号ＣＬＫの信号周波数が基準周波数より高周
波の場合には、コンデンサ素子２５１の保持電位はＢＧ
Ｒ回路２１１の基準電圧ＢＧＲ ＯＵＴより低圧の状態
に維持される。
ク信号ＣＬＫの信号周波数が所定の基準周波数より低周
波の場合には、同図(ｂ)に示すように、コンデンサ素子
２５１の保持電位はＢＧＲ回路２１１の基準電圧ＢＧＲ
ＯＵＴより低圧の状態と高圧の状態とに変化するが、
クロック信号ＣＬＫの信号周波数が基準周波数より高周
波の場合には、コンデンサ素子２５１の保持電位はＢＧ
Ｒ回路２１１の基準電圧ＢＧＲ ＯＵＴより低圧の状態
に維持される。
【００４７】そして、このように変化するコンデンサ素
子２５１の保持電圧とＢＧＲ回路２１１の基準電圧ＢＧ
Ｒ ＯＵＴとがコンパレータ回路２５３で比較され、同
図(ｃ)に示すように、このコンパレータ回路２５３の二
値出力ＣＯＭＰ０Ａが高低判定回路２１６に供給され
る。
子２５１の保持電圧とＢＧＲ回路２１１の基準電圧ＢＧ
Ｒ ＯＵＴとがコンパレータ回路２５３で比較され、同
図(ｃ)に示すように、このコンパレータ回路２５３の二
値出力ＣＯＭＰ０Ａが高低判定回路２１６に供給され
る。
【００４８】この高低判定回路２１６では、同図(ｄ)〜
(ｆ)に示すように、クロック信号ＣＬＫの信号周波数が
基準周波数より高周波か低周波かが判定され、その判定
結果ＯＵＴが動作制御回路２０５に出力される。そこ
で、この動作制御回路２０５は、高低判定回路２１６の
判定結果ＯＵＴによりクロック信号ＣＬＫの信号周波数
が基準周波数より高周波となったことを検知するとデー
タ処理回路２０３を停止させ、例えば、クロック信号Ｃ
ＬＫが基準周波数より低周波に復帰するとデータ処理回
路２０３の動作を再開させる。
(ｆ)に示すように、クロック信号ＣＬＫの信号周波数が
基準周波数より高周波か低周波かが判定され、その判定
結果ＯＵＴが動作制御回路２０５に出力される。そこ
で、この動作制御回路２０５は、高低判定回路２１６の
判定結果ＯＵＴによりクロック信号ＣＬＫの信号周波数
が基準周波数より高周波となったことを検知するとデー
タ処理回路２０３を停止させ、例えば、クロック信号Ｃ
ＬＫが基準周波数より低周波に復帰するとデータ処理回
路２０３の動作を再開させる。
【００４９】本実施の形態のデータ処理置２００は、上
述のようにクロック信号ＣＬＫの信号周波数が基準周波
数より高周波となったことを周波数判定回路２０４で判
定することができ、この判定結果に対応してデータ処理
回路２０３の動作を一時停止させるので、クロック信号
が異常に高周波であることによるデータ処理回路２０３
の誤動作を防止することができる。
述のようにクロック信号ＣＬＫの信号周波数が基準周波
数より高周波となったことを周波数判定回路２０４で判
定することができ、この判定結果に対応してデータ処理
回路２０３の動作を一時停止させるので、クロック信号
が異常に高周波であることによるデータ処理回路２０３
の誤動作を防止することができる。
【００５０】しかも、本実施の形態の周波数判定回路２
０４では、ＢＧＲ回路２１１により電源電圧ＶＤＤから
生成する一定の基準電圧ＢＧＲ ＯＵＴと、クロック信
号ＣＬＫに同期して電源電圧の充電と放電とを繰り返す
コンデンサ素子２５１の保持電圧と、をコンパレータ回
路２５３で比較することで、クロック信号ＣＬＫの信号
周波数が基準周波数より高周波か低周波かを判定するこ
とができる。
０４では、ＢＧＲ回路２１１により電源電圧ＶＤＤから
生成する一定の基準電圧ＢＧＲ ＯＵＴと、クロック信
号ＣＬＫに同期して電源電圧の充電と放電とを繰り返す
コンデンサ素子２５１の保持電圧と、をコンパレータ回
路２５３で比較することで、クロック信号ＣＬＫの信号
周波数が基準周波数より高周波か低周波かを判定するこ
とができる。
【００５１】このため、電源電圧ＶＤＤや周囲温度の変
動により閾値電圧が変動するインバータ素子を使用する
ことなくクロック信号ＣＬＫが低周波か高周波かを判定
することができ、クロック信号ＣＬＫの高低を電源電圧
や周囲温度が変動しても高精度に判定することができ
る。
動により閾値電圧が変動するインバータ素子を使用する
ことなくクロック信号ＣＬＫが低周波か高周波かを判定
することができ、クロック信号ＣＬＫの高低を電源電圧
や周囲温度が変動しても高精度に判定することができ
る。
【００５２】しかも、コンデンサ素子２５１に供給され
る電源電圧ＶＤＤの電流量を定電流回路２１３がＢＧＲ
回路２１１の基準電圧ＢＧＲ ＯＵＴに対応して一定と
するので、定電流からなる電源電圧ＶＤＤをコンデンサ
素子２５１が充電する速度が一定とすることができ、さ
らに判定精度を向上させることができる。
る電源電圧ＶＤＤの電流量を定電流回路２１３がＢＧＲ
回路２１１の基準電圧ＢＧＲ ＯＵＴに対応して一定と
するので、定電流からなる電源電圧ＶＤＤをコンデンサ
素子２５１が充電する速度が一定とすることができ、さ
らに判定精度を向上させることができる。
【００５３】さらに、定電流回路２１３の電流量を電流
調整回路２１４が調整するので、製造誤差などによる定
電流回路２１３の出力誤差も電流調整回路２１４により
調整することができ、より判定精度を向上させることが
できる。しかも、ＢＧＲ回路２１１から定電流回路２１
３に供給される基準電圧ＢＧＲ ＯＵＴを降圧回路２１
２が所定電圧まで降圧するので、定電流回路２１３の最
低動作電圧の範囲を拡大することができる。
調整回路２１４が調整するので、製造誤差などによる定
電流回路２１３の出力誤差も電流調整回路２１４により
調整することができ、より判定精度を向上させることが
できる。しかも、ＢＧＲ回路２１１から定電流回路２１
３に供給される基準電圧ＢＧＲ ＯＵＴを降圧回路２１
２が所定電圧まで降圧するので、定電流回路２１３の最
低動作電圧の範囲を拡大することができる。
【００５４】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではデータ処理装置２００が
一個の周波数判定回路２０４によりクロック信号ＣＬＫ
の信号周波数が所定の上限周波数より上昇したことを判
定し、これが判定されると動作制御回路２０５によりデ
ータ処理回路２０３を一時停止させることを例示した。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではデータ処理装置２００が
一個の周波数判定回路２０４によりクロック信号ＣＬＫ
の信号周波数が所定の上限周波数より上昇したことを判
定し、これが判定されると動作制御回路２０５によりデ
ータ処理回路２０３を一時停止させることを例示した。
【００５５】しかし、このような周波数判定回路２０４
によりクロック信号ＣＬＫの信号周波数が所定の下限周
波数より下降したことを判定し、動作制御回路２０５に
よりデータ処理回路２０３を一時停止させることも可能
である。さらに、二個の周波数判定回路によりクロック
信号ＣＬＫが上限周波数より上昇したことと下限周波数
より下降したことを判定し、これらの両方で動作制御回
路２０５によりデータ処理回路２０３を一時停止させる
ことも可能である。
によりクロック信号ＣＬＫの信号周波数が所定の下限周
波数より下降したことを判定し、動作制御回路２０５に
よりデータ処理回路２０３を一時停止させることも可能
である。さらに、二個の周波数判定回路によりクロック
信号ＣＬＫが上限周波数より上昇したことと下限周波数
より下降したことを判定し、これらの両方で動作制御回
路２０５によりデータ処理回路２０３を一時停止させる
ことも可能である。
【００５６】また、上記形態ではクロック信号ＣＬＫの
信号周波数が基準周波数を超過したことをロー時間から
判定することを例示したが、例えば、ハイ時間から判定
することも可能である。さらに、二個の周波数判定回路
によりクロック信号の信号周波数が基準周波数を超過し
たことをロー時間とハイ時間から個々に判定することに
より、クロック信号のデューティ比が正常範囲を逸脱し
たときに動作制御回路２０５によりデータ処理回路２０
３を停止させることも可能である。
信号周波数が基準周波数を超過したことをロー時間から
判定することを例示したが、例えば、ハイ時間から判定
することも可能である。さらに、二個の周波数判定回路
によりクロック信号の信号周波数が基準周波数を超過し
たことをロー時間とハイ時間から個々に判定することに
より、クロック信号のデューティ比が正常範囲を逸脱し
たときに動作制御回路２０５によりデータ処理回路２０
３を停止させることも可能である。
【００５７】また、上記形態では電圧発生手段として電
源電圧を内部発生する電源回路２０１がデータ処理装置
２００に内蔵されていることを例示したが、例えば、電
源電圧が外部入力される電圧入力端子を電圧発生手段と
してデータ処理装置２００に形成することも可能であ
る。
源電圧を内部発生する電源回路２０１がデータ処理装置
２００に内蔵されていることを例示したが、例えば、電
源電圧が外部入力される電圧入力端子を電圧発生手段と
してデータ処理装置２００に形成することも可能であ
る。
【００５８】同様に、上記形態ではクロック発生手段と
してクロック信号を内部発生するクロック発生回路２０
２がデータ処理装置２００に内蔵されていることを例示
したが、例えば、クロック信号が外部入力されるクロッ
ク入力端子をクロック発生手段としてデータ処理装置２
００に形成することも可能である。
してクロック信号を内部発生するクロック発生回路２０
２がデータ処理装置２００に内蔵されていることを例示
したが、例えば、クロック信号が外部入力されるクロッ
ク入力端子をクロック発生手段としてデータ処理装置２
００に形成することも可能である。
【００５９】
【発明の効果】本発明の周波数判定回路では、コンデン
サ素子に供給される電源電圧をスイッチングトランジス
タがクロック信号に対応してオン／オフするので、これ
でコンデンサ素子は電源電圧をクロック信号に対応して
充電および放電し、ＢＧＲ回路は外部入力される電源電
圧から一定の基準電圧を生成し、このＢＧＲ回路の基準
電圧とコンデンサ素子の保持電圧とをコンパレータ回路
が比較し、このコンパレータ回路の出力信号からクロッ
ク信号の信号周波数が所定の基準周波数より高周波か低
周波かを高低判定回路が判定することにより、電源電圧
や周囲温度が変動してもクロック信号が低周波か高周波
かを高精度に判定することができる。
サ素子に供給される電源電圧をスイッチングトランジス
タがクロック信号に対応してオン／オフするので、これ
でコンデンサ素子は電源電圧をクロック信号に対応して
充電および放電し、ＢＧＲ回路は外部入力される電源電
圧から一定の基準電圧を生成し、このＢＧＲ回路の基準
電圧とコンデンサ素子の保持電圧とをコンパレータ回路
が比較し、このコンパレータ回路の出力信号からクロッ
ク信号の信号周波数が所定の基準周波数より高周波か低
周波かを高低判定回路が判定することにより、電源電圧
や周囲温度が変動してもクロック信号が低周波か高周波
かを高精度に判定することができる。
【００６０】また、コンデンサ素子に供給される電源電
圧の電流量を定電流回路がＢＧＲ回路の基準電圧に対応
して一定とすることにより、電源電圧をコンデンサ素子
が充電する速度を一定とすることができるので、クロッ
ク信号が低周波か高周波かを判定する精度を向上させる
ことができる。
圧の電流量を定電流回路がＢＧＲ回路の基準電圧に対応
して一定とすることにより、電源電圧をコンデンサ素子
が充電する速度を一定とすることができるので、クロッ
ク信号が低周波か高周波かを判定する精度を向上させる
ことができる。
【００６１】また、ＢＧＲ回路から定電流回路に供給さ
れる基準電圧を降圧回路が所定電圧まで降圧することに
より、定電流回路の最低動作電圧の範囲を拡大すること
ができる。
れる基準電圧を降圧回路が所定電圧まで降圧することに
より、定電流回路の最低動作電圧の範囲を拡大すること
ができる。
【００６２】また、定電流回路の電流量を電流調整回路
が調整することにより、製造誤差などによる定電流回路
の出力誤差を電流調整回路により調整することができ、
さらにクロック信号が低周波か高周波かを判定する精度
を向上させることができる。
が調整することにより、製造誤差などによる定電流回路
の出力誤差を電流調整回路により調整することができ、
さらにクロック信号が低周波か高周波かを判定する精度
を向上させることができる。
【００６３】本発明の第一のデータ処理装置では、電圧
発生手段が電源電圧を発生するとともに、クロック発生
手段がクロック信号を発生し、電源電圧とクロック信号
とが外部入力されるデータ処理回路がデータ処理を実行
し、周波数判定回路によりクロック信号が基準周波数よ
り高周波か低周波かを判定し、この判定結果に対応して
動作制御手段がデータ処理回路の動作を規制することに
より、例えば、クロック信号の信号周波数が異常となっ
たときにデータ処理回路を停止させるようなことができ
る。
発生手段が電源電圧を発生するとともに、クロック発生
手段がクロック信号を発生し、電源電圧とクロック信号
とが外部入力されるデータ処理回路がデータ処理を実行
し、周波数判定回路によりクロック信号が基準周波数よ
り高周波か低周波かを判定し、この判定結果に対応して
動作制御手段がデータ処理回路の動作を規制することに
より、例えば、クロック信号の信号周波数が異常となっ
たときにデータ処理回路を停止させるようなことができ
る。
【００６４】本発明の第二のデータ処理装置では、電圧
発生手段が電源電圧を発生するとともに、クロック入力
端子にクロック信号が外部入力され、電源電圧とクロッ
ク信号とが外部入力されるデータ処理回路がデータ処理
を実行し、周波数判定回路によりクロック信号が基準周
波数より高周波か低周波かを判定し、この判定結果に対
応して動作制御手段がデータ処理回路の動作を規制する
ことにより、例えば、クロック信号の信号周波数が異常
となったときにデータ処理回路を停止させるようなこと
ができる。
発生手段が電源電圧を発生するとともに、クロック入力
端子にクロック信号が外部入力され、電源電圧とクロッ
ク信号とが外部入力されるデータ処理回路がデータ処理
を実行し、周波数判定回路によりクロック信号が基準周
波数より高周波か低周波かを判定し、この判定結果に対
応して動作制御手段がデータ処理回路の動作を規制する
ことにより、例えば、クロック信号の信号周波数が異常
となったときにデータ処理回路を停止させるようなこと
ができる。
【００６５】また、本発明のデータ処理装置の他の形態
では、周波数判定回路が二個であり、その一方はクロッ
ク信号の信号周波数が所定の上限周波数より上昇したこ
とを判定し、他方は所定の下限周波数より下降したこと
を判定し、動作制御手段は、クロック信号の信号周波数
が上限周波数より上昇したときも下限周波数より下降し
たときもデータ処理回路の動作を規制することにより、
例えば、クロック信号の信号周波数が正常範囲を逸脱し
たときにデータ処理回路を停止させるようなことができ
る。
では、周波数判定回路が二個であり、その一方はクロッ
ク信号の信号周波数が所定の上限周波数より上昇したこ
とを判定し、他方は所定の下限周波数より下降したこと
を判定し、動作制御手段は、クロック信号の信号周波数
が上限周波数より上昇したときも下限周波数より下降し
たときもデータ処理回路の動作を規制することにより、
例えば、クロック信号の信号周波数が正常範囲を逸脱し
たときにデータ処理回路を停止させるようなことができ
る。
【００６６】また、二個の周波数判定回路の一方はクロ
ック信号の信号周波数が基準周波数を超過したことをロ
ー時間から判定し、他方はハイ時間から判定し、動作制
御手段は、ロー時間とハイ時間から判定されるクロック
信号の信号周波数が一方でも基準周波数を超過するとデ
ータ処理回路の動作を規制することにより、例えば、ク
ロック信号のデューティ比が正常範囲を逸脱したときに
データ処理回路を停止させるようなことができる。
ック信号の信号周波数が基準周波数を超過したことをロ
ー時間から判定し、他方はハイ時間から判定し、動作制
御手段は、ロー時間とハイ時間から判定されるクロック
信号の信号周波数が一方でも基準周波数を超過するとデ
ータ処理回路の動作を規制することにより、例えば、ク
ロック信号のデューティ比が正常範囲を逸脱したときに
データ処理回路を停止させるようなことができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の周波数判定回路の内部
構造を示すブロック図である。
構造を示すブロック図である。
【図２】データ処理装置の内部構造を示すブロック図で
ある。
ある。
【図３】ＢＧＲ回路の内部構造を示す回路図である。
【図４】降圧回路の内部構造を示す回路図である。
【図５】定電流回路の内部構造を示す回路図である。
【図６】周波数検出回路の内部構造を示す回路図であ
る。
る。
【図７】高低判定回路の内部構造を示す回路図である。
【図８】周波数判定回路の各部の信号波形を示すタイム
チャートである。
チャートである。
【図９】一従来例の周波数判定回路の内部構造を示す回
路図である。
路図である。
【図１０】一従来例の周波数判定回路の各部の信号波形
を示すタイムチャートである。
を示すタイムチャートである。
２００ データ処理装置 ２０１ 電圧発生手段である電源回路 ２０２ クロック発生手段であるクロック発生回路 ２０３ データ処理回路 ２０４ 周波数判定回路 ２０５ 動作制御手段である動作制御回路 ２１１ ＢＧＲ回路 ２１２ 降圧回路 ２１３ 定電流回路 ２１４ 電流調整回路 ２１５ 周波数検出回路 ２１６ 高低判定回路
Claims (7)
- 【請求項１】 外部入力される電源電圧から一定の基準
電圧を生成するＢＧＲ(Band Gap Regulator)回路と、 前記電源電圧の充電と放電とを繰り返すコンデンサ素子
と、 このコンデンサ素子の充電と放電とを外部入力されるク
ロック信号に対応して実行させるスイッチングトランジ
スタと、 前記コンデンサ素子の保持電圧と前記ＢＧＲ回路の基準
電圧とを比較するコンパレータ回路と、 このコンパレータ回路の出力信号から前記クロック信号
の信号周波数が所定の基準周波数より高周波か低周波か
を判定する高低判定回路と、を具備している周波数判定
回路。 - 【請求項２】 前記ＢＧＲ回路の基準電圧に対応して前
記電源電圧の電流量を一定として前記コンデンサ素子に
供給する定電流回路も具備している請求項１に記載の周
波数判定回路。 - 【請求項３】 前記ＢＧＲ回路から前記定電流回路に供
給される前記基準電圧を所定電圧まで降圧する降圧回路
も具備している請求項２に記載の周波数判定回路。 - 【請求項４】 前記定電流回路の電流量を調整する電流
調整回路も具備している請求項２または３に記載の周波
数判定回路。 - 【請求項５】 請求項１ないし４の何れか一項に記載の
周波数判定回路と、この周波数判定回路に外部入力され
る前記電源電圧を発生する電圧発生手段と、 前記周波数判定回路に外部入力される前記クロック信号
を発生するクロック発生手段と、 このクロック発生手段が発生するクロック信号と前記電
圧発生手段が発生する電源電圧とが外部入力されてデー
タ処理を実行するデータ処理回路と、 このデータ処理回路の動作を前記周波数判定回路の判定
結果に対応して規制する動作制御手段と、を具備してい
るデータ処理装置。 - 【請求項６】 前記周波数判定回路は、前記クロック信
号の信号周波数が所定の上限周波数より上昇したことを
判定する一個と所定の下限周波数より下降したことを判
定する一個からなり、 前記動作制御手段は、前記クロック信号の信号周波数が
前記上限周波数より上昇したときも前記下限周波数より
下降したときも前記データ処理回路の動作を規制する請
求項６に記載のデータ処理装置。 - 【請求項７】 前記周波数判定回路は、前記クロック信
号の信号周波数が基準周波数より高周波か低周波かをロ
ー時間から判定する一個とハイ時間から判定する一個か
らなり、 前記動作制御手段は、前記クロック信号の信号周波数が
基準周波数を超過したことがロー時間とハイ時間との一
方からでも判定されると前記データ処理回路の動作を規
制する請求項６に記載のデータ処理装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245837A JP2002055130A (ja) | 2000-08-14 | 2000-08-14 | 周波数判定回路、データ処理装置 |
| US09/920,867 US20020017926A1 (en) | 2000-08-14 | 2001-08-03 | Frequency determination circuit for a data processing unit |
| SG200104731-5A SG165147A1 (en) | 2000-08-14 | 2001-08-07 | Frequency determination circuit for a data processing unit |
| EP01306815A EP1180689A3 (en) | 2000-08-14 | 2001-08-09 | Frequency determination circuit for a data processing unit |
| KR1020010048691A KR20020013800A (ko) | 2000-08-14 | 2001-08-13 | 데이터 처리 유닛용 주파수 판정 회로 |
| CN01124203A CN1340717A (zh) | 2000-08-14 | 2001-08-14 | 用于数据处理单元的频率判定电路 |
| HK02101834.6A HK1040115A1 (zh) | 2000-08-14 | 2002-03-11 | 數據處理器的測頻電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245837A JP2002055130A (ja) | 2000-08-14 | 2000-08-14 | 周波数判定回路、データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002055130A true JP2002055130A (ja) | 2002-02-20 |
Family
ID=18736283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000245837A Pending JP2002055130A (ja) | 2000-08-14 | 2000-08-14 | 周波数判定回路、データ処理装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20020017926A1 (ja) |
| EP (1) | EP1180689A3 (ja) |
| JP (1) | JP2002055130A (ja) |
| KR (1) | KR20020013800A (ja) |
| CN (1) | CN1340717A (ja) |
| HK (1) | HK1040115A1 (ja) |
| SG (1) | SG165147A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894939B2 (en) | 2002-07-16 | 2005-05-17 | Nec Electronics Corporation | Data processor, semiconductor memory device and clock frequency detecting method |
| JPWO2005085882A1 (ja) * | 2004-03-09 | 2007-08-09 | 松下電器産業株式会社 | 周波数センサおよび半導体装置 |
| US7839697B2 (en) | 2006-12-21 | 2010-11-23 | Panasonic Corporation | Semiconductor memory device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI382184B (zh) * | 2009-02-27 | 2013-01-11 | Realtek Semiconductor Corp | 頻率偵測裝置與方法 |
| TWI528700B (zh) * | 2013-05-03 | 2016-04-01 | 瑞昱半導體股份有限公司 | 頻率偵側裝置 |
| US9851416B2 (en) * | 2014-07-22 | 2017-12-26 | Allegro Microsystems, Llc | Systems and methods for magnetic field sensors with self-test |
| CN104122441B (zh) * | 2014-07-23 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 频率检测装置 |
| KR102161821B1 (ko) | 2014-08-26 | 2020-10-06 | 삼성전자주식회사 | 클록 모니터 및 이를 포함하는 시스템 온 칩 |
| US10156461B2 (en) | 2014-10-31 | 2018-12-18 | Allegro Microsystems, Llc | Methods and apparatus for error detection in a magnetic field sensor |
| KR20170111572A (ko) * | 2016-03-29 | 2017-10-12 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
| US11848682B2 (en) | 2022-01-11 | 2023-12-19 | Allegro Microsystems, Llc | Diagnostic circuits and methods for analog-to-digital converters |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4672299A (en) * | 1986-05-23 | 1987-06-09 | American Telephone And Telegraph Co. | Clock control circuit for phase control |
| JPS62294974A (ja) * | 1986-05-27 | 1987-12-22 | Toshiba Corp | パルス周期検出回路 |
| KR910004526B1 (ko) * | 1988-03-31 | 1991-07-05 | 삼성전자 주식회사 | 워치독 타이머회로 |
| US5180935A (en) * | 1990-11-09 | 1993-01-19 | Motorola, Inc. | Digital timing discriminator |
| DE4332481A1 (de) * | 1993-09-24 | 1995-03-30 | Bosch Gmbh Robert | Schaltungsanordnung zur Erzeugung von Impulsen |
| US5546025A (en) * | 1994-03-11 | 1996-08-13 | Mitel, Inc. | Low frequency discrimator using upper and lower thresholds |
-
2000
- 2000-08-14 JP JP2000245837A patent/JP2002055130A/ja active Pending
-
2001
- 2001-08-03 US US09/920,867 patent/US20020017926A1/en not_active Abandoned
- 2001-08-07 SG SG200104731-5A patent/SG165147A1/en unknown
- 2001-08-09 EP EP01306815A patent/EP1180689A3/en not_active Withdrawn
- 2001-08-13 KR KR1020010048691A patent/KR20020013800A/ko not_active Application Discontinuation
- 2001-08-14 CN CN01124203A patent/CN1340717A/zh active Pending
-
2002
- 2002-03-11 HK HK02101834.6A patent/HK1040115A1/zh unknown
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894939B2 (en) | 2002-07-16 | 2005-05-17 | Nec Electronics Corporation | Data processor, semiconductor memory device and clock frequency detecting method |
| JPWO2005085882A1 (ja) * | 2004-03-09 | 2007-08-09 | 松下電器産業株式会社 | 周波数センサおよび半導体装置 |
| US7839697B2 (en) | 2006-12-21 | 2010-11-23 | Panasonic Corporation | Semiconductor memory device |
| US7948787B2 (en) | 2006-12-21 | 2011-05-24 | Panasonic Corporation | Semiconductor memory device |
| US8077530B2 (en) | 2006-12-21 | 2011-12-13 | Panasonic Corporation | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1180689A3 (en) | 2003-07-02 |
| KR20020013800A (ko) | 2002-02-21 |
| HK1040115A1 (zh) | 2002-05-24 |
| EP1180689A2 (en) | 2002-02-20 |
| US20020017926A1 (en) | 2002-02-14 |
| SG165147A1 (en) | 2010-10-28 |
| CN1340717A (zh) | 2002-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8912778B1 (en) | Switching voltage regulator employing current pre-adjust based on power mode | |
| EP1298777A1 (en) | High-efficiency regulated voltage-boosting device | |
| US7492231B2 (en) | Oscillator starting control circuit | |
| US8264294B2 (en) | Semiconductor device having on-chip oscillator for producing clock signal | |
| US20050253569A1 (en) | Voltage regulator | |
| US7755584B2 (en) | Voltage boosting circuit, voltage boosting/dropping circuit and LCD | |
| JP2002032988A (ja) | 内部電圧発生回路 | |
| KR101038624B1 (ko) | 발진 회로 및 메모리 시스템 | |
| JP2002055130A (ja) | 周波数判定回路、データ処理装置 | |
| KR19990045290A (ko) | 발진 회로 | |
| US8117466B2 (en) | Data processing device and power supply voltage generator that control a power supply voltage during an auxiliary period, and method of controlling the power supply voltage thereof during an auxiliary period | |
| EP0872784B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| CN114253333A (zh) | 稳压装置 | |
| US6771115B2 (en) | Internal voltage generating circuit with variable reference voltage | |
| KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
| TW202238305A (zh) | 並聯穩壓器 | |
| JP2001102866A (ja) | Ｃｒ発振回路 | |
| JP2006352384A (ja) | 集積回路内蔵発振器 | |
| US10684314B2 (en) | System and method for testing reference voltage circuit | |
| JP2001244421A (ja) | 電圧供給回路及びその制御方法 | |
| US11531367B2 (en) | Circuit device and real-time clock device | |
| US11955196B2 (en) | Memory device, voltage generating device and voltage generating method thereof | |
| US11664765B2 (en) | Circuit device and oscillator | |
| CN113258878B (zh) | 振荡器 | |
| US11836001B2 (en) | Circuit device and real-time clock device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040218 |