DE4343069A1 - Integrierte Halbleiterschaltungen und Kombination derselben - Google Patents
Integrierte Halbleiterschaltungen und Kombination derselbenInfo
- Publication number
- DE4343069A1 DE4343069A1 DE4343069A DE4343069A DE4343069A1 DE 4343069 A1 DE4343069 A1 DE 4343069A1 DE 4343069 A DE4343069 A DE 4343069A DE 4343069 A DE4343069 A DE 4343069A DE 4343069 A1 DE4343069 A1 DE 4343069A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- integrated circuits
- delay time
- control circuit
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
Description
Die Erfindung bezieht sich auf eine integrierte Schaltung
mit einer Vielzahl von Schaltgliedern, die elektrisch derart
miteinander verbunden sind, daß vorbestimmte logische
Operationen ausgeführt werden können, sowie auf eine
Zusammensetzung aus einer Vielzahl von integrierten
Schaltungen.
Während verschiedenerlei Arten von integrierten Schaltungen
bekannt sind, wird in der folgenden Beschreibung als
Beispiel für eine integrierte Schaltung eine als "Gate
array" bekannte Schaltelementeanordnung herangezogen, auf
die jedoch die Erfindung nicht eingeschränkt ist und die
somit lediglich als Beispiel angeführt wird. Die Fig. 21 ist
ein Blockschaltbild einer herkömmlichen
Schaltelementeanordnung. Die Anordnung nach Fig. 21 enthält
eine taktsynchronisierte decodierende Wählschaltung mit zwei
Eingängen und Ausgabesteuerung. In Fig. 21 ist mit 1 ein
logischer Nutzschaltungsteil bezeichnet, der für das
Ausführen von logischen Funktionen der
Schaltelementeanordnung benutzt wird. Die Figur zeigt ferner
Eingangsanschlüsse 2a und 2b für die Aufnahme von
Ausgabesteuersignalen, Eingangsanschlüsse 3a und 3b für die
Aufnahme von Wählsignalen, einen Taktanschluß 4 für die
Aufnahme eines Synchronisiersignals, Ausgangsanschlüsse 5a
bis 5d für die Abgabe des Ausgangssignals des
Nutzschaltungsteils 1 und NAND-Glieder 6a bis 6d, welche die
logischen Operationen ausführen.
Diese Schaltelementeanordnung wirkt folgendermaßen: Wenn an
den Eingangsanschlüssen 2a und 2b anliegende
Ausgabesteuersignale OE1 und OE2 beide niedrigen Pegel
haben, sind alle NAND-Glieder 6a bis 6d im aktiven Zustand.
Wenn dagegen das Signal OE1 hohen Pegel hat, sind die
Ausgangssignale der NAND-Glieder 6a und 6b abgeschaltet.
Wenn das Signal OE2 hohen Pegel hat, sind die
Ausgangssignale der NAND-Glieder 6c und 6d abgeschaltet. Bei
diesen Abschaltzuständen sind die Ausgangssignale an den
Ausgangsanschlüssen 5a und 5b oder 5c und 5d unabhängig von
den Zuständen an den anderen Eingangsanschlüssen 3a und 3b
und an dem Taktanschluß 4 auf den niedrigen Pegel
festgelegt. Daher werden dann, wenn beide Signale OE1 und
OE2 niedrigen Pegel haben, jeweilige Ausgangssignale Y1 bis
Y4 entsprechend Wählsignalen I1 und I2 gewählt, die an den
Eingangsanschlüssen 3a und 3b anliegen. Wenn in diesem Fall
beide Wählsignale I1 und I2 niedrigen Pegel haben, erscheint
ein an dem Taktanschluß 4 eingegebenes Synchronisiersignal
CLK als Ausgangssignal Y1 an dem Ausgangsanschluß 5a. Wenn
beide Wählsignale I1 und I2 hohen Pegel haben, erscheint das
Synchronisiersignal CLK an dem Ausgangsanschluß 5b. Wenn das
Wählsignal I1 hohen Pegel hat und das Wählsignal I2
niedrigen Pegel hat, erscheint das Synchronisiersignal CLK
an dem Ausgangsanschluß 5c, während bei niedrigem Pegel des
Wählsignals I1 und hohem Pegel des Wählsignals I2 das
Synchronisiersignal CLK an dem Ausgangsanschluß 5d
erscheint.
Die herkömmliche Technologie bezüglich der
Schaltelementeanordnung ist in der US-PS 4 902 986 offenbart
(20. Februar 1990).
In einer herkömmlichen integrierten Schaltung wie einer
vorstehend als Beispiel beschriebenen
Schaltelementeanordnung ändert sich infolge von
Temperaturänderungen oder aus anderen Gründen die
Verzögerungszeit der internen Schaltung. Daher muß dann,
wenn das Ausgangssignal der integrierten Schaltung zusammen
mit einem anderen Signal genutzt wird, ein großer Spielraum
einschließlich der Schwankungen hinsichtlich der
Laufzeitverzögerung vorgesehen werden. Ein anderes Problem
besteht darin, daß eine Schaltelementeanordnung keine
Schaltung wie eine Verzögerungsschaltung enthalten kann, die
mit einer hochgenauen Zeitsteuerung arbeiten sollte.
Zur Lösung dieser Probleme liegt der Erfindung die Aufgabe
zugrunde, eine integrierte Halbleiterschaltung, in der eine
Änderung der internen Verzögerungszeit erfaßt und diese
Änderung selbsttätig kompensiert werden kann, sowie eine
zusammengesetzte Schaltung aus einer Vielzahl von
integrierten Schaltungen zu schaffen, in welcher eine
Änderung der Laufzeitverzögerung des ganzen Systems erfaßt
und diese Änderung kompensiert werden kann.
Die Aufgabe wird erfindungsgemäß mit der integrierten
Halbleiterschaltung bzw. der zusammengesetzten Schaltung
gemäß einem der Patentansprüche gelöst.
Bei der erfindungsgemäßen Gestaltung gemäß Patentanspruch 1
werden von der Zähleinrichtung die von dem Ringoszillator
erzeugten Impulse in Relation zu dem Bezugsimpulssignal
gezählt, wobei der Ringoszillator aus den
Blindschaltelementen besteht, die gesondert von dem
tatsächlich genutzten logischen Schaltungsteil angebracht
sind. Dadurch wird es möglich, aus dem Zählwert die durch
eine Temperaturänderung oder aus anderen Gründen verursachte
Änderung der Laufzeitverzögerung der integrierten
Halbleiterschaltung zu ermitteln.
Bei der Gestaltung gemäß Patentanspruch 2 erzeugt der
Verzögerungszeitkompensation-Steuerschaltungsblock die
Steuerdaten aufgrund der Differenz zwischen einem Zählwert
der Zähleinrichtung und dem Bezugszählwert, der als der von
der Zähleinrichtung gezählte erste Zählwert vorgegeben ist.
Diese Steuerdaten werden der Synchronisiertakt-
Zeitkorrekturschaltung zum Auskorrigieren der Änderung der
Laufzeitverzögerung des tatsächlich genutzten
taktsynchronisierten logischen Schaltungsteils und auch der
Oszillatorverzögerung-Steuerschaltung zugeführt. Damit wird
es möglich, die selbsttätige Kompensation der Änderung der
Laufzeitverzögerung der integrierten Halbleiterschaltung zu
erzielen.
Bei der Gestaltung gemäß Patentanspruch 3 erzeugt der
Verzögerungszeitkompensation-Steuerschaltungsblock die
Korrekturspannung aufgrund der Differenz zwischen einem
Zählwert der Zähleinrichtung und dem Bezugszählwert, der als
von der Zähleinrichtung gezählter erster Zählwert vorgegeben
ist. Diese Korrekturspannung wird der Speisespannung-
Steuerschaltung zum Steuern der Speisespannung für den
tatsächlich genutzten logischen Schaltungsteil und den
Ringoszillator zugeführt. Damit wird es möglich, die
selbsttätige Kompensation der Änderung der
Laufzeitverzögerung der integrierten Halbleiterschaltung zu
erzielen.
Bei der Gestaltung gemäß Patentanspruch 4 speichert die
Speichereinrichtung die den Normalzustand betreffenden
Normalzustanddaten den Bezugszählwert, der den von der
Zähleinrichtung bei dem Normalzustand abgegebenen Zählwert
darstellt, Zustanddaten, die von dem Normalzustand
verschiedene Zustände darstellen, und die Zählwerte, die
Korrekturdaten darstellen und die von der Zähleinrichtung
durch das Zählen bei den von dem Normalzustand verschiedenen
Zuständen abgegeben werden. Der Verzögerungszeitkompensa
tion-Steuerschaltungsblock erzeugt die Korrekturspannung
gemäß dem Ergebnis des Abfragens dieser Speichereinrichtung,
welches aufgrund einer Differenz zwischen dem Zählwert der
Zähleinrichtung und dem Bezugszählwert vorgenommen wird. Die
erzeugte Korrekturspannung wird der Speisespannung-
Steuerschaltung zugeführt. Auf diese Weise wird es möglich,
die optimierte Selbstkompensation der durch eine
Temperaturänderung oder aus anderen Gründen verursachten
Änderung der Laufzeitverzögerung der integrierten
Halbleiterschaltung zu erzielen.
Bei der Gestaltung gemäß Patentanspruch 5 speichert die
Speichereinrichtung die den Normalzustand zugeordneten
Normalzustanddaten, den Bezugszählwert, der den von der
Zähleinrichtung bei dem Normalzustand abgegebenem Zählwert
darstellt, die Zustanddaten für die von dem Normalzustand
verschiedenen Zustände und die von der Zähleinrichtung durch
das Zählen bei den von dem Normalzustand verschiedenen
Zuständen abgegebenen Zählwerte als Korrekturdaten. Der
Verzögerungszeitkompensation-Steuerschaltungsblock erzeugt
Steuerdaten aus dem Ergebnis des Abfragens der
Speichereinrichtung, welches aufgrund der Differenz zwischen
dem Zählwert der Zähleinrichtung und dem Bezugszählwert
ausgeführt wird. Die erzeugten Steuerdaten werden der
Synchronisiertakt-Zeitkorrekturschaltung und der
Oszillatorverzögerung-Steuerschaltung zugeführt. Auf diese
Weise ist es ermöglicht, die optimierte Selbstkompensation
der durch eine Temperaturänderung oder aus anderen Gründen
verursachten Änderung der Laufzeitverzögerung der
integrierten Halbleiterschaltung zu erzielen.
Bei der Gestaltung gemäß Patentanspruch 6 ist der
Verzögerungszeitkompensation-Steuerschaltungsblock zur
gemeinsamen Verwendung für die Vielzahl der hintereinander
geschalteten integrierten Halbleiterschaltungen vorgesehen
und erzeugt die zum Kompensieren der Änderung der
Laufzeitverzögerung anzusetzenden Steuerdaten aufgrund der
Differenz zwischen dem Zählwert der Zähleinrichtung und dem
Bezugszählwert, der als von der Zähleinrichtung gezählter
erster Zählwert vorgegeben ist, wobei die Zähleinrichtung
die Impulse aus dem Ringoszillator zählt, der durch
Hintereinanderschalten der Blindschaltelemente der
jeweiligen integrierten Schaltungen zu einem Ring gebildet
ist. Diese Steuerdaten werden der Synchronisiertakt-
Zeitkorrekturschaltung, welche für die Vielzahl der
integrierten Halbleiterschaltungen gemeinsam vorgesehen ist,
und auch der Oszillatorverzögerung-Steuerschaltung
zugeführt, welche gleichfalls für die Vielzahl der
integrierten Halbleiterschaltungen gemeinsam vorgesehen ist.
Auf diese Weise ist die Selbstkompensation der Änderung der
Laufzeitverzögerung der ganzen zusammengesetzten Schaltung
aus den integrierten Halbleiterschaltungen erzielbar.
Bei der Gestaltung gemäß Patentanspruch 7 ist der
Verzögerungszeitkompensation-Steuerschaltungsblock für die
Vielzahl der hintereinandergeschalteten integrierten
Halbleiterschaltungen gemeinsam vorgesehen und erzeugt die
zum Kompensieren der Änderung der Laufzeitverzögerung
verwendete Steuerspannung aufgrund der Differenz zwischen
dem Zählwert der Zähleinrichtung und dem Bezugszählwert, der
als von der Zähleinrichtung gezählter erster Zählwert
vorgegeben ist, wobei die Zähleinrichtung die Impulse aus
dem Ringoszillator zählt, welcher durch
Hintereinanderschalten der Blindschaltelemente der
jeweiligen integrierten Schaltungen zu einem Ring gebildet
ist. Diese Steuerspannung wird den Speisespannung-
Steuerschaltungen der jeweiligen integrierten
Halbleiterschaltungen zugeführt. Auf diese Weise wird es
möglich, die Änderung der Laufzeitverzögerung der ganzen,
aus den integrierten Halbleiterschaltungen
zusammengestellten Schaltung selbsttätig zu kompensieren.
Bei der Gestaltung gemäß Patentanspruch 8 hat die aus
integrierten Halbleiterschaltungen zusammengesetzte
Schaltung eine Vielzahl von Kanälen, die jeweils eine aus
integrierten Schaltungen zusammengesetzte Schaltung gemäß
Patentanspruch 6 enthalten, eine einzelne Zähleinrichtung,
die für die Vielzahl der Kanäle gemeinsam vorgesehen ist,
eine einzelne Speichereinrichtung, die für die Vielzahl der
Kanäle gemeinsam vorgesehen ist, und einen
Verzögerungszeitkompensation-Steuerschaltungsblock, der für
die Vielzahl der Kanäle gemeinsam vorgesehen ist und der den
jeweiligen Kanälen Steuerdaten zuführt. Auf diese Weise wird
es möglich, hinsichtlich der Laufzeitverzögerung
Abweichungen zwischen den Kanälen selbsttätig zu
korrigieren.
Bei der Gestaltung gemäß Patentanspruch 9 enthält die aus
den integrierten Halbleiterschaltungen zusammengesetzte
Schaltung eine Vielzahl von Kanälen, die jeweils eine aus
integrierten Schaltungen zusammengesetzte Schaltung gemäß
Patentanspruch 7 aufweisen, eine einzelne Zähleinrichtung,
die für die Vielzahl der Kanäle gemeinsam vorgesehen ist,
eine einzelne Speichereinrichtung, die für die Vielzahl der
Kanäle gemeinsam vorgesehen ist, und einen
Verzögerungszeitkompensation-Steuerschaltungsblock, der für
die Vielzahl der Kanäle gemeinsam vorgesehen ist und der
Korrekturspannungen erzeugt, welche den jeweiligen Kanälen
über die entsprechende Übertragungseinrichtung selektiv
zugeführt werden. Auf diese Weise können hinsichtlich der
Laufzeitverzögerung die Abweichungen zwischen den Kanälen
selbsttätig auskorrigiert werden.
Die Erfindung wird nachstehend anhand von
Ausführungsbeispielen unter Bezugnahme auf die Zeichnung
näher erläutert.
Fig. 1 ist ein Blockschaltbild einer
integrierten Halbleiterschaltung gemäß einem ersten
Ausführungsbeispiel der Erfindung.
Fig. 2 ist ein Zeitdiagramm, das die
Zeitsteuerung von internen Operationen bei dem ersten
Ausführungsbeispiel veranschaulicht.
Fig. 3 ist ein Blockschaltbild einer
integrierten Halbleiterschaltung gemäß einem zweiten
Ausführungsbeispiel der Erfindung.
Fig. 4 ist ein Zeitdiagramm, das die
Zeitsteuerung von internen Operationen bei dem zweiten
Ausführungsbeispiel veranschaulicht.
Fig. 5 ist ein Blockschaltbild einer
integrierten Halbleiterschaltung gemäß einem dritten
Ausführungsbeispiel der Erfindung.
Fig. 6 ist ein Zeitdiagramm, das die
Zeitsteuerung von internen Operationen bei dem dritten
Ausführungsbeispiel veranschaulicht.
Fig. 7 ist ein Blockschaltbild einer
integrierten Halbleiterschaltung gemäß einem vierten
Ausführungsbeispiel der Erfindung.
Fig. 8 ist ein Blockschaltbild einer
integrierten Halbleiterschaltung gemäß einem fünften
Ausführungsbeispiel der Erfindung.
Fig. 9 ist ein Zeitdiagramm, das die
Zeitsteuerung von internen Operationen bei dem fünften
Ausführungsbeispiel veranschaulicht.
Fig. 10 ist ein Blockschaltbild einer
integrierten Halbleiterschaltung gemäß einem sechsten
Ausführungsbeispiel der Erfindung.
Fig. 11 ist ein Blockschaltbild einer
integrierten Halbleiterschaltung gemäß einem siebenten
Ausführungsbeispiel der Erfindung.
Fig. 12 ist ein Zeitdiagramm, das die
Zeitsteuerung von internen Operationen bei dem siebenten
Ausführungsbeispiel veranschaulicht.
Fig. 13 ist ein Blockschaltbild einer
integrierten Halbleiterschaltung gemäß einem achten
Ausführungsbeispiel der Erfindung.
Fig. 14 ist ein Ablaufdiagramm, das den Ablauf
von Operationen bei dem achten Ausführungsbeispiel zeigt.
Fig. 15 ist ein Ablaufdiagramm, das den Ablauf
von Operationen bei dem achten Ausführungsbeispiel zeigt.
Fig. 16 ist ein Blockschaltbild einer
integrierten Halbleiterschaltung gemäß einem neunten
Ausführungsbeispiel der Erfindung.
Fig. 17 ist ein Blockschaltbild einer aus
integrierten Halbleiterschaltungen zusammengesetzten
Schaltung gemäß einem zehnten Ausführungsbeispiel der
Erfindung.
Fig. 18 ist ein Blockschaltbild einer aus
integrierten Halbleiterschaltungen zusammengesetzten
Schaltung gemäß einem elften Ausführungsbeispiel der
Erfindung.
Fig. 19 ist ein Blockschaltbild einer aus
integrierten Halbleiterschaltungen zusammengesetzten
Schaltung gemäß einem zwölften Ausführungsbeispiel der
Erfindung.
Fig. 20 ist ein Blockschaltbild einer aus
integrierten Halbleiterschaltungen zusammengesetzten
Schaltung gemäß einem dreizehnten Ausführungsbeispiel der
Erfindung.
Fig. 21 ist ein Blockschaltbild einer
herkömmlichen integrierten Halbleiterschaltung.
Die Ausführungsbeispiele der Erfindung werden nachstehend
anhand einer Schaltelementeanordnung als Beispiel für eine
integrierte Schaltung beschrieben, auf das die Erfindung
jedoch nicht eingeschränkt ist, so daß die
Schaltelementeanordnung lediglich als Beispiel anzusehen
ist.
Die Fig. 1 ist ein Blockschaltbild einer integrierten
Halbleiterschaltung gemäß dem ersten Ausführungsbeispiel der
Erfindung, wobei die den Elementen nach Fig. 21
entsprechenden Elemente mit den gleichen Bezugszeichen
bezeichnet sind und die Beschreibung dieser Elemente nicht
wiederholt wird. In Fig. 1 ist mit 7 ein Ringoszillator aus
in der Form eines Ringes hintereinander geschalteten
Blindschaltgliedern bezeichnet, die von dem tatsächlichen
logischen Schaltungsteil 1 gesondert angebracht sind,
während mit 8 ein Vorwärts/Rückwärtszähler bezeichnet ist,
der als Zähleinrichtung für das Zählen der von dem
Ringoszillator 7 erzeugten Impulse dient. Die Fig. 1 zeigt
ferner Eingangsanschlüsse 9a bis 9d für die Eingabe von
verschiedenen Signalen, Eingangsanschlüsse 10a bis 10d für
die Eingabe von Einstelldaten für den Zähler 8 und
Ausgangsanschlüsse 10e bis 10i für die Ausgabe der Zähldaten
aus dem Zähler 8.
Nachstehend wird nun die Funktion dieser integrierten
Schaltung beschrieben. Der wirksame logische Schaltungsteil
1 ist der gleiche wie derjenige nach Fig. 21, der schon
beschrieben wurde und der hier nicht nochmals erläutert
wird. Wenn in den Ringoszillator 7 nach Fig. 1 über den
Eingangsanschluß 9a ein einzelnes Impulssignal RINGST
eingegeben wird, läuft das Signal durch die ringförmig
hintereinander geschalteten Blindschaltelemente oder
Blindschaltglieder um und der Signalumlauf bzw. die
Oszillation wird fortgesetzt. Wenn diese Reihenschaltung aus
Blindschaltgliedern durch die gleiche Anzahl von
Schaltgliedern wie die Anzahl der zwischen dem Eingang und
dem Ausgang des wirksamen logischen Schaltungsteils 1
vorgesehenen Schaltgliedern gebildet wird und die gleiche
Art von Schaltgliedern wie bei dem wirksamen logischen
Schaltungsteil 1 verwendet wird, ist der Abstand der Impulse
des Ringoszillators annähernd gleich der Verzögerungszeit
zwischen dem Eingang und dem Ausgang des logischen
Schaltungsteils 1.
Die Impulse aus dem Ringoszillator 7 werden an den Vorwärts/
Rückwärtszähler 8 angelegt. Die Betriebsweise des Zählers 8
wird durch ein an den Eingangsanschluß 9d angelegtes
Eingangssignal U/D derart bestimmt, daß der Zähler 8
entweder aufwärts oder abwärts zählt. Bei der Abwärtszählung
wird zuerst über die Eingangsanschlüsse 10a bis 10d im
Ansprechen auf ein Ladesignal LOAD ein Anfangswert
eingegeben, von dem weg die Impulse auf 0 herunter gezählt
werden. Wenn der Zählstand 0 erreicht, wird aus dem
Ausgangsanschluß 10e ein Signal RCO abgegeben. Im Falle der
Aufwärtszählung wird ein Zählwert über die
Ausgangsanschlüsse 10f bis 10i abgegeben. Wenn über den
Eingangsanschluß 9c an den Zähler 8 ein hochgenaues
Bezugsimpulssignal STDCLK als Einschaltsignal angelegt wird,
werden die von dem Ringoszillator 7 erzeugten Impulse nur
dann gezählt, wenn das Bezugsimpulssignal auf dem hohen
Pegel liegt.
Die Fig. 2 ist ein Zeitdiagramm, das die Funktion der
vorstehend beschriebenen integrierten Schaltung
veranschaulicht, wobei mit 15 das Bezugsimpulssignal STDCLK
bezeichnet ist und mit 16 die von dem Ringoszillator 7
erzeugten Impulse bezeichnet sind. Aus der Fig. 2 ist
ersichtlich, daß die Anzahl der Impulse des Ringoszillators
7 über eine in Fig. 2 mit 17 bezeichnete Zeitdauer gezählt
wird, während der das STDCLK-Signal 15 auf dem hohen Pegel
liegt. Wenn das Signal 15 eine ausreichend hohe Genauigkeit
hat und nicht durch eine Änderung der internen Verzögerung
der Schaltelementeanordnung beeinflußt ist, ergibt eine
Änderung der internen Verzögerung der
Schaltelementeanordnung eine Differenz hinsichtlich der
Anzahl der während der Zeitdauer 17 gezählten Impulse. Wenn
die gezählte Anzahl groß ist, bedeutet dies, daß die
Verzögerungszeit kurz ist, und wenn die gezählte Anzahl
gering ist, bedeutet dies, daß die Verzögerungszeit lang
ist.
Das zweite Ausführungsbeispiel der Erfindung wird
nachstehend anhand der Zeichnung beschrieben. Die Fig. 3 ist
ein Blockschaltbild, das eine andere Ausführungsform der
Schaltung gemäß Patentanspruch 1 veranschaulicht. In dieser
Figur ist mit 11 ein Abwärtszähler bezeichnet, der als
Zähleinrichtung für das Zählen der von dem Ringoszillator 7
erzeugten Impulse dient, während mit 12 ein RS-Flipflop für
das Erzeugen eines Torsignals aus dem Ausgangssignal des
Abwärtszählers 11 bezeichnet ist. Die Fig. 3 zeigt ferner
ein UND-Glied 13, das durch das Torsignal aus dem Flipflop
12 durchgeschaltet oder gesperrt wird, einen Aufwärtszähler
14 als Zähleinrichtung für das Zählen eines
Bezugsimpulssignals, d. h. eines über das UND-Glied 13
durchgelassenen Bezugstaktsignals STDCLK2 und einen
Eingangsanschluß 9e für das Eingeben eines Rücksetzsignals
RESET für den Aufwärtszähler 14. Die anderen Elemente sind
mit den gleichen Bezugszeichen wie die entsprechenden
Elemente in Fig. 1 bezeichnet und die Erläuterung dieser
Elemente wird nicht wiederholt.
Nachstehend wird die Funktion dieser integrierten Schaltung
beschrieben. Im Ansprechen auf ein über den Eingangsanschluß
9b zugeführtes Ladesignal L/D wird in dem Abwärtszähler 11
über die Eingangsanschlüsse 10a bis 10d ein Anfangswert
eingestellt. Von diesem Anfangswert ausgehend zählt der
Abwärtszähler 11 die Anzahl der von dem Ringoszillator 7
erzeugten Impulse. Zugleich wird das Ladesignal L/D über den
Eingangsanschluß 9b auch an den Setzanschluß S des Flipflops
12 angelegt, so daß das invertierte Ausgangssignal P des
Flipflops 12 den hohen Pegel annimmt. Dieses Ausgangssignal
P wird dem Eingang des UND-Glieds 13 zugeführt.
Die Fig. 4 ist ein Zeitdiagramm, das die Funktion der
vorstehend beschriebenen integrierten Schaltung
veranschaulicht. Diese Figur zeigt ein Oszillatorimpulssig
nal 16 aus dem Ringoszillator 7, ein an den Eingangsanschluß
9b angelegtes Ladesignal 18 und ein von dem Abwärts Zähler 11
abgegebenes Borgübertragssignal 19. In Fig. 4 ist mit 20 das
invertierte Ausgangssignal P des Flipflops bezeichnet,
während mit 21 das an den Eingangsanschluß 9c angelegte
Bezugstaktsignal STDCLK2 bezeichnet ist, das als
Bezugsimpulssignal dient. Wenn nach dem Beginn des
Abwärtszählens durch den Abwärtszähler der Zählstand 0
erreicht, gibt der Abwärtszähler an den Rücksetzanschluß R
des Flipflops 12 das Borgübertragssignal ab, wodurch das
invertierte Ausgangssignal P des Flipflops 12 auf den
niedrigen Pegel wechselt. Daher wird das UND-Glied 13 über
eine Zeitdauer von dem Zeitpunkt, an dem das Ladesignal an
den Eingangsanschluß 9b angelegt wird, bis zu dem Zeitpunkt
eingeschaltet, an dem das Flipflop 12 das Borgübertragsignal
erzeugt. Während dieser Einschaltperiode zählt der
Aufwärtszähler 14 das daran über den Eingangsanschluß 9c und
das UND-Glied 13 angelegte Signal STDCLK2. Wenn das
Impulssignal STDCLK2 eine ausreichend hohe Frequenz hat,
kann hinsichtlich der Erfassung einer Änderung der internen
Verzögerung der integrierten Schaltung eine hohe Auflösung
erzielt werden.
Die Fig. 5 ist ein Blockschaltbild, das das dritte
Ausführungsbeispiel der Erfindung gemäß Patentanspruch 2
zeigt. Die den Elementen in Fig. 1 oder 3 entsprechenden
Elemente sind mit den gleichen Bezugszeichen bezeichnet und
diese Elemente werden nachstehend nicht nochmals erläutert.
In Fig. 5 ist mit 1b ein wirksamer logischer Schaltungsteil
bezeichnet, der mit einem Synchronisiertaktsignal betrieben
wird, während mit 8b ein Aufwärts/Abwärtszähler mit
gesonderten Takteingängen für das Aufwärtszählen und das
Abwärtszählen bezeichnet ist. Ferner zeigt die Figur
Eingangsanschlüsse 10j, über die in den Zähler 8b ein
Anfangswert eingegeben wird, einen Eingangsanschluß 9e, über
den ein Steuersignal DSET zum Einstellen der Anfangsdaten
zugeführt wird, UND-Glieder 13b bis 13d zur
Funktionssteuerung, eine Verzögerungsschaltung 23,
Antivalenzglieder 24a und 24b zur Funktionssteuerung, einen
Zwischenspeicher 25a zum Zwischenspeichern des Inhalts des
Aufwärtszählers 14 und einen Digitalvergleicher 25b, der als
Vergleichseinrichtung zum Vergleichen des Inhalts des
Aufwärtszählers 14 mit dem Inhalt des Zwischenspeichers 25a
dient. Ein Verzögerungszeitkompensation-Steuerschaltungblock
26 ist durch den Aufwärts/Abwärtszähler 8b, das Flipflop 12,
die UND-Glieder 13b bis 13d, ODER-Glieder 22a bis 22d, die
Verzögerungsschaltung 23, die Antivalenzglieder 24a und 24b,
den Zwischenspeicher 25a und den Digitalvergleicher 25b
gebildet. Die Fig. 5 zeigt ferner einen Decodierer 27 zum
Decodieren des Zählwertes des Zählers 8b, eine
Synchronisiertakt-Zeitkorrekturschaltung 28a für das
Korrigieren der Verzögerungszeit durch Steuern der Zeit des
Synchronisiertaktes für den logischen Schaltungsteil 1b und
eine Oszillatorverzögerung-Steuerschaltung 28b zum Steuern
der Blindschaltglieder des Ringoszillators in
Übereinstimmung mit der Steuerung der Synchronisiertakt-
Zeitkorrekturschaltung 28a. Der Ringoszillator 7b
unterscheidet sich von dem in Fig. 1 gezeigten
Ringoszillator 7 darin, daß er die Oszillatorverzögerung-
Steuerschaltung 28b enthält.
Die Fig. 6 ist ein Zeitdiagramm, das die Funktion dieser
integrierten Schaltung veranschaulicht. In Fig. 6 ist mit 29
das an den Eingangsanschluß 9c angelegte Bezugsimpulssignal
STDCLK bezeichnet, das an den Freigabeeingang des
Aufwärtszählers 14 und auch an das Antivalenzglied 24a
angelegt ist. Mit 30 ist das durch Verzögern des
Bezugsimpulssignals 29 durch die Verzögerungsschaltung 23
erhaltene und an den Eingang des ODER-Glieds 22b sowie den
Eingang des Antivalenzglieds 24b angelegte Signal
bezeichnet. Mit 31 ist das Ausgangssignal des ODER-Glieds
22b bezeichnet, das an den Eingängen der Antivalenzglieder
24a und 24b anliegt. Mit 32 ist das Ausgangssignal des
Antivalenzglieds 24b bezeichnet, das als Rücksetzsignal an
den Aufwärtszähler 14 angelegt wird. Mit 33 ist das an die
jeweiligen Eingänge der UND-Glieder 13b, 13c und 13d
angelegte Ausgangssignal des Antivalenzglieds 24a
bezeichnet. Mit 34 ist das Ausgangssignal des Flipflops 12
bezeichnet, das im Ansprechen auf das über den
Eingangsanschluß 9e angelegte Signal DSET schaltet, welches
als Steuersignal zum Einstellen der Anfangsdaten verwendet
wird. Mit 35 ist das als Triggersignal für den
Zwischenspeicher 25a dienende Ausgangssignal des UND-Glieds
13d bezeichnet. Mit 36 sind die von dem Ringoszillator 7b
erzeugten Impulse bezeichnet, die als Taktsignal an dem
Aufwärtszähler 14 angelegt werden. Mit 37 ist das
Ausgangssignal des digitalen Vergleichers 25b bei A < B
bezeichnet, während mit 38 das Ausgangssignal des digitalen
Vergleichers 25b bei A < B bezeichnet ist. Mit 39 ist das
die Zählung des Zählers 8b entsprechend dem
Vergleichsergebnis des digitalen Vergleichers 25b steuernde
Ausgangssignal des UND-Glieds 13b bezeichnet. Mit 40 ist das
Ausgangssignal des UND-Glieds 13c bezeichnet.
Der Betriebsablauf ist folgender: Wenn gemäß Fig. 6 an den
Eingangsanschluß 9c das Signal STDCLK mit der hohen
Genauigkeit angelegt wird, gibt die Verzögerungsschaltung 23
das in Fig. 6 mit 30 bezeichnete Ausgangssignal ab, das
gegenüber dem Signal STDCLK um die Verzögerungszeit Td
verzögert ist. Das ODER-Glied 22b nimmt diese beiden Signale
auf und gibt das in Fig. 6 mit 31 bezeichnete Ausgangssignal
ab. In der tatsächlichen Schaltung sind ODER-Glieder 22a,
22c und 22d angebracht, die als Blindschaltglieder für die
Zeiteinstellung benutzt werden, jedoch sind diese ODER-
Glieder in dem Zeitdiagramm in Fig. 6 außer Acht gelassen.
Die Antivalenzglieder 24a und 24b geben somit die jeweils
mit 32 und 33 in Fig. 6 bezeichneten Ausgangssignale ab. Zum
Erfassen des anfänglichen Bezugszählwertes werden die
gewählten Werte für die Synchronisiertakt-
Zeitkorrekturschaltung 28a und die Oszillatorverzögerung-
Steuerschaltung 28b für den logischen Schaltungsteil 1b mit
dem über die Eingangsanschlüsse 10j angelegten Wert
rückgesetzt und über den Eingangsanschluß 9e wird das Signal
DSET eingegeben.
Der Aufwärtszähler 14 wird durch das in Fig. 6 mit 32
bezeichnete Ausgangssignal des Antivalenzglieds 24b
rückgesetzt. Von dem Aufwärtszähler 14 werden die von dem
Ringoszillator 7b erzeugten Impulse 36 von 0 an nur über die
Zeitdauer gezählt, während der das STDCLK-Signal 29 den
hohen Pegel hat. Wenn bei diesem Zustand an den
Eingangsanschluß 9e das Steuersignal DSET für das Einstellen
der Anfangsdaten angelegt wird, nimmt der nichtinvertierende
Ausgang Q des RS-Flipflops 12 den hohen logischen Pegel an
und es wird von dem UND-Glied 13d nur ein in Fig. 6 mit 33
bezeichneter Impuls durchgelassen, der am Ausgang des UND-
Glieds 13d als Ausgangssignal 35 abgegeben wird. Im
Ansprechen auf dieses Ausgangssignal 35 wird von dem
Zwischenspeicher 35a der Zählwert des Aufwärtszählers 14
gespeichert. Dieser erste gespeicherte Wert wird als
Bezugszählwert an die B-Dateneingänge des digitalen
Vergleichers 25b angelegt. Bei dem Betriebsablauf danach
werden die von dem Ringoszillator 7b erzeugten Impulse nur
über die Zeitdauer gezählt, während der das STDCLK-Signal 29
den hohen Pegel hat, und der sich ergebende Zählwert wird an
die A-Datenanschlüsse des digitalen Vergleichers 25b
angelegt.
Der digitale Vergleicher 25b vergleicht den gegenwärtigen
Zählwert als Daten A mit dem Bezugszählwert als Daten B und
gibt das Vergleichsergebnis als Signal 37 oder 38 nach Fig.
6 ab. Falls der gegenwärtige Zählwert größer als der
Bezugszählwert ist, wird zu dem Zeitpunkt, an dem das Zählen
abgeschlossen ist, an den Aufwärtszählungseingang des
Aufwärts/Abwärtszählers 8b das Impulssignal 39 angelegt,
wobei dieser Zählungsendabschluß in Fig. 6 mit 33
dargestellt ist. Durch dieses Impulssignal 39 zählt der
Zähler 8b aufwärts und das Ausgangssignal des Zählers 8b
wird an den Decodierer 27 angelegt. Gemäß dem Zählwert des
Zählers 8b wählt der Decodierer 27 eine geeignete Anzahl von
Schaltgliedern der Synchronisiertakt- Zeitkorrekturschaltung
28a derart, daß der Synchronisiertakt für den wirksamen
logischen Schaltungsteil 1b in einem geeigneten Ausmaß
verzögert wird. Beispielsweise ist in dem vorstehend
beschriebenen Fall, bei dem der gegenwärtige Zählwert größer
als der Bezugszählwert ist, die interne Operation des
logischen Schaltungsteils 1b offensichtlich insgesamt zu
schnell. Daher wird zur Korrektur die Anzahl der
Schaltglieder der Synchronisiertakt-Zeitkorrekturschaltung
28a erhöht, wobei auch die Anzahl der Schaltglieder der
Oszillatorverzögerung-Steuerschaltung 28b derart erhöht
wird, daß die Anzahl der Schaltglieder derselben gleich
derjenigen der Zeitkorrekturschaltung 28a wird oder dieser
Anzahl entspricht.
Durch Wiederholen der vorstehend beschriebenen
Betriebsvorgänge wird die Selbstkorrektur derart ausgeführt,
daß der Zählwert der von dem Ringoszillator 7b erzeugten
Impulse der gleiche wie der anfängliche Bezugswert wird.
Nachstehend wird das vierte Ausführungsbeispiel der
Erfindung unter Bezugnahme auf Fig. 7 beschrieben, die ein
Blockschaltbild der integrierten Schaltung gemäß
Patentanspruch 2 ist. Bei diesem Ausführungsbeispiel sind
verschiedenerlei Steuerschaltungen des in Fig. 5
dargestellten dritten Ausführungsbeispiels wie die UND-
Glieder 13b und 13c, der Zwischenspeicher 25a, der digitale
Vergleicher 25b, der Decodierer 27 und der Aufwärts/
Abwärtszähler 8b durch einen Mikrocomputer 45 derart
ersetzt, daß eine zur Funktion nach Fig. 5 gleichartige
Funktion erzielt wird. Bei diesem vierten
Ausführungsbeispiel ist der Mikrocomputer 45 in dem gleichen
Gehäuse wie der wirksame logische Schaltungsteil 1b
enthalten, kann aber in ein anderes Gehäuse eingebaut sein.
Ein spezielles Beispiel für den Mikrocomputer 45 ist der
Computer M37702.
Die Fig. 8 ist ein Blockschaltbild, das als fünftes
Ausführungsbeispiel die integrierte Schaltung gemäß
Patentanspruch 3 zeigt. Die den Elementen bei den
vorangehenden Ausführungsbeispielen entsprechenden Elemente
werden nicht nochmals beschrieben. Die Fig. 8 zeigt UND-
Glieder 50a und 50b zum Erzeugen eines Aufwärts/Abwärts-
Steuersignals für den Aufwärts/Abwärtszähler 8, ein RS-
Flipflop 51, das gleichfalls zum Erzeugen des Aufwärts/
Abwärts-Steuersignals für den Zähler 8 verwendet wird, einen
Zwischenspeicher 52a zum Speichern des Bezugswertes für den
Zähler 8, einen Zwischenspeicher 52b zum Speichern des
Restwertes bei der Abwärtszählung, einen D/A-Umsetzer 53 zum
Erzeugen einer Spannung, die den in dem Zwischenspeicher 52b
gespeicherten Daten entspricht, und einen Rechenverstärker
54 zur Abgabe einer Ausgangsspannung, die gleich der Summe
aus der Ausgangsspannung des D/A-Umsetzers 53 und einer
Speisespannung Vcc ist.
Die Fig. 9 zeigt ein an den Eingangsanschluß 9e angelegtes
Signal DSET, ein Signal 41 an dem nichtinvertierten Ausgang
Q des Flipflops 51, einen Aufwärtszählwert 42 des Zählers 8,
einen Abwärtszählwert 43 des Zählers 8 und einen in dem
Zwischenspeicher 52b gespeicherten restlichen
Abwärtszählwert 44.
Nachstehend wird die Funktion bei diesem Ausführungsbeispiel
beschrieben. Wenn der anfängliche Zählwert erfaßt wird, wird
gemäß Fig. 8 an den Eingangsanschluß 9e zu dem in Fig. 9 bei
35b gezeigten Zeitpunkt das Steuersignal DSET 35b für das
Einstellen der Anfangsdaten angelegt. Dieses DSET-Signal 35b
wird an den Setzanschluß S des Flipflops 12 angelegt,
wodurch der nichtinvertierte Ausgang Q des Flipflops 12 den
hohen logischen Pegel annimmt, durch den die UND-Glieder 50a
und 50b eingeschaltet werden. Bei diesem Zustand wird von
dem Antivalenzglied 24b synchron mit dem STDCLK-Signal 29
ein Signal abgegeben. Wenn das in Fig. 9 mit 32 bezeichnete
Signal in das UND-Glied 50a eingegeben wird, wird es von
diesem durchgelassen und an den Setzanschluß S des Flipflops
51 angelegt. Infolgedessen nimmt der nichtinvertierte
Ausgang Q des Flipflops 51 den hohen Pegel an. Danach wird
von dem eingeschalteten UND-Glied 50b ein in Fig. 9 mit 33
bezeichnetes Signal durchgelassen und an den
Rücksetzanschluß R des Flipflops 51 angelegt, wodurch der
nichtinvertierte Ausgang Q des Flipflops 51 den niedrigen
Pegel annimmt, wie es in Fig. 9 mit 41 dargestellt ist.
Zugleich bringt dieses Signal aus dem UND-Glied 50b den
Ausgang Q des Flipflops 12 auf den niedrigen Pegel, so daß
die UND-Glieder 50a und 50b gesperrt werden.
Wenn das in Fig. 9 mit 41 bezeichnete Signal den hohen Pegel
hat, werden von dem Zähler 8 die von dem Ringoszillator 7
erzeugten Impulse 36 hochgezählt, bis sowohl das Signal 41
als auch das STDCLK-Signal 29 den niedrigen Pegel annimmt.
Der Zählwert des Zählers 8 wird durch den Zwischenspeicher
52 gespeichert. Diese gespeicherten Daten werden als
Bezugszählwert 42 nach Fig. 9 angesetzt.
Wenn das DSET-Signal 35b nicht eingegeben wird, werden von
dem Zähler 8 die von dem Ringoszillator 7 erzeugten Impulse
36 von dem Bezugszählwert weg über die Zeitdauer
heruntergezählt, während der das STDCLK-Signal 29 den hohen
Pegel hat. Der in Fig. 9 mit 44 bezeichnete Restwert nach
der Abwärtszählung wird vorübergehend durch den
Zwischenspeicher 52 festgehalten und dann als digitaler
Eingangssignalwert 44 nach Fig. 9 an den D/A-Umsetzer 53
angelegt. Der D/A-Umsetzer 53 gibt an den Rechenverstärker
54 eine Korrekturspannung ab, die den gespeicherten Daten
44, d. h., dem von dem Zwischenspeicher 52b gespeicherten
Restwert nach der Abwärtszählung entspricht. Der
Rechenverstärker 54 addiert die von dem D/A-Umsetzer 53
abgegebene Korrekturspannung zu der Speisespannung Vcc und
führt die sich ergebende Summenspannung dem tatsächlich
genutzten logischen Schaltungsteil 1 und dem Ringoszillator
7 als Stromversorgungsspannung zu.
Wenn beispielsweise die Umgebungstemperatur höher wird als
diejenige, bei der der Bezugszählwert erfaßt wurde, und
daher die Arbeitsgeschwindigkeit des logischen
Schaltungsteils 1b niedriger wird, wird der in Fig. 9 mit 43
dargestellte Restwert nach der Abwärtszählung größer, so daß
daher die Ausgangsspannung des D/A-Umsetzers 53 um ein
Ausmaß größer wird, welches dem Anstieg des Restwertes nach
der Abwärtszählung entspricht. Dies ergibt einen Anstieg der
an den Rechenverstärker 54 abgegebenen Korrekturspannung.
Hierdurch wird die dem logischen Schaltungsteil 1b und dem
Ringoszillator 7 zugeführte Speisespannung höher. In einer
CMOS-Schaltung wird beispielsweise dann, wenn die
Speisespannung höher wird, die Arbeitsgeschwindigkeit
allgemein höher. Daher wird auch die Arbeitsgeschwindigkeit
des Ringoszillators 7 höher, so daß auch die Anzahl der
während eines festgelegten Zeitabschnitts abgegebenen
Impulse größer wird. Infolge des Anstiegs der Impulsanzahl
wird der Restwert 43 nach dem Abwärts zählen auf einen Wert
verringert, der gleich demjenigen bei dem Bezugszählwert ist
oder nahe an diesem liegt.
Nachstehend wird das sechste Ausführungsbeispiel der
Erfindung unter Bezugnahme auf die Fig. 10 beschrieben, die
ein Blockschaltbild der integrierten Schaltung gemäß
Patentanspruch 3 ist. Bei diesem Ausführungsbeispiel sind
verschiedenerlei Steuerschaltungen des in Fig. 8
dargestellten fünften Ausführungsbeispiels wie die
Zwischenspeicher 52a und 52b und der D/A-Umsetzer 53 durch
einen Mikrocomputer 55 beispielsweise in Form des
Mikrocomputers M37702 oder dergleichen derart ersetzt, daß
die gleiche Funktion wie diejenige der Schaltung nach Fig. 8
erzielt werden kann. Bei diesem bestimmten
Ausführungsbeispiel ist der Mikrocomputer 55 in dem gleichen
Gehäuse wie der eigentlich-logische Schaltungsteil 1b
enthalten, kann aber in einem anderen Gehäuse untergebracht
sein.
Das siebente Ausführungsbeispiel der Erfindung wird
nachstehend unter Bezugnahme auf die Fig. 11 beschrieben,
die ein Blockschaltbild der integrierten Schaltung gemäß
Patentanspruch 3 ist. Die den Elementen bei den
vorangehenden Ausführungsbeispielen entsprechenden Elemente
werden nicht nochmals beschrieben. In Fig. 11 ist mit 56 ein
D-Flipflop zum Erzeugen eines Impulses gemäß dem Zählwert
des Aufwärts/Abwärtszählers 8 bezeichnet, während mit 57
eine Phasenkopplungsschaltung bezeichnet ist, die die
Phasendifferenz zwischen dem Signal STDCLK und dem von dem
Flipflop 56 erzeugten Impuls erfaßt und eine dieser
Phasendifferenz entsprechende Korrekturspannung erzeugt.
Die Fig. 12 zeigt ein von dem Zähler 8 abgegebenes
Borgübertragssignal 45, einen von dem Flipflop 56 erzeugten
Impuls 46, ein an den Eingangsanschluß 9c angelegtes STDCLK-
Signal 47 und eine Phasendifferenz 48 zwischen dem von dem
Flipflop 56 erzeugten Impuls 47 und dem STDCLK-Signal 47.
Nachstehend wird die Funktion dieses Ausführungsbeispiels
beschrieben. Wenn an der Anstiegsflanke des STDCLK-Signals
47 das in Fig. 12 mit 32 bezeichnete Ausgangssignal des
Antivalenzglieds 24b an den Rücksetzanschluß R des Flipflops
56 angelegt wird, nimmt das invertierte Ausgangssignal P des
Flipflops 56 den hohen Pegel an. Wenn der Zähler 8 nach
beendeter Abwärtszählung ein Borgübertragsignal abgibt,
nimmt das aus dem invertierten Ausgang P des Flipflops 56
abgegebene Signal 46 den niedrigen Pegel an. Die
Phasenkopplungsschaltung 57 erfaßt die Phasendifferenz 48
zwischen diesem Signal 46 und dem STDCLK-Signal 47 und gibt
an den Rechenverstärker 54 eine Spannung ab, die dieser
Phasendifferenz 48 entspricht. Somit ergibt dieses
Ausführungsbeispiel eine gleichartige Funktion wie das
fünfte oder sechste Ausführungsbeispiel.
Das achte Ausführungsbeispiel der Erfindung wird nachstehend
unter Bezugnahme auf die Fig. 13 beschrieben, die ein
Blockschaltbild der integrierten Schaltung gemäß
Patentanspruch 4 ist. Die den schon beschriebenen Elementen
entsprechenden Elemente werden nicht nochmals beschrieben.
In Fig. 13 ist mit 59 ein Datenspeicher bezeichnet, der als
Speichereinrichtung für das Speichern von Zustandsdaten und
des Bezugszählwertes bei dem Normalzustand sowie zum
Speichern von Zustanddaten und des Zählwertes bei anderen
Zuständen dient, während mit 60 ein Mikrocomputer wie der
Mikrocomputer M37702 bezeichnet ist, welcher den
Datenspeicher 59 entsprechend der Differenz zwischen dem
Zählwert des Aufwärts/Abwärtszählers 8 und dem
Bezugszählwert abfrägt und eine an den Rechenverstärker 54
anzulegende Korrekturspannung erzeugt.
Nachstehend wird die Funktion dieses Ausführungsbeispiels
beschrieben. Die Fig. 14 und 15 sind jeweils ein
Ablaufdiagramm, das den Ablauf der Funktion des
Mikrocomputers 60 veranschaulicht. Die Funktionen der
anderen Elemente als der Mikrocomputer 60 und der
Datenspeicher 59 wurden schon bei irgendeinem der
vorangehenden Ausführungsbeispiele erläutert und werden
nicht erneut beschrieben.
Bei einem Schritt ST102 führt der Mikrocomputer eine
Anfangseinstellung von verschiedenen Parametern aus. Dann
leitet bei einem Schritt ST103 der Mikrocomputer die
Oszillation des Ringoszillators 7 ein und wartet eine
bestimmte Zeitdauer ab, bis die gesamte Schaltung einen
stabilen Betriebszustand erreicht hat. Bei einem Schritt
ST104 wird entsprechend dem über den Eingangsanschluß 9c
angelegten Signal STDCLK durch den Zähler 8 die Anzahl der
von dem Ringoszillator erzeugten Impulse gezählt. Bei einem
Schritt ST105 wird der auf diese Weise erhaltene Zählwert
als Bezugszählwert in den Datenspeicher 59 eingespeichert.
Dann werden bei einem Schritt ST107 von dem Mikrocomputer 60
die Daten für den in dem Mikrocomputer 60 enthaltenen D/A-
Umsetzer um "1" abgestuft. Bei einem Schritt ST108 zählt der
Zähler 8 erneut die Anzahl der Impulse aus dem
Ringoszillator. Bei einem Schritt ST109 wird ermittelt, ob
dieser Zählwert um "1" größer ist als der Bezugszählwert.
Wenn dies nicht der Fall ist, kehrt das Programm zu einem
Schritt ST106 zurück. Andernfalls werden dann bei einem
Schritt ST111 die zu diesem Zeitpunkt bestehenden Daten für
den D/A-Umsetzer in den Datenspeicher 59 an einer Adresse C
eingespeichert. Danach werden die vorstehend beschriebenen
Betriebsvorgänge wiederholt, wobei jedesmal die an der
Adresse C gespeicherten Daten aufgestuft werden. Letztlich
werden in dem Datenspeicher 59 optimale Korrekturwerte für
den D/A-Umsetzer vorbereitet, welche den Differenzen der
Zählwerte in dem Fall entsprechen, daß die gemessenen
Zählwerte größer als der Bezugszählwert sind.
Auf gleichartige Weise werden Schritte ST121 bis ST130
wiederholt ausgeführt, bis in dem Datenspeicher 59 die
optimalen Korrekturwerte für den D/A-Umsetzer bereitgestellt
sind, die den Differenzen der Zählwerte in dem Fall
entsprechen, daß die gemessenen Zählwerte kleiner als der
Bezugszählwert sind.
Nachdem in dem Datenspeicher 59 die optimalen Korrekturwerte
für den D/A-Umsetzer für die Zählwertdifferenzen
bereitgestellt worden sind, wird bei einem Schritt ST143
nach Fig. 15 die Anzahl der Impulse aus dem Ringoszillator
gezählt. Wenn die Anzahl der gezählten Impulse gleich dem
Bezugszählwert ist, kehrt nach einer bestimmten
Verzögerungszeit das Programm zu dem Schritt ST143 zurück.
Wenn die gezählte Impulsanzahl von dem Bezugszählwert
verschieden ist, wird bei einem Schritt ST150 der gemäß der
Beschreibung im Zusammenhang mit Fig. 14 schon vorbereitete,
dem Ausmaß der Differenz entsprechende optimale
Korrekturwert gewählt und in den eingebauten D/A-Umsetzer
eingegeben. Danach kehrt das Programm zu dem Schritt ST143
zurück, bei dem wieder die Anzahl der Impulse aus dem
Ringoszillator gezählt wird.
Auf diese Weise wird der in Fig. 15 dargestellte
Betriebsablauf wiederholt ausgeführt, wobei an den
Rechenverstärker 54 bei jeder Wiederholung die entsprechende
Korrekturspannung angelegt wird, wodurch die durch eine
Temperaturänderung oder aus anderen Gründen hervorgerufene
Änderung der internen Verzögerung der CMOS-Schaltung oder
dergleichen selbsttätig kompensiert werden kann. Wenn bei
einem Schritt ST148 bei diesem Betriebsablauf ermittelt
wird, daß die Differenz zwischen dem gemessenen Zählwert und
dem Bezugszählwert größer als eine maximale Differenz in
einem Bereich für die optimale Korrektur ist, wird bei einem
Schritt ST149 eine Fehlerroutine ausgeführt.
Bei dem vorangehend beschriebenen achten Ausführungsbeispiel
wird das Ausgangssignal des als Abfrageeinrichtung dienenden
Mikrocomputers 60 an den Rechenverstärker 54 angelegt, der
als Steuerschaltung für das Steuern der Speisespannung
dient, welche dadurch derart eingestellt wird, daß die
Verzögerungszeit des eigentlichen logischen Schaltungsteils
1 und auch die Verzögerungszeit des Ringoszillators 7
gesteuert wird. Alternativ kann das Ausgangssignal der
Abfrageeinrichtung an die Synchronisiertakt-
Zeitkorrekturschaltung und die Oszillatorverzögerung-
Steuerschaltung angelegt werden, um die Verzögerungszeit des
tatsächlich genutzten logischen Schaltungsteils 1 und auch
die Verzögerungszeit des Ringoszillators 7 zu steuern. Die
Fig. 16 ist ein Schaltbild der integrierten Schaltung gemäß
Patentanspruch 5 als neuntes Ausführungsbeispiel. Diese
Figur zeigt einen Datenspeicher 59b, der als
Speichereinrichtung zum Speichern der Zustanddaten und des
Bezugszählwertes bei dem Normalzustand sowie auch der
Zustanddaten und des Zählwertes bei den anderen Zuständen
dient, und einen Mikrocomputer 60b, der den Datenspeicher 59
entsprechend der Differenz zwischen dem Zählwert des
Aufwärts/Abwärtszählers 14 und dem Bezugszählwert abfrägt
und Korrekturdaten erzeugt, die an die Synchronisiertakt-
Zeitkorrekturschaltung 28a und an die Oszillatorverzögerung-
Steuerschaltung 28b anzulegen sind.
Der Mikrocomputer 60b arbeitet auf gleichartige Weise wie
der Mikrocomputer 60 bei dem vorangehend beschriebenen
achten Ausführungsbeispiel und gibt die Steuerdaten derart
an die Synchronisiertakt-Zeitkorrekturschaltung 28a und auch
an die Oszillatorverzögerung-Steuerschaltung 28b ab, daß die
Selbstkompensation der durch eine Temperaturänderung oder
aus anderen Gründen entstehenden Änderung der internen
Verzögerungszeit der CMOS-Schaltung oder dergleichen erzielt
wird.
Unter Bezugnahme auf die Zeichnung wird nachstehend das
zehnte Ausführungsbeispiel der Erfindung beschrieben. Die
Fig. 17 ist ein Blockschaltbild der zusammengesetzten
Schaltung gemäß Patentanspruch 6. Die den schon vorangehend
beschriebenen Elementen entsprechenden Elemente werden nicht
beschrieben. In Fig. 17 ist mit 61 eine gleichartige
Schaltelementeanordnung wie bei dem in Fig. 3 dargestellten
dritten Ausführungsbeispiel bezeichnet. Ein geringer
Unterschied besteht darin, daß bei diesem zehnten
Ausführungsbeispiel Eingangsanschlüsse und
Ausgangsanschlüsse für die zum Bilden des Ringoszillators
verwendeten Teile vorgesehen sind. Mit 62a bis 62n sind
Schaltelementeanordnungen bezeichnet, welche jeweils nur
einen tatsächlich genutzten logischen Schaltungsteil 1b und
einen Ringoszillatorteil 67 enthalten. Die logischen
Schaltungen der tatsächlichen logischen Schaltungsteile 1b
dieser Schaltelementeanordnungen 62a bis 62n sind
hintereinander geschaltet. Die jeweiligen Teile für den
Ringoszillator haben Eingangsanschlüsse und
Ausgangsanschlüsse, d. h., Blindschaltglied-Ausgangsan
schlüsse 63a bis 63n für die Verbindung zum Bilden des
Ringoszillators, Blindschaltglied-Eingangsanschlüsse 64a bis
64n, Rückführungs-Eingangsanschlüsse 65a bis 65n zum Bilden
der Rückführungsleitung für den Ringoszillator und
Rückführungs-Ausgangsanschlüsse 66a bis 66n. Ein jeder Teil
des Ringoszillators enthält auch eine Vielzahl von
Blindschaltgliedern 67, die hintereinander geschaltet sind.
Diese Blindschaltglieder werden über die Eingangsanschlüsse
und Ausgangsanschlüsse 63a bis 66n miteinander zu einem Ring
verbunden, so daß der Ringoszillator gebildet wird.
Die Funktion dieses Ausführungsbeispiels ist die folgende:
Gemäß Fig. 17 sind die Reihenschaltungen der
Blindschaltglieder 67 der Schaltelementeanordnungen 61 und
62a bis 62n miteinander derart verbunden, daß der
Blindschaltglied-Ausgangsanschluß 63a mit dem
Blindschaltglied-Eingangsanschluß 64a verbunden ist und der
Blindschaltglied-Ausgangsanschluß 63b mit dem
Blindschaltglied-Eingangsanschluß 64b verbunden ist.
Gleichermaßen sind die anderen Eingangsanschlüsse
aufeinanderfolgend mit den entsprechenden Ausgangsanschlüs
sen verbunden und schließlich ist der Blindschaltglied-
Ausgangsanschluß 63n mit dem Rückführungs-Eingangsanschluß
65n verbunden. Der Rückführungs-Eingangsanschluß 65a ist mit
dem Rückführungs-Ausgangsanschluß 66a verbunden und der
Rückführungs-Eingangsanschluß 65b ist mit dem Rückführungs-
Ausgangsanschluß 66b verbunden. Auf gleichartige Weise sind
die anderen Rückführungs-Eingangsanschlüsse mit den
entsprechenden Rückführungs-Ausgangsanschlüssen verbunden.
Auf diese Weise sind alle Reihenschaltungen der
Blindschaltglieder 67 der Schaltelementeanordnungen 61 und
62a bis 62n zu einem Ring zusammengeschaltet, um den
Ringoszillator zu bilden. Bei diesem Zustand entsteht
zwangsweise die Ring-Oszillation. Gemäß der Anzahl der
Impulse aus dem Ringoszillator steuert eine
Verzögerungszeitkompensation-Steuerschaltung 26 die
Synchronisiertakt-Zeitkorrekturschaltung 28a und die
Oszillatorverzögerung-Steuerschaltung 28b derart, daß eine
Änderung der gesamten Fortpflanzungsverzögerungszeit der
tatsächlich eingesetzten logischen Schaltungsteile 1b der
Schaltelementeanordnungen 61 und 62a bis 62n kompensiert
bzw. auskorrigiert wird. Die Funktion für diese Kompensation
ist derjenigen bei dem dritten Ausführungsbeispiel
gleichartig und wird nicht nochmals beschrieben.
Nachstehend wird das elfte Ausführungsbeispiel der Erfindung
unter Bezugnahme auf die Fig. 18 beschrieben, die ein
Blockschaltbild einer zusammengesetzten Schaltung gemäß
Patentanspruch 7 ist. Die den schon erläuterten Elementen
entsprechenden Elemente werden nicht erneut beschrieben. In
Fig. 18 ist mit 68 eine Schaltelementeanordnung bezeichnet,
die derjenigen bei dem fünften Ausführungsbeispiel mit dem
geringfügigen Unterschied gleichartig ist, daß für den zum
Bilden eines Ringoszillators verwendeten Teil ein
Eingangsanschluß und ein Ausgangsanschluß vorgesehen sind.
Mit 69a bis 69n sind Schaltelementeanordnungen bezeichnet,
die jeweils nur einen tatsächlich genutzten logischen
Schaltungsteil 1, eine Reihenschaltung aus
Blindschaltgliedern 67 und einen Rechenverstärker 54
enthalten, welcher als Steuerschaltung zum Steuern der
Speisespannung Vcc dient, durch das eine Änderung der
Verzögerungszeit auskorrigiert wird. Die logischen
Schaltungen der logischen Schaltungsteile 1 dieser
Schaltelementeanordnungen 68 und 69a bis 69n sind
hintereinander geschaltet. Die Reihenschaltungen aus den
Blindschaltgliedern 67 sind über jeweilige
Eingangsanschlüsse und Ausgangsanschlüsse 63a bis 63n, 64a
bis 64n, 65a bis 65n und 66a bis 66n zu einem Ring
verbunden. Mit 70a bis 70n sind Eingangsanschlüsse
bezeichnet, über die jeweils an die Rechenverstärker 54 der
Schaltelementeanordnungen 69a bis 69n eine Korrekturspannung
angelegt wird. Mit 71 ist ein Ausgangsanschluß bezeichnet,
über den von der Schaltelementeanordnung 68 die
Steuerspannung bzw. Korrekturspannung abgegeben wird.
Nachstehend wird die Funktion diese Ausführungsbeispiels
beschrieben. Wie bei dem zehnten Ausführungsbeispiel sind
die Reihenschaltungen der Blindschaltglieder 67 zu einem
Ring verbunden, um einen Ringoszillator zu bilden. Die
Verzögerungszeitkompensation-Steuerschaltung 26 erzeugt auf
gleichartige Weise wie bei dem in Fig. 8 dargestellten
fünften Ausführungsbeispiel eine Korrekturspannung
entsprechend der Anzahl von Impulsen aus dem Ringoszillator.
Diese Korrekturspannung wird über den Ausgangsanschluß 71
der Schaltelementeanordnung 68 ausgegeben und über die
Eingangsanschlüsse 70a bis 70n an die Rechenverstärker 54
der Schaltelementeanordnungen 69a bis 69n angelegt. Die
Rechenverstärker 54 addieren jeweils die Korrekturspannung
zu der Speisespannung Vcc. In den jeweiligen
Schaltelementeanordnungen 68 und 69a bis 69n wird jeweils
die Ausgangsspannung des Rechenverstärkers 54 als
Speisespannung für den eigentlichen logischen Schaltungsteil
1 und für die Reihenschaltung aus den Blindschaltelementen
67 verwendet. Auf diese Weise wird eine Änderung der
gesamten Fortpflanzungsverzögerungszeit der logischen
Schaltungsteile 1 der Schaltelementeanordnungen 68 und 69a
bis 69n auskorrigiert.
Nachstehend wird das zwölfte Ausführungsbeispiel der
Erfindung unter Bezugnahme auf die Fig. 19 beschrieben, die
ein Blockschaltbild einer zusammengesetzten Schaltung gemäß
Patentanspruch 8 ist. Die den schon erläuterten Elementen
entsprechenden Elemente werden nicht wieder beschrieben. In
Fig. 19 sind mit 61a bis 61m Schaltelementeanordnungen
bezeichnet, die der in Fig. 17 mit 61 bezeichneten
Schaltelementeanordnung mit dem Unterschied gleichartig
sind, daß die Verzögerungszeitkompensation-Steuerschaltung
26 und der Aufwärtszähler 14 weggelassen sind. Diese
Schaltelementeanordnungen 61a bis 61m bilden jeweils
zusammen mit den Schaltelementeanordnungen 62a bis 62n einen
Kanal und das gesamte System enthält somit m Kanäle mit der
gleichen Gestaltung. Mit 72 ist ein Wähler für das Wählen
eines Impulsausgangssignals aus den Ausgangssignalen der
Ringoszillatoren in den Kanälen bezeichnet, in denen die
Ringoszillatoren jeweils aus den Reihenschaltungen der
Blindschaltglieder 67 gebildet sind. Mit 73 ist ein
Datenspeicher bezeichnet, der als Speichereinrichtung dient,
welche gegenüber dem Datenspeicher 59 bei dem in Fig. 13
dargestellten achten Ausführungsbeispiel zur Anpassung an
den jeweiligen Kanal erweitert ist. Mit 74 ist ein
Mikrocomputer bezeichnet, der als Verzögerungszeitkompensa
tion-Steuerschaltung dient, welche den Datenspeicher 73 zum
Erzeugen von Steuerdaten abfrägt und auch verschiedenerlei
andere Datenverarbeitungen wie das Steuern des Wählers 72
und das Verteilen der Steuerdaten auf die jeweiligen Kanäle
ausführt.
Nachstehend wird die Funktion dieses Ausführungsbeispiels
beschrieben. In einem jeden Kanal bilden die
Reihenschaltungen der Blindschaltglieder 67 der
Schaltelementeanordnungen einen Ringoszillator. Die Impulse
aus den Ringoszillatoren der jeweiligen Kanäle werden an den
Wähler 72 angelegt. Unter Steuerung durch den Mikrocomputer
74 wählt der Wähler 72 aufeinanderfolgend jeweils einen
Kanal derart an, daß die Oszillatorimpulse an den Aufwärts/
Abwärtszähler 8 angelegt werden. Gemäß dem Zählwert des
Zählers 8 wird von dem Mikrocomputer 74 der Datenspeicher 73
abgefrägt, wobei den jeweiligen Kanälen die Steuerdaten und
die den Kanal bezeichnenden Codesignale zugeführt werden.
Jede der Schaltelementeanordnungen 61a bis 61m hat einen
Zwischenspeicher 100, der im Ansprechen auf ein als
Triggersignal wirkendes Codesignal 100a die empfangenen
Steuerdaten speichert. Wenn der jeweilige Kanal die
Steuerdaten mit dem diesem Kanal entsprechenden Code
aufnimmt, werden die Synchronisiertakt-Zeitkorrekturschal
tung 28a und die Oszillatorverzögerung-Steuerschaltung 28b
jeweils derart gesteuert, daß die dem Bezugszählwert
entsprechende richtige Verzögerung erzielt wird. Diese
Vorgänge werden auf gleichartige Weise wie bei dem dritten
Ausführungsbeispiel ausgeführt und nicht nochmals
beschrieben.
Nachstehend wird das dreizehnte Ausführungsbeispiel der
Erfindung unter Bezugnahme auf die Fig. 20 beschrieben, die
ein Blockschaltbild der zusammengesetzten Schaltung gemäß
Patentanspruch 9 ist. Die den schon beschriebenen Elementen
entsprechenden Elemente werden nicht nochmalig beschrieben.
In Fig. 20 sind mit 68a bis 68m Schaltelementeanordnungen
bezeichnet, die zu der in Fig. 18 mit 68 bezeichneten
Schaltelementeanordnung mit dem Unterschied gleichartig
sind, daß die Verzögerungszeitkompensation-Steuerschaltung
26 und der Aufwärts/Abwärtszähler 8 weggelassen sind.
Jeweils eine dieser Schaltelementeanordnungen 68a bis 68m
bildet zusammen mit den Schaltelementeanordnungen 69a bis
69n einen Kanal und das gesamte System umfaßt somit m Kanäle
mit gleichem Aufbau. Mit 75a bis 75m sind Abfrage/
Halteschaltungen bezeichnet, die als Übertragungseinrichtung
für das selektive Zuführen der von dem Mikrocomputer 74 für
die jeweiligen Kanäle erzeugten Korrekturspannungen zu den
entsprechenden Kanälen dienen.
Nachstehend wird die Funktion dieses Ausführungsbeispiels
beschrieben. Wie bei dem zwölften Ausführungsbeispiel werden
die Impulse aus den Ringoszillatoren der jeweiligen Kanäle
durch den Aufwärts/Abwärtszähler 8 gezählt und der
Mikrocomputer 74 frägt entsprechend dem Zählwert aus dem
Zähler 8 den Datenspeicher 73 ab, um die Steuerdaten zu
erzeugen. Aus diesen Steuerdaten erzeugt der Mikrocomputer
74 für die jeweiligen Kanäle die Korrekturspannungen, die
zusammen mit Abfrage/Haltesignalen für die Bezeichnung des
jeweiligen Kanals zu den jeweiligen Abfrage/Halteschaltungen
75a bis 75m übertragen werden. In einem jeweiligen Kanal
steuert gemäß der eingegebenen Korrekturspannung die
Speisespannung-Steuerschaltung 54 die Stromversorgungsspan
nung derart, daß die dem Bezugszählwert entsprechende
richtige Verzögerung erreicht wird. Diese Vorgänge werden
auf gleichartig. Weise wie bei dem fünften
Ausführungsbeispiel ausgeführt und nicht nochmals erläutert.
Bei den vorstehend beschriebenen Ausführungsbeispielen wurde
die integrierte Halbleiterschaltung als Schaltelemente
anordnung beschrieben. Die Erfindung ist jedoch nicht
hierauf eingeschränkt. Vielmehr kann die Erfindung bei
jeglicher Art von integrierten Schaltungen dadurch angewandt
werden, daß ein Ringoszillator mit Blindschaltelementen
gebildet wird, welche im wesentlichen gleichartig wie die
Schaltelemente in dem tatsächlich genutzten logischen
Schaltungsteil sind.
Gemäß der vorstehenden Beschreibung werden in der Schaltung
gemäß Patentanspruch 1 von der Zähleinrichtung in
Abhängigkeit von dem Bezugsimpulssignal die von dem
Ringoszillator erzeugten Impulse gezählt, welcher aus den
Blindschaltelementen zusammengesetzt ist, die gesondert von
dem tatsächlich genutzten logischen Schaltungsteil
ausgebildet sind. Auf diese Weise wird es möglich, eine
integrierte Halbleiterschaltung zu erhalten, in welcher aus
diesem Zählwert eine durch eine Temperaturänderung oder aus
anderen Gründen entstehende Änderung der Laufzeitverzögerung
in dem logischen Schaltungsteil ermittelt werden kann.
Gemäß Patentanspruch 2 werden Steuerdaten aufgrund der
Differenz zwischen einem Zählwert der Zähleinrichtung und
einem Bezugszählwert erzeugt, der als von der
Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
Diese Steuerdaten werden der Synchronisiertakt-
Zeitkorrekturschaltung für das Kompensieren der Änderung der
Laufzeitverzögerung in dem tatsächlich genutzten
taktsynchronisierten logischen Schaltungsteil sowie auch der
Oszillatorverzögerung-Steuerschaltung für das Steuern der
Laufzeitverzögerung in dem Ringoszillator zugeführt. Damit
wird es möglich, eine integrierte Halbleiterschaltung zu
erhalten, in der eine durch eine Temperaturänderung oder
dergleichen entstehende Änderung der Laufzeitverzögerung im
logischen Schaltungsteil selbsttätig kompensiert wird.
Gemäß Patentanspruch 3 wird eine Korrekturspannung aufgrund
der Differenz zwischen einem Zählwert der Zähleinrichtung
und einem Bezugszählwert erzeugt, der als von der
Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
Diese Korrekturspannung wird der Speisespannung-
Steuerschaltung für das Steuern der Stromversorgungsspannung
des tatsächlich genutzten logischen Schaltungsteils und des
Ringoszillators zugeführt. Auf diese Weise wird es möglich,
eine integrierte Halbleiterschaltung zu erhalten, in der
eine durch eine Temperaturänderung oder dergleichen
hervorgerufene Änderung der Laufzeitverzögerung in dem
logischen Schaltungsteil selbsttätig kompensiert werden
kann.
Gemäß Patentanspruch 4 ist eine Speichereinrichtung zum
Speichern von Korrekturdaten vorgesehen, welche entsprechend
dem Ergebnis des Vergleichs zwischen dem Zählwert der
Zähleinrichtung und dem Bezugszählwert abgerufen werden, um
die Korrekturspannung zu erhalten. Die erhaltene
Korrekturspannung wird der Speisespannung-Steuerschaltung
zugeführt. Auf diese Weise ergibt sich eine integrierte
Halbleiterschaltung, in der unter Berücksichtigung der
Zustandsänderung der optimale Korrekturwert erzielt werden
kann.
Gemäß Patentanspruch 5 ist eine Speichereinrichtung zum
Speichern von Korrekturdaten vorgesehen, welche entsprechend
dem Ergebnis des Vergleichs zwischen dem Zählwert der
Zähleinrichtung und dem Bezugszählwert abgerufen werden, um
die Steuerdaten zu erhalten. Die ermittelten Steuerdaten
werden der Synchronisiertakt-Zeitkorrekturschaltung und der
Oszillatorverzögerung-Steuerschaltung zugeführt. Auf diese
Weise wird es möglich, eine integrierte Halbleiterschaltung
zu erzeugen, in welcher der in Anbetracht der
Zustandsänderung optimale Korrekturwert erhalten werden
kann.
Gemäß Patentanspruch 6 ist eine Vielzahl von integrierten
Halbleiterschaltungen hintereinandergeschaltet, wobei die
Reihenschaltungen aus den Blindschaltelementen in den
jeweiligen integrierten Schaltungen zu einem Ringoszillator
verbunden sind. Ferner ist zum Zählen der Impulse des
Ringoszillators eine Zähleinrichtung vorgesehen. Die
Steuerdaten für das Kompensieren einer Änderung der
Laufzeitverzögerung werden gemäß der Differenz zwischen dem
Zählwert der Zähleinrichtung und dem Bezugszählwert erzeugt,
der durch den von der Zähleinrichtung gezählten ersten
Zählwert vorgegeben ist. Die erhaltenen Steuerdaten werden
der Synchronisiertakt-Zeitkorrekturschaltung, die für die
Vielzahl der integrierten Schaltungen gemeinsam ist, und
auch der Oszillatorverzögerung-Steuerschaltung zugeführt,
die gleichfalls für die Vielzahl der integrierten
Schaltungen gemeinsam vorgesehen ist. Auf diese Weise ergibt
sich eine aus integrierten Halbleiterschaltungen
zusammengesetzte Schaltung, in der eine Änderung der
Laufzeitverzögerung der gesamten Schaltung selbsttätig
kompensiert wird.
Gemäß Patentanspruch 7 ist eine Vielzahl von integrierten
Halbleiterschaltungen hintereinander geschaltet und die
Reihenschaltungen der Blindschaltelemente in den jeweiligen
integrierten Schaltungen sind zu einem Ringoszillator
verbunden. Ferner ist die Zähleinrichtung für das Zählen der
Impulse des Ringoszillators vorgesehen. Gemäß der Differenz
zwischen dem Zählwert der Zähleinrichtung und dem
Bezugszählwert, der als von der Zähleinrichtung gezählten
ersten Zählwert vorgegeben ist, wird die Korrekturspannung
zum Kompensieren einer Änderung der Laufzeitverzögerung
erzeugt. Die erhaltene Korrekturspannung wird den
Speisespannung-Steuerschaltungen der jeweiligen integrierten
Schaltungen zugeführt. Auf diese Weise wird es möglich, eine
aus integrierten Halbleiterschaltungen zusammengesetzte
Schaltung zu erhalten, in der eine Änderung der
Laufzeitverzögerung der gesamten Schaltung selbsttätig
auskorrigiert wird.
Gemäß Patentanspruch 8 hat die aus integrierten
Halbleiterschaltungen zusammengesetzte Schaltung eine
Vielzahl von Kanälen, die jeweils eine aus integrierten
Schaltungen zusammengesetzte Schaltung gemäß Patentanspruch
6 enthalten, eine für die Vielzahl der Kanäle gemeinsame
einzige Zähleinrichtung, eine für die Vielzahl der Kanäle
gemeinsame einzelne Speichereinrichtung und einen für die
Vielzahl der Kanäle gemeinsamen Verzögerungszeitkompensa
tion-Steuerschaltungsblock, welcher den jeweiligen Kanälen
die Steuerdaten zuführt. Auf diese Weise ergibt sich eine
aus integrierten Halbleiterschaltungen zusammengesetzte
Schaltung, in welcher eine Änderung der Laufzeitverzögerung
in einem jeweiligen Kanal selbsttätig kompensiert werden
kann und auch selbsttätig hinsichtlich der
Laufzeitverzögerung die Abweichungen zwischen den Kanälen
ausgeglichen werden können.
Gemäß Patentanspruch 9 hat die aus integrierten
Halbleiterschaltungen zusammengesetzte Schaltung eine
Vielzahl von Kanälen, die jeweils eine aus integrierten
Schaltungen zusammengesetzte Schaltung gemäß Patentanspruch
7 enthalten, eine für die Vielzahl der Kanäle gemeinsame
einzige Zähleinrichtung eine für die Vielzahl der Kanäle
gemeinsame Speichereinrichtung und eine für die Vielzahl der
Kanäle gemeinsame Verzögerungszeitkompensation-
Steuerschaltung, durch die Korrekturspannungen erzeugt
werden, die über die entsprechende Übertragungseinrichtung
zu den jeweiligen Kanälen übertragen werden. Auf diese Weise
wird es möglich, eine aus integrierten Halbleiterschaltungen
zusammengesetzte Schaltung herzustellen, in der hinsichtlich
der Laufzeitverzögerung eine Änderung für einen jeden Kanal
und auch Abweichungen zwischen den Kanälen selbsttätig
kompensiert werden können.
Es wird eine integrierte Halbleiterschaltung angegeben, die
dazu geeignet ist, eine Änderung hinsichtlich der internen
Laufzeitverzögerung zu erfassen und auch eine derartige
Änderung selbsttätig zu kompensieren. Ferner wird eine
Kombination aus integrierten Halbleiterschaltungen
angegeben, in der eine Änderung der gesamten
Laufzeitverzögerung in der zusammengesetzten Schaltung
selbsttätig kompensiert werden kann. Es ist jeweils ein
Ringoszillator aus Blindschaltelementen gebildet, die
gesondert von einem tatsächlich genutzten logischen
Schaltungsteil angebracht sind. Im Zusammenhang mit einem
Bezugsimpulssignal werden die von dem Ringoszillator
erzeugten Impulse durch eine Zähleinrichtung gezählt. Es
wird eine integrierte Halbleiterschaltung mit einem
Verzögerungszeitkompensation-Steuerschaltungsblock geschaf
fen, der entsprechend einer Differenz zwischen einem ersten
Zählwert und einem nachfolgenden Zählwert Steuerdaten für
das Kompensieren einer Änderung der Laufzeitverzögerung
erzeugt. Bei einer aus einer Vielzahl von integrierten
Halbleiterschaltungen zusammengesetzten Schaltung kann
dieser Verzögerungszeitkompensation-Steuerschaltungsblock
für einen jeden Kanal vorgesehen werden, welcher ein Satz
aus einer Vielzahl von hintereinander geschalteten
integrierten Halbleiterschaltungen ist. Alternativ kann der
Verzögerungszeitkompensation-Steuerschaltungsblock für eine
Vielzahl von Kanälen gemeinsam vorgesehen werden.
Claims (9)
1. Integrierte Halbleiterschaltung, die einen tatsächlich
genutzten logischen Schaltungsteil für das Ausführen einer
vorbestimmten logischen Operation mit einer Vielzahl von
miteinander verbundenen Schaltelementen enthält,
gekennzeichnet durch
einen Ringoszillator (7; 7b), der aus einer Vielzahl von zu einem Ring hintereinander geschalteten, von dem logischen Schaltungsteil (1; 1b) getrennten Blindschaltelementen besteht, über die ein angelegter Impuls umläuft, um Impuls mit einer Wiederkehrperiode zu erzeugen, die der Verzögerungszeit der Blindschaltelemente entspricht, und
eine Zähleinrichtung (8; 11 bis 14; 14), die im Zusammenhang mit einem Bezugsimpulssignal (STDCLK) die von dem Ringoszillator erzeugten Impulse zählt.
einen Ringoszillator (7; 7b), der aus einer Vielzahl von zu einem Ring hintereinander geschalteten, von dem logischen Schaltungsteil (1; 1b) getrennten Blindschaltelementen besteht, über die ein angelegter Impuls umläuft, um Impuls mit einer Wiederkehrperiode zu erzeugen, die der Verzögerungszeit der Blindschaltelemente entspricht, und
eine Zähleinrichtung (8; 11 bis 14; 14), die im Zusammenhang mit einem Bezugsimpulssignal (STDCLK) die von dem Ringoszillator erzeugten Impulse zählt.
2. Integrierte Halbleiterschaltung nach Anspruch 1,
gekennzeichnet durch
eine Synchronisiertakt-Zeitkorrekturschaltung (28a) zum Auskorrigieren einer Änderung der Laufzeitverzögerung des taktsynchronisierten logischen Schaltungsteils (1b),
eine Oszillatorverzögerung-Steuerschaltung (28b) zum Steuern der Verzögerungszeit des Ringoszillators (7b) und
einen Verzögerungszeitkompensation-Steuerschaltungs block (26; 45) zum Erzeugen von der Synchronisiertakt- Zeitkorrekturschaltung und der Oszillatorverzögerung- Steuerschaltung zuzuführenden Steuerdaten, die aufgrund der Differenz zwischen dem Zählwert der Zähleinrichtung (14) und
einem Bezugszählwert erzeugt werden, der als von der Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
eine Synchronisiertakt-Zeitkorrekturschaltung (28a) zum Auskorrigieren einer Änderung der Laufzeitverzögerung des taktsynchronisierten logischen Schaltungsteils (1b),
eine Oszillatorverzögerung-Steuerschaltung (28b) zum Steuern der Verzögerungszeit des Ringoszillators (7b) und
einen Verzögerungszeitkompensation-Steuerschaltungs block (26; 45) zum Erzeugen von der Synchronisiertakt- Zeitkorrekturschaltung und der Oszillatorverzögerung- Steuerschaltung zuzuführenden Steuerdaten, die aufgrund der Differenz zwischen dem Zählwert der Zähleinrichtung (14) und
einem Bezugszählwert erzeugt werden, der als von der Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
3. Integrierte Halbleiterschaltung nach Anspruch 1,
gekennzeichnet durch
eine Speisespannung-Steuerschaltung (54), die die Speisespannung für den logischen Schaltungsteil (1; 1b) und den Ringoszillator (7) steuert, um eine Änderung der Laufzeitverzögerung des logischen Schaltungsteils zu kompensieren, und
einen Verzögerungszeitkompensation-Steuerschaltungs block (26; 55), die eine der Speisespannung-Steuerschaltung zuzuführende Korrekturspannung erzeugt, welche aufgrund der Differenz zwischen dem Zählwert der Zähleinrichtung (8) und einem Bezugszählwert erzeugt wird, der als von der Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
eine Speisespannung-Steuerschaltung (54), die die Speisespannung für den logischen Schaltungsteil (1; 1b) und den Ringoszillator (7) steuert, um eine Änderung der Laufzeitverzögerung des logischen Schaltungsteils zu kompensieren, und
einen Verzögerungszeitkompensation-Steuerschaltungs block (26; 55), die eine der Speisespannung-Steuerschaltung zuzuführende Korrekturspannung erzeugt, welche aufgrund der Differenz zwischen dem Zählwert der Zähleinrichtung (8) und einem Bezugszählwert erzeugt wird, der als von der Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
4. Integrierte Halbleiterschaltung nach Anspruch 1,
gekennzeichnet durch
eine Speisespannung-Steuerschaltung (54), die die Speisespannung für den logischen Schaltungsteil (1) und den Ringoszillator (7) steuert, um eine Änderung der Laufzeitverzögerung des logischen Schaltungsteils zu kompensieren,
eine Speichereinrichtung (59), die Normalzustanddaten bezüglich eines Normalzustandes, einen Bezugszählwert, der dem von der Zähleinrichtung (8) bei dem Normalzustand abgegebenen Zählwert entspricht, Zustanddaten, die den von dem Normalzustand verschiedenen Zuständen entsprechen, sowie ferner als Korrekturdaten Zählwerte speichert, die von der Zähleinrichtung bei den von dem Normalzustand verschiedenen Zuständen abgegeben werden, und
einen Verzögerungszeitkompensation-Steuerschaltungs block (60) zum Erzeugen einer der Speisespannung- Steuerschaltung zuzuführenden Korrekturspannung, deren Wert durch Abfragen der Speichereinrichtung gemäß der Differenz zwischen dem Zählwert der Zähleinrichtung und dem Bezugszählwert bestimmt ist.
eine Speisespannung-Steuerschaltung (54), die die Speisespannung für den logischen Schaltungsteil (1) und den Ringoszillator (7) steuert, um eine Änderung der Laufzeitverzögerung des logischen Schaltungsteils zu kompensieren,
eine Speichereinrichtung (59), die Normalzustanddaten bezüglich eines Normalzustandes, einen Bezugszählwert, der dem von der Zähleinrichtung (8) bei dem Normalzustand abgegebenen Zählwert entspricht, Zustanddaten, die den von dem Normalzustand verschiedenen Zuständen entsprechen, sowie ferner als Korrekturdaten Zählwerte speichert, die von der Zähleinrichtung bei den von dem Normalzustand verschiedenen Zuständen abgegeben werden, und
einen Verzögerungszeitkompensation-Steuerschaltungs block (60) zum Erzeugen einer der Speisespannung- Steuerschaltung zuzuführenden Korrekturspannung, deren Wert durch Abfragen der Speichereinrichtung gemäß der Differenz zwischen dem Zählwert der Zähleinrichtung und dem Bezugszählwert bestimmt ist.
5. Integrierte Halbleiterschaltung nach Anspruch 1,
gekennzeichnet durch
eine Synchronisiertakt-Zeitkorrekturschaltung (28a) zum Kompensieren einer Änderung der Laufzeitverzögerung des taktsynchronisierten logischen Schaltungsteils (1b),
eine Oszillatorverzögerung-Steuerschaltung (28b) zum Steuern der Verzögerungszeit des Ringoszillators (7b),
eine Speichereinrichtung (59b), die Normalzustanddaten bezüglich eines Normalzustands, einen Bezugszählwert, der dem von der Zähleinrichtung (14) bei dem Normalzustand abgegebenen Zählwert entspricht, Zustanddaten, die den von dem Normalzustand verschiedenen Zuständen entsprechen, sowie ferner als Korrekturdaten Zählwerte speichert, die von der Zähleinrichtung bei den von dem Normalzustand verschiedenen Zuständen abgegeben werden, und
einen Verzögerungszeitkompensation-Steuerschaltungs block (26, 60b) zum Erzeugen von der Synchronisiertakt- Zeitkorrekturschaltung und der Oszillatorverzögerung- Steuerschaltung zuzuführenden Steuerdaten, die durch Abfragen der Speichereinrichtung gemäß der Differenz zwischen dem Zählwert der Zähleinrichtung und dem Bezugszählwert bestimmt sind.
gekennzeichnet durch
eine Synchronisiertakt-Zeitkorrekturschaltung (28a) zum Kompensieren einer Änderung der Laufzeitverzögerung des taktsynchronisierten logischen Schaltungsteils (1b),
eine Oszillatorverzögerung-Steuerschaltung (28b) zum Steuern der Verzögerungszeit des Ringoszillators (7b),
eine Speichereinrichtung (59b), die Normalzustanddaten bezüglich eines Normalzustands, einen Bezugszählwert, der dem von der Zähleinrichtung (14) bei dem Normalzustand abgegebenen Zählwert entspricht, Zustanddaten, die den von dem Normalzustand verschiedenen Zuständen entsprechen, sowie ferner als Korrekturdaten Zählwerte speichert, die von der Zähleinrichtung bei den von dem Normalzustand verschiedenen Zuständen abgegeben werden, und
einen Verzögerungszeitkompensation-Steuerschaltungs block (26, 60b) zum Erzeugen von der Synchronisiertakt- Zeitkorrekturschaltung und der Oszillatorverzögerung- Steuerschaltung zuzuführenden Steuerdaten, die durch Abfragen der Speichereinrichtung gemäß der Differenz zwischen dem Zählwert der Zähleinrichtung und dem Bezugszählwert bestimmt sind.
6. Aus integrierten Halbleiterschaltungen zusammengesetzte
Schaltung mit einer Vielzahl von integrierten Schaltungen,
dadurch gekennzeichnet, daß jede der integrierten
Schaltungen einen taktsynchronisierten tatsächlich genutzten
logischen Schaltungsteil (1b) für das Ausführen einer
vorbestimmten logischen Operation mit einer Vielzahl von
miteinander verbundenen Schaltelementen und eine
Reihenschaltung aus hintereinander geschalteten
Blindschaltelementen (67) enthält, die von dem logischen
Schaltungsteil getrennt sind, wobei die logischen
Schaltungsteile der integrierten Schaltungen hintereinander
geschaltet sind und die Reihenschaltungen der
Blindschaltelemente der integrierten Schaltungen alle zu
einem Ring für das Bilden eines Ringoszillators verbunden
sind,
daß für die Vielzahl der integrierten Schaltungen eine einzige Zähleinrichtung (14) vorgesehen ist, die in Verbindung mit einem Bezugsimpulssignal die von dem Ringoszillator erzeugten Impulse zählt,
daß für die Vielzahl der integrierten Schaltungen eine einzige Synchronisiertakt-Zeitkorrekturschaltung (28a) vorgesehen ist,
daß für die Vielzahl der integrierten Schaltungen eine einzige Oszillatorverzögerung-Steuerschaltung (28b) vorgesehen ist und
daß für die Vielzahl der integrierten Schaltungen ein einziger Verzögerungszeitkompensation-Steuerschaltungsblock (26) vorgesehen ist, der der Synchronisiertakt- Zeitkorrekturschaltung und der Oszillatorverzögerung- Steuerschaltung Steuerdaten zuführt, die zum Kompensieren einer Änderung der Laufzeitverzögerung der logischen Schaltungsteile der integrierten Schaltungen dienen und die entsprechend der Differenz zwischen dem Zählwert der Zähleinrichtung und einem Bezugszählwert erzeugt werden, welcher als von der Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
daß für die Vielzahl der integrierten Schaltungen eine einzige Zähleinrichtung (14) vorgesehen ist, die in Verbindung mit einem Bezugsimpulssignal die von dem Ringoszillator erzeugten Impulse zählt,
daß für die Vielzahl der integrierten Schaltungen eine einzige Synchronisiertakt-Zeitkorrekturschaltung (28a) vorgesehen ist,
daß für die Vielzahl der integrierten Schaltungen eine einzige Oszillatorverzögerung-Steuerschaltung (28b) vorgesehen ist und
daß für die Vielzahl der integrierten Schaltungen ein einziger Verzögerungszeitkompensation-Steuerschaltungsblock (26) vorgesehen ist, der der Synchronisiertakt- Zeitkorrekturschaltung und der Oszillatorverzögerung- Steuerschaltung Steuerdaten zuführt, die zum Kompensieren einer Änderung der Laufzeitverzögerung der logischen Schaltungsteile der integrierten Schaltungen dienen und die entsprechend der Differenz zwischen dem Zählwert der Zähleinrichtung und einem Bezugszählwert erzeugt werden, welcher als von der Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
7. Aus integrierten Halbleiterschaltungen zusammengesetzte
Schaltung mit einer Vielzahl von integrierten Schaltungen,
dadurch gekennzeichnet,
daß jede integrierte Schaltung (68, 69a bis 69n) einen taktsynchronisierten tatsächlich genutzten logischen Schaltungsteil (1) zum Ausführen einer vorbestimmten logischen Operation mit einer Vielzahl von miteinander verbundenen Schaltelementen, eine Reihenschaltung aus einer Vielzahl von hintereinander geschalteten Blindschaltelementen (67), die von dem logischen Schaltungsteil abgesondert sind, und eine Speisespannung- Steuerschaltung (54) enthält, die die Speisespannung für den logischen Schaltungsteil und die Reihenschaltung aus den Blindschaltelementen steuert, um eine Änderung der Laufzeitverzögerung des logischen Schaltungsteils zu kompensieren, wobei die logischen Schaltungsteile der integrierten Schaltungen hintereinander geschaltet sind und die Reihenschaltungen aus den Blindschaltelementen der integrierten Schaltungen alle zu einem Ring für das Bilden eines Ringoszillators verbunden sind,
daß für die Vielzahl der integrierten Schaltungen eine einzige Zähleinrichtung (8) vorgesehen ist, die in Verbindung mit einem Bezugsimpulssignal die von dem Ringoszillator erzeugten Impulse zählt, und
daß für die Vielzahl der integrierten Schaltungen ein einziger Verzögerungszeitkompensation-Steuerschaltungsblock (26) vorgesehen ist, der den Speisespannung- Steuerschaltungen der integrierten Schaltungen eine Steuerspannung zuführt, die zum Kompensieren einer Änderung der Laufzeitverzögerung des logischen Schaltungsteils der jeweiligen integrierten Schaltung dient und die aufgrund der Differenz zwischen dem Zählwert der Zähleinrichtung und einem Bezugszählwert erzeugt wird, der als von der Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
dadurch gekennzeichnet,
daß jede integrierte Schaltung (68, 69a bis 69n) einen taktsynchronisierten tatsächlich genutzten logischen Schaltungsteil (1) zum Ausführen einer vorbestimmten logischen Operation mit einer Vielzahl von miteinander verbundenen Schaltelementen, eine Reihenschaltung aus einer Vielzahl von hintereinander geschalteten Blindschaltelementen (67), die von dem logischen Schaltungsteil abgesondert sind, und eine Speisespannung- Steuerschaltung (54) enthält, die die Speisespannung für den logischen Schaltungsteil und die Reihenschaltung aus den Blindschaltelementen steuert, um eine Änderung der Laufzeitverzögerung des logischen Schaltungsteils zu kompensieren, wobei die logischen Schaltungsteile der integrierten Schaltungen hintereinander geschaltet sind und die Reihenschaltungen aus den Blindschaltelementen der integrierten Schaltungen alle zu einem Ring für das Bilden eines Ringoszillators verbunden sind,
daß für die Vielzahl der integrierten Schaltungen eine einzige Zähleinrichtung (8) vorgesehen ist, die in Verbindung mit einem Bezugsimpulssignal die von dem Ringoszillator erzeugten Impulse zählt, und
daß für die Vielzahl der integrierten Schaltungen ein einziger Verzögerungszeitkompensation-Steuerschaltungsblock (26) vorgesehen ist, der den Speisespannung- Steuerschaltungen der integrierten Schaltungen eine Steuerspannung zuführt, die zum Kompensieren einer Änderung der Laufzeitverzögerung des logischen Schaltungsteils der jeweiligen integrierten Schaltung dient und die aufgrund der Differenz zwischen dem Zählwert der Zähleinrichtung und einem Bezugszählwert erzeugt wird, der als von der Zähleinrichtung gezählter erster Zählwert vorgegeben ist.
8. Aus integrierten Halbleiterschaltungen zusammengesetzte
Schaltung mit einer Vielzahl von Kanälen, dadurch
gekennzeichnet,
daß jeder der Kanäle eine Vielzahl von taktsynchronisierten integrierten Schaltungen (61, 62a bis 62n) enthält, deren jeweilige tatsächlich genutzte logische Schaltungsteile (1b) hintereinander geschaltet sind und deren jeweilige Reihenschaltungen aus Blindschaltelementen (67) miteinander zum Bilden eines Rings verbunden sind, um einen Ringoszillator zu bilden, wobei für die Vielzahl der taktsynchronisierten integrierten Schaltungen eine Synchronisiertakt-Zeitkorrekturschaltung (28a) sowie eine Oszillatorverzögerung-Steuerschaltung (28b) vorgesehen ist,
daß für die Vielzahl der Kanäle eine einzige Zähleinrichtung (8) vorgesehen ist, die in Verbindung mit einem Bezugsimpulssignal die von den Ringoszillatoren erzeugten Impulse zählt, wobei die Impulse für einen jeden Kanal gezählt werden,
daß für die Vielzahl der Kanäle eine einzige Speichereinrichtung (73) vorgesehen ist, die Korrekturdaten für jeden Kanal speichert, und
daß für die Vielzahl der Kanäle ein Verzögerungszeitkompensation-Steuerschaltungsblock (74) vorgesehen ist, der den entsprechenden Kanälen Steuerdaten zuführt, die durch Abfragen der Speichereinrichtung gemäß dem Zählwert der Zähleinrichtung erzeugt werden.
daß jeder der Kanäle eine Vielzahl von taktsynchronisierten integrierten Schaltungen (61, 62a bis 62n) enthält, deren jeweilige tatsächlich genutzte logische Schaltungsteile (1b) hintereinander geschaltet sind und deren jeweilige Reihenschaltungen aus Blindschaltelementen (67) miteinander zum Bilden eines Rings verbunden sind, um einen Ringoszillator zu bilden, wobei für die Vielzahl der taktsynchronisierten integrierten Schaltungen eine Synchronisiertakt-Zeitkorrekturschaltung (28a) sowie eine Oszillatorverzögerung-Steuerschaltung (28b) vorgesehen ist,
daß für die Vielzahl der Kanäle eine einzige Zähleinrichtung (8) vorgesehen ist, die in Verbindung mit einem Bezugsimpulssignal die von den Ringoszillatoren erzeugten Impulse zählt, wobei die Impulse für einen jeden Kanal gezählt werden,
daß für die Vielzahl der Kanäle eine einzige Speichereinrichtung (73) vorgesehen ist, die Korrekturdaten für jeden Kanal speichert, und
daß für die Vielzahl der Kanäle ein Verzögerungszeitkompensation-Steuerschaltungsblock (74) vorgesehen ist, der den entsprechenden Kanälen Steuerdaten zuführt, die durch Abfragen der Speichereinrichtung gemäß dem Zählwert der Zähleinrichtung erzeugt werden.
9. Aus integrierten Halbleiterschaltungen zusammengesetzte
Schaltung mit einer Vielzahl von Kanälen, dadurch
gekennzeichnet,
daß jeder der Kanäle eine Vielzahl von integrierten Schaltungen (68, 69a bis 69n) enthält, deren jeweilige tatsächlich genutzte logische Schaltungsteile (1) hintereinander geschaltet sind und deren jeweilige Reihenschaltungen aus Blindschaltelementen (67) miteinander zu einem Ring verbunden sind, um einen Ringoszillator zu bilden, wobei die integrierten Schaltungen jeweils eine Speisespannung-Steuerschaltung (54) zum Steuern der Speisespannung haben, die dem entsprechenden logischen Schaltungsteil und der entsprechenden Reihenschaltung aus den Blindschaltelementen zugeführt wird,
daß für die Vielzahl der Kanäle eine einzige Zähleinrichtung (8) vorgesehen ist, die in Verbindung mit einem Bezugsimpulssignal die von den Ringoszillatoren erzeugten Impulse zählt, wobei das Zählen der Impulse für jeden Kanal ausgeführt wird,
daß für die Vielzahl der Kanäle eine einzige Speichereinrichtung (73) vorgesehen ist, die Korrekturdaten für einen jeden Kanal speichert,
daß für die Vielzahl der Kanäle ein Verzögerungszeitkompensation-Steuerschaltungsblock (74) vorgesehen ist, der Korrekturspannungen erzeugt, die den entsprechenden Speisespannung-Steuerschaltungen der jeweiligen Kanäle zuzuführen sind und die durch Abfragen der Speichereinrichtung gemäß dem Zählwert der Zähleinrichtung erzeugt werden, und
daß eine Übertragungseinrichtung (75) die von dem Verzögerungszeitkompensation-Steuerschaltungsblock erzeugten Korrekturspannungen selektiv zu den entsprechenden Kanälen überträgt.
daß jeder der Kanäle eine Vielzahl von integrierten Schaltungen (68, 69a bis 69n) enthält, deren jeweilige tatsächlich genutzte logische Schaltungsteile (1) hintereinander geschaltet sind und deren jeweilige Reihenschaltungen aus Blindschaltelementen (67) miteinander zu einem Ring verbunden sind, um einen Ringoszillator zu bilden, wobei die integrierten Schaltungen jeweils eine Speisespannung-Steuerschaltung (54) zum Steuern der Speisespannung haben, die dem entsprechenden logischen Schaltungsteil und der entsprechenden Reihenschaltung aus den Blindschaltelementen zugeführt wird,
daß für die Vielzahl der Kanäle eine einzige Zähleinrichtung (8) vorgesehen ist, die in Verbindung mit einem Bezugsimpulssignal die von den Ringoszillatoren erzeugten Impulse zählt, wobei das Zählen der Impulse für jeden Kanal ausgeführt wird,
daß für die Vielzahl der Kanäle eine einzige Speichereinrichtung (73) vorgesehen ist, die Korrekturdaten für einen jeden Kanal speichert,
daß für die Vielzahl der Kanäle ein Verzögerungszeitkompensation-Steuerschaltungsblock (74) vorgesehen ist, der Korrekturspannungen erzeugt, die den entsprechenden Speisespannung-Steuerschaltungen der jeweiligen Kanäle zuzuführen sind und die durch Abfragen der Speichereinrichtung gemäß dem Zählwert der Zähleinrichtung erzeugt werden, und
daß eine Übertragungseinrichtung (75) die von dem Verzögerungszeitkompensation-Steuerschaltungsblock erzeugten Korrekturspannungen selektiv zu den entsprechenden Kanälen überträgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4354714A JP2996328B2 (ja) | 1992-12-17 | 1992-12-17 | 半導体集積回路、およびそれを用いた半導体集積回路組合回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4343069A1 true DE4343069A1 (de) | 1994-06-23 |
DE4343069C2 DE4343069C2 (de) | 1996-03-28 |
Family
ID=18439413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4343069A Expired - Lifetime DE4343069C2 (de) | 1992-12-17 | 1993-12-16 | Integrierte Halbleiterschaltungen und Kombination derselben |
Country Status (3)
Country | Link |
---|---|
US (1) | US5485114A (de) |
JP (1) | JP2996328B2 (de) |
DE (1) | DE4343069C2 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6115769A (en) * | 1996-06-28 | 2000-09-05 | Lsi Logic Corporation | Method and apparatus for providing precise circuit delays |
US6034558A (en) * | 1997-07-17 | 2000-03-07 | Credence Systems Corporation | Method and apparatus for compensating for thermal drift in a logic circuit |
US5994969A (en) * | 1997-12-22 | 1999-11-30 | Advanced Micro Devices, Inc. | Ring oscillator having automatic gain and low frequency shut off circuits |
JP3349943B2 (ja) * | 1998-03-03 | 2002-11-25 | 日本電気株式会社 | 半導体装置 |
US6294937B1 (en) | 1999-05-25 | 2001-09-25 | Lsi Logic Corporation | Method and apparatus for self correcting parallel I/O circuitry |
US6557066B1 (en) | 1999-05-25 | 2003-04-29 | Lsi Logic Corporation | Method and apparatus for data dependent, dual level output driver |
JP4783976B2 (ja) * | 1999-12-22 | 2011-09-28 | ソニー株式会社 | 電圧供給回路及びその制御方法 |
CN1393992A (zh) * | 2001-07-02 | 2003-01-29 | 朗迅科技公司 | 包含反馈回路的延迟补偿电路 |
JP3908493B2 (ja) | 2001-08-30 | 2007-04-25 | 株式会社東芝 | 電子回路及び半導体記憶装置 |
FI113113B (fi) * | 2001-11-20 | 2004-02-27 | Nokia Corp | Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi |
US6950770B2 (en) * | 2002-09-25 | 2005-09-27 | Intel Corporation | Method and apparatus for calibration of a delay element |
US7706996B2 (en) * | 2006-04-21 | 2010-04-27 | Altera Corporation | Write-side calibration for data interface |
CN113162608B (zh) * | 2021-05-19 | 2023-08-22 | 湖南国科微电子股份有限公司 | 一种应用于逻辑芯片的补偿电路以及一种时序补偿方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3321553A1 (de) * | 1982-06-21 | 1983-12-22 | General Electric Co., Schenectady, N.Y. | Impulsgenerator als integrierte schaltung |
DE3521081A1 (de) * | 1984-06-12 | 1986-01-30 | Omron Tateisi Electronics Co., Kyoto | Mikrocomputeranordnung |
US4902986A (en) * | 1989-01-30 | 1990-02-20 | Asix Systems Corporation | Phased locked loop to provide precise frequency and phase tracking of two signals |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5691532A (en) * | 1979-12-26 | 1981-07-24 | Hitachi Ltd | Logic circuit |
JPS6089937A (ja) * | 1983-10-24 | 1985-05-20 | Nec Corp | 集積回路装置 |
US4684897A (en) * | 1984-01-03 | 1987-08-04 | Raytheon Company | Frequency correction apparatus |
US4737670A (en) * | 1984-11-09 | 1988-04-12 | Lsi Logic Corporation | Delay control circuit |
JPH01120118A (ja) * | 1987-11-02 | 1989-05-12 | Nec Corp | クロツク信号切断検出回路 |
US5087842A (en) * | 1988-01-06 | 1992-02-11 | Digital Equipment Corporation | Delay circuit having one of a plurality of delay lines which may be selected to provide an operation of a ring oscillator |
JPH01192217A (ja) * | 1988-01-27 | 1989-08-02 | Nec Corp | クロック信号断検出回路 |
JPH02100514A (ja) * | 1988-10-07 | 1990-04-12 | Ricoh Co Ltd | ディレイライン |
JPH02279015A (ja) * | 1989-04-20 | 1990-11-15 | Sanyo Electric Co Ltd | 遅延回路 |
JPH0316422A (ja) * | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 伝搬時間補償回路 |
US5093584A (en) * | 1989-08-30 | 1992-03-03 | International Business Machines Corporation | Self calibrating timing circuit |
JPH04360312A (ja) * | 1991-06-06 | 1992-12-14 | Hitachi Ltd | 半導体集積回路装置と信号処理装置 |
US5175452A (en) * | 1991-09-30 | 1992-12-29 | Data Delay Devices, Inc. | Programmable compensated digital delay circuit |
-
1992
- 1992-12-17 JP JP4354714A patent/JP2996328B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-16 DE DE4343069A patent/DE4343069C2/de not_active Expired - Lifetime
-
1995
- 1995-05-30 US US08/453,107 patent/US5485114A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3321553A1 (de) * | 1982-06-21 | 1983-12-22 | General Electric Co., Schenectady, N.Y. | Impulsgenerator als integrierte schaltung |
DE3521081A1 (de) * | 1984-06-12 | 1986-01-30 | Omron Tateisi Electronics Co., Kyoto | Mikrocomputeranordnung |
US4902986A (en) * | 1989-01-30 | 1990-02-20 | Asix Systems Corporation | Phased locked loop to provide precise frequency and phase tracking of two signals |
US4902986B1 (en) * | 1989-01-30 | 1998-09-01 | Credence Systems Corp | Phased locked loop to provide precise frequency and phase tracking of two signals |
Non-Patent Citations (3)
Title |
---|
JP 1-120118 A. In: Patents Abstr. of Japan, Sect.E Vol.13 (1989), Nr.364 (E-805) * |
JP 1-192217 A. In: Patents Abstr. of Japan, Sect.E Vol.13 (1989), Nr.486 (E-840) * |
JP 2-100514 A. In: Patents Abstr. of Japan, Sect.E Vol.14 (1990), Nr.312 (E-948) * |
Also Published As
Publication number | Publication date |
---|---|
JPH06188722A (ja) | 1994-07-08 |
DE4343069C2 (de) | 1996-03-28 |
JP2996328B2 (ja) | 1999-12-27 |
US5485114A (en) | 1996-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3780531T2 (de) | Datenverarbeitungsvorrichtung mit energiesparender taktvorrichtung. | |
DE3543911C2 (de) | ||
DE4320681C2 (de) | Schieberegisterzelle | |
DE3241786C2 (de) | ||
DE4343069A1 (de) | Integrierte Halbleiterschaltungen und Kombination derselben | |
EP0190554B1 (de) | Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen | |
DE2625545A1 (de) | Automatische taktimpuls-abgleichvorrichtung | |
DE2731336A1 (de) | Taktsystem | |
DE68910379T2 (de) | Filterkreis. | |
DE2141680A1 (de) | Zeitgeberanordnung | |
DE2638816C2 (de) | Verfahren und Vorrichtung zum Umsetzen einesbinärcodierten Digitalsignals in ein impulsbreitenmoduliertes Signal | |
DE3338154A1 (de) | Verzoegerungsschaltung | |
DE3032568C2 (de) | Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge | |
DE2225462A1 (de) | Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale | |
DE10018988B4 (de) | Hochgeschwindigkeits-Pipelinevorrichtung und Verfahren zum Erzeugen von Steuersignalen dafür | |
DE3501274A1 (de) | Schalter | |
DE2556486C3 (de) | Abstimmschaltung für Hochfrequenzempfangsgeräte | |
DE102005015429B3 (de) | Takterzeugung für einen zeitversetzt arbeitenden Analog-Digital-Wandler | |
DE19929121A1 (de) | Integrierte Halbleiterschaltung | |
DE19520771C2 (de) | Schnittstelleneinrichtung | |
DE2165758A1 (de) | Schaltungsanordnung zur Einstellung der Frequenzteilerschaltung einer elektronischen Uhr | |
EP0545493A2 (de) | Abtastschaltung | |
DE4422784C2 (de) | Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen | |
DE2305931A1 (de) | Fernsteuer-signalgenerator | |
DE1815660C3 (de) | Vorrichtung zur Verarbeitung von Informationen die in einem Radar-Videosignal enthalten sind, über mehrere Radarfolgeperioden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |