DE3780531T2 - Datenverarbeitungsvorrichtung mit energiesparender taktvorrichtung. - Google Patents
Datenverarbeitungsvorrichtung mit energiesparender taktvorrichtung.Info
- Publication number
- DE3780531T2 DE3780531T2 DE8787201486T DE3780531T DE3780531T2 DE 3780531 T2 DE3780531 T2 DE 3780531T2 DE 8787201486 T DE8787201486 T DE 8787201486T DE 3780531 T DE3780531 T DE 3780531T DE 3780531 T2 DE3780531 T2 DE 3780531T2
- Authority
- DE
- Germany
- Prior art keywords
- data
- data processing
- input
- reset
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 5
- 238000005265 energy consumption Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
- Die Erfindung bezieht sich auf eine Datenverarbeitungsanordnung mit:
- - einem Datenverarbeitungselement mit einer Arbeitsbetriebsart und einer Stoppbetriebsart, das einen Dateneingang, einen ersten Datenausgang, einen Rücksetzsignaleingang, einen Takteingang, einen Stoppsignalausgang und erste Speisestromanschlußmittel zur Stromversorgung des Datenverarbeitungselements umfaßt;
- - Oszillatormitteln zur Speisung des Takteingangs mit Taktimpulsen, die zweite Speisestromanschlußmittel zum Empfang eines Speisestroms haben;
- - einem Datenempfangsmodul zum Empfang externer Daten, das einen zweiten mit dem Dateneingang verbundenen Datenausgang hat;
- worin das Datenverarbeitungselement Rücksetzmittel zum Erreichen eines Anfangszustandes innerhalb eines vorgegebenen Zeitintervalls bei kombinierter Steuerung eines Rücksetzsignals und einer Reihe von Taktimpulsen hat.
- Die Verringerung des Energieverbrauchs ist in Umgebungen mit begrenzt verfügbarer Leistung wichtig, z. B. in implantierten medizinischen Geräten, tragbarer Apparatur oder Raumsatelliten, sowie in Anordnungen, in denen die Energieverluste begrenzt werden müssen, z. B. in VLSI-Schaltungen.
- Ein erstes Verfahren zur Verringerung des Energieverbrauchs in einer getakteten, in Niederleistungstechnologie entworfener Datenverarbeitungsanordnung, könnte darin bestehen, die Taktfrequenz unter Berücksichtigung des geforderten Datendurchsatzes möglichst weitgehend zu erniedrigen. Dabei treten insofern Probleme auf, als Gleichstrompfade, die beim Entwurf des Datenverarbeitungselementes verborgen sein können, längere Zeit geöffnet sein werden, wobei die Verringerung teilweise zunichte gemacht wird, und auch dadurch, daß Echtzeitverarbeitung nicht länger möglich sein könnte.
- Ein zweites Verfahren zur Verringerung des Energieverbrauchs wäre die Verwendung eines Datenverarbeitungselementes mit einer Arbeitsbetriebsart und einer Betriebsart mit reduzierter Aktivität, und Schalten zwischen diesen Betriebsarten, wobei das Element, solange keine Verarbeitung gefordert wird, in der letztgenannten Betriebsart gehalten wird, in der der Energieverbrauch geringer ist als in der ersten Betriebsart. Ein Datenverarbeitungselement mit einer Arbeitsbetriebsart und Betriebsarten verringerter Aktivität ist beispielsweise der Ein-Chip-8-Bit-Mikrocontroller PCB80C31 (Philips Data Handbook ICI4N, 1984, S. 187-213). Dieses Element hat eine Betriebsart verringerter Aktivität, die Ruhebetriebsart genannt wird, in der die Zentraleinheit "eingefroren" ist, während der RAM-Speicher, Timerschaltungen usw. weiterhin arbeiten, und eine Betriebsart noch stärker verringerter Aktivität, Stoppbetriebsart genannt, bei der die RAM-Inhalte gesichert sind, aber der Oszillator gesperrt ist, wodurch alle weiteren Chip-Funktionen nicht mehr arbeiten. Die in der Stoppbetriebsart verbrauchte Energie pro Zeiteinheit kann gegenüber der in der Ruhebetriebsart verbrauchten Energie vernachlässigt werden. Sowohl die Ruhebetriebsart als auch die Stoppbetriebsart werden softwaremäßig aktiviert.
- Aufgabe der Erfindung ist es, den Energieverbrauch zu reduzieren, indem ein Datenverarbeitungselement mit einer Arbeitsbetriebsart und einer Stoppbetriebsart verwendet wird, wobei in letzterer Betriebsart die Funktionen des Elementes alle nicht arbeiten, aber Speicherinhalte gesichert sind, welches Datenverarbeitungselement mit einem Oszillator verbunden ist, der in einem Stand-by-Betrieb "eingefroren" ist, wenn das Datenverarbeitungselement im Stoppbetrieb ist und in Betrieb, wenn das Datenverarbeitungselement im Arbeitsbetrieb ist.
- Die Erfindung wird dadurch gekennzeichnet, daß die Anordnung außerdem:
- - Schaltmittel umfaßt, die zwischen die ersten und zweiten Speisestromanschlußmittel geschaltet sind und einen ersten Steuereingang zur Detektion eines von dem Datenempfangsmodul stammenden Unterbrechungssignals haben, um daraufhin die Schaltmittel dazuzubringen, den zweiten Speisestromanschlußmitteln Arbeitsspeisestrom zuzuführen, und einen zweiten Steuereingang, der von dem Stoppsignalausgang gespeist wird, um nach Detektion eines Stoppsignals die Schaltmittel dazuzubringen, den zweiten Speisestromanschlußmitteln Stand-by-Speisestrom zuzuführen;
- - einen mit den Schaltmitteln verbundenen Übergangssignaldetektor, um bei Detektion jedes Übergangs vom Zustand der Stand-by-Speisestromzuführung zum Zustand der Arbeitsspeisestromzuführung das genannte Rücksetzsignal zu erzeugen, das nur nach Ablauf des genannten Zeitintervalls eine Hinterflanke aufweist.
- Die Erfindung kann die Oszillatorfrequenz auf den vorteilhaftesten Wert einstellen, unter Berücksichtigung der Aufgabe des Systems und seiner Beschränkungen.
- Eine direkte Folge des Sperrens des Oszillators in Anwendungen bei einem Radio mit einem hochempfindlichen Empfangsteil (beispielsweise einem MO- DEM) ist die Verringerung von Störungen.
- Eine mögliche Folge der Erfindung ist die Realisierung von Echtzeitverarbeitung in wirtschaftlicher Weise, da die Taktfrequenz nicht herabgesetzt werden muß.
- Die Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
- Fig. 1 zeigt ein erstes Blockschaltbild einer erfindungsgemäßen Datenverarbeitungsanordnung.
- Fig. 2 zeigt das Zeitverhalten der Anordnung aus Fig. 1.
- Fig. 3a, 3b, 3c enthält die Formeln, mit denen die optimale Oszillatorfrequenz bestimmt werden kann.
- Die Gleichungen (1) bis (9) bestimmen die optimale Oszillatorfrequenz.
- Die Gleichungen (10) und (11) bestimmen ein Frequenzintervall, in dem die Oszillatorfrequenz liegen muß, damit man einen Energieverbrauch erhält, der um einen Anteil 5 größer ist als das Minimum. Man kann für 3 beispielsweise 10%, 50% oder einen anderen Wert wählen, je nach eigenem Ermessen.
- Die Gleichungen (12) bis (15) bestimmen ein Frequenzintervall, in dem die Oszillatorfrequenz liegen muß, um, wenn das Datenverarbeitungselement zwischen der Arbeitsbetriebsart und der Stoppbetriebsart geschaltet wird, den Energieverbrauch unter dem Minimum des Energieverbrauchs zu halten, wenn zwischen der Arbeitsbetriebsart und der Ruhebetriebsart geschaltet wird.
- Fig. 4 ist eine typische graphische Darstellung des mittleren von der Anordnung aufgenommenen Stroms zwischen zwei aufeinanderfolgenden Unterbrechungen als Funktion der Frequenz, entsprechend den Formeln von Fig. 3.
- Fig. 5 zeigt ein Schaltbild eines Oszillators, eines Schaltmittels und eines zweiten Signaldetektors, die in der bevorzugten Ausführungsform der Erfindung nach Fig. 1 verwendet werden.
- Fig. 6 zeigt ein zweites Blockschaltbild einer erfindungsgemaßen Datenverarbeitungsanordnung.
- Fig. 7 ist eine Hardware-Implementierung eines bevorzugten Ausführungsbeispiels der Erfindung nach Fig. 6.
- Fig. 1 ist ein erstes Blockschaltbild einer erfindungsgemäßen Datenverarbeitungsanordnung. Angenommen wird, daß das Datenverarbeitungselement 20 anfangs in der Stoppbetriebsart ist und der Oszillator 22 im Stand-by-Betrieb auf einem Stromversorgungspegel, der zu niedrig ist, um ein Schwingen zu ermöglichen. In diesem Zustand ist der Energieverbrauch der Anordnung vernachlässigbar. Zu einem bestimmten Zeitpunkt empfängt das Datenempfangsmodul 24 Daten aus einer Umgebung und sendet einen Unterbrechungsimpuls an einen Signaldetektor 26. Bei Empfang dieses Impulses gibt der Detektor 26 ein Signal an das Schaltelement 28 ab, das daraufhin an den Oszillator 22 über die Leitung 29 die volle Arbeitsstromversorgung liefert. Daraufhin beginnt der Oszillator 22 zu schwingen, während ein Signaldetektor 30 eine Spannungsänderung auf der Leitung 29 detektiert und daher einen Impuls von vorgegebener Breite an den Rücksetzsignaleingang des Datenverarbeitungselementes 20 sendet. Die Breite des Rücksetzimpulses wird größer gewählt als die zum Erreichen stabiler Oszillation notwendige Zeit plus der für die eigentliche Rücksetzoperation erforderlichen Zeit. Nach Beendigung des Rücksetzimpulses liest das Datenverarbeitungselement 20 Daten aus dem Datenempfangsmodul 24, verarbeitet die Daten soweit notwendig und schreibt entsprechend Daten in das datengesteuerte Modul 32 aus. Wenn diese Aufgabe abgeschlossen ist, geht das Datenverarbeitungselement 20 in den Stoppbetrieb über, der softwaremäßig aktiviert wird, und sendet dabei ein Stoppsignal über den Signaldetektor 25 zum Schaltelement 28, das daraufhin die Stromversorgung zum Oszillator 22 von voller Versorgung auf Stand-by-Versorgung schaltet.
- Fig. 2 zeigt ein Beispielsverhalten der Anordnung zwischen zwei Unterbrechungen, die eine Zeit Tx voneinander entfernt liegen. Sobald eine Unterbrechung detektiert wird, die zu einem Zeitpunkt A stattfindet, schaltet der Oszillator aus dem Stand-by-Betrieb, d. h. dem Nicht-Schwingungsbetrieb, in den Schwingungsbetrieb, während das Datenverarbeitungselement auf einen Anfangszustand zurückgesetzt wird. Dieser Vorgang wird vor dem Ende des Rücksetzimpulses abgeschlossen. Die Länge des Rücksetzimpulses to ist größer als die Beruhigungszeit des Oszillators, da die Rücksetzoperation stabile Oszillationen erfordert. In der Praxis wird to viel größer als diese Beruhigungszeit des Oszillators gemacht, um innerhalb eines Sicherheitsbereiches zu bleiben, so daß sichergestellt ist, daß ein Rücksetzen unter unterschiedlichen Bedingungen (beispielsweise Temperaturverschiebung) erfolgt. Nach Ablauf des Rücksetzimpulses beginnt das Datenverarbeitungselement zu arbeiten. Die Aufgabe des Datenverarbeitungselementes nimmt eine Zeit t&sub1; in Anspruch. Am Ende dieses Zeitintervalls t&sub1; geht das Datenverarbeitungselement unter Softwareüberwachung in den Stoppbetrieb über und bringt dabei den Oszillator über ein Stoppsignal in den Stand-by- Betrieb, wobei das Datenverarbeitungselement eine Zeit to benötigt, um in dem Stoppbetrieb auszuschwingen. Es wird angenommen, daß die Zeit to zum Erreichen des Anfangszustandes gleich der Zeit zum Erreichen des Stoppbetriebes ist. Zum Zeitpunkt B ist die Anordnung wieder bereit, eine folgende Unterbrechung zu akzeptieren.
- Fig. 3 enthält die Formeln, nach denen die optimale Oszillatorfrequenz zur Minimierung des Energieverbrauchs bestimmt wird. In Formel (1) wird das Tastverhältnis des Systems definiert, das ein Bruchteil des Intervalls zwischen zwei aufeinanderfolgenden Unterbrechungen ist, in dem das System arbeitet. Wie angegeben, wird das Tastverhältnis durch eine Zahl zwischen Null und Eins dargestellt. Da die Versorgungsspannungen (VCC und VSS) konstant gehalten werden, muß der mittlere Strom Iav minimiert werden. In Formel (2) wird der mittlere Strom angegeben, der zwischen zwei aufeinanderfolgenden Unterbrechungen durch das Datenverarbeitungselement fließt. Der Oszillatorstrom wird zunächst vernachlässigt, da er relativ klein ist. Dieser mittlere Strom besteht aus einem ersten, während des Arbeitsbetriebs vorhandenen Teil und einem zweiten, während des Stoppbetriebs vorhandenen Teil. Der im Arbeitsbetrieb erforderliche Strom Iop hängt innerhalb des betreffenden Frequenzintervalls ungefähr linear von der Taktfrequenz f und auch von durch die Siliciumeigenschaften des Datenverarbeitungselementes bestimmten Parametern α und β ab und wird durch Formel (3) gegeben. Der Strom Istop im Stoppbetrieb ist eine Konstante und sehr viel Kleiner als der Strom im Arbeitsbetrieb und wird durch Formel (4) gegeben. Das Tastverhältnis (1) hängt über die Dauer des Zeitraums, in dem das Datenverarbeitungselement im Arbeitsbetrieb ist, auch von der Frequenz ab, da dieser Zeitraum eine Funktion der Frequenz, der Zahl der in diesem Zeitraum ausgeführten Befehle und der mittleren Zahl von Taktzyklen pro Befehl C ist. Der Ausdruck für diesen Zeitraum mit Hilfe der genannten Größen ist Formel (5). Wenn das Tastverhältnis (1) gleich Eins oder Kleiner als Eins ist, bestimmen die Formeln (1) und (5) eine Untergrenze für die brauchbare Oszillatorfrequenz, bei der es gerade möglich ist, die gegebene Anzahl Befehle zwischen zwei aufeinanderfolgenden Unterbrechungen auszuführen. Diese niedrigste brauchbare Frequenz wird in Formel (6) gegeben. Einsetzen von (3) und (4) in (2), (5) in (1) und danach (1) in (2) führt zu Formel (7). Minimierung des Ausdrucks (7) bezüglich der Frequenz führt zu der optimalen Frequenz fopt in Formel (8). Schließlich ist der von dem Datenverarbeitungselement aufgenommene, mit der Frequenz (8) im Arbeitsbetrieb getaktete Strom das Minimum, dargestellt in Formel (9). Es muß jedoch überprüft werden, ob diese optimale Frequenz zulässig ist, da es eine durch Formel (6) gegebene untere Grenze für die Frequenz gibt. Dieses Problem soll anhand von Fig. 4 besprochen werden.
- Eine Beispiels-Datenverarbeitungsanordnung ist ein tragbares Telefon, das ein Teil eines "Portable Automatic Telephone System" (eines tragbaren automatischen Telefonsystems) ist. Ein solches tragbares Telefon enthält einen mit einem Mikrocontroller, beispielsweise mit einem PCB80C31 (Philips Data Handbook ICI4N, 1984, S.187-213), verbundenen Modulator/Demodulator. Typische Werte für einige einen PCB80C31 kennzeichnende Größen sind: α = 1,3·10&supmin;&sup9; As; β = 8·10&supmin;&sup4; A, R = 5·10&supmin;&sup5; A; to= 10&supmin;³ s; C = 20. Wenn Informationspakete das Telefon alle T = 0,5 s erreichen, wobei jedes Paket eine Anzahl von N = 2000 auszuführenden Befehlen erfordert, ist die vorteilhafteste Oszillatorfrequenz gleich 3,5 MHz, wie aus den Formeln in Fig. 3 berechnet werden kann. In dieser Anwendung bringt die Erfindung dadurch Gewinn, daß der gesperrte Oszillator keine Störung mit in jedem Informationspaket vorhandenen Identifikationsbits verursachen kann. Daraus folgt, daß der Empfangsteil der Datenverarbeitungsanordnung als hochempfindlicher Empfänger konstruiert werden darf.
- Fig. 4 ist eine typische graphische Darstellung des mittleren von dem Datenverarbeitungselement zwischen zwei aufeinanderfolgenden Unterbrechungen aufgenommenen Stroms als Funktion der Taktfrequenz, wobei diese Information in Formel (7) enthalten ist und die Form hat:
- Iav = Kf + M/f + L; K, L, M sind in den Formeln (1) bis (5) spezifizierte Konstanten.
- Zwei Fälle sind zu unterscheiden:
- 1) Die niedrigste, brauchbare Frequenz, wie sie in Formel (6) gegeben wird, ist kleiner oder gleich der optimalen Frequenz von Formel (8).
- 2) Die niedrigste, brauchbare Frequenz ist größer oder gleich der optimalen Frequenz (8).
- Ob die optimale Frequenz größer ist als die niedrigste, brauchbare Frequenz oder nicht, hängt von den Siliciumparametern in Formel (3), der für das Datenverarbeitungselement zur Ausführung der geforderten Befehle notwendigen Anzahl Taktzyklen, von der Unterbrechungsrate und der Beruhigungszeit des Datenverarbeitungselementes ab. Im Fall 1) ist die vorteilhafteste Frequenz, um den niedrigsten Energieverbrauch zu erhalten, gleich der optimalen Frequenz von Formel (8).
- Im Fall 2) ist die vorteilhafteste Frequenz, bei der der Energieverbrauch minimal ist, gleich der niedrigsten, brauchbaren Frequenz. Für Fall 1) liegt die niedrigste, brauchbare Frequenz links der optimalen Frequenz in Fig. 4 und ist mit einem einfachen Stern gekennzeichnet, während für Fall 2) die niedrigste, brauchbare Frequenz rechts von der optimalen Frequenz liegt und mit einem zweifachen Stern gekennzeichnet ist.
- Um niedrigen Energieverbrauch innerhalb eines Anteils δ des praktisch erreichbaren Minimums zu erhalten, z. B. 10%, muß die Frequenz im Fall 1) in dem durch die Formeln (10) gegebenen Frequenzbereich oder im Fall 2) in dem Frequenzbereich der Formeln (11) liegen, wie leicht aus den Formeln (6) bis (9) abgeleitet werden kann. Wenn nicht zwischen dem Stoppbetrieb und dem Arbeitsbetrieb, sondern statt dessen zwischen dem Ruhe- und dem Arbeitsbetrieb geschaltet wird, wird, bei gleicher Beruhigungszeit, Menge der auszuführenden Befehle und Unterbrechungsrate, die mittlere Stromaufnahme durch Formel (13) gegeben, wobei in dieser Formel im betreffenden Frequenzintervall die (angenäherte) Strom/Frequenzkennlinie des Datenverarbeitungselementes im Ruhebetrieb (12) eingesetzt wird. Typische Werte für die einen PCB80C31-Mikrocontroller kennzeichnenden Parameter sind: = 2,5·10&supmin;¹&sup0; As; λ = 7·10&supmin;&sup4; A. Optimierung der Formel (13) hinsichtlich der Frequenz liefert die minimale Stromaufnähme (14). Diese minimale Stromaufnahme (14) bei Verwendung der Ruhebetriebsart überschreitet die minimale Stromaufnahme (9) bei Verwendung der Stoppbetriebsart. Um den Energieverbrauch des Datenverarbeitungselementes beim Schalten zwischen Arbeitsbetrieb und Stoppbetrieb unterhalb des Energieverbrauchs des Datenverarbeitungselementes zu halten, der durch Schalten zwischen dem Arbeitsbetrieb und dem Ruhebetrieb erreicht werden kann, muß die Taktfrequenz im Frequenzintervall des Ausdrucks (15) liegen, wie man aus den Formeln (7) und (14) berechnen kann.
- Fig. 5 zeigt ein Schaltbild des Oszillators, Schaltelements und eines zweiten Signaldetektors, die in der bevorzugten Ausführungsform der Erfindung entsprechend dem Blockschaltbild von Fig. 1 verwendet werden.
- In Fig. 5 enthält das Schaltelement einen Rücksetz-Setz-Flip-Flop 50, pnp-Transistor 52, einen Widerstand 54 und eine Signaldetektionsschaltung 56. Der Oszillator 58 ist als Colpitts-Oszillator ausgeführt, wegen dessen hervorragender Frequenzstabilität, kurzer Antwortzeit und hoher Oszillatorfrequenz. Das Ausgangssignal wird von dem Verstärker A&sub1; zwischengepuffert. Der Signaldetektor 60 ist eine Differentierschaltung mit einer mit deren Ausgang verbundenen Diode D&sub1;, um das Datenverarbeitungselement nur zurückzusetzen, wenn der Detektor eine zunehmende Spannungsänderung bemerkt. Der Widerstand 54 ist als hoher Widerstand gewählt, um den Oszillator 58 mit einem Stand-by-Strom in dessen Stand-by-Betrieb zu versorgen, um zu verhindern, daß sich die parasitäre Kapazität Cp zwischen der Steuerelektrode und dem Kollektor des Transistors T&sub2; im Oszillator 58 vollständig entlädt, wobei diese Kapazität geladen wird, wenn der Oszillator sich im Arbeitsbetrieb befindet. Auf diese Weise wird die Beruhigungszeit des Oszillators genügend kurz gehalten. Der Rücksetzeingang des Flip-Flop 50 wird mit dem Ausgangsanschluß des ersten Signaldetektors 26 in Fig. 1 verbunden, der Setzeingang vom Flip-Flop 50 wird mit dem Stoppsignalausgang des Datenverarbeitungselementes 20 über eine Signaldetektionsschaltung 56 verbunden, die dafür sorgt, daß der Flip-Flop ein Setzsignal der richtigen Polarität und Dauer erhält. Die Datenverarbeitungsanordnung kann für ein anderes als das zuvor erwähnte Unterbrechungssignal zugänglich gemacht werden, um ein Rücksetzen des Datenverarbeitungselementes beispielsweise durch Speisen des Rücksetzanschlusses von Flip-Flop 50 über ein ODER-Gatter (nicht abgebildet) zu erzeugen. Die Verstärker A&sub1;, A&sub2; und A&sub3; werden vollständig über den Transistor 52 versorgt, wenn der Oszillator im Betrieb sein muß und erhalten eine niedrige Stand-by-Versorgung, wenn der Oszillator im Stand-by-Betrieb ist. Eine zweite Unterbrechung, die unmittelbar der ersten Unterbrechung folgt, ist wegen der Eingangs/Ausgangs-Kennlinie des Rücksetz-Setz-Flip- Flops 50 unschädlich.
- In Fig. 6 wird ein zweites Blockschaltbild einer erfindungsgemäßen Datenverarbeitungsanordnung gezeigt. Dieses zweite Blockschaltbild unterscheidet sich von dem in Fig. 1 dadurch, daß es drei Datenempfangsmodule zum Empfang von Daten aus einer Umgebung 70, 72 und 74 hat, statt eines, sowie eine zwischen diese Datenempfangsmodule und den Dateneingang des Datenverarbeitungselementes 78 geschaltete Selektionsanordnung 76 und eine Taktschaltung 82, die drei verschiedene Oszillatorschaltungen statt eines Oszillators hat, wie es in Fig. 1 der Fall ist.
- Bei Empfang eines Unterbrechungssignals aus einem Datenempfangsmodul, beispielsweise dem Datenempfangsmodul 70, verbindet die Selektionsanordnung 76 den Datenausgang des Datenempfangsmoduls 70 mit dem Dateneingang des Datenverarbeitungselementes 78, führt dieses Unterbrechungssignal dem Signaldetektor 80 zu und selektiert in der Taktschaltung 82 eine Oszillatorschaltung, wobei sie die Übertragung von Daten oder Unterbrechungssignalen von den Datenempfangsmodulen 72 und 74 zu dem genannten Dateneingang bzw. Signaldetektor 80 unmöglich macht. Die selektierte Oszillatorschaltung enthält einen Schwingkreis, der die angepaßte Taktfrequenz der dem Takteingang des Datenverarbeitungselementes 78 zugeführten Impulse festlegt. Die angepaßten Taktfrequenzen werden so bestimmt, wie es mit Hilfe der Fig. 3 und 4 beschrieben ist, und sie hängen unter anderem von der Menge der auszuführenden Befehle ab, die vom Datendurchsatz des Datenempfangsmoduls 70 gefordert werden.
- Nach Ausführung dieser vom Datenempfangsmodul 70 geforderten Befehle sendet das Datenverarbeitungselement 78 über den Signaldetektor 92 ein Stoppsignal an die Selektionsanordnung 76, die dabei den Datenausgang des Datenempfangsmoduls 70 von dem genannten Dateneingang trennt und die Verbindung der Unterbrechungssignalausgänge von Datenempfangsmodulen 72 und 74 zum Signaldetektor 80 wieder herstellt. Die Arbeitsweise der Anordnung von Fig. 6 ist im weiteren analog der der Anordnung in Fig. 1.
- In Fig. 7 wird eine Hardware-Implementierung der Selektionsanordnung 76 und der Taktschaltung 82 aus Fig. 6 gezeigt. Obwohl die Ausführungsform der Erfindung in Fig. 6 nur drei Datenempfangsmodule enthält, ist eine Erweiterung auf mehr Datenempfangsmodule einfach. Daher soll der erstere Fall untersucht werden.
- Die Ausgänge der Datenempfangsmodule 70,72 und 74 in Fig. 6 sind mit dem Dateneingang des Datenverarbeitungselementes 78 über Transistoren 228, 230 bzw. 232 verbunden und ihre Unterbrechungssignalausgänge sind mit den Rücksetzanschlüssen der Rücksetz-Setz-Latches 222, 224 und 226 über zwei in Reihe geschaltete Transistoren 210/212,214/216 bzw. 218/220 verbunden.
- Der Setzanschluß jedes Rücksetz-Setz-Latches ist mit dem Stoppsignal- Ausgang des Datenverarbeitungselementes 78 über einen Signaldetektor 92 verbunden. Die ersten Latch-Ausgangsanschlüsse der Rücksetz-Setz-Latches 222, 224 und 226 sind mit den Steuerelektroden der Transistoren 228, 230 bzw. 232 verbunden. Der zweite Latch-Ausgangsanschluß des Rücksetz-Setz-Latches 222 ist mit den Steuerelektroden der Transistoren 214 und 218 verbunden, der zweite Latch-Ausgangsanschluß des Rücksetz- Setz-Latches 224 ist mit den Steuerelektroden der Transistoren 210 und 220 verbunden und der zweite Latch-Ausgangsanschluß des Rücksetz-Setz-Latches 226 ist mit dem Steuerelektroden der Transistoren 212 und 216 verbunden. Der Rücksetzanschluß jedes Rücksetz-Setz-Latches ist mit einem Eingangsanschluß eines ODER-Gatters 23 verbunden. Der Ausgangsanschluß des ODER-Gatters ist mit dem Eingang des Signaldetektors 80 aus Fig. 6 verbunden. Die ersten Latch-Ausgangsanschlüsse der Rücksetz-Setz- Latches 222,224 und 226 sind mit den Steuerelektroden der Transistoren 238, 240 bzw. 242 verbunden.
- Angenommen wird, daß das Datenverarbeitungselement 78 aus Fig. 6 anfangs in der Stoppbetriebsart ist, die den Anfangszustand der Setz-Rücksetz-Latches 222,224 und 226 bestimmt. In diesem Anfangszustand sind die Transistoren 228,230, 232,238,240 und 242 gesperrt, während die Transistoren 210/212,214/216 und 218/220 leitend sind. Zu einem bestimmten Zeitpunkt sendet eines der Datenempfangsmodule ein Unterbrechungssignal, beispielsweise das Datenempfangssignal 70. Dieses Signal durchläuft die Transistoren 210/212 und schaltet den Zustand des Rücksetz-Setz- Latches 222. Daraufhin wird der Transistor 228 leitend gemacht, wobei der Datenausgang des Datenempfangsmoduls 70 mit dem genannten Dateneingang verbunden wird und die Transistoren 214 und 218 werden gesperrt, wobei sie verhindern, daß die Rücksetz-Setz-Latches 224 und 228 schalten. Gleichzeitig empfängt der Signaldetektor 80 über das ODER-Gatter 234 das Unterbrechungssignal, und eine Oszillatorschaltung mit einem Schwingkreis 244 wird in der Taktschaltung selektiert. Sobald das Datenverarbeitungselement ein Stoppsignal sendet, wird der Rücksetz-Setz-Latch 222 zurückgeschaltet, was zum Sperren der Transistoren 228 und 2138 und zum Leiten der Transistoren 214 und 218 führt. Dann ist die Anordnung wieder bereit, ein neues Unterbrechungssignal zu verarbeiten.
Claims (9)
1. Datenverarbeitungsanordnung mit:
- einem Datenverarbeitungselement (20, 78) mit einer Arbeitsbetriebsart und einer
Stoppbetriebsart, das einen Dateneingang, einen ersten Datenausgang, einen
Rücksetzsignaleingang, einen Takteingang, einen Stoppsignalausgang und erste
Speisestromanschlußmittel zur Stromversorgung des Datenverarbeitungselements umfaßt;
- Oszillatormitteln (22, 82) zur Speisung des Takteingangs mit Taktimpulsen, die zweite
Speisestromanschlußmittel (29) zum Empfang eines Speisestroms haben;
- einem Datenempfangsmodul (24, 70,72, 74,76) zum Empfang externer Daten, das
einen zweiten mit dem Dateneingang verbundenen Datenausgang hat;
worin das Datenverarbeitungselement (20, 78) Rücksetzmittel zum Erreichen eines
Anfangszustandes innerhalb eines vorgegebenen Zeitintervalls bei kombinierter
Steuerung eines Rücksetzsignals und einer Reihe von Taktimpulsen hat, dadurch
gekennzeichnet, daß die Anordnung außerdem:
- Schaltmittel (28, 84) umfaßt, die zwischen die ersten und zweiten
Speisestromanschlußmittel geschaltet sind und einen ersten Steuereingang zur Detektion eines
von dem Datenempfangsmodul stammenden Unterbrechungssignals haben, um daraufhin
die Schaltmittel dazuzubringen, den zweiten Speisestromanschlußmitteln
Arbeitsspeisestrom zuzuführen, und einen zweiten Steuereingang, der von dem
Stoppsignalausgang gespeist wird, um nach Detektion eines Stoppsignals die Schaltmittel (28, 84)
dazuzubringen, den zweiten Speisestromanschlußmitteln Stand-by-Speisestrom
zuzuführen;
- einen mit den Schaltmitteln (28, 84) verbundenen Übergangssignaldetektor (30,86),
um bei Detektion jedes Übergangs vom Zustand der Stand-by-Speisestromzuführung
zum Zustand der Arbeitspeisestromzuführung das genannte Rücksetzsignal zu erzeugen,
das nur nach Ablauf des genannten Zeitintervalls eine Hinterflanke aufweist.
2. Datenverarbeitungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Schaltmittel (28, 84) einen Rücksetz-Setz-Latch (50) enthalten, dessen
Rücksetzeingang von einem mit dem ersten Steuereingang verbundenen
Unterbrechungssignaldetektor (26, 80) zur Detektion des von dem Datenempfangsmodul (24,76) erzeugten
Unterbrechungssignals gespeist wird, dessen Setzeingang mit einem Stoppsignaldetektor
(25, 92, 56) verbunden ist, der mit dem zweiten Steuereingang verbunden ist und der
von dem Stoppsignalausgang zur Detektion des Stoppsignals gespeist wird, und der
einen mit einer Steuerelektrode eines Transistors verbundenen Ausgangsanschluß hat,
wobei der Leitungspfad des Transistors zwischen einen Eingang des
Übergangssignaldetektors (30, 86) und die zweiten Speisestromanschlußmittel geschaltet ist.
3. Datenverarbeitungsanordnung nach Anspruch 1 oder 2, mit mindestens
einem ersten (70) und einem zweiten (72) Datenempfangsmodul, die jeweils einen
jeweiligen zweiten Datenausgang zum Weitersenden von Daten zu dem
Datenverarbeitungselement und einen jeweiligen Unterbrechungssignalausgang zum Weitersenden
des Unterbrechungssignals umfassen, dadurch gekennzeichnet, daß die
Datenverarbeitungsanordnung außerdem enthält:
- ein Selektionsmittel (76), das von den zweiten Datenausgängen parallel gespeist und
von den Unterbrechungssignalausgänge parallel gespeist wird,
wobei das Selektionsmittel:
- erste Gatterschaltungsmittel (210, 212, 214, 216, 218, 220) zum Durchschalten eines
ersten empfangenen Unterbrechungssignals an den genannten ersten Steuereingang
enthält;
- zweite Gatterschaltungsmittel (228, 230, 232) zum Durchschalten von mit dem ersten
Unterbrechungssignal verknüpften Daten an das Datenverarbeitungselement (78);
- Abschaltmittel (222, 224, 226,), um beim Empfang des ersten empfangenen
Unterbrechungssignals die ersten und zweiten Gatterschaltungsmittel zum Durchschalten jedes
Unterbrechungssignals oder jeder Daten von einem anderen als dem das erste
empfangene Unterbrechungssignal erzeugende Datenempfangsmodul abzuschalten;
- in Arbeitslage schaltende Mittel (222, 224, 226), die mit dem zweiten Steuereingang
verbunden sind, um beim Empfang des Stoppsignals die ersten und zweiten
Gatterschaltungsmittel erneut in Arbeitslage zu schalten.
4. Datenverarbeitungsanordnung nach den Ansprüchen 2 und 3, mit einer
Anzahl von j ≥ 2 Datenempfangsmodulen (70,72,74), die je einen zweiten
Dateneingang
und einen Unterbrechungssignaleingang haben, dadurch gekennzeichnet, daß die
genannten Selektionsmittel :
- eine Anzahl von j Rücksetz-Setz-Latches (222, 234, 226), die jeweils einen mit dem
Stoppsignaldetektor verbundenen Anschluß haben;
- eine Anzahl von j UND-Gatterschaltungsmitteln (210, 212), (214, 216), (218, 220),
die jeweils (j-1) Toreingänge haben und einen jeweiligen Unterbrechungssignalausgang
mit einem zugehörigen Rücksetzanschluß verbinden;
- eine Anzahl von j Schnittstellen-Gatterschaltungsmitteln (228, 230, 232), die je einen
zweiten Datenausgang mit dem Dateneingang verbinden und einen Sperrzustand, einen
Durchlaßzustand und einen mit einem ersten Ausgangsanschluß eines zugehörigen
Rücksetz-Setz-Latches (222,224,226) verbundenen Zustandssteuereingang haben, um
bei Empfang eines Sperrsignals in den Sperrzustand und bei Empfang eines
Durchlaßsignals in den Durchlaßzustand gebracht zu werden;
- ein j-Eingang-ODER-Gatterschaltungsmittel (234), das von den j Rücksetzeingängen
gespeist wird und den Unterbrechungssignaldetektor speist;
umfassen,
wobei die (j-1) Gattereingänge des UND-Gatterschaltungsmittels mit der Ordnungszahl
k, 1 ≤ k ≤ j, die das Datenempfangsmodul k mit dem Rücksetz-Setz-Latch der Zahl k
verbinden, mit den jeweiligen zweiten Ausgangsklemmen von Rücksetz-Setz-Latches mit
den Zahlen m ≠ k, 1 ≤ m ≤ j verbunden sind.
5. Datenverarbeitungsanordnung nach Anspruch 4 oder 5, dadurch
gekennzeichnet, daß das Oszillatormittel (22, 82) eine Vielzahl von Oszillatorschaltungen (244,
246,248) umfaßt, jede zur Erzeugung von Taktimpulsen einer zugehörigen Frequenz,
und einen mit den Selektionsmitteln verbundenen Selektionseingang (238, 240, 242), zur
Selektion einer bei Empfang eines Selektionssignals mit dem Taktausgang zu
verbindenden Oszillatorschaltung, zwischen dem Empfang eines Unterbrechungssignals
durch die Selektionsmittel und dem nächsten folgenden Stoppsignal.
6. Datenverarbeitungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß ein Widerstand (54) zwischen die zweiten
Speisestromanschlußmittel und das Oszillatormittel (62,82) als Umgehung für einen Stand-by-Strom
geschaltet wird, solange die Datenverarbeitungselemente (20, 78) in der genannten
Stoppbetriebsart sind.
7. Datenverarbeitungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Datenverarbeitungsanordnung außerdem erste
Verstärkermittel umfaßt, deren dritte Speisestromanschlußmittel mit den zweiten
Speisestromanschlußmitteln verbunden sind, um die Taktimpulse zu verstärken.
8. Datenverarbeitungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Datenverarbeitungsanordnung außerdem zweite
Verstärkermittel umfaßt, deren vierte Speisestromanschlußmittel mit den zweiten
Speisestromanschlußmitteln verbunden sind, um das Stoppsignal zu verstärken.
9. Datenverarbeitungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß mindestens ein datengesteuertes Modul (32) mit dem
ersten Datenausgang verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB08620056A GB2194082A (en) | 1986-08-18 | 1986-08-18 | Data processing apparatus with energy saving clocking device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3780531D1 DE3780531D1 (de) | 1992-08-27 |
DE3780531T2 true DE3780531T2 (de) | 1993-02-25 |
Family
ID=10602863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8787201486T Expired - Fee Related DE3780531T2 (de) | 1986-08-18 | 1987-08-05 | Datenverarbeitungsvorrichtung mit energiesparender taktvorrichtung. |
Country Status (6)
Country | Link |
---|---|
US (1) | US4823292A (de) |
EP (1) | EP0256594B1 (de) |
JP (1) | JPS6349915A (de) |
AU (1) | AU608528B2 (de) |
DE (1) | DE3780531T2 (de) |
GB (1) | GB2194082A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10009683A1 (de) * | 2000-02-29 | 2001-08-30 | Nokia Mobile Phones Ltd | Verfahren zum Unterbrechen eines Ruhezustandes einer Kommunikationseinheit in einem Kommunikationssystem, insbesondere in einem Funk-Kommunikationssystem |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0642691B2 (ja) * | 1988-05-21 | 1994-06-01 | 富士通株式会社 | 移動電話端末 |
EP0391543A3 (de) * | 1989-04-06 | 1992-10-14 | Advanced Micro Devices, Inc. | Mikroprozessortakt |
DE69031807T2 (de) * | 1989-06-30 | 1998-04-09 | Fujitsu Personal Systems, Inc., Santa Clara, Calif. | Methode zur Reduzierung der Leistungsaufnahme eines Rechners |
FR2649506A1 (fr) * | 1989-07-07 | 1991-01-11 | Sgs Thomson Microelectronics | Circuit integre avec horloge a frequence variable |
US5222239A (en) * | 1989-07-28 | 1993-06-22 | Prof. Michael H. Davis | Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources |
US6158012A (en) * | 1989-10-30 | 2000-12-05 | Texas Instruments Incorporated | Real-time power conservation and thermal management for computers |
US5218704A (en) * | 1989-10-30 | 1993-06-08 | Texas Instruments | Real-time power conservation for portable computers |
US5201059A (en) * | 1989-11-13 | 1993-04-06 | Chips And Technologies, Inc. | Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance |
JP2645163B2 (ja) * | 1990-03-13 | 1997-08-25 | 三菱電機株式会社 | 非接触型icカード |
US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
US5274221A (en) * | 1990-06-22 | 1993-12-28 | Mitsubishi Denki Kabushiki Kaisha | Non-contact integrated circuit card |
JPH0454581A (ja) * | 1990-06-22 | 1992-02-21 | Mitsubishi Electric Corp | 非接触カード |
GB2246455A (en) * | 1990-07-23 | 1992-01-29 | Philips Electronic Associated | Altering the rate at which digital circuitry operates |
JPH04257010A (ja) * | 1991-02-08 | 1992-09-11 | Nec Corp | システムクロック切り替え機構 |
FI88657C (fi) * | 1991-02-12 | 1993-06-10 | Nokia Mobile Phones Ltd | Foerfarande foer att minska stroemfoerbrukningen i en mobiltelefon |
US5303171A (en) * | 1992-04-03 | 1994-04-12 | Zenith Data Systems Corporation | System suspend on lid close and system resume on lid open |
US5652890A (en) * | 1991-05-17 | 1997-07-29 | Vantus Technologies, Inc. | Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode |
US5446904A (en) * | 1991-05-17 | 1995-08-29 | Zenith Data Systems Corporation | Suspend/resume capability for a protected mode microprocessor |
DE69233393T2 (de) * | 1991-05-17 | 2005-08-11 | Packard Bell NEC, Inc., Woodland Hills | Leistungsmanagementsfunktion für einen rückwärtskompatiblen mikroprozessor |
US5394527A (en) * | 1991-05-17 | 1995-02-28 | Zenith Data Systems Corporation | Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability |
US5935253A (en) * | 1991-10-17 | 1999-08-10 | Intel Corporation | Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency |
GB2260631B (en) * | 1991-10-17 | 1995-06-28 | Intel Corp | Microprocessor 2X core design |
US5842029A (en) * | 1991-10-17 | 1998-11-24 | Intel Corporation | Method and apparatus for powering down an integrated circuit transparently and its phase locked loop |
GB2264794B (en) * | 1992-03-06 | 1995-09-20 | Intel Corp | Method and apparatus for automatic power management in a high integration floppy disk controller |
US6193422B1 (en) | 1992-04-03 | 2001-02-27 | Nec Corporation | Implementation of idle mode in a suspend/resume microprocessor system |
US5423045A (en) * | 1992-04-15 | 1995-06-06 | International Business Machines Corporation | System for distributed power management in portable computers |
US5287292A (en) * | 1992-10-16 | 1994-02-15 | Picopower Technology, Inc. | Heat regulator for integrated circuits |
US5473767A (en) * | 1992-11-03 | 1995-12-05 | Intel Corporation | Method and apparatus for asynchronously stopping the clock in a processor |
US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
US5586332A (en) * | 1993-03-24 | 1996-12-17 | Intel Corporation | Power management for low power processors through the use of auto clock-throttling |
US7216064B1 (en) | 1993-09-21 | 2007-05-08 | Intel Corporation | Method and apparatus for programmable thermal sensor for an integrated circuit |
EP0666525B1 (de) * | 1994-02-04 | 2001-09-12 | Intel Corporation | Verfahren und Vorrichtung zur Stromverbrauchssteuerung in einem Rechnersystem |
US5754436A (en) * | 1994-12-22 | 1998-05-19 | Texas Instruments Incorporated | Adaptive power management processes, circuits and systems |
US5834956A (en) | 1995-12-29 | 1998-11-10 | Intel Corporation | Core clock correction in a 2/N mode clocking scheme |
US5821784A (en) * | 1995-12-29 | 1998-10-13 | Intel Corporation | Method and apparatus for generating 2/N mode bus clock signals |
US5802132A (en) * | 1995-12-29 | 1998-09-01 | Intel Corporation | Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme |
US5826067A (en) * | 1996-09-06 | 1998-10-20 | Intel Corporation | Method and apparatus for preventing logic glitches in a 2/n clocking scheme |
US5862373A (en) * | 1996-09-06 | 1999-01-19 | Intel Corporation | Pad cells for a 2/N mode clocking scheme |
US6115823A (en) * | 1997-06-17 | 2000-09-05 | Amphus, Inc. | System and method for task performance based dynamic distributed power management in a computer system and design method therefor |
US5987614A (en) * | 1997-06-17 | 1999-11-16 | Vadem | Distributed power management system and method for computer |
US6928559B1 (en) * | 1997-06-27 | 2005-08-09 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
DE19733530C2 (de) * | 1997-08-02 | 2003-10-09 | Philips Intellectual Property | Mobilfunkgerät |
JP2001511929A (ja) * | 1997-12-16 | 2001-08-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | クロックスイッチを有する電子回路 |
JP2000122747A (ja) | 1998-10-12 | 2000-04-28 | Nec Corp | ディジタル信号演算処理部の制御装置および方法 |
US6665802B1 (en) | 2000-02-29 | 2003-12-16 | Infineon Technologies North America Corp. | Power management and control for a microcontroller |
US7032119B2 (en) * | 2000-09-27 | 2006-04-18 | Amphus, Inc. | Dynamic power and workload management for multi-server system |
US7822967B2 (en) * | 2000-09-27 | 2010-10-26 | Huron Ip Llc | Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices |
US7228441B2 (en) | 2000-09-27 | 2007-06-05 | Huron Ip Llc | Multi-server and multi-CPU power management system and method |
USRE40866E1 (en) | 2000-09-27 | 2009-08-04 | Huron Ip Llc | System, method, and architecture for dynamic server power management and dynamic workload management for multiserver environment |
US7552350B2 (en) | 2000-09-27 | 2009-06-23 | Huron Ip Llc | System and method for activity or event base dynamic energy conserving server reconfiguration |
US20030196126A1 (en) * | 2002-04-11 | 2003-10-16 | Fung Henry T. | System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment |
US20060248360A1 (en) * | 2001-05-18 | 2006-11-02 | Fung Henry T | Multi-server and multi-CPU power management system and method |
US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
US7388248B2 (en) * | 2004-09-01 | 2008-06-17 | Micron Technology, Inc. | Dielectric relaxation memory |
WO2009138953A1 (en) * | 2008-05-13 | 2009-11-19 | Nxp B.V. | Power manager and method for managing power |
US8634914B2 (en) * | 2012-01-27 | 2014-01-21 | Medtronic, Inc. | Pacemaker event queue to control device processor operating power |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4317181A (en) * | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Four mode microcomputer power save operation |
GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
GB2110441B (en) * | 1981-11-27 | 1985-10-02 | Wright Electronics | Power supply control |
AU3117584A (en) * | 1983-07-28 | 1985-01-31 | Dulmison Pty. Limited | Battery conservation circuit |
US4649373A (en) * | 1983-08-10 | 1987-03-10 | International Business Machines Corporation | Powered conservation system in battery powered keyboard device including a microprocessor |
CA1223667A (en) * | 1984-07-26 | 1987-06-30 | Mark C. Loessel | Microcomputer clock circuit |
JPS6152722A (ja) * | 1984-08-22 | 1986-03-15 | Nippon Data General Kk | 電力節約システム |
-
1986
- 1986-08-18 GB GB08620056A patent/GB2194082A/en not_active Withdrawn
-
1987
- 1987-08-05 DE DE8787201486T patent/DE3780531T2/de not_active Expired - Fee Related
- 1987-08-05 EP EP87201486A patent/EP0256594B1/de not_active Expired - Lifetime
- 1987-08-17 AU AU77124/87A patent/AU608528B2/en not_active Ceased
- 1987-08-17 US US07/086,440 patent/US4823292A/en not_active Expired - Lifetime
- 1987-08-18 JP JP62204953A patent/JPS6349915A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10009683A1 (de) * | 2000-02-29 | 2001-08-30 | Nokia Mobile Phones Ltd | Verfahren zum Unterbrechen eines Ruhezustandes einer Kommunikationseinheit in einem Kommunikationssystem, insbesondere in einem Funk-Kommunikationssystem |
US6807408B2 (en) | 2000-02-29 | 2004-10-19 | Nokia Mobile Phones, Ltd. | Method for interrupting an idle state of a communication unit in a radio communication system |
Also Published As
Publication number | Publication date |
---|---|
GB2194082A (en) | 1988-02-24 |
US4823292A (en) | 1989-04-18 |
GB8620056D0 (en) | 1986-10-01 |
EP0256594A3 (en) | 1989-10-25 |
DE3780531D1 (de) | 1992-08-27 |
JPS6349915A (ja) | 1988-03-02 |
AU7712487A (en) | 1988-02-25 |
AU608528B2 (en) | 1991-04-11 |
EP0256594B1 (de) | 1992-07-22 |
EP0256594A2 (de) | 1988-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3780531T2 (de) | Datenverarbeitungsvorrichtung mit energiesparender taktvorrichtung. | |
DE69912358T2 (de) | Spannungsrückgespeiste Burst-Mode-Schaltung | |
DE3881088T2 (de) | Leistungsversorgung mit automatischer Spannungsanpassung. | |
DE2541131C2 (de) | Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung | |
DE3586647T2 (de) | Verzoegerungssteuerungsschaltung und verfahren zur steuerung der verzoegerungen in einem halbleiterelement. | |
DE3518459C2 (de) | Telemetrie-System | |
DE68913428T2 (de) | Relaxationsoszillator mit Laufzeitsteuerung und verringerter Leistungsaufnahme. | |
EP0058752A1 (de) | Verfahren und Anordnung zur fehlerfreien Synchronisation asynchroner Impulse | |
DE3046735A1 (de) | Superregenerativempfaenger | |
DE68910379T2 (de) | Filterkreis. | |
DE69031790T2 (de) | Ein-Chip-Halbleitervorrichtung | |
DE69121157T2 (de) | Schaltung zum Synchronisieren von asynchronen Zustandsmaschinen | |
DE3032568C2 (de) | Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge | |
EP0986173B1 (de) | Schaltungsanordnung zur Flankensteilheitsformung | |
DE4343069C2 (de) | Integrierte Halbleiterschaltungen und Kombination derselben | |
DE19605077C2 (de) | Automatische Spannungssteuervorrichtung für einen mit einem Fax/Modem versehenen PC | |
DE19738556A1 (de) | PLL-Schaltung | |
DE2755714B2 (de) | Logische Schaltung | |
DE3887951T2 (de) | Aktive Überspannungsüberwachung für den Betrieb einer induktiven Last. | |
DE69434193T2 (de) | Verfahren und Vorrichtung zur Erholung aus dem Wartezustand in einem Phasenregelkreis | |
EP0013686B1 (de) | Verriegelungsschaltung | |
DE3217677A1 (de) | Kommutierungs-steuerschaltung fuer strom-wechselrichter | |
DE2806065A1 (de) | Zustands-steuersystem | |
DE3884936T2 (de) | Asymmetrischer Verzögerungsgenerator für einen Taktzerhacker. | |
EP0855798B1 (de) | Schaltungsanordnung zum Erzeugen eines Ausgangssignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |
|
8339 | Ceased/non-payment of the annual fee |