JPH04257010A - システムクロック切り替え機構 - Google Patents
システムクロック切り替え機構Info
- Publication number
- JPH04257010A JPH04257010A JP3039196A JP3919691A JPH04257010A JP H04257010 A JPH04257010 A JP H04257010A JP 3039196 A JP3039196 A JP 3039196A JP 3919691 A JP3919691 A JP 3919691A JP H04257010 A JPH04257010 A JP H04257010A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- system clock
- task
- speed
- speed clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 title claims description 12
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 230000004044 response Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、速度の異なる複数のシ
ステムクロック（ＣＰＵシステムクロック）を有するマ
イクロプロセッサにおけるシステムクロック切り替え機
構に関するものである。
ステムクロック（ＣＰＵシステムクロック）を有するマ
イクロプロセッサにおけるシステムクロック切り替え機
構に関するものである。
【０００２】
【従来の技術】マイクロプロセッサの一種に、クロック
周波数の低い、低速なシステムクロック（以下低速クロ
ックと称す）と、クロック周波数の高い、高速なシステ
ムクロック（以下高速クロックと称す）との２系のシス
テムクロックを持ち、且つ、その切り替えをリアルタイ
ムオペレーティングシステム（以下、リアルタイムＯＳ
と称す）で行えるようにしたマイクロプロセッサが提案
されている。
周波数の低い、低速なシステムクロック（以下低速クロ
ックと称す）と、クロック周波数の高い、高速なシステ
ムクロック（以下高速クロックと称す）との２系のシス
テムクロックを持ち、且つ、その切り替えをリアルタイ
ムオペレーティングシステム（以下、リアルタイムＯＳ
と称す）で行えるようにしたマイクロプロセッサが提案
されている。
【０００３】図２はそのようなマイクロプロセッサにお
いて従来採用されていたリアルタイムＯＳの構成例を示
す。同図において、１はサービスマクロ部であり、ＷＡ
ＩＴマクロ処理１１，ＰＯＳＴマクロ処理１２，ＥＸＩ
Ｔマクロ処理１３，ＣＵＴマクロ処理１４等の如きマク
ロ処理を司る。また、２は割り込みサービスマクロ部で
あり、ハードウェア割り込み等にかかる割り込み処理２
１を司る。更に、３’はスケジューラ部、４’はクロッ
ク切り替え部である。
いて従来採用されていたリアルタイムＯＳの構成例を示
す。同図において、１はサービスマクロ部であり、ＷＡ
ＩＴマクロ処理１１，ＰＯＳＴマクロ処理１２，ＥＸＩ
Ｔマクロ処理１３，ＣＵＴマクロ処理１４等の如きマク
ロ処理を司る。また、２は割り込みサービスマクロ部で
あり、ハードウェア割り込み等にかかる割り込み処理２
１を司る。更に、３’はスケジューラ部、４’はクロッ
ク切り替え部である。
【０００４】スケジューラ部３’は、ＲＥＡＤＹ状態ま
たはＲＵＮ状態のタスク（ユーザタスク）が存在するか
否かを処理３１で判定し、存在しない場合（３１でＮＯ
）、クロック切り替え部４’に対し低速クロックへの切
り替えを要求する。これに応答してクロック切り替え部
４’は現在高速クロックで動作中ならば（４１でＹＥＳ
）、システムクロックを高速クロックから低速クロック
へ切り替える（４２）。この後、当該マイクロプロセッ
サはＨＡＬＴ状態となる。
たはＲＵＮ状態のタスク（ユーザタスク）が存在するか
否かを処理３１で判定し、存在しない場合（３１でＮＯ
）、クロック切り替え部４’に対し低速クロックへの切
り替えを要求する。これに応答してクロック切り替え部
４’は現在高速クロックで動作中ならば（４１でＹＥＳ
）、システムクロックを高速クロックから低速クロック
へ切り替える（４２）。この後、当該マイクロプロセッ
サはＨＡＬＴ状態となる。
【０００５】また、スケジューラ部３’は、ＲＥＡＤＹ
状態またはＲＵＮ状態のタスクが存在することを認識し
た場合（３１でＹＥＳ）、該当するタスクをＲＵＮ状態
とした時点で（３２）、クロック切り替え部４’に対し
高速クロックへの切り替えを要求する。これに応答して
クロック切り替え部４’は現在低速クロックで動作中な
らば（４３でＹＥＳ）、システムクロックを低速クロッ
クから高速クロックへ切り替える（４４）。その後、リ
アルタイムＯＳはレジスタの復帰，ＳＰ（スタックポイ
ンタ）の設定等を行い（５）、リターンする。
状態またはＲＵＮ状態のタスクが存在することを認識し
た場合（３１でＹＥＳ）、該当するタスクをＲＵＮ状態
とした時点で（３２）、クロック切り替え部４’に対し
高速クロックへの切り替えを要求する。これに応答して
クロック切り替え部４’は現在低速クロックで動作中な
らば（４３でＹＥＳ）、システムクロックを低速クロッ
クから高速クロックへ切り替える（４４）。その後、リ
アルタイムＯＳはレジスタの復帰，ＳＰ（スタックポイ
ンタ）の設定等を行い（５）、リターンする。
【０００６】従って、ＲＥＡＤＹ状態またはＲＵＮ状態
のタスクが存在せず当該マイクロプロセッサがＨＡＬＴ
状態になっている場合には、クロック切り替え部４’の
処理４１，４２によってシステムクロックが低速クロッ
ク側に切り替えられているので、当該マイクロプロセッ
サの消費電力が抑えられると共にそれから発生するノイ
ズ（所謂ＣＰＵノイズ）が低減される。また、ＨＡＬＴ
状態において、例えばハードウェア割り込みによりリア
ルタイムＯＳの割り込みサービスマクロ部２が実行され
て或るタスクがＲＥＡＤＹ状態にされると、スケジュー
ラ部３’の処理３２でそのタスクがＲＵＮ状態にされた
時点でクロック切り替え部４’の処理４３，４４により
システムクロックが高速クロックに切り替えられるので
、タスクを高速に動作させることが可能となる。
のタスクが存在せず当該マイクロプロセッサがＨＡＬＴ
状態になっている場合には、クロック切り替え部４’の
処理４１，４２によってシステムクロックが低速クロッ
ク側に切り替えられているので、当該マイクロプロセッ
サの消費電力が抑えられると共にそれから発生するノイ
ズ（所謂ＣＰＵノイズ）が低減される。また、ＨＡＬＴ
状態において、例えばハードウェア割り込みによりリア
ルタイムＯＳの割り込みサービスマクロ部２が実行され
て或るタスクがＲＥＡＤＹ状態にされると、スケジュー
ラ部３’の処理３２でそのタスクがＲＵＮ状態にされた
時点でクロック切り替え部４’の処理４３，４４により
システムクロックが高速クロックに切り替えられるので
、タスクを高速に動作させることが可能となる。
【０００７】
【発明が解決しようとする課題】従来は上述したように
システムクロックの切り替えを行うことにより、マイク
ロプロセッサの低消費電力化とＣＰＵノイズの低減とを
試みていたが、タスクのＲＵＮ時には常に高速クロック
が使用されるため、その効果には限りがあった。
システムクロックの切り替えを行うことにより、マイク
ロプロセッサの低消費電力化とＣＰＵノイズの低減とを
試みていたが、タスクのＲＵＮ時には常に高速クロック
が使用されるため、その効果には限りがあった。
【０００８】そこで本発明の目的は、マイクロプロセッ
サのタスクＲＵＮ時の消費電力とＣＰＵノイズとを低減
することができるシステムクロック切り替え機構を提供
することにある。
サのタスクＲＵＮ時の消費電力とＣＰＵノイズとを低減
することができるシステムクロック切り替え機構を提供
することにある。
【０００９】
【課題を解決するための手段】マイクロプロセッサ上で
動作するタスクのうちには、高速で動作する必要のある
タスクばかりでなく、低速で動作しても支障のないタス
クも存在する。この後者のタスクの場合、低速クロック
の下で動作させれば、それだけマイクロプロセッサの低
消費電力化とＣＰＵノイズの低減とが促進されることに
なる。それには、各タスク毎にシステムクロックの指定
を可能にする必要がある。
動作するタスクのうちには、高速で動作する必要のある
タスクばかりでなく、低速で動作しても支障のないタス
クも存在する。この後者のタスクの場合、低速クロック
の下で動作させれば、それだけマイクロプロセッサの低
消費電力化とＣＰＵノイズの低減とが促進されることに
なる。それには、各タスク毎にシステムクロックの指定
を可能にする必要がある。
【００１０】本発明はこのような点に着目して為された
ものであり、複数のシステムクロックを有するマイクロ
プロセッサにおけるシステムクロック切り替え機構にお
いて、各タスク毎のシステムクロック指定情報を保持す
る記憶手段と、この記憶手段に保持されたシステムクロ
ック指定情報を参照してＲＵＮ状態のタスクがそのタス
クに対応するシステムクロック指定情報で指定されたシ
ステムクロックの下で動作するようにシステムクロック
の切り替えを行うクロック切り替え手段とを備えている
。
ものであり、複数のシステムクロックを有するマイクロ
プロセッサにおけるシステムクロック切り替え機構にお
いて、各タスク毎のシステムクロック指定情報を保持す
る記憶手段と、この記憶手段に保持されたシステムクロ
ック指定情報を参照してＲＵＮ状態のタスクがそのタス
クに対応するシステムクロック指定情報で指定されたシ
ステムクロックの下で動作するようにシステムクロック
の切り替えを行うクロック切り替え手段とを備えている
。
【００１１】また、前記クロック切り替え手段は、ＲＥ
ＡＤＹ状態またはＲＵＮ状態のタスクが存在しない場合
にはシステムクロックを前記複数のシステムクロックの
うちの最も低速のシステムクロックに切り替える構成を
有している。
ＡＤＹ状態またはＲＵＮ状態のタスクが存在しない場合
にはシステムクロックを前記複数のシステムクロックの
うちの最も低速のシステムクロックに切り替える構成を
有している。
【００１２】
【作用】本発明のシステムクロック切り替え機構におい
ては、ＴＤＢ（ＴＡＳＫＤＥＦＩＮＥ ＢＬＯＣＫ）
等の記憶手段が各タスク毎のシステムクロック指定情報
を保持している。ＲＥＡＤＹ状態またはＲＵＮ状態のタ
スクが存在しない場合、クロック切り替え手段がシステ
ムクロックを複数のシステムクロックのうちの最も低速
のシステムクロックに切り替えるが、或るタスクがＲＵ
Ｎ状態となった場合には、そのタスクに対応するＴＤＢ
等の記憶手段に保持されているシステムクロック指定情
報が指定するシステムクロックの下で動作するようにシ
ステムクロックの切り替えを行う。
ては、ＴＤＢ（ＴＡＳＫＤＥＦＩＮＥ ＢＬＯＣＫ）
等の記憶手段が各タスク毎のシステムクロック指定情報
を保持している。ＲＥＡＤＹ状態またはＲＵＮ状態のタ
スクが存在しない場合、クロック切り替え手段がシステ
ムクロックを複数のシステムクロックのうちの最も低速
のシステムクロックに切り替えるが、或るタスクがＲＵ
Ｎ状態となった場合には、そのタスクに対応するＴＤＢ
等の記憶手段に保持されているシステムクロック指定情
報が指定するシステムクロックの下で動作するようにシ
ステムクロックの切り替えを行う。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。図１は本発明の一実施例のシステム
クロック切り替え機構を備えたリアルタイムＯＳの構成
例を示す。
て詳細に説明する。図１は本発明の一実施例のシステム
クロック切り替え機構を備えたリアルタイムＯＳの構成
例を示す。
【００１４】同図において、１はサービスマクロ部、２
は割り込みサービスマクロ部、５はレジスタの復帰等を
行う処理部であり、これらは図２で説明したものと同じ
構成を有する。また、３はスケジューラ部、４はクロッ
ク切り替え部、６１，６２はＴＤＢ、６１１，６２１は
ＴＤＢ６１，６２に設定されたシステムクロック指定情
報である。ここで、ＴＤＢ６１は当該リアルタイムＯＳ
を有するマイクロプロセッサ上で実行されるタスクａに
対応し、そのシステムクロック指定情報６１１は高速ク
ロックを指定しており、ＴＤＢ６２は別のタスクｂに対
応し、そのシステムクロック指定情報６２１は低速クロ
ックを指定しているものとする。
は割り込みサービスマクロ部、５はレジスタの復帰等を
行う処理部であり、これらは図２で説明したものと同じ
構成を有する。また、３はスケジューラ部、４はクロッ
ク切り替え部、６１，６２はＴＤＢ、６１１，６２１は
ＴＤＢ６１，６２に設定されたシステムクロック指定情
報である。ここで、ＴＤＢ６１は当該リアルタイムＯＳ
を有するマイクロプロセッサ上で実行されるタスクａに
対応し、そのシステムクロック指定情報６１１は高速ク
ロックを指定しており、ＴＤＢ６２は別のタスクｂに対
応し、そのシステムクロック指定情報６２１は低速クロ
ックを指定しているものとする。
【００１５】スケジューラ部３は、ＲＥＡＤＹ状態また
はＲＵＮ状態のタスク（ユーザタスク）が存在するか否
かを処理３１で判定し、存在しない場合（３１でＮＯ）
、クロック切り替え部４に対し低速クロックへの切り替
えを要求する。これに応答してクロック切り替え部４は
、現在高速クロックで動作中ならば（４１でＹＥＳ）、
システムクロックを高速クロックから低速クロックへ切
り替える（４２）。この後、当該マイクロプロセッサは
ＨＡＬＴ状態となる。
はＲＵＮ状態のタスク（ユーザタスク）が存在するか否
かを処理３１で判定し、存在しない場合（３１でＮＯ）
、クロック切り替え部４に対し低速クロックへの切り替
えを要求する。これに応答してクロック切り替え部４は
、現在高速クロックで動作中ならば（４１でＹＥＳ）、
システムクロックを高速クロックから低速クロックへ切
り替える（４２）。この後、当該マイクロプロセッサは
ＨＡＬＴ状態となる。
【００１６】また、スケジューラ部３は、処理３１でＹ
ＥＳと判定した場合、ＲＵＮ状態にすべきタスクが存在
するときは該当するタスクをＲＵＮ状態とする（３２）
。そして、そのＲＵＮ状態としたタスクのＴＤＢ中のシ
ステムクロック指定情報を参照し、低速クロックを指定
していれば、クロック切り替え部４に対し低速クロック
への切り替えを要求し、高速クロックを指定していれば
、クロック切り替え部４に対し高速クロックへの切り替
えを要求する（３３）。
ＥＳと判定した場合、ＲＵＮ状態にすべきタスクが存在
するときは該当するタスクをＲＵＮ状態とする（３２）
。そして、そのＲＵＮ状態としたタスクのＴＤＢ中のシ
ステムクロック指定情報を参照し、低速クロックを指定
していれば、クロック切り替え部４に対し低速クロック
への切り替えを要求し、高速クロックを指定していれば
、クロック切り替え部４に対し高速クロックへの切り替
えを要求する（３３）。
【００１７】クロック切り替え部４は、スケジューラ部
３の処理３３から低速クロックへの切り替えが要求され
ると、現在高速クロックで動作中ならば（４５でＹＥＳ
）、システムクロックを高速クロックから低速クロック
へ切り替える（４６）。また、スケジューラ部３の処理
３３から高速クロックへの切り替えが要求されると、現
在低速クロックで動作中ならば（４３でＹＥＳ）、シス
テムクロックを低速クロックから高速クロックへ切り替
える（４４）。そして、何れの場合もリアルタイムＯＳ
はレジスタの復帰等の処理５を行い、リターンする。
３の処理３３から低速クロックへの切り替えが要求され
ると、現在高速クロックで動作中ならば（４５でＹＥＳ
）、システムクロックを高速クロックから低速クロック
へ切り替える（４６）。また、スケジューラ部３の処理
３３から高速クロックへの切り替えが要求されると、現
在低速クロックで動作中ならば（４３でＹＥＳ）、シス
テムクロックを低速クロックから高速クロックへ切り替
える（４４）。そして、何れの場合もリアルタイムＯＳ
はレジスタの復帰等の処理５を行い、リターンする。
【００１８】従って、ＲＥＡＤＹ状態またはＲＵＮ状態
のタスクが存在せず当該マイクロプロセッサがＨＡＬＴ
状態になっている場合には、クロック切り替え部４の処
理４１，４２によってシステムクロックが低速クロック
側に切り替えられているので、当該マイクロプロセッサ
の消費電力が抑えられると共にそれから発生するＣＰＵ
ノイズも抑えられる。
のタスクが存在せず当該マイクロプロセッサがＨＡＬＴ
状態になっている場合には、クロック切り替え部４の処
理４１，４２によってシステムクロックが低速クロック
側に切り替えられているので、当該マイクロプロセッサ
の消費電力が抑えられると共にそれから発生するＣＰＵ
ノイズも抑えられる。
【００１９】また、ＨＡＬＴ状態において、例えばハー
ドウェア割り込みによりリアルタイムＯＳの割り込みサ
ービスマクロ部２が実行され、例えばタスクａがＷＡＩ
Ｔ解除されるＰＯＳＴが発行されたとする。このときは
、タスクａがＲＥＡＤＹ状態を経てスケジューラ部３の
処理３２によりＲＵＮ状態とされ、処理３３でＴＤＢ６
１のシステムクロック指定情報６１１が参照されてクロ
ック切り替え部４に対し高速クロックへの切り替えが要
求され、クロック切り替え部４の処理４４によりシステ
ムクロックが高速クロックへ切り替えられた後に、タス
クａに制御が渡されることになる。
ドウェア割り込みによりリアルタイムＯＳの割り込みサ
ービスマクロ部２が実行され、例えばタスクａがＷＡＩ
Ｔ解除されるＰＯＳＴが発行されたとする。このときは
、タスクａがＲＥＡＤＹ状態を経てスケジューラ部３の
処理３２によりＲＵＮ状態とされ、処理３３でＴＤＢ６
１のシステムクロック指定情報６１１が参照されてクロ
ック切り替え部４に対し高速クロックへの切り替えが要
求され、クロック切り替え部４の処理４４によりシステ
ムクロックが高速クロックへ切り替えられた後に、タス
クａに制御が渡されることになる。
【００２０】逆に、ＨＡＬＴ状態においてタスクｂがＲ
ＥＡＤＹ状態となり、それに制御を渡すときには、ＴＤ
Ｂ６２のシステムクロック指定情報６２１が参照されて
スケジューラ部３からクロック切り替え部４に対し低速
クロックへの切り替え要求が出され、クロック切り替え
部４では現在低速クロックで動作中であることから処理
４５より処理５へ移行する。よって、タスクｂは低速ク
ロックの下で動作する。勿論、タスクｂに制御を渡す際
に高速クロックで動作中であれば、クロック切り替え部
４の処理４６により低速クロックへの切り替えが行われ
る。
ＥＡＤＹ状態となり、それに制御を渡すときには、ＴＤ
Ｂ６２のシステムクロック指定情報６２１が参照されて
スケジューラ部３からクロック切り替え部４に対し低速
クロックへの切り替え要求が出され、クロック切り替え
部４では現在低速クロックで動作中であることから処理
４５より処理５へ移行する。よって、タスクｂは低速ク
ロックの下で動作する。勿論、タスクｂに制御を渡す際
に高速クロックで動作中であれば、クロック切り替え部
４の処理４６により低速クロックへの切り替えが行われ
る。
【００２１】
【発明の効果】以上説明したように、本発明のシステム
クロック切り替え機構によれば、ＴＤＢ等の記憶手段に
保持せしめるシステムクロック指定情報によって各タス
ク毎にシステムクロックの指定が行える。従って、低速
で動作しても支障のないタスクのＴＤＢ等に低速クロッ
クを使用する旨のシステムクロック指定情報を設定して
おけば、そのタスクは低速クロックの下で動作すること
になり、それだけマイクロプロセッサの低消費電力化と
ＣＰＵノイズの低減とが促進される。
クロック切り替え機構によれば、ＴＤＢ等の記憶手段に
保持せしめるシステムクロック指定情報によって各タス
ク毎にシステムクロックの指定が行える。従って、低速
で動作しても支障のないタスクのＴＤＢ等に低速クロッ
クを使用する旨のシステムクロック指定情報を設定して
おけば、そのタスクは低速クロックの下で動作すること
になり、それだけマイクロプロセッサの低消費電力化と
ＣＰＵノイズの低減とが促進される。
【図１】本発明の一実施例のシステムクロック切り替え
機構を備えたリアルタイムＯＳの構成例を示す図である
。
機構を備えたリアルタイムＯＳの構成例を示す図である
。
【図２】システムクロック切り替え機構を備えたリアル
タイムＯＳの従来の構成例を示す図である。
タイムＯＳの従来の構成例を示す図である。
１…サービスマクロ部
２…割り込みサービスマクロ部
３…スケジューラ部
４…クロック切り替え部
６１，６２…ＴＤＢ
Claims (2)
- 【請求項１】 複数のシステムクロックを有するマイ
クロプロセッサにおけるシステムクロック切り替え機構
において、各タスク毎のシステムクロック指定情報を保
持する記憶手段と、該記憶手段に保持されたシステムク
ロック指定情報を参照してＲＵＮ状態のタスクがそのタ
スクに対応するシステムクロック指定情報で指定された
システムクロックの下で動作するようにシステムクロッ
クの切り替えを行うクロック切り替え手段とを備えたこ
とを特徴とするシステムクロック切り替え機構。 - 【請求項２】 前記クロック切り替え手段は、ＲＥＡ
ＤＹ状態またはＲＵＮ状態のタスクが存在しない場合に
はシステムクロックを前記複数のシステムクロックのう
ちの最も低速のシステムクロックに切り替える請求項１
記載のシステムクロック切り替え機構。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039196A JPH04257010A (ja) | 1991-02-08 | 1991-02-08 | システムクロック切り替え機構 |
| AU10822/92A AU1082292A (en) | 1991-02-08 | 1992-02-07 | System clock switching mechanism for microprocessor |
| CA002060853A CA2060853A1 (en) | 1991-02-08 | 1992-02-07 | System clock switching mechanism for microprocessor |
| KR1019920001849A KR950005208B1 (ko) | 1991-02-08 | 1992-02-08 | 마이크로프로세서의 시스템 클럭 전환 장치 |
| EP92102194A EP0499178A1 (en) | 1991-02-08 | 1992-02-10 | System clock switching mechanism for microprocessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039196A JPH04257010A (ja) | 1991-02-08 | 1991-02-08 | システムクロック切り替え機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04257010A true JPH04257010A (ja) | 1992-09-11 |
Family
ID=12546371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3039196A Pending JPH04257010A (ja) | 1991-02-08 | 1991-02-08 | システムクロック切り替え機構 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0499178A1 (ja) |
| JP (1) | JPH04257010A (ja) |
| KR (1) | KR950005208B1 (ja) |
| AU (1) | AU1082292A (ja) |
| CA (1) | CA2060853A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001009720A1 (fr) * | 1999-07-29 | 2001-02-08 | Matsushita Electric Industrial Co., Ltd. | Systeme de gestion et systeme informatique virtuel |
| KR20010087876A (ko) * | 2000-03-09 | 2001-09-26 | 구자홍 | 중앙처리장치의 클럭제어방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259848A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | クロック発生装置 |
| ATE205616T1 (de) * | 1994-10-19 | 2001-09-15 | Advanced Micro Devices Inc | Integrierte prozessorsysteme für tragbare informationsgeräte |
| US5848281A (en) * | 1996-07-23 | 1998-12-08 | Smalley; Kenneth George | Method and apparatus for powder management in a multifunction controller with an embedded microprocessor |
| DE10000571A1 (de) * | 2000-01-10 | 2001-07-19 | Juergen Rall | Verfahren zur Erweiterung eines nicht-echtzeitfähigen Betriebssystems mit einem echtzeitfähigen Programm, basierend auf 2 unabhängigen Zeitgebern |
| JP3610930B2 (ja) | 2001-07-12 | 2005-01-19 | 株式会社デンソー | オペレーティングシステム、プログラム、車両用電子制御装置 |
| EP1351117A1 (en) * | 2002-04-03 | 2003-10-08 | Hewlett-Packard Company | Data processing system and method |
| US20050076253A1 (en) * | 2003-10-05 | 2005-04-07 | De-Jen Lu | Method of url-based power management and associated web browsing device |
| JP4433782B2 (ja) * | 2003-12-17 | 2010-03-17 | 株式会社日立製作所 | 情報処理装置及びオペレーティングシステム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4670837A (en) * | 1984-06-25 | 1987-06-02 | American Telephone And Telegraph Company | Electrical system having variable-frequency clock |
| GB2194082A (en) * | 1986-08-18 | 1988-02-24 | Philips Nv | Data processing apparatus with energy saving clocking device |
| US5142684A (en) * | 1989-06-23 | 1992-08-25 | Hand Held Products, Inc. | Power conservation in microprocessor controlled devices |
-
1991
- 1991-02-08 JP JP3039196A patent/JPH04257010A/ja active Pending
-
1992
- 1992-02-07 AU AU10822/92A patent/AU1082292A/en not_active Abandoned
- 1992-02-07 CA CA002060853A patent/CA2060853A1/en not_active Abandoned
- 1992-02-08 KR KR1019920001849A patent/KR950005208B1/ko not_active IP Right Cessation
- 1992-02-10 EP EP92102194A patent/EP0499178A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001009720A1 (fr) * | 1999-07-29 | 2001-02-08 | Matsushita Electric Industrial Co., Ltd. | Systeme de gestion et systeme informatique virtuel |
| KR20010087876A (ko) * | 2000-03-09 | 2001-09-26 | 구자홍 | 중앙처리장치의 클럭제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2060853A1 (en) | 1992-08-09 |
| EP0499178A1 (en) | 1992-08-19 |
| KR950005208B1 (ko) | 1995-05-22 |
| AU1082292A (en) | 1992-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5452452A (en) | System having integrated dispatcher for self scheduling processors to execute multiple types of processes | |
| JP3961619B2 (ja) | コンピュータシステムおよびその処理速度制御方法 | |
| JP3776449B2 (ja) | マルチタスク低電力制御装置 | |
| US9753779B2 (en) | Task processing device implementing task switching using multiple state registers storing processor id and task state | |
| JPH0640324B2 (ja) | マルチプロセッサ・システムおよびそのプロセス同期方法 | |
| JPH10228385A (ja) | リアルタイムｏｓ及びそのタスク管理方式 | |
| JPH04257010A (ja) | システムクロック切り替え機構 | |
| JPH11282815A (ja) | マルチスレッド計算機システム及びマルチスレッド実行制御方法 | |
| JP2001075820A (ja) | リアルタイムｏｓ装置 | |
| Labrosse | Operating systems | |
| JPH07244595A (ja) | プロセススイッチ制御装置およびプロセス制御方法 | |
| JPH08314740A (ja) | プロセスディスパッチ方法 | |
| JPS6159539A (ja) | サブプロセツサのレジスタ退避／復帰方式 | |
| WO1992003784A1 (en) | Scheduling method for a multiprocessing operating system | |
| JPH03164940A (ja) | 割込み時期を複数化した計算機 | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| WO1992003783A1 (en) | Method of implementing kernel functions | |
| JPH06214811A (ja) | スケジューリング方式 | |
| JPH0628320A (ja) | マルチプロセッサシステム | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH03179532A (ja) | コンピュータ装置 | |
| JPH02173828A (ja) | 割込み処理方式 | |
| JPH10222380A (ja) | スケジューリング方式 | |
| JPS63257833A (ja) | マルチタスク処理装置 | |
| JP2000066905A (ja) | リアルタイムｏｓにおけるタスクの起床及び待ち処理方法並びにその装置 |