JPH07244595A - プロセススイッチ制御装置およびプロセス制御方法 - Google Patents

Abstract

(57)【要約】 【目的】マルチプロセッシング・システムにおけるプロ
セススイッチ制御装置およびプロセス制御方法に関し，
マルチプロセッシング環境でのユーザレベルの入出力お
よびメッセージ通信を可能とし，低いオーバーヘッドの
入出力およびメッセージ通信を実現することを目的とす
る。 【構成】プロセススイッチを起こすことのできるフリー
状態とクリティカルな状態とを状態管理手段14により管
理し，これらの状態に応じてプロセススイッチを起こす
タイミングに幅を持たせ，現在実行中のプロセスが入出
力中またはメッセージ通信中のクリティカルな状態にあ
る場合には，スイッチ制御手段15によりプロセススイッ
チが起きないようにプロセスのスイッチ信号を制御す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，複数のプロセスが時分
割的に動作するマルチプロセッシング・システムにおけ
るプロセススイッチ制御装置および制御方法に関するも
のである。

【０００２】近年，計算機システムの高速化が要求され
ている。このような計算機システムでは，一般に複数の
プロセスが走行している。特に，計算性能を上げるため
に複数のシステムを接続して，相互に通信を行うシステ
ムも用いられており，この場合に利用されるメッセージ
通信は，計算性能を犠牲にしないためにもオーバーヘッ
ドができるだけ小さいことが要求される。同様に入出力
においてもオーバーヘッドが小さいことが要求される。
なお，ここでプロセスとはＣＰＵ実行権を得て走行する
計算機システムの実行単位をいい，この実行単位にはい
わゆるタスクと呼ばれるものも含まれる。

【０００３】

【従来の技術】従来，計算機システムにおいて複数のプ
ロセスが走行している場合，一連の入出力（Ｉ／Ｏ）処
理にはオペレーティング・システム（以下，ＯＳとい
う）を介在させる必要があった。しかし，ＯＳを介在さ
せると，ユーザプロセスからＯＳへの制御移行に伴う処
理などのために，非常に計算機の処理時間がかかる。こ
のＯＳによるオーバーヘッドを削減するために，ＯＳを
介さないユーザレベルの転送方式として，特開平３−１
５０６５９号公報（データ転送方式），特開平５−２３
３４４０号公報（バッファ機能を備えたデータ転送方
式）などに示される技術が知られている。

【０００４】しかし，従来のこれらの方式は，１プロセ
ッサ当たりメッセージを送信できるプロセスが一つであ
る場合に利用できる技術であり，マルチプロセッシング
環境では利用するのは難しかった。

【０００５】

【発明が解決しようとする課題】従来，ＯＳを介さずに
ユーザレベルでメッセージ送信や，入出力操作を可能に
しようとした場合，マルチプロセッシング環境では，一
つの操作（例えばメッセージ送信）が複数のトランザク
ションに分割された場合に，トランザクションの間にプ
ロセススイッチが発生して，他のプロセスによる操作が
割り込み，一つの操作として意味を持たなくなってしま
うという問題があった。

【０００６】図１２は本発明の課題説明図である。図１
２（Ａ）は，一般のプロセススイッチを表している。タ
スクＡが走行しているときに，プロセススイッチを起こ
す割り込みが入ると，ＯＳがタスクＢにＣＰＵ時間を与
えてタスクＢが走り出す。

【０００７】図１２（Ｂ）は，メッセージ送信や入出力
をＳｔａｒｔからＥｎｄまでタスクＡが行っている様子
を表している。ここで，タスクＡが(1) に示すように入
出力を開始する前に，プロセススイッチを起こす割り込
みがあった場合には，プロセススイッチによってＣＰＵ
実行権をタスクＢに切り替えても何ら問題はない。これ
に対して，(2) に示すようにメッセージ送信や入出力
を，ＯＳを介さずにユーザレベルでタスクＡが行ってい
る最中（critical section) に，プロセススイッチを起
こす割り込みが発生すると，問題が発生する。

【０００８】メッセージ送信や入出力がユーザレベルで
行われているために，ここで，プロセススイッチにより
タスクＢがＣＰＵ時間を与えられて走行を開始すると，
タスクＡと同様なメッセージ送信や入出力を行うことが
あり，タスクＡの操作と競合が発生して正しい操作が行
われなくなる。

【０００９】本発明は上記問題点の解決を図り，マルチ
プロセッシング環境においても，ＯＳを介さない効率の
高いメッセージの送信および入出力を可能とすることを
目的とする。

【００１０】

【課題を解決するための手段】図１は本発明の原理説明
図である。図１（Ａ）において，１０はＣＰＵおよびメ
モリなどからなる処理装置，１１はマルチプロセッシン
グ環境を提供するオペレーティング・システム（Ｏ
Ｓ），１２Ａ，１２ＢはＣＰＵ実行権を得て走行する計
算機システムの実行単位であるプロセス（以下の説明で
は，プロセスの例としてタスクを代表させて説明す
る），１３はプロセスの切り替えを制御するプロセスス
イッチ制御装置，１４はプロセスの切り替えを制御する
ための状態を管理する状態管理手段，１５はプロセスを
切り替えるタイミング信号であるスイッチ信号(Switch)
の出力を制御するスイッチ制御手段，１６はネットワー
ク等へのメッセージの転送を制御する転送制御装置，１
７はディスク装置等のＩ／Ｏデバイスを表す。

【００１１】また，Ｓｔａｒｔは，現在実行中のプロセ
スが転送制御装置１６によるメッセージ通信またはＩ／
Ｏデバイス１７に対する入出力を開始するというイベン
トを示す信号，Ｅｎｄは，現在実行中のプロセスが転送
制御装置１６によるメッセージ通信またはＩ／Ｏデバイ
ス１７に対する入出力を終了するというイベントを示す
信号，ｒｅｓｅｔは，状態をクリアすることを指示する
信号，Ｓｗｉｔｃｈは，プロセススイッチを起こすこと
を指示する信号を表す。

【００１２】処理装置１０では，ＯＳ１１の制御のもと
に，複数のプロセス（タスクＡ）１２Ａ，プロセス（タ
スクＢ）１２Ｂ，…が時分割的にＣＰＵ時間を与えられ
て走行する。本発明では，これらの複数のタスクＡ，
Ｂ，…の走行を切り替えるために，状態管理手段１４お
よびスイッチ制御手段１５を持つプロセススイッチ制御
装置１３を有する。

【００１３】請求項１記載の発明では，プロセススイッ
チ制御装置１３の状態管理手段１４は，少なくとも，プ
ロセススイッチを起こすことのできるフリー状態と，現
在実行中のプロセスが入出力中またはメッセージ通信中
であるためにプロセススイッチを起こすことを抑止する
スイッチ抑止状態とを含む状態を管理する。また，スイ
ッチ制御手段１５は，前記状態に応じてプロセススイッ
チを起こすタイミングに幅を持たせ，前記スイッチ抑止
状態にあるときにはプロセススイッチが起きないように
プロセスのスイッチ信号を制御する。

【００１４】請求項２記載の発明では，状態管理手段１
４は，少なくとも，プロセススイッチを起こすことので
きるフリー状態と，現在実行中のプロセスが入出力中ま
たはメッセージ通信中であるためにプロセススイッチを
起こすことを抑止するスイッチ抑止状態と，プロセスス
イッチのトリガとなるタイマー・イベントが所定の時間
内に発生する状態になったことを示すスイッチ予告促進
状態とを含む状態を管理する。また，スイッチ制御手段
１５は，前記状態に応じてプロセススイッチを起こすタ
イミングに幅を持たせ，前記スイッチ抑止状態にあると
きにはプロセススイッチが起きないようにプロセスのス
イッチ信号を制御するとともに，前記スイッチ予告促進
状態において現在実行中のプロセスが入出力中またはメ
ッセージ通信中に入ることを示すイベントが発生したと
きには，そのプロセスが入出力中またはメッセージ通信
中に入る前にプロセスのスイッチ信号を出力する。

【００１５】請求項３記載の発明では，さらにスイッチ
制御手段１５は，前記スイッチ抑止状態においてプロセ
ススイッチを起こすためのタイマー・イベントまたはそ
の予告イベントが発生した場合に，プロセススイッチを
遅延させ，現在実行中のプロセスの入出力終了またはメ
ッセージ通信終了のイベントによりプロセスのスイッチ
信号を出力し，プロセススイッチを起こす手段を備え
る。

【００１６】また，請求項４記載の発明では，スイッチ
制御手段１５は，前記スイッチ抑止状態におけるプロセ
ススイッチの遅延が所定の時間を越えた場合には割り込
みを起こし，一つのプロセスが長時間にわたって実行権
を占有しないように制御する手段を備える。

【００１７】さらにまた，請求項５記載の発明では，ス
イッチ制御手段１５は，前記スイッチ抑止状態において
非同期な外部割り込みがあった場合に，その割り込みの
発生を遅延させ，現在実行中のプロセスの入出力終了ま
たはメッセージ通信終了のイベントが発生してから保留
した割り込みを発生させる手段を備える。

【００１８】請求項６記載の発明では，入出力を実行す
るプロセス，またはメッセージを送信もしくは受信する
プロセスを一つに制限するために，一つのプロセスが入
出力を開始またはメッセージの送信もしくは受信を開始
してからそれが終了するまでのクリティカルな状態を管
理し，そのクリティカルな状態における他の実行可能な
プロセスの入出力起動またはメッセージ送信／受信の開
始を抑止することにより，入出力またはメッセージの送
信もしくは受信を，マルチプロセッシング環境において
もユーザプログラムのレベルで起動可能とする。

【００１９】請求項７記載の発明では，入出力を実行す
るプロセス，またはメッセージを送信もしくは受信する
プロセスを一つに制限するために，所定のアドレス空間
のアクセス権を入出力を開始またはメッセージの送信も
しくは受信を開始したプロセスに与え，他の実行可能な
プロセスの前記アドレス空間へのアクセスを禁止し，前
記アクセス権を持つプロセスの入出力が終了またはメッ
セージの送信もしくは受信が終了したときに前記アクセ
ス権を変更することにより，入出力またはメッセージの
送信もしくは受信を，マルチプロセッシング環境におい
てもユーザプログラムのレベルで起動可能とする。

【００２０】

【作用】本発明では，例えば図１（Ｂ）に示すように，
プロセススイッチ（タスクスイッチ）が起こるタイミン
グに幅を持たせることによって，プロセスが不可分な操
作を行っている間に，プロセススイッチが発生すること
を防ぐので，マルチプロセッシング環境下においてもメ
ッセージ送信／受信，入出力操作をユーザプログラムの
レベルで実行することができるようになる。

【００２１】プロセススイッチを起こすタイミングの周
辺で，メッセージ送信／受信または入出力の起動がかか
った場合には，その起動を一時保留し，プロセススイッ
チを起こすようにするので，プロセススイッチの時間間
隔が極端に長くなるのを事前に防ぐことが可能になる。

【００２２】プロセスがメッセージ送信／受信または入
出力中である場合には，プロセススイッチを起こすイベ
ントを遅延させ，メッセージ送信／受信または入出力の
終了イベントによってプロセススイッチを起こすことに
より，送信／受信または入出力途中でプロセススイッチ
が起きないように制御することができる。

【００２３】さらに，プロセススイッチを起こすイベン
トの遅延が，ある一定時間を越えた場合には，割り込み
を起こすことにより，一つのプロセスがＣＰＵ時間を極
端に長い時間占有しないようにすることができる。

【００２４】非同期な割り込みに対しても，プロセスが
メッセージ送信／受信または入出力中である場合には，
その割り込みの発生を遅延させることにより，プロセス
の不可分の処理を保証することが可能になる。

【００２５】また，一つのプロセスが入出力またはメッ
セージ送信／受信を開始してから，終了するまでの間
に，他のアクティブ（実行可能）なプロセスが入出力ま
たはメッセージ送信／受信を開始できないように，プロ
セスが使用権を持つアドレス空間のアクセス権を制御す
ることにより，入出力またはメッセージ送信／受信を行
うプロセスを一つに制限し，マルチプロセッシング環境
において，入出力またはメッセージ送信／受信を，複数
のプロセスからユーザプログラムのレベルで起動できる
ようにすることが可能になる。

【００２６】

【実施例】図２ないし図４は本発明の実施例における状
態遷移説明図，図５および図６は本発明の実施例におけ
るプロセススイッチのタイミング説明図，図７は本発明
の実施例による非同期割り込みの制御説明図，図８は本
発明の実施例におけるアクセス権の制御説明図である。

【００２７】請求項１記載の発明に対応する第１の実施
例では，プロセススイッチ制御装置１３は，図２（Ａ）
に示すように，ｆｒｅｅ状態およびｕｓｅｄ状態の二つ
の状態を管理する。ｆｒｅｅ状態は，現在実行中のプロ
セスが入出力中でもメッセージ送信／受信中でもなく，
プロセススイッチを起こすことのできる状態である。ｕ
ｓｅｄ状態は，現在実行中のプロセスが入出力中または
メッセージ送信／受信中であり，プロセススイッチを起
こすことを抑止しなければならない状態である。

【００２８】初期化信号ｉｎｉｔｉａｌ（またはリセッ
ト信号ｒｅｓｅｔ）のイベントにより，プロセススイッ
チ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態に
おいて，現在実行中のプロセスが入出力またはメッセー
ジ送信／受信を開始するというイベントを示す信号Ｓｔ
ａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状
態に遷移する。ｕｓｅｄ状態においては，プロセススイ
ッチを発生させるイベントが発生してもプロセススイッ
チを起こさずに，現在実行中のプロセスが入出力または
メッセージ送信／受信を終了するというイベントを示す
信号Ｅｎｄが入ったときに，許可信号ａｃｋを出力する
とともに，プロセススイッチを起こすことを指示するス
イッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力
し，ｆｒｅｅ状態に遷移する。

【００２９】請求項２記載の発明に対応する第２の実施
例では，プロセススイッチ制御装置１３は，図２（Ｂ）
に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態およびｓｗ
ｉｔｃｈ状態の三つの状態を管理する。ｆｒｅｅ状態
は，現在実行中のプロセスが入出力中でもメッセージ送
信／受信中でもなく，プロセススイッチを起こすことの
できる状態である。ｕｓｅｄ状態は，現在実行中のプロ
セスが入出力中またはメッセージ送信／受信中であり，
プロセススイッチを起こすことを抑止しなければならな
い状態である。ｓｗｉｔｃｈ状態は，プロセススイッチ
のトリガとなるタイマー信号ｔｉｍｅｒが所定の時間内
に発生する状態になったことを示すスイッチ予告促進状
態である。

【００３０】初期化信号ｉｎｉｔｉａｌ（またはリセッ
ト信号ｒｅｓｅｔ）のイベントにより，プロセススイッ
チ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態に
おいて，現在実行中のプロセスが入出力またはメッセー
ジ送信／受信を開始するというイベントを示す信号Ｓｔ
ａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状
態に遷移する。また，ｆｒｅｅ状態において，プロセス
スイッチのトリガとなるタイマー信号ｔｉｍｅｒが所定
の時間内に発生することを示す予告タイマー信号ｔｉｍ
ｅｒ０が入ると，ｓｗｉｔｃｈ状態に遷移する。

【００３１】ｕｓｅｄ状態においては，プロセススイッ
チを発生させるイベントが発生してもプロセススイッチ
を起こさずに，現在実行中のプロセスが入出力またはメ
ッセージ送信／受信を終了するというイベントを示す信
号Ｅｎｄが入ったときに，許可信号ａｃｋを出力すると
ともに，プロセススイッチを起こすことを指示するスイ
ッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力し，
ｆｒｅｅ状態に遷移する。

【００３２】ｓｗｉｔｃｈ状態において，プロセススイ
ッチのトリガとなるタイマー信号ｔｉｍｅｒが入ると，
スイッチ信号Ｓｗｉｔｃｈを出力してプロセススイッチ
を起こし，ｆｒｅｅ状態に遷移する。また，現在実行中
のプロセスが入出力またはメッセージ送信／受信を開始
するというイベントを示す信号Ｓｔａｒｔが入ると，許
可信号ａｃｋを出力するとともに，スイッチ信号Ｓｗｉ
ｔｃｈを出力し，他の実行可能なプロセスに強制的にス
イッチさせて，ｆｒｅｅ状態に遷移する。また，ｓｗｉ
ｔｃｈ状態でリセット信号ｒｅｓｅｔが入ったときに
は，許可信号ａｃｋを出力し，ｆｒｅｅ状態に遷移す
る。

【００３３】図５（Ａ）は，この第２の実施例における
動作例を示している。タスクＡがｆｒｅｅ状態で走行中
に予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗｉｔｃ
ｈ状態に遷移する。このとき，タスクＡが入出力または
メッセージ送信／受信を開始しようとすると，そのイベ
ントを示す信号Ｓｔａｒｔが検出されるが，ｓｗｉｔｃ
ｈ状態になっているので，タスクスイッチを起こし，タ
スクＡからＣＰＵ実行権を奪って他の実行可能なタスク
ＢにＣＰＵ実行権を与える。

【００３４】請求項３記載の発明に対応する第３の実施
例では，プロセススイッチ制御装置１３は，図２（Ｃ）
に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔ
ｃｈ状態およびｓｗｉｔｃｈ０状態の四つの状態を管理
する。ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態
は，前述した図２（Ｂ）に示す状態と同様である。ｓｗ
ｉｔｃｈ０状態は，ｕｓｅｄ状態において，予告タイマ
ー信号ｔｉｍｅｒ０が入ったときに遷移するスイッチ準
備状態である。

【００３５】初期化信号ｉｎｉｔｉａｌ（またはリセッ
ト信号ｒｅｓｅｔ）のイベントにより，プロセススイッ
チ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態に
おいて，現在実行中のプロセスが入出力またはメッセー
ジ送信／受信を開始するというイベントを示す信号Ｓｔ
ａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状
態に遷移する。また，ｆｒｅｅ状態において，プロセス
スイッチのトリガとなるタイマー信号ｔｉｍｅｒが所定
の時間内に発生することを示す予告タイマー信号ｔｉｍ
ｅｒ０が入ると，ｓｗｉｔｃｈ状態に遷移する。

【００３６】ｕｓｅｄ状態において，現在実行中のプロ
セスが入出力またはメッセージ送信／受信を終了すると
いうイベントを示す信号Ｅｎｄが入ったときに，許可信
号ａｃｋを出力し，ｆｒｅｅ状態に遷移する。一方，ｕ
ｓｅｄ状態において，予告タイマー信号ｔｉｍｅｒ０が
入ると，プロセススイッチの準備のためにｓｗｉｔｃｈ
０状態に遷移する。

【００３７】ｓｗｉｔｃｈ０状態では，現在実行中のプ
ロセスが入出力またはメッセージ送信／受信を終了する
というイベントを示す信号Ｅｎｄが入ると，許可信号ａ
ｃｋを出力するとともに，プロセススイッチを起こすこ
とを指示するスイッチ信号Ｓｗｉｔｃｈを処理装置１０
に対して出力し，ｆｒｅｅ状態に遷移する。

【００３８】スイッチ予告促進状態であるｓｗｉｔｃｈ
状態における状態遷移は，図２（Ｂ）で説明した状態遷
移と同様である。図５（Ｂ）は，この第３の実施例にお
ける動作例を示している。タスクＡが入出力またはメッ
セージ送信／受信を開始し，ｕｓｅｄ状態になっている
ときに，予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗ
ｉｔｃｈ０状態に遷移する。ｓｗｉｔｃｈ０状態になる
と，その後のプロセススイッチは遅延され，タスクＡが
入出力またはメッセージ送信／受信を終了したことを示
す信号Ｅｎｄによってタスクスイッチを起こし，タスク
ＢにＣＰＵ実行権が与えられる。

【００３９】請求項４記載の発明に対応する第４の実施
例では，プロセススイッチ制御装置１３は，図３（Ａ）
に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔ
ｃｈ状態およびｓｗｉｔｃｈ０状態の四つの状態を管理
する。ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態
における状態遷移は，図２（Ｃ）に示す状態遷移と同様
である。ｓｗｉｔｃｈ０状態についても，図２（Ｃ）の
例とほぼ同様であるが，プロセススイッチを遅延させる
スイッチ抑止状態（ｕｓｅｄ状態またはｓｗｉｔｃｈ０
状態）において，現在実行中のプロセスが長時間にわた
ってＣＰＵ時間を占有してしまうことを防ぐために，あ
る一定時間が経過した場合にはＣＰＵに対して割り込み
信号Ｉｎｔｅｒｒｕｐｔを出力してｆｒｅｅ状態に戻
す。

【００４０】図６（Ａ）は，この第４の実施例における
動作例を示している。タスクＡが入出力（Ｉ／Ｏ）を開
始している場合には，タスクスイッチをある時間（Ｔｉ
ｍｅＯｕｔ）だけ引き延ばし，入出力が終わるのを期待
する。その時間内に終わらない場合には，その入出力を
中断し，必要に応じてタスクＡに関する処理途中の情報
を保存して，タスクＢにタスクスイッチする。

【００４１】請求項５記載の発明に対応する第５の実施
例では，プロセススイッチ制御装置１３は，図３（Ｂ）
に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態およびｍａ
ｓｋ状態の三つの状態を管理する。ｆｒｅｅ状態，ｕｓ
ｅｄ状態については，前述の例と同様である。ｍａｓｋ
状態は，ｕｓｅｄ状態において非同期な外部割り込みＥ
ｘＩｎｔｅｒｒｕｐｔがあった場合に遷移する状態であ
る。非同期な外部割り込みＥｘＩｎｔｅｒｒｕｐｔがあ
った場合にｕｓｅｄ状態からｍａｓｋ状態に遷移するこ
とにより，その非同期な外部割り込みの発生を遅延さ
せ，ある一定の時間が経過したことを示すタイムアウト
のイベント（ＴＯ：ｔｉｍｅｏｕｔ），あるいは現在実
行中のプロセスの入出力またはメッセージ通信終了のイ
ベントを示す信号Ｅｎｄによって，保留していた割り込
みの信号Ｉｎｔｅｒｒｕｐｔを処理装置１０に送出す
る。

【００４２】図７は，この第５の実施例を実現するため
の非同期割り込み制御回路の例を示す。従来の通常の非
同期割り込みでは，図７（Ａ）に示すように，非同期割
り込み等の割り込み信号は，ＯＲ回路６０により論理的
にＯＲされ，ＣＰＵに対して与えられる。これに対し，
本実施例では，例えば図７（Ｂ）に示すような制御回路
が用いられる。現在実行中のタスクが入出力（またはメ
ッセージ通信）を開始するときに，Ｉ／Ｏ Ｓｔａｒｔ
の信号によってセット／リセットフリップフロップ６１
をセットし，入出力実行中であることを記憶しておく。
この状態のときには，セット／リセットフリップフロッ
プ６１の出力であるｍａｓｋの反転信号は０であり，Ｏ
Ｒ回路６０の出力はＡＮＤ回路６２によってマスクさ
れ，ＣＰＵに割り込みがかかるのが抑止される。これに
よって，現在実行中のタスクがクリティカルな入出力を
行っている最中に，非同期割り込み等が発生するのを防
ぐことができる。実行中の入出力が終了すると，Ｉ／Ｏ
Ｅｎｄ信号によってセット／フリップフロップ６１が
リセットされ，割り込みのマスクは解除される。

【００４３】請求項６記載の発明に対応する第６の実施
例では，プロセススイッチ制御装置１３は，図４（Ａ）
に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態の二つの状
態を管理する。本実施例では，例えば一つのプロセスが
メッセージを送出し始めてから，送出し終わるまでの間
に，他のアクティブ（実行可能）なプロセスがメッセー
ジの送出を行えないようにするために，次のように制御
する。

【００４４】初期化信号ｉｎｉｔｉａｌ（またはリセッ
トｒｅｓｅｔ）のイベントにより，プロセススイッチ制
御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態におい
て，現在実行中のプロセスが入出力またはメッセージ送
信／受信を開始するというイベントを示す信号Ｓｔａｒ
ｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状態に
遷移する。ｕｓｅｄ状態においては，他のアクティブ
（実行可能）なプロセスが入出力の起動またはメッセー
ジ通信の開始を指示し，入出力またはメッセージ送信／
受信を開始するというイベントを示す信号Ｓｔａｒｔを
出力しても，不許可信号ｎａｃｋが返される。そして，
現在実行中のプロセスが入出力またはメッセージ送信／
受信を終了するというイベントを示す信号Ｅｎｄが入っ
たときに，許可信号ａｃｋを出力するとともに，プロセ
ススイッチを起こすことを指示するスイッチ信号Ｓｗｉ
ｔｃｈを処理装置１０に対して出力し，ｆｒｅｅ状態に
遷移する。

【００４５】図６（Ｂ）は，この第６の実施例における
動作例を示している。タスクＡ，タスクＢ，タスクＣが
走行可能状態であったとする。本実施例は，例えばタス
クＡが入出力（Ｉ／Ｏ）処理を開始した状態で，タスク
ＢやタスクＣにＣＰＵ実行権が切り替わった場合には，
タスクＢやタスクＣに対してＩ／Ｏにアクセスする権利
を与えないようにするものである。図６（Ｂ）に示す動
作例では，タスクＡが入出力処理を終えた後に，タスク
Ｂが入出力処理を開始している。

【００４６】請求項７記載の発明に対応する第７の実施
例では，例えば図８（Ａ）に示すように，タスクＡ，タ
スクＢ，タスクＣが走行可能状態にある場合に，入出力
（Ｉ／Ｏ）を起動できるアドレス空間（User accessibl
e I/O)を，タスクＡのみに解放して，他のタスクＢ，Ｃ
からはこのアドレス空間にアクセスできないようにアク
セス権を制限する。アクセス権の制限は，例えば主記憶
保護などの周知の技術を用いて実現することができる。

【００４７】さらに，この第７の実施例において，アク
セス権が制限されているタスクＢ，ＣがＩ／Ｏをアクセ
スしようとすると，例えば割り込みを発生させてＯＳに
制御を移し，ＯＳは割り込みを起こしたタスクＢまたは
タスクＣの状態を変化させ（Ｉ／Ｏ待ちなど），タスク
ＡのＩ／Ｏが終了するまで，Ｉ／Ｏ待ちなどの状態にあ
るタスクＢ，ＣにＣＰＵ時間を与えないようにする。図
４（Ｂ）はその例における状態遷移を示している。タス
クＡのＩ／Ｏの開始により，ｆｒｅｅ状態からｕｓｅｄ
状態に遷移する。このｕｓｅｄ状態において，他のタス
クＢ，ＣがＩ／Ｏを起動しようとしても，タスクスイッ
チによってＩ／Ｏ待ちになる。タスクＡのＩ／Ｏが終了
するとｆｒｅｅ状態に戻り，他のタスクＢ，ＣのＩ／Ｏ
の起動が可能になる。

【００４８】図７（Ｂ）は，この第７の実施例を実現す
るためのシステム構成の例を示している。図中，５０は
ＣＰＵ，５１はメモリ制御装置（ＭＭＵ），５２はメモ
リを表す。メモリ制御装置５１は，ＣＰＵ５０が出すア
ドレスをチェックする機構を持つ。ＯＳは，どのタスク
がＩ／Ｏ領域にアクセスできるかをメモリ制御装置５１
のモジュールに設定しておく。これにより，アクセス権
のないタスクが発行したアドレスが不適切である場合に
は，割り込み（Ｉｎｔｅｒｒｕｐｔ）を発生させ，タス
クスイッチを起こす。メモリ制御装置５１によるアクセ
ス保護機能の利用はマルチタスクの環境では一般的であ
り，本実施例を実現するための装置の変更はほとんど必
要がない。もちろん，これと同等な機能を持つアクセス
チェック機構によって本実施例を実現することも可能で
ある。

【００４９】図９（Ａ）は，本発明の実施例によるプロ
セススイッチ制御装置の構成例を示す図であり，図９
（Ｂ）はプロセススイッチ制御装置におけるカウンタの
出力説明図である。また，図１０および図１１は，プロ
セススイッチ制御装置におけるステートマシンの実現方
法説明図である。

【００５０】以下では，請求項３記載の発明の一実施例
であるプロセス制御装置の構成例について説明する。図
９（Ａ）において，９０はステートマシン（ＦＳＭ）で
あって，有限な状態を管理し入力信号によって状態を遷
移させるとともに，そのときの状態と入力信号とに応じ
て各種の制御信号を出力する装置である。９１はＣＰＵ
が出すアドレスをデコードするデコーダ（ＤＥＣ），９
２はＣＰＵのクロックｃｌｋをカウントし，所定の値に
なったときに予告タイマー信号ｔｉｍｅｒ０を出力する
第１のカウンタ（ｃｏｕｎｔｅｒ０），９３はクロック
ｃｌｋをカウントし，所定の値になったときにプロセス
スイッチのトリガとするタイマー信号ｔｉｍｅｒを出力
する第２のカウンタ（ｃｏｕｎｔｅｒ）を表す。

【００５１】ＣＰＵが起動するＩ／Ｏやメッセージ送出
命令は，この例では，ＣＰＵが出すアドレスによって検
出される。デコーダ９１は，そのようなアドレスをデコ
ードすることによって，ＣＰＵのクリティカルな操作の
開始時（Ｉ／Ｏの開始，メッセージ送出の開始等）に信
号Ｓｔａｒｔを生成し，クリティカルな操作の終了時に
信号Ｅｎｄを生成する。同様に，リセット信号ｒｅｓｅ
ｔもＣＰＵが出す特定のアドレスによって生成する。

【００５２】また，第１のカウンタ９２および第２のカ
ウンタ９３は，ＣＰＵのクロックｃｌｋを分周し設定さ
れた時間に，それぞれ予告タイマー信号ｔｉｍｅｒ０お
よびタイマー信号ｔｉｍｅｒをアクティブにする。この
カウンタ出力信号のタイミングは，例えば図９（Ｂ）に
示すようになっており，タイマー信号ｔｉｍｅｒがアク
ティブになる所定の時間前に，予告タイマー信号ｔｉｍ
ｅｒ０がアクティブになるように設定されている。タイ
マー信号ｔｉｍｅｒがアクティブになる時間間隔は，通
常の場合におけるプロセススイッチの時間間隔に一致
し，この時間はＣＰＵのクロックｃｌｋに対して十分に
長い時間である。

【００５３】これらの信号はステートマシン９０に入力
され，ステートマシン９０によって，例えば図２（Ｃ）
に示すような状態遷移に応じてａｃｋ（ｎａｃｋ），Ｓ
ｗｉｔｃｈの信号が生成される。ＣＰＵは許可信号ａｃ
ｋを受け取ると正常にバストランザクションが終了（成
功）したことを認識する。許可信号ａｃｋが出力されな
かった（または不許可信号ｎａｃｋが出力された）場
合，ＣＰＵはアクセスが正常に終了していないことを認
識して，リトライを行うか停止する。また，スイッチ信
号Ｓｗｉｔｃｈによって，他のプロセスを実行するため
のプロセススイッチを起こす。

【００５４】以上のようなステートマシン９０は，図１
０および図１１に示すようなハードウェア記述言語をコ
ンパイルすることによって，容易に実現することができ
る。図１０および図１１は，ハードウェア記述言語の一
つとして周知のＶｅｒｉｌｏｇを用いて第４の実施例に
おける状態遷移を実現するものを示している。Ｖｅｒｉ
ｌｏｇはよく知られた言語であるので詳しい説明を省略
し，ここでは図１０および図１１による表現の概要だけ
を簡単に説明する。

【００５５】第２行目は，ステートマシンのモジュール
の定義文である。第３行目は，入力信号を示す。ここで
ｉｎｔは，図２においてｉｎｉｔｉａｌとして示されて
いる初期化信号である。第４行目は，出力信号を示す。

【００５６】第６行目は，現在の状態ｃｓｔａｔｅと次
の状態ｎｓｔａｔｅを管理するレジスタを定義してい
る。第８行目は，２ビットでｆｒｅｅ状態（ＦＲＥＥ＝
“００”）， ｕｓｅｄ状態（ＵＳＥＤ＝“０１”），
ｓｗｉｔｃｈ０状態（ＳＷＩＴＣＨ０＝“１０”），ｓ
ｗｉｔｃｈ状態（ＳＷＩＴＣＨ＝“１１”）の状態を表
すことを定義している。これらの状態管理は２個のフリ
ップフロップで実現される。

【００５７】第９行目から第３８行目は，ｃｓｔａｔ
ｅ，ｅｎｄ，ｓｔａｒｔ，ｒｅｓｅｔ，ｔｉｍｅｒ，ｔ
ｉｍｅｒ０またはｉｎｔにより，次の状態がどのように
遷移するかを示している。

【００５８】また，第４０行目から最終行までは，ａｃ
ｋおよびｓｗｉｔｃｈの信号を出力する条件を示してい
る。ここでは，第４の実施例を代表させて，図９（Ａ）
に示すステートマシン９０を実現するＶｅｒｉｌｏｇ記
述の例を示したが，他の実施例におけるステートマシン
の状態遷移についても，以上説明した例から推測して当
業者であれば容易に実現可能であるので，個々の実現例
のこれ以上の詳しい説明は省略する。図１０および図１
１に示すＶｅｒｉｌｏｇ記述をコンパイルすることによ
って，図９（Ａ）に示すステートマシン９０を実現する
論理回路を自動設計する技術は確立されている。

【００５９】

【発明の効果】以上説明したように，本発明によれば，
ユーザレベルでのメッセージの送出や，Ｉ／Ｏの実現に
おけるプロセススイッチに関する問題を解決することに
よって，マルチプロセッシング環境下でも，ユーザレベ
ルで直接メッセージの送出やＩ／Ｏを制御することがで
き，低いオーバーヘッドでこれらを実現することが可能
になる。したがって，計算機の性能を効率よく引き出す
ことが可能となる。特に，プロセッサ間のメッセージ通
信が頻繁に現れるような並列計算機システム等において
は性能向上の効果が大きい。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の実施例における状態遷移説明図であ
る。

【図３】本発明の実施例における状態遷移説明図であ
る。

【図４】本発明の実施例における状態遷移説明図であ
る。

【図５】本発明の実施例におけるプロセススイッチのタ
イミング説明図である。

【図６】本発明の実施例におけるプロセススイッチのタ
イミング説明図である。

【図７】本発明の実施例による非同期割り込みの制御説
明図である。

【図８】本発明の実施例におけるアクセス権の制御説明
図である。

【図９】本発明の実施例によるプロセススイッチ制御装
置の構成例を示す図である。

【図１０】本発明の実施例によるプロセススイッチ制御
装置におけるステートマシンの実現方法説明図である。

【図１１】本発明の実施例によるプロセススイッチ制御
装置におけるステートマシンの実現方法説明図である。

【図１２】本発明の課題説明図である。

【符号の説明】

１０ 処理装置 １１ オペレーティング・システム（ＯＳ） １２Ａ，１２Ｂ プロセス １３ プロセススイッチ制御装置 １４ 状態管理手段 １５ スイッチ制御手段 １６ 転送制御装置 １７ Ｉ／Ｏデバイス

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数のプロセスが時分割的に動作するマ
   ルチプロセッシング・システムにおいて用いられるプロ
   セススイッチ制御装置であって，少なくとも，プロセス
   スイッチを起こすことのできるフリー状態と，現在実行
   中のプロセスが入出力中またはメッセージ通信中である
   ためにプロセススイッチを起こすことを抑止するスイッ
   チ抑止状態とを含む状態を管理する状態管理手段(14)
   と，前記状態に応じてプロセススイッチを起こすタイミ
   ングに幅を持たせ，前記スイッチ抑止状態にあるときに
   はプロセススイッチが起きないようにプロセスのスイッ
   チ信号を制御するスイッチ制御手段(15)とを備えたこと
   を特徴とするプロセススイッチ制御装置。
2. 【請求項２】 複数のプロセスが時分割的に動作するマ
   ルチプロセッシング・システムにおいて用いられるプロ
   セススイッチ制御装置であって，少なくとも，プロセス
   スイッチを起こすことのできるフリー状態と，現在実行
   中のプロセスが入出力中またはメッセージ通信中である
   ためにプロセススイッチを起こすことを抑止するスイッ
   チ抑止状態と，プロセススイッチのトリガとなるタイマ
   ー・イベントが所定の時間内に発生する状態になったこ
   とを示すスイッチ予告促進状態とを含む状態を管理する
   状態管理手段(14)と，前記状態に応じてプロセススイッ
   チを起こすタイミングに幅を持たせ，前記スイッチ抑止
   状態にあるときにはプロセススイッチが起きないように
   プロセスのスイッチ信号を制御するとともに，前記スイ
   ッチ予告促進状態において現在実行中のプロセスが入出
   力中またはメッセージ通信中に入ることを示すイベント
   が発生したときには，そのプロセスが入出力中またはメ
   ッセージ通信中に入る前にプロセスのスイッチ信号を出
   力するスイッチ制御手段(15)とを備えたことを特徴とす
   るプロセススイッチ制御装置。
3. 【請求項３】 請求項１または請求項２記載のプロセス
   スイッチ制御装置において，前記スイッチ制御手段(15)
   は，前記スイッチ抑止状態においてはプロセススイッチ
   を遅延させ，現在実行中のプロセスの入出力終了または
   メッセージ通信終了のイベントによりプロセスのスイッ
   チ信号を出力し，プロセススイッチを起こす手段を備え
   たことを特徴とするプロセススイッチ制御装置。
4. 【請求項４】 請求項３記載のプロセススイッチ制御装
   置において，前記スイッチ制御手段(15)は，前記スイッ
   チ抑止状態におけるプロセススイッチの遅延が所定の時
   間を越えた場合には割り込みを起こし，一つのプロセス
   が実行権を占有しないように制御する手段を備えたこと
   を特徴とするプロセススイッチ制御装置。
5. 【請求項５】 請求項３記載のプロセススイッチ制御装
   置において，前記スイッチ制御手段(15)は，前記スイッ
   チ抑止状態において非同期な外部割り込みがあった場合
   に，その割り込みの発生を遅延させ，現在実行中のプロ
   セスの入出力終了またはメッセージ通信終了のイベント
   が発生してから保留した割り込みを発生させる手段を備
   えたことを特徴とするプロセススイッチ制御装置。
6. 【請求項６】 複数のプロセスが時分割的に動作するマ
   ルチプロセッシング・システムにおけるプロセス制御方
   法において，入出力を実行するプロセス，またはメッセ
   ージを送信もしくは受信するプロセスを一つに制限する
   ために，一つのプロセスが入出力を開始またはメッセー
   ジの送信もしくは受信を開始してからそれが終了するま
   でのクリティカルな状態を管理し，そのクリティカルな
   状態においては他の実行可能なプロセスが入出力を開始
   またはメッセージの送信もしくは受信を開始することを
   抑止し，入出力またはメッセージの送信もしくは受信
   を，マルチプロセッシング環境において複数のプロセス
   からユーザプログラムのレベルで起動可能とすることを
   特徴とするプロセス制御方法。
7. 【請求項７】 複数のプロセスが時分割的に動作するマ
   ルチプロセッシング・システムにおけるプロセス制御方
   法において，入出力を実行するプロセスまたはメッセー
   ジを送信もしくは受信するプロセスを一つに制限するた
   めに，所定のアドレス空間のアクセス権を，入出力を開
   始したプロセスまたはメッセージの送信もしくは受信を
   開始したプロセスに与え，他の実行可能なプロセスの前
   記アドレス空間へのアクセスを禁止し，前記アクセス権
   を持つプロセスの入出力が終了またはメッセージの送信
   もしくは受信が終了したときに前記アクセス権を変更
   し，入出力またはメッセージの送信もしくは受信を，複
   数のプロセスからユーザプログラムのレベルで起動可能
   とすることを特徴とするプロセス制御方法。