JP3655648B2 - プロセススイッチ制御装置およびプロセス制御方法 - Google Patents
プロセススイッチ制御装置およびプロセス制御方法 Download PDFInfo
- Publication number
- JP3655648B2 JP3655648B2 JP03553594A JP3553594A JP3655648B2 JP 3655648 B2 JP3655648 B2 JP 3655648B2 JP 03553594 A JP03553594 A JP 03553594A JP 3553594 A JP3553594 A JP 3553594A JP 3655648 B2 JP3655648 B2 JP 3655648B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- state
- output
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は，複数のプロセスが時分割的に動作するマルチプロセッシング・システムにおけるプロセススイッチ制御装置および制御方法に関するものである。
【０００２】
近年，計算機システムの高速化が要求されている。このような計算機システムでは，一般に複数のプロセスが走行している。特に，計算性能を上げるために複数のシステムを接続して，相互に通信を行うシステムも用いられており，この場合に利用されるメッセージ通信は，計算性能を犠牲にしないためにもオーバーヘッドができるだけ小さいことが要求される。同様に入出力においてもオーバーヘッドが小さいことが要求される。なお，ここでプロセスとはＣＰＵ実行権を得て走行する計算機システムの実行単位をいい，この実行単位にはいわゆるタスクと呼ばれるものも含まれる。
【０００３】
【従来の技術】
従来，計算機システムにおいて複数のプロセスが走行している場合，一連の入出力（Ｉ／Ｏ）処理にはオペレーティング・システム（以下，ＯＳという）を介在させる必要があった。しかし，ＯＳを介在させると，ユーザプロセスからＯＳへの制御移行に伴う処理などのために，非常に計算機の処理時間がかかる。このＯＳによるオーバーヘッドを削減するために，ＯＳを介さないユーザレベルの転送方式として，特開平３−１５０６５９号公報（データ転送方式），特開平５−２３３４４０号公報（バッファ機能を備えたデータ転送方式）などに示される技術が知られている。
【０００４】
しかし，従来のこれらの方式は，１プロセッサ当たりメッセージを送信できるプロセスが一つである場合に利用できる技術であり，マルチプロセッシング環境では利用するのは難しかった。
【０００５】
【発明が解決しようとする課題】
従来，ＯＳを介さずにユーザレベルでメッセージ送信や，入出力操作を可能にしようとした場合，マルチプロセッシング環境では，一つの操作（例えばメッセージ送信）が複数のトランザクションに分割された場合に，トランザクションの間にプロセススイッチが発生して，他のプロセスによる操作が割り込み，一つの操作として意味を持たなくなってしまうという問題があった。
【０００６】
図１２は本発明の課題説明図である。
図１２（Ａ）は，一般のプロセススイッチを表している。タスクＡが走行しているときに，プロセススイッチを起こす割り込みが入ると，ＯＳがタスクＢにＣＰＵ時間を与えてタスクＢが走り出す。
【０００７】
図１２（Ｂ）は，メッセージ送信や入出力をＳｔａｒｔからＥｎｄまでタスクＡが行っている様子を表している。ここで，タスクＡが(1) に示すように入出力を開始する前に，プロセススイッチを起こす割り込みがあった場合には，プロセススイッチによってＣＰＵ実行権をタスクＢに切り替えても何ら問題はない。これに対して，(2) に示すようにメッセージ送信や入出力を，ＯＳを介さずにユーザレベルでタスクＡが行っている最中（critical section) に，プロセススイッチを起こす割り込みが発生すると，問題が発生する。
【０００８】
メッセージ送信や入出力がユーザレベルで行われているために，ここで，プロセススイッチによりタスクＢがＣＰＵ時間を与えられて走行を開始すると，タスクＡと同様なメッセージ送信や入出力を行うことがあり，タスクＡの操作と競合が発生して正しい操作が行われなくなる。
【０００９】
本発明は上記問題点の解決を図り，マルチプロセッシング環境においても，ＯＳを介さない効率の高いメッセージの送信および入出力を可能とすることを目的とする。
【００１０】
【課題を解決するための手段】
図１は本発明の原理説明図である。
図１（Ａ）において，１０はＣＰＵおよびメモリなどからなる処理装置，１１はマルチプロセッシング環境を提供するオペレーティング・システム（ＯＳ），１２Ａ，１２ＢはＣＰＵ実行権を得て走行する計算機システムの実行単位であるプロセス（以下の説明では，プロセスの例としてタスクを代表させて説明する），１３はプロセスの切り替えを制御するプロセススイッチ制御装置，１４はプロセスの切り替えを制御するための状態を管理する状態管理手段，１５はプロセスを切り替えるタイミング信号であるスイッチ信号(Switch)の出力を制御するスイッチ制御手段，１６はネットワーク等へのメッセージの転送を制御する転送制御装置，１７はディスク装置等のＩ／Ｏデバイスを表す。
【００１１】
また，Ｓｔａｒｔは，現在実行中のプロセスが転送制御装置１６によるメッセージ通信またはＩ／Ｏデバイス１７に対する入出力を開始するというイベントを示す信号，Ｅｎｄは，現在実行中のプロセスが転送制御装置１６によるメッセージ通信またはＩ／Ｏデバイス１７に対する入出力を終了するというイベントを示す信号，ｒｅｓｅｔは，状態をクリアすることを指示する信号，Ｓｗｉｔｃｈは，プロセススイッチを起こすことを指示する信号を表す。
【００１２】
処理装置１０では，ＯＳ１１の制御のもとに，複数のプロセス（タスクＡ）１２Ａ，プロセス（タスクＢ）１２Ｂ，…が時分割的にＣＰＵ時間を与えられて走行する。本発明では，これらの複数のタスクＡ，Ｂ，…の走行を切り替えるために，状態管理手段１４およびスイッチ制御手段１５を持つプロセススイッチ制御装置１３を有する。
【００１３】
請求項１および請求項６記載の発明では，プロセススイッチ制御装置１３の状態管理手段１４は，少なくとも，プロセススイッチを起こすことのできるフリー状態と，現在実行中のプロセスが入出力中またはメッセージ通信中であるためにプロセススイッチを起こすことを抑止するスイッチ抑止状態とを含む状態を管理する。また，スイッチ制御手段１５は，前記状態に応じてプロセススイッチを起こすタイミングに幅を持たせ，前記スイッチ抑止状態にあるときにはプロセススイッチが起きないようにプロセスのスイッチ信号を制御する。
【００１４】
請求項２および請求項７記載の発明では，状態管理手段１４は，少なくとも，プロセススイッチを起こすことのできるフリー状態と，現在実行中のプロセスが入出力中またはメッセージ通信中であるためにプロセススイッチを起こすことを抑止するスイッチ抑止状態と，プロセススイッチのトリガとなるタイマー・イベントが所定の時間内に発生する状態になったことを示すスイッチ予告促進状態とを含む状態を管理する。また，スイッチ制御手段１５は，前記状態に応じてプロセススイッチを起こすタイミングに幅を持たせ，前記スイッチ抑止状態にあるときにはプロセススイッチが起きないようにプロセスのスイッチ信号を制御するとともに，前記スイッチ予告促進状態において現在実行中のプロセスが入出力中またはメッセージ通信中に入ることを示すイベントが発生したときには，そのプロセスが入出力中またはメッセージ通信中に入る前にプロセスのスイッチ信号を出力する。
【００１５】
請求項３記載の発明では，さらにスイッチ制御手段１５は，前記スイッチ抑止状態においてプロセススイッチを起こすためのタイマー・イベントまたはその予告イベントが発生した場合に，プロセススイッチを遅延させ，現在実行中のプロセスの入出力終了またはメッセージ通信終了のイベントによりプロセスのスイッチ信号を出力し，プロセススイッチを起こす手段を備える。
【００１６】
また，請求項４記載の発明では，スイッチ制御手段１５は，前記スイッチ抑止状態におけるプロセススイッチの遅延が所定の時間を越えた場合には割り込みを起こし，一つのプロセスが長時間にわたって実行権を占有しないように制御する手段を備える。
【００１７】
さらにまた，請求項５記載の発明では，スイッチ制御手段１５は，前記スイッチ抑止状態において非同期な外部割り込みがあった場合に，その割り込みの発生を遅延させ，現在実行中のプロセスの入出力終了またはメッセージ通信終了のイベントが発生してから保留した割り込みを発生させる手段を備える。
【００１８】
上記発明において，入出力を実行するプロセス，またはメッセージを送信もしくは受信するプロセスを一つに制限するために，一つのプロセスが入出力を開始またはメッセージの送信もしくは受信を開始してからそれが終了するまでのクリティカルな状態を管理し，そのクリティカルな状態における他の実行可能なプロセスの入出力起動またはメッセージ送信／受信の開始を抑止することにより，入出力またはメッセージの送信もしくは受信を，マルチプロセッシング環境においてもユーザプログラムのレベルで起動可能とすることもできる。
【００１９】
上記発明において，入出力を実行するプロセス，またはメッセージを送信もしくは受信するプロセスを一つに制限するために，所定のアドレス空間のアクセス権を，入出力を開始またはメッセージの送信もしくは受信を開始したプロセスに与え，他の実行可能なプロセスの前記アドレス空間へのアクセスを禁止し，前記アクセス権を持つプロセスの入出力が終了またはメッセージの送信もしくは受信が終了したときに前記アクセス権を変更することにより，入出力またはメッセージの送信もしくは受信を，マルチプロセッシング環境においてもユーザプログラムのレベルで起動可能とすることもできる。
【００２０】
【作用】
本発明では，例えば図１（Ｂ）に示すように，プロセススイッチ（タスクスイッチ）が起こるタイミングに幅を持たせることによって，プロセスが不可分な操作を行っている間に，プロセススイッチが発生することを防ぐので，マルチプロセッシング環境下においてもメッセージ送信／受信，入出力操作をユーザプログラムのレベルで実行することができるようになる。
【００２１】
プロセススイッチを起こすタイミングの周辺で，メッセージ送信／受信または入出力の起動がかかった場合には，その起動を一時保留し，プロセススイッチを起こすようにするので，プロセススイッチの時間間隔が極端に長くなるのを事前に防ぐことが可能になる。
【００２２】
プロセスがメッセージ送信／受信または入出力中である場合には，プロセススイッチを起こすイベントを遅延させ，メッセージ送信／受信または入出力の終了イベントによってプロセススイッチを起こすことにより，送信／受信または入出力途中でプロセススイッチが起きないように制御することができる。
【００２３】
さらに，プロセススイッチを起こすイベントの遅延が，ある一定時間を越えた場合には，割り込みを起こすことにより，一つのプロセスがＣＰＵ時間を極端に長い時間占有しないようにすることができる。
【００２４】
非同期な割り込みに対しても，プロセスがメッセージ送信／受信または入出力中である場合には，その割り込みの発生を遅延させることにより，プロセスの不可分の処理を保証することが可能になる。
【００２５】
また，一つのプロセスが入出力またはメッセージ送信／受信を開始してから，終了するまでの間に，他のアクティブ（実行可能）なプロセスが入出力またはメッセージ送信／受信を開始できないように，プロセスが使用権を持つアドレス空間のアクセス権を制御することにより，入出力またはメッセージ送信／受信を行うプロセスを一つに制限し，マルチプロセッシング環境において，入出力またはメッセージ送信／受信を，複数のプロセスからユーザプログラムのレベルで起動できるようにすることが可能になる。
【００２６】
【実施例】
図２ないし図４は本発明の実施例における状態遷移説明図，図５および図６は本発明の実施例におけるプロセススイッチのタイミング説明図，図７は本発明の実施例による非同期割り込みの制御説明図，図８は本発明の実施例におけるアクセス権の制御説明図である。
【００２７】
請求項１記載の発明に対応する第１の実施例では，プロセススイッチ制御装置１３は，図２（Ａ）に示すように，ｆｒｅｅ状態およびｕｓｅｄ状態の二つの状態を管理する。ｆｒｅｅ状態は，現在実行中のプロセスが入出力中でもメッセージ送信／受信中でもなく，プロセススイッチを起こすことのできる状態である。ｕｓｅｄ状態は，現在実行中のプロセスが入出力中またはメッセージ送信／受信中であり，プロセススイッチを起こすことを抑止しなければならない状態である。
【００２８】
初期化信号ｉｎｉｔｉａｌ（またはリセット信号ｒｅｓｅｔ）のイベントにより，プロセススイッチ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状態に遷移する。ｕｓｅｄ状態においては，プロセススイッチを発生させるイベントが発生してもプロセススイッチを起こさずに，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ったときに，許可信号ａｃｋを出力するとともに，プロセススイッチを起こすことを指示するスイッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力し，ｆｒｅｅ状態に遷移する。
【００２９】
請求項２記載の発明に対応する第２の実施例では，プロセススイッチ制御装置１３は，図２（Ｂ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態およびｓｗｉｔｃｈ状態の三つの状態を管理する。ｆｒｅｅ状態は，現在実行中のプロセスが入出力中でもメッセージ送信／受信中でもなく，プロセススイッチを起こすことのできる状態である。ｕｓｅｄ状態は，現在実行中のプロセスが入出力中またはメッセージ送信／受信中であり，プロセススイッチを起こすことを抑止しなければならない状態である。ｓｗｉｔｃｈ状態は，プロセススイッチのトリガとなるタイマー信号ｔｉｍｅｒが所定の時間内に発生する状態になったことを示すスイッチ予告促進状態である。
【００３０】
初期化信号ｉｎｉｔｉａｌ（またはリセット信号ｒｅｓｅｔ）のイベントにより，プロセススイッチ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状態に遷移する。また，ｆｒｅｅ状態において，プロセススイッチのトリガとなるタイマー信号ｔｉｍｅｒが所定の時間内に発生することを示す予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗｉｔｃｈ状態に遷移する。
【００３１】
ｕｓｅｄ状態においては，プロセススイッチを発生させるイベントが発生してもプロセススイッチを起こさずに，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ったときに，許可信号ａｃｋを出力するとともに，プロセススイッチを起こすことを指示するスイッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力し，ｆｒｅｅ状態に遷移する。
【００３２】
ｓｗｉｔｃｈ状態において，プロセススイッチのトリガとなるタイマー信号ｔｉｍｅｒが入ると，スイッチ信号Ｓｗｉｔｃｈを出力してプロセススイッチを起こし，ｆｒｅｅ状態に遷移する。また，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力するとともに，スイッチ信号Ｓｗｉｔｃｈを出力し，他の実行可能なプロセスに強制的にスイッチさせて，ｆｒｅｅ状態に遷移する。また，ｓｗｉｔｃｈ状態でリセット信号ｒｅｓｅｔが入ったときには，許可信号ａｃｋを出力し，ｆｒｅｅ状態に遷移する。
【００３３】
図５（Ａ）は，この第２の実施例における動作例を示している。タスクＡがｆｒｅｅ状態で走行中に予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗｉｔｃｈ状態に遷移する。このとき，タスクＡが入出力またはメッセージ送信／受信を開始しようとすると，そのイベントを示す信号Ｓｔａｒｔが検出されるが，ｓｗｉｔｃｈ状態になっているので，タスクスイッチを起こし，タスクＡからＣＰＵ実行権を奪って他の実行可能なタスクＢにＣＰＵ実行権を与える。
【００３４】
請求項３記載の発明に対応する第３の実施例では，プロセススイッチ制御装置１３は，図２（Ｃ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態およびｓｗｉｔｃｈ０状態の四つの状態を管理する。ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態は，前述した図２（Ｂ）に示す状態と同様である。ｓｗｉｔｃｈ０状態は，ｕｓｅｄ状態において，予告タイマー信号ｔｉｍｅｒ０が入ったときに遷移するスイッチ準備状態である。
【００３５】
初期化信号ｉｎｉｔｉａｌ（またはリセット信号ｒｅｓｅｔ）のイベントにより，プロセススイッチ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状態に遷移する。また，ｆｒｅｅ状態において，プロセススイッチのトリガとなるタイマー信号ｔｉｍｅｒが所定の時間内に発生することを示す予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗｉｔｃｈ状態に遷移する。
【００３６】
ｕｓｅｄ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ったときに，許可信号ａｃｋを出力し，ｆｒｅｅ状態に遷移する。一方，ｕｓｅｄ状態において，予告タイマー信号ｔｉｍｅｒ０が入ると，プロセススイッチの準備のためにｓｗｉｔｃｈ０状態に遷移する。
【００３７】
ｓｗｉｔｃｈ０状態では，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ると，許可信号ａｃｋを出力するとともに，プロセススイッチを起こすことを指示するスイッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力し，ｆｒｅｅ状態に遷移する。
【００３８】
スイッチ予告促進状態であるｓｗｉｔｃｈ状態における状態遷移は，図２（Ｂ）で説明した状態遷移と同様である。
図５（Ｂ）は，この第３の実施例における動作例を示している。タスクＡが入出力またはメッセージ送信／受信を開始し，ｕｓｅｄ状態になっているときに，予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗｉｔｃｈ０状態に遷移する。ｓｗｉｔｃｈ０状態になると，その後のプロセススイッチは遅延され，タスクＡが入出力またはメッセージ送信／受信を終了したことを示す信号Ｅｎｄによってタスクスイッチを起こし，タスクＢにＣＰＵ実行権が与えられる。
【００３９】
請求項４記載の発明に対応する第４の実施例では，プロセススイッチ制御装置１３は，図３（Ａ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態およびｓｗｉｔｃｈ０状態の四つの状態を管理する。ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態における状態遷移は，図２（Ｃ）に示す状態遷移と同様である。ｓｗｉｔｃｈ０状態についても，図２（Ｃ）の例とほぼ同様であるが，プロセススイッチを遅延させるスイッチ抑止状態（ｕｓｅｄ状態またはｓｗｉｔｃｈ０状態）において，現在実行中のプロセスが長時間にわたってＣＰＵ時間を占有してしまうことを防ぐために，ある一定時間が経過した場合にはＣＰＵに対して割り込み信号Ｉｎｔｅｒｒｕｐｔを出力してｆｒｅｅ状態に戻す。
【００４０】
図６（Ａ）は，この第４の実施例における動作例を示している。タスクＡが入出力（Ｉ／Ｏ）を開始している場合には，タスクスイッチをある時間（ＴｉｍｅＯｕｔ）だけ引き延ばし，入出力が終わるのを期待する。その時間内に終わらない場合には，その入出力を中断し，必要に応じてタスクＡに関する処理途中の情報を保存して，タスクＢにタスクスイッチする。
【００４１】
請求項５記載の発明に対応する第５の実施例では，プロセススイッチ制御装置１３は，図３（Ｂ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態およびｍａｓｋ状態の三つの状態を管理する。ｆｒｅｅ状態，ｕｓｅｄ状態については，前述の例と同様である。ｍａｓｋ状態は，ｕｓｅｄ状態において非同期な外部割り込みＥｘＩｎｔｅｒｒｕｐｔがあった場合に遷移する状態である。非同期な外部割り込みＥｘＩｎｔｅｒｒｕｐｔがあった場合にｕｓｅｄ状態からｍａｓｋ状態に遷移することにより，その非同期な外部割り込みの発生を遅延させ，ある一定の時間が経過したことを示すタイムアウトのイベント（ＴＯ：ｔｉｍｅｏｕｔ），あるいは現在実行中のプロセスの入出力またはメッセージ通信終了のイベントを示す信号Ｅｎｄによって，保留していた割り込みの信号Ｉｎｔｅｒｒｕｐｔを処理装置１０に送出する。
【００４２】
図７は，この第５の実施例を実現するための非同期割り込み制御回路の例を示す。
従来の通常の非同期割り込みでは，図７（Ａ）に示すように，非同期割り込み等の割り込み信号は，ＯＲ回路６０により論理的にＯＲされ，ＣＰＵに対して与えられる。これに対し，本実施例では，例えば図７（Ｂ）に示すような制御回路が用いられる。現在実行中のタスクが入出力（またはメッセージ通信）を開始するときに，Ｉ／Ｏ Ｓｔａｒｔの信号によってセット／リセットフリップフロップ６１をセットし，入出力実行中であることを記憶しておく。この状態のときには，セット／リセットフリップフロップ６１の出力であるｍａｓｋの反転信号は０であり，ＯＲ回路６０の出力はＡＮＤ回路６２によってマスクされ，ＣＰＵに割り込みがかかるのが抑止される。これによって，現在実行中のタスクがクリティカルな入出力を行っている最中に，非同期割り込み等が発生するのを防ぐことができる。実行中の入出力が終了すると，Ｉ／Ｏ Ｅｎｄ信号によってセット／フリップフロップ６１がリセットされ，割り込みのマスクは解除される。
【００４３】
請求項６記載の発明に対応する第６の実施例では，プロセススイッチ制御装置１３は，図４（Ａ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態の二つの状態を管理する。本実施例では，例えば一つのプロセスがメッセージを送出し始めてから，送出し終わるまでの間に，他のアクティブ（実行可能）なプロセスがメッセージの送出を行えないようにするために，次のように制御する。
【００４４】
初期化信号ｉｎｉｔｉａｌ（またはリセットｒｅｓｅｔ）のイベントにより，プロセススイッチ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状態に遷移する。ｕｓｅｄ状態においては，他のアクティブ（実行可能）なプロセスが入出力の起動またはメッセージ通信の開始を指示し，入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔを出力しても，不許可信号ｎａｃｋが返される。そして，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ったときに，許可信号ａｃｋを出力するとともに，プロセススイッチを起こすことを指示するスイッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力し，ｆｒｅｅ状態に遷移する。
【００４５】
図６（Ｂ）は，この第６の実施例における動作例を示している。タスクＡ，タスクＢ，タスクＣが走行可能状態であったとする。本実施例は，例えばタスクＡが入出力（Ｉ／Ｏ）処理を開始した状態で，タスクＢやタスクＣにＣＰＵ実行権が切り替わった場合には，タスクＢやタスクＣに対してＩ／Ｏにアクセスする権利を与えないようにするものである。図６（Ｂ）に示す動作例では，タスクＡが入出力処理を終えた後に，タスクＢが入出力処理を開始している。
【００４６】
請求項７記載の発明に対応する第７の実施例では，例えば図８（Ａ）に示すように，タスクＡ，タスクＢ，タスクＣが走行可能状態にある場合に，入出力（Ｉ／Ｏ）を起動できるアドレス空間（User accessible I/O)を，タスクＡのみに解放して，他のタスクＢ，Ｃからはこのアドレス空間にアクセスできないようにアクセス権を制限する。アクセス権の制限は，例えば主記憶保護などの周知の技術を用いて実現することができる。
【００４７】
さらに，この第７の実施例において，アクセス権が制限されているタスクＢ，ＣがＩ／Ｏをアクセスしようとすると，例えば割り込みを発生させてＯＳに制御を移し，ＯＳは割り込みを起こしたタスクＢまたはタスクＣの状態を変化させ（Ｉ／Ｏ待ちなど），タスクＡのＩ／Ｏが終了するまで，Ｉ／Ｏ待ちなどの状態にあるタスクＢ，ＣにＣＰＵ時間を与えないようにする。図４（Ｂ）はその例における状態遷移を示している。タスクＡのＩ／Ｏの開始により，ｆｒｅｅ状態からｕｓｅｄ状態に遷移する。このｕｓｅｄ状態において，他のタスクＢ，ＣがＩ／Ｏを起動しようとしても，タスクスイッチによってＩ／Ｏ待ちになる。タスクＡのＩ／Ｏが終了するとｆｒｅｅ状態に戻り，他のタスクＢ，ＣのＩ／Ｏの起動が可能になる。
【００４８】
図８（Ｂ）は，この第７の実施例を実現するためのシステム構成の例を示している。図中，５０はＣＰＵ，５１はメモリ制御装置（ＭＭＵ），５２はメモリを表す。メモリ制御装置５１は，ＣＰＵ５０が出すアドレスをチェックする機構を持つ。ＯＳは，どのタスクがＩ／Ｏ領域にアクセスできるかをメモリ制御装置５１のモジュールに設定しておく。これにより，アクセス権のないタスクが発行したアドレスが不適切である場合には，割り込み（Ｉｎｔｅｒｒｕｐｔ）を発生させ，タスクスイッチを起こす。メモリ制御装置５１によるアクセス保護機能の利用はマルチタスクの環境では一般的であり，本実施例を実現するための装置の変更はほとんど必要がない。もちろん，これと同等な機能を持つアクセスチェック機構によって本実施例を実現することも可能である。
【００４９】
図９（Ａ）は，本発明の実施例によるプロセススイッチ制御装置の構成例を示す図であり，図９（Ｂ）はプロセススイッチ制御装置におけるカウンタの出力説明図である。また，図１０および図１１は，プロセススイッチ制御装置におけるステートマシンの実現方法説明図である。
【００５０】
以下では，請求項３記載の発明の一実施例であるプロセス制御装置の構成例について説明する。図９（Ａ）において，９０はステートマシン（ＦＳＭ）であって，有限な状態を管理し入力信号によって状態を遷移させるとともに，そのときの状態と入力信号とに応じて各種の制御信号を出力する装置である。９１はＣＰＵが出すアドレスをデコードするデコーダ（ＤＥＣ），９２はＣＰＵのクロックｃｌｋをカウントし，所定の値になったときに予告タイマー信号ｔｉｍｅｒ０を出力する第１のカウンタ（ｃｏｕｎｔｅｒ０），９３はクロックｃｌｋをカウントし，所定の値になったときにプロセススイッチのトリガとするタイマー信号ｔｉｍｅｒを出力する第２のカウンタ（ｃｏｕｎｔｅｒ）を表す。
【００５１】
ＣＰＵが起動するＩ／Ｏやメッセージ送出命令は，この例では，ＣＰＵが出すアドレスによって検出される。デコーダ９１は，そのようなアドレスをデコードすることによって，ＣＰＵのクリティカルな操作の開始時（Ｉ／Ｏの開始，メッセージ送出の開始等）に信号Ｓｔａｒｔを生成し，クリティカルな操作の終了時に信号Ｅｎｄを生成する。同様に，リセット信号ｒｅｓｅｔもＣＰＵが出す特定のアドレスによって生成する。
【００５２】
また，第１のカウンタ９２および第２のカウンタ９３は，ＣＰＵのクロックｃｌｋを分周し設定された時間に，それぞれ予告タイマー信号ｔｉｍｅｒ０およびタイマー信号ｔｉｍｅｒをアクティブにする。このカウンタ出力信号のタイミングは，例えば図９（Ｂ）に示すようになっており，タイマー信号ｔｉｍｅｒがアクティブになる所定の時間前に，予告タイマー信号ｔｉｍｅｒ０がアクティブになるように設定されている。タイマー信号ｔｉｍｅｒがアクティブになる時間間隔は，通常の場合におけるプロセススイッチの時間間隔に一致し，この時間はＣＰＵのクロックｃｌｋに対して十分に長い時間である。
【００５３】
これらの信号はステートマシン９０に入力され，ステートマシン９０によって，例えば図２（Ｃ）に示すような状態遷移に応じてａｃｋ（ｎａｃｋ），Ｓｗｉｔｃｈの信号が生成される。ＣＰＵは許可信号ａｃｋを受け取ると正常にバストランザクションが終了（成功）したことを認識する。許可信号ａｃｋが出力されなかった（または不許可信号ｎａｃｋが出力された）場合，ＣＰＵはアクセスが正常に終了していないことを認識して，リトライを行うか停止する。また，スイッチ信号Ｓｗｉｔｃｈによって，他のプロセスを実行するためのプロセススイッチを起こす。
【００５４】
以上のようなステートマシン９０は，図１０および図１１に示すようなハードウェア記述言語をコンパイルすることによって，容易に実現することができる。図１０および図１１は，ハードウェア記述言語の一つとして周知のＶｅｒｉｌｏｇを用いて第４の実施例における状態遷移を実現するものを示している。Ｖｅｒｉｌｏｇはよく知られた言語であるので詳しい説明を省略し，ここでは図１０および図１１による表現の概要だけを簡単に説明する。
【００５５】
第２行目は，ステートマシンのモジュールの定義文である。第３行目は，入力信号を示す。ここでｉｎｔは，図２においてｉｎｉｔｉａｌとして示されている初期化信号である。第４行目は，出力信号を示す。
【００５６】
第６行目は，現在の状態ｃｓｔａｔｅと次の状態ｎｓｔａｔｅを管理するレジスタを定義している。第８行目は，２ビットでｆｒｅｅ状態（ＦＲＥＥ＝“００”）， ｕｓｅｄ状態（ＵＳＥＤ＝“０１”），ｓｗｉｔｃｈ０状態（ＳＷＩＴＣＨ０＝“１０”），ｓｗｉｔｃｈ状態（ＳＷＩＴＣＨ＝“１１”）の状態を表すことを定義している。これらの状態管理は２個のフリップフロップで実現される。
【００５７】
第９行目から第３８行目は，ｃｓｔａｔｅ，ｅｎｄ，ｓｔａｒｔ，ｒｅｓｅｔ，ｔｉｍｅｒ，ｔｉｍｅｒ０またはｉｎｔにより，次の状態がどのように遷移するかを示している。
【００５８】
また，第４０行目から最終行までは，ａｃｋおよびｓｗｉｔｃｈの信号を出力する条件を示している。
ここでは，第４の実施例を代表させて，図９（Ａ）に示すステートマシン９０を実現するＶｅｒｉｌｏｇ記述の例を示したが，他の実施例におけるステートマシンの状態遷移についても，以上説明した例から推測して当業者であれば容易に実現可能であるので，個々の実現例のこれ以上の詳しい説明は省略する。図１０および図１１に示すＶｅｒｉｌｏｇ記述をコンパイルすることによって，図９（Ａ）に示すステートマシン９０を実現する論理回路を自動設計する技術は確立されている。
【００５９】
【発明の効果】
以上説明したように，本発明によれば，ユーザレベルでのメッセージの送出や，Ｉ／Ｏの実現におけるプロセススイッチに関する問題を解決することによって，マルチプロセッシング環境下でも，ユーザレベルで直接メッセージの送出やＩ／Ｏを制御することができ，低いオーバーヘッドでこれらを実現することが可能になる。したがって，計算機の性能を効率よく引き出すことが可能となる。特に，プロセッサ間のメッセージ通信が頻繁に現れるような並列計算機システム等においては性能向上の効果が大きい。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明の実施例における状態遷移説明図である。
【図３】本発明の実施例における状態遷移説明図である。
【図４】本発明の実施例における状態遷移説明図である。
【図５】本発明の実施例におけるプロセススイッチのタイミング説明図である。
【図６】本発明の実施例におけるプロセススイッチのタイミング説明図である。
【図７】本発明の実施例による非同期割り込みの制御説明図である。
【図８】本発明の実施例におけるアクセス権の制御説明図である。
【図９】本発明の実施例によるプロセススイッチ制御装置の構成例を示す図である。
【図１０】本発明の実施例によるプロセススイッチ制御装置におけるステートマシンの実現方法説明図である。
【図１１】本発明の実施例によるプロセススイッチ制御装置におけるステートマシンの実現方法説明図である。
【図１２】本発明の課題説明図である。
【符号の説明】
１０ 処理装置
１１ オペレーティング・システム（ＯＳ）
１２Ａ，１２Ｂ プロセス
１３ プロセススイッチ制御装置
１４ 状態管理手段
１５ スイッチ制御手段
１６ 転送制御装置
１７ Ｉ／Ｏデバイス
【産業上の利用分野】
本発明は，複数のプロセスが時分割的に動作するマルチプロセッシング・システムにおけるプロセススイッチ制御装置および制御方法に関するものである。
【０００２】
近年，計算機システムの高速化が要求されている。このような計算機システムでは，一般に複数のプロセスが走行している。特に，計算性能を上げるために複数のシステムを接続して，相互に通信を行うシステムも用いられており，この場合に利用されるメッセージ通信は，計算性能を犠牲にしないためにもオーバーヘッドができるだけ小さいことが要求される。同様に入出力においてもオーバーヘッドが小さいことが要求される。なお，ここでプロセスとはＣＰＵ実行権を得て走行する計算機システムの実行単位をいい，この実行単位にはいわゆるタスクと呼ばれるものも含まれる。
【０００３】
【従来の技術】
従来，計算機システムにおいて複数のプロセスが走行している場合，一連の入出力（Ｉ／Ｏ）処理にはオペレーティング・システム（以下，ＯＳという）を介在させる必要があった。しかし，ＯＳを介在させると，ユーザプロセスからＯＳへの制御移行に伴う処理などのために，非常に計算機の処理時間がかかる。このＯＳによるオーバーヘッドを削減するために，ＯＳを介さないユーザレベルの転送方式として，特開平３−１５０６５９号公報（データ転送方式），特開平５−２３３４４０号公報（バッファ機能を備えたデータ転送方式）などに示される技術が知られている。
【０００４】
しかし，従来のこれらの方式は，１プロセッサ当たりメッセージを送信できるプロセスが一つである場合に利用できる技術であり，マルチプロセッシング環境では利用するのは難しかった。
【０００５】
【発明が解決しようとする課題】
従来，ＯＳを介さずにユーザレベルでメッセージ送信や，入出力操作を可能にしようとした場合，マルチプロセッシング環境では，一つの操作（例えばメッセージ送信）が複数のトランザクションに分割された場合に，トランザクションの間にプロセススイッチが発生して，他のプロセスによる操作が割り込み，一つの操作として意味を持たなくなってしまうという問題があった。
【０００６】
図１２は本発明の課題説明図である。
図１２（Ａ）は，一般のプロセススイッチを表している。タスクＡが走行しているときに，プロセススイッチを起こす割り込みが入ると，ＯＳがタスクＢにＣＰＵ時間を与えてタスクＢが走り出す。
【０００７】
図１２（Ｂ）は，メッセージ送信や入出力をＳｔａｒｔからＥｎｄまでタスクＡが行っている様子を表している。ここで，タスクＡが(1) に示すように入出力を開始する前に，プロセススイッチを起こす割り込みがあった場合には，プロセススイッチによってＣＰＵ実行権をタスクＢに切り替えても何ら問題はない。これに対して，(2) に示すようにメッセージ送信や入出力を，ＯＳを介さずにユーザレベルでタスクＡが行っている最中（critical section) に，プロセススイッチを起こす割り込みが発生すると，問題が発生する。
【０００８】
メッセージ送信や入出力がユーザレベルで行われているために，ここで，プロセススイッチによりタスクＢがＣＰＵ時間を与えられて走行を開始すると，タスクＡと同様なメッセージ送信や入出力を行うことがあり，タスクＡの操作と競合が発生して正しい操作が行われなくなる。
【０００９】
本発明は上記問題点の解決を図り，マルチプロセッシング環境においても，ＯＳを介さない効率の高いメッセージの送信および入出力を可能とすることを目的とする。
【００１０】
【課題を解決するための手段】
図１は本発明の原理説明図である。
図１（Ａ）において，１０はＣＰＵおよびメモリなどからなる処理装置，１１はマルチプロセッシング環境を提供するオペレーティング・システム（ＯＳ），１２Ａ，１２ＢはＣＰＵ実行権を得て走行する計算機システムの実行単位であるプロセス（以下の説明では，プロセスの例としてタスクを代表させて説明する），１３はプロセスの切り替えを制御するプロセススイッチ制御装置，１４はプロセスの切り替えを制御するための状態を管理する状態管理手段，１５はプロセスを切り替えるタイミング信号であるスイッチ信号(Switch)の出力を制御するスイッチ制御手段，１６はネットワーク等へのメッセージの転送を制御する転送制御装置，１７はディスク装置等のＩ／Ｏデバイスを表す。
【００１１】
また，Ｓｔａｒｔは，現在実行中のプロセスが転送制御装置１６によるメッセージ通信またはＩ／Ｏデバイス１７に対する入出力を開始するというイベントを示す信号，Ｅｎｄは，現在実行中のプロセスが転送制御装置１６によるメッセージ通信またはＩ／Ｏデバイス１７に対する入出力を終了するというイベントを示す信号，ｒｅｓｅｔは，状態をクリアすることを指示する信号，Ｓｗｉｔｃｈは，プロセススイッチを起こすことを指示する信号を表す。
【００１２】
処理装置１０では，ＯＳ１１の制御のもとに，複数のプロセス（タスクＡ）１２Ａ，プロセス（タスクＢ）１２Ｂ，…が時分割的にＣＰＵ時間を与えられて走行する。本発明では，これらの複数のタスクＡ，Ｂ，…の走行を切り替えるために，状態管理手段１４およびスイッチ制御手段１５を持つプロセススイッチ制御装置１３を有する。
【００１３】
請求項１および請求項６記載の発明では，プロセススイッチ制御装置１３の状態管理手段１４は，少なくとも，プロセススイッチを起こすことのできるフリー状態と，現在実行中のプロセスが入出力中またはメッセージ通信中であるためにプロセススイッチを起こすことを抑止するスイッチ抑止状態とを含む状態を管理する。また，スイッチ制御手段１５は，前記状態に応じてプロセススイッチを起こすタイミングに幅を持たせ，前記スイッチ抑止状態にあるときにはプロセススイッチが起きないようにプロセスのスイッチ信号を制御する。
【００１４】
請求項２および請求項７記載の発明では，状態管理手段１４は，少なくとも，プロセススイッチを起こすことのできるフリー状態と，現在実行中のプロセスが入出力中またはメッセージ通信中であるためにプロセススイッチを起こすことを抑止するスイッチ抑止状態と，プロセススイッチのトリガとなるタイマー・イベントが所定の時間内に発生する状態になったことを示すスイッチ予告促進状態とを含む状態を管理する。また，スイッチ制御手段１５は，前記状態に応じてプロセススイッチを起こすタイミングに幅を持たせ，前記スイッチ抑止状態にあるときにはプロセススイッチが起きないようにプロセスのスイッチ信号を制御するとともに，前記スイッチ予告促進状態において現在実行中のプロセスが入出力中またはメッセージ通信中に入ることを示すイベントが発生したときには，そのプロセスが入出力中またはメッセージ通信中に入る前にプロセスのスイッチ信号を出力する。
【００１５】
請求項３記載の発明では，さらにスイッチ制御手段１５は，前記スイッチ抑止状態においてプロセススイッチを起こすためのタイマー・イベントまたはその予告イベントが発生した場合に，プロセススイッチを遅延させ，現在実行中のプロセスの入出力終了またはメッセージ通信終了のイベントによりプロセスのスイッチ信号を出力し，プロセススイッチを起こす手段を備える。
【００１６】
また，請求項４記載の発明では，スイッチ制御手段１５は，前記スイッチ抑止状態におけるプロセススイッチの遅延が所定の時間を越えた場合には割り込みを起こし，一つのプロセスが長時間にわたって実行権を占有しないように制御する手段を備える。
【００１７】
さらにまた，請求項５記載の発明では，スイッチ制御手段１５は，前記スイッチ抑止状態において非同期な外部割り込みがあった場合に，その割り込みの発生を遅延させ，現在実行中のプロセスの入出力終了またはメッセージ通信終了のイベントが発生してから保留した割り込みを発生させる手段を備える。
【００１８】
上記発明において，入出力を実行するプロセス，またはメッセージを送信もしくは受信するプロセスを一つに制限するために，一つのプロセスが入出力を開始またはメッセージの送信もしくは受信を開始してからそれが終了するまでのクリティカルな状態を管理し，そのクリティカルな状態における他の実行可能なプロセスの入出力起動またはメッセージ送信／受信の開始を抑止することにより，入出力またはメッセージの送信もしくは受信を，マルチプロセッシング環境においてもユーザプログラムのレベルで起動可能とすることもできる。
【００１９】
上記発明において，入出力を実行するプロセス，またはメッセージを送信もしくは受信するプロセスを一つに制限するために，所定のアドレス空間のアクセス権を，入出力を開始またはメッセージの送信もしくは受信を開始したプロセスに与え，他の実行可能なプロセスの前記アドレス空間へのアクセスを禁止し，前記アクセス権を持つプロセスの入出力が終了またはメッセージの送信もしくは受信が終了したときに前記アクセス権を変更することにより，入出力またはメッセージの送信もしくは受信を，マルチプロセッシング環境においてもユーザプログラムのレベルで起動可能とすることもできる。
【００２０】
【作用】
本発明では，例えば図１（Ｂ）に示すように，プロセススイッチ（タスクスイッチ）が起こるタイミングに幅を持たせることによって，プロセスが不可分な操作を行っている間に，プロセススイッチが発生することを防ぐので，マルチプロセッシング環境下においてもメッセージ送信／受信，入出力操作をユーザプログラムのレベルで実行することができるようになる。
【００２１】
プロセススイッチを起こすタイミングの周辺で，メッセージ送信／受信または入出力の起動がかかった場合には，その起動を一時保留し，プロセススイッチを起こすようにするので，プロセススイッチの時間間隔が極端に長くなるのを事前に防ぐことが可能になる。
【００２２】
プロセスがメッセージ送信／受信または入出力中である場合には，プロセススイッチを起こすイベントを遅延させ，メッセージ送信／受信または入出力の終了イベントによってプロセススイッチを起こすことにより，送信／受信または入出力途中でプロセススイッチが起きないように制御することができる。
【００２３】
さらに，プロセススイッチを起こすイベントの遅延が，ある一定時間を越えた場合には，割り込みを起こすことにより，一つのプロセスがＣＰＵ時間を極端に長い時間占有しないようにすることができる。
【００２４】
非同期な割り込みに対しても，プロセスがメッセージ送信／受信または入出力中である場合には，その割り込みの発生を遅延させることにより，プロセスの不可分の処理を保証することが可能になる。
【００２５】
また，一つのプロセスが入出力またはメッセージ送信／受信を開始してから，終了するまでの間に，他のアクティブ（実行可能）なプロセスが入出力またはメッセージ送信／受信を開始できないように，プロセスが使用権を持つアドレス空間のアクセス権を制御することにより，入出力またはメッセージ送信／受信を行うプロセスを一つに制限し，マルチプロセッシング環境において，入出力またはメッセージ送信／受信を，複数のプロセスからユーザプログラムのレベルで起動できるようにすることが可能になる。
【００２６】
【実施例】
図２ないし図４は本発明の実施例における状態遷移説明図，図５および図６は本発明の実施例におけるプロセススイッチのタイミング説明図，図７は本発明の実施例による非同期割り込みの制御説明図，図８は本発明の実施例におけるアクセス権の制御説明図である。
【００２７】
請求項１記載の発明に対応する第１の実施例では，プロセススイッチ制御装置１３は，図２（Ａ）に示すように，ｆｒｅｅ状態およびｕｓｅｄ状態の二つの状態を管理する。ｆｒｅｅ状態は，現在実行中のプロセスが入出力中でもメッセージ送信／受信中でもなく，プロセススイッチを起こすことのできる状態である。ｕｓｅｄ状態は，現在実行中のプロセスが入出力中またはメッセージ送信／受信中であり，プロセススイッチを起こすことを抑止しなければならない状態である。
【００２８】
初期化信号ｉｎｉｔｉａｌ（またはリセット信号ｒｅｓｅｔ）のイベントにより，プロセススイッチ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状態に遷移する。ｕｓｅｄ状態においては，プロセススイッチを発生させるイベントが発生してもプロセススイッチを起こさずに，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ったときに，許可信号ａｃｋを出力するとともに，プロセススイッチを起こすことを指示するスイッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力し，ｆｒｅｅ状態に遷移する。
【００２９】
請求項２記載の発明に対応する第２の実施例では，プロセススイッチ制御装置１３は，図２（Ｂ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態およびｓｗｉｔｃｈ状態の三つの状態を管理する。ｆｒｅｅ状態は，現在実行中のプロセスが入出力中でもメッセージ送信／受信中でもなく，プロセススイッチを起こすことのできる状態である。ｕｓｅｄ状態は，現在実行中のプロセスが入出力中またはメッセージ送信／受信中であり，プロセススイッチを起こすことを抑止しなければならない状態である。ｓｗｉｔｃｈ状態は，プロセススイッチのトリガとなるタイマー信号ｔｉｍｅｒが所定の時間内に発生する状態になったことを示すスイッチ予告促進状態である。
【００３０】
初期化信号ｉｎｉｔｉａｌ（またはリセット信号ｒｅｓｅｔ）のイベントにより，プロセススイッチ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状態に遷移する。また，ｆｒｅｅ状態において，プロセススイッチのトリガとなるタイマー信号ｔｉｍｅｒが所定の時間内に発生することを示す予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗｉｔｃｈ状態に遷移する。
【００３１】
ｕｓｅｄ状態においては，プロセススイッチを発生させるイベントが発生してもプロセススイッチを起こさずに，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ったときに，許可信号ａｃｋを出力するとともに，プロセススイッチを起こすことを指示するスイッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力し，ｆｒｅｅ状態に遷移する。
【００３２】
ｓｗｉｔｃｈ状態において，プロセススイッチのトリガとなるタイマー信号ｔｉｍｅｒが入ると，スイッチ信号Ｓｗｉｔｃｈを出力してプロセススイッチを起こし，ｆｒｅｅ状態に遷移する。また，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力するとともに，スイッチ信号Ｓｗｉｔｃｈを出力し，他の実行可能なプロセスに強制的にスイッチさせて，ｆｒｅｅ状態に遷移する。また，ｓｗｉｔｃｈ状態でリセット信号ｒｅｓｅｔが入ったときには，許可信号ａｃｋを出力し，ｆｒｅｅ状態に遷移する。
【００３３】
図５（Ａ）は，この第２の実施例における動作例を示している。タスクＡがｆｒｅｅ状態で走行中に予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗｉｔｃｈ状態に遷移する。このとき，タスクＡが入出力またはメッセージ送信／受信を開始しようとすると，そのイベントを示す信号Ｓｔａｒｔが検出されるが，ｓｗｉｔｃｈ状態になっているので，タスクスイッチを起こし，タスクＡからＣＰＵ実行権を奪って他の実行可能なタスクＢにＣＰＵ実行権を与える。
【００３４】
請求項３記載の発明に対応する第３の実施例では，プロセススイッチ制御装置１３は，図２（Ｃ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態およびｓｗｉｔｃｈ０状態の四つの状態を管理する。ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態は，前述した図２（Ｂ）に示す状態と同様である。ｓｗｉｔｃｈ０状態は，ｕｓｅｄ状態において，予告タイマー信号ｔｉｍｅｒ０が入ったときに遷移するスイッチ準備状態である。
【００３５】
初期化信号ｉｎｉｔｉａｌ（またはリセット信号ｒｅｓｅｔ）のイベントにより，プロセススイッチ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状態に遷移する。また，ｆｒｅｅ状態において，プロセススイッチのトリガとなるタイマー信号ｔｉｍｅｒが所定の時間内に発生することを示す予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗｉｔｃｈ状態に遷移する。
【００３６】
ｕｓｅｄ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ったときに，許可信号ａｃｋを出力し，ｆｒｅｅ状態に遷移する。一方，ｕｓｅｄ状態において，予告タイマー信号ｔｉｍｅｒ０が入ると，プロセススイッチの準備のためにｓｗｉｔｃｈ０状態に遷移する。
【００３７】
ｓｗｉｔｃｈ０状態では，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ると，許可信号ａｃｋを出力するとともに，プロセススイッチを起こすことを指示するスイッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力し，ｆｒｅｅ状態に遷移する。
【００３８】
スイッチ予告促進状態であるｓｗｉｔｃｈ状態における状態遷移は，図２（Ｂ）で説明した状態遷移と同様である。
図５（Ｂ）は，この第３の実施例における動作例を示している。タスクＡが入出力またはメッセージ送信／受信を開始し，ｕｓｅｄ状態になっているときに，予告タイマー信号ｔｉｍｅｒ０が入ると，ｓｗｉｔｃｈ０状態に遷移する。ｓｗｉｔｃｈ０状態になると，その後のプロセススイッチは遅延され，タスクＡが入出力またはメッセージ送信／受信を終了したことを示す信号Ｅｎｄによってタスクスイッチを起こし，タスクＢにＣＰＵ実行権が与えられる。
【００３９】
請求項４記載の発明に対応する第４の実施例では，プロセススイッチ制御装置１３は，図３（Ａ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態およびｓｗｉｔｃｈ０状態の四つの状態を管理する。ｆｒｅｅ状態，ｕｓｅｄ状態，ｓｗｉｔｃｈ状態における状態遷移は，図２（Ｃ）に示す状態遷移と同様である。ｓｗｉｔｃｈ０状態についても，図２（Ｃ）の例とほぼ同様であるが，プロセススイッチを遅延させるスイッチ抑止状態（ｕｓｅｄ状態またはｓｗｉｔｃｈ０状態）において，現在実行中のプロセスが長時間にわたってＣＰＵ時間を占有してしまうことを防ぐために，ある一定時間が経過した場合にはＣＰＵに対して割り込み信号Ｉｎｔｅｒｒｕｐｔを出力してｆｒｅｅ状態に戻す。
【００４０】
図６（Ａ）は，この第４の実施例における動作例を示している。タスクＡが入出力（Ｉ／Ｏ）を開始している場合には，タスクスイッチをある時間（ＴｉｍｅＯｕｔ）だけ引き延ばし，入出力が終わるのを期待する。その時間内に終わらない場合には，その入出力を中断し，必要に応じてタスクＡに関する処理途中の情報を保存して，タスクＢにタスクスイッチする。
【００４１】
請求項５記載の発明に対応する第５の実施例では，プロセススイッチ制御装置１３は，図３（Ｂ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態およびｍａｓｋ状態の三つの状態を管理する。ｆｒｅｅ状態，ｕｓｅｄ状態については，前述の例と同様である。ｍａｓｋ状態は，ｕｓｅｄ状態において非同期な外部割り込みＥｘＩｎｔｅｒｒｕｐｔがあった場合に遷移する状態である。非同期な外部割り込みＥｘＩｎｔｅｒｒｕｐｔがあった場合にｕｓｅｄ状態からｍａｓｋ状態に遷移することにより，その非同期な外部割り込みの発生を遅延させ，ある一定の時間が経過したことを示すタイムアウトのイベント（ＴＯ：ｔｉｍｅｏｕｔ），あるいは現在実行中のプロセスの入出力またはメッセージ通信終了のイベントを示す信号Ｅｎｄによって，保留していた割り込みの信号Ｉｎｔｅｒｒｕｐｔを処理装置１０に送出する。
【００４２】
図７は，この第５の実施例を実現するための非同期割り込み制御回路の例を示す。
従来の通常の非同期割り込みでは，図７（Ａ）に示すように，非同期割り込み等の割り込み信号は，ＯＲ回路６０により論理的にＯＲされ，ＣＰＵに対して与えられる。これに対し，本実施例では，例えば図７（Ｂ）に示すような制御回路が用いられる。現在実行中のタスクが入出力（またはメッセージ通信）を開始するときに，Ｉ／Ｏ Ｓｔａｒｔの信号によってセット／リセットフリップフロップ６１をセットし，入出力実行中であることを記憶しておく。この状態のときには，セット／リセットフリップフロップ６１の出力であるｍａｓｋの反転信号は０であり，ＯＲ回路６０の出力はＡＮＤ回路６２によってマスクされ，ＣＰＵに割り込みがかかるのが抑止される。これによって，現在実行中のタスクがクリティカルな入出力を行っている最中に，非同期割り込み等が発生するのを防ぐことができる。実行中の入出力が終了すると，Ｉ／Ｏ Ｅｎｄ信号によってセット／フリップフロップ６１がリセットされ，割り込みのマスクは解除される。
【００４３】
請求項６記載の発明に対応する第６の実施例では，プロセススイッチ制御装置１３は，図４（Ａ）に示すように，ｆｒｅｅ状態，ｕｓｅｄ状態の二つの状態を管理する。本実施例では，例えば一つのプロセスがメッセージを送出し始めてから，送出し終わるまでの間に，他のアクティブ（実行可能）なプロセスがメッセージの送出を行えないようにするために，次のように制御する。
【００４４】
初期化信号ｉｎｉｔｉａｌ（またはリセットｒｅｓｅｔ）のイベントにより，プロセススイッチ制御装置１３はｆｒｅｅ状態になる。ｆｒｅｅ状態において，現在実行中のプロセスが入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔが入ると，許可信号ａｃｋを出力し，ｕｓｅｄ状態に遷移する。ｕｓｅｄ状態においては，他のアクティブ（実行可能）なプロセスが入出力の起動またはメッセージ通信の開始を指示し，入出力またはメッセージ送信／受信を開始するというイベントを示す信号Ｓｔａｒｔを出力しても，不許可信号ｎａｃｋが返される。そして，現在実行中のプロセスが入出力またはメッセージ送信／受信を終了するというイベントを示す信号Ｅｎｄが入ったときに，許可信号ａｃｋを出力するとともに，プロセススイッチを起こすことを指示するスイッチ信号Ｓｗｉｔｃｈを処理装置１０に対して出力し，ｆｒｅｅ状態に遷移する。
【００４５】
図６（Ｂ）は，この第６の実施例における動作例を示している。タスクＡ，タスクＢ，タスクＣが走行可能状態であったとする。本実施例は，例えばタスクＡが入出力（Ｉ／Ｏ）処理を開始した状態で，タスクＢやタスクＣにＣＰＵ実行権が切り替わった場合には，タスクＢやタスクＣに対してＩ／Ｏにアクセスする権利を与えないようにするものである。図６（Ｂ）に示す動作例では，タスクＡが入出力処理を終えた後に，タスクＢが入出力処理を開始している。
【００４６】
請求項７記載の発明に対応する第７の実施例では，例えば図８（Ａ）に示すように，タスクＡ，タスクＢ，タスクＣが走行可能状態にある場合に，入出力（Ｉ／Ｏ）を起動できるアドレス空間（User accessible I/O)を，タスクＡのみに解放して，他のタスクＢ，Ｃからはこのアドレス空間にアクセスできないようにアクセス権を制限する。アクセス権の制限は，例えば主記憶保護などの周知の技術を用いて実現することができる。
【００４７】
さらに，この第７の実施例において，アクセス権が制限されているタスクＢ，ＣがＩ／Ｏをアクセスしようとすると，例えば割り込みを発生させてＯＳに制御を移し，ＯＳは割り込みを起こしたタスクＢまたはタスクＣの状態を変化させ（Ｉ／Ｏ待ちなど），タスクＡのＩ／Ｏが終了するまで，Ｉ／Ｏ待ちなどの状態にあるタスクＢ，ＣにＣＰＵ時間を与えないようにする。図４（Ｂ）はその例における状態遷移を示している。タスクＡのＩ／Ｏの開始により，ｆｒｅｅ状態からｕｓｅｄ状態に遷移する。このｕｓｅｄ状態において，他のタスクＢ，ＣがＩ／Ｏを起動しようとしても，タスクスイッチによってＩ／Ｏ待ちになる。タスクＡのＩ／Ｏが終了するとｆｒｅｅ状態に戻り，他のタスクＢ，ＣのＩ／Ｏの起動が可能になる。
【００４８】
図８（Ｂ）は，この第７の実施例を実現するためのシステム構成の例を示している。図中，５０はＣＰＵ，５１はメモリ制御装置（ＭＭＵ），５２はメモリを表す。メモリ制御装置５１は，ＣＰＵ５０が出すアドレスをチェックする機構を持つ。ＯＳは，どのタスクがＩ／Ｏ領域にアクセスできるかをメモリ制御装置５１のモジュールに設定しておく。これにより，アクセス権のないタスクが発行したアドレスが不適切である場合には，割り込み（Ｉｎｔｅｒｒｕｐｔ）を発生させ，タスクスイッチを起こす。メモリ制御装置５１によるアクセス保護機能の利用はマルチタスクの環境では一般的であり，本実施例を実現するための装置の変更はほとんど必要がない。もちろん，これと同等な機能を持つアクセスチェック機構によって本実施例を実現することも可能である。
【００４９】
図９（Ａ）は，本発明の実施例によるプロセススイッチ制御装置の構成例を示す図であり，図９（Ｂ）はプロセススイッチ制御装置におけるカウンタの出力説明図である。また，図１０および図１１は，プロセススイッチ制御装置におけるステートマシンの実現方法説明図である。
【００５０】
以下では，請求項３記載の発明の一実施例であるプロセス制御装置の構成例について説明する。図９（Ａ）において，９０はステートマシン（ＦＳＭ）であって，有限な状態を管理し入力信号によって状態を遷移させるとともに，そのときの状態と入力信号とに応じて各種の制御信号を出力する装置である。９１はＣＰＵが出すアドレスをデコードするデコーダ（ＤＥＣ），９２はＣＰＵのクロックｃｌｋをカウントし，所定の値になったときに予告タイマー信号ｔｉｍｅｒ０を出力する第１のカウンタ（ｃｏｕｎｔｅｒ０），９３はクロックｃｌｋをカウントし，所定の値になったときにプロセススイッチのトリガとするタイマー信号ｔｉｍｅｒを出力する第２のカウンタ（ｃｏｕｎｔｅｒ）を表す。
【００５１】
ＣＰＵが起動するＩ／Ｏやメッセージ送出命令は，この例では，ＣＰＵが出すアドレスによって検出される。デコーダ９１は，そのようなアドレスをデコードすることによって，ＣＰＵのクリティカルな操作の開始時（Ｉ／Ｏの開始，メッセージ送出の開始等）に信号Ｓｔａｒｔを生成し，クリティカルな操作の終了時に信号Ｅｎｄを生成する。同様に，リセット信号ｒｅｓｅｔもＣＰＵが出す特定のアドレスによって生成する。
【００５２】
また，第１のカウンタ９２および第２のカウンタ９３は，ＣＰＵのクロックｃｌｋを分周し設定された時間に，それぞれ予告タイマー信号ｔｉｍｅｒ０およびタイマー信号ｔｉｍｅｒをアクティブにする。このカウンタ出力信号のタイミングは，例えば図９（Ｂ）に示すようになっており，タイマー信号ｔｉｍｅｒがアクティブになる所定の時間前に，予告タイマー信号ｔｉｍｅｒ０がアクティブになるように設定されている。タイマー信号ｔｉｍｅｒがアクティブになる時間間隔は，通常の場合におけるプロセススイッチの時間間隔に一致し，この時間はＣＰＵのクロックｃｌｋに対して十分に長い時間である。
【００５３】
これらの信号はステートマシン９０に入力され，ステートマシン９０によって，例えば図２（Ｃ）に示すような状態遷移に応じてａｃｋ（ｎａｃｋ），Ｓｗｉｔｃｈの信号が生成される。ＣＰＵは許可信号ａｃｋを受け取ると正常にバストランザクションが終了（成功）したことを認識する。許可信号ａｃｋが出力されなかった（または不許可信号ｎａｃｋが出力された）場合，ＣＰＵはアクセスが正常に終了していないことを認識して，リトライを行うか停止する。また，スイッチ信号Ｓｗｉｔｃｈによって，他のプロセスを実行するためのプロセススイッチを起こす。
【００５４】
以上のようなステートマシン９０は，図１０および図１１に示すようなハードウェア記述言語をコンパイルすることによって，容易に実現することができる。図１０および図１１は，ハードウェア記述言語の一つとして周知のＶｅｒｉｌｏｇを用いて第４の実施例における状態遷移を実現するものを示している。Ｖｅｒｉｌｏｇはよく知られた言語であるので詳しい説明を省略し，ここでは図１０および図１１による表現の概要だけを簡単に説明する。
【００５５】
第２行目は，ステートマシンのモジュールの定義文である。第３行目は，入力信号を示す。ここでｉｎｔは，図２においてｉｎｉｔｉａｌとして示されている初期化信号である。第４行目は，出力信号を示す。
【００５６】
第６行目は，現在の状態ｃｓｔａｔｅと次の状態ｎｓｔａｔｅを管理するレジスタを定義している。第８行目は，２ビットでｆｒｅｅ状態（ＦＲＥＥ＝“００”）， ｕｓｅｄ状態（ＵＳＥＤ＝“０１”），ｓｗｉｔｃｈ０状態（ＳＷＩＴＣＨ０＝“１０”），ｓｗｉｔｃｈ状態（ＳＷＩＴＣＨ＝“１１”）の状態を表すことを定義している。これらの状態管理は２個のフリップフロップで実現される。
【００５７】
第９行目から第３８行目は，ｃｓｔａｔｅ，ｅｎｄ，ｓｔａｒｔ，ｒｅｓｅｔ，ｔｉｍｅｒ，ｔｉｍｅｒ０またはｉｎｔにより，次の状態がどのように遷移するかを示している。
【００５８】
また，第４０行目から最終行までは，ａｃｋおよびｓｗｉｔｃｈの信号を出力する条件を示している。
ここでは，第４の実施例を代表させて，図９（Ａ）に示すステートマシン９０を実現するＶｅｒｉｌｏｇ記述の例を示したが，他の実施例におけるステートマシンの状態遷移についても，以上説明した例から推測して当業者であれば容易に実現可能であるので，個々の実現例のこれ以上の詳しい説明は省略する。図１０および図１１に示すＶｅｒｉｌｏｇ記述をコンパイルすることによって，図９（Ａ）に示すステートマシン９０を実現する論理回路を自動設計する技術は確立されている。
【００５９】
【発明の効果】
以上説明したように，本発明によれば，ユーザレベルでのメッセージの送出や，Ｉ／Ｏの実現におけるプロセススイッチに関する問題を解決することによって，マルチプロセッシング環境下でも，ユーザレベルで直接メッセージの送出やＩ／Ｏを制御することができ，低いオーバーヘッドでこれらを実現することが可能になる。したがって，計算機の性能を効率よく引き出すことが可能となる。特に，プロセッサ間のメッセージ通信が頻繁に現れるような並列計算機システム等においては性能向上の効果が大きい。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明の実施例における状態遷移説明図である。
【図３】本発明の実施例における状態遷移説明図である。
【図４】本発明の実施例における状態遷移説明図である。
【図５】本発明の実施例におけるプロセススイッチのタイミング説明図である。
【図６】本発明の実施例におけるプロセススイッチのタイミング説明図である。
【図７】本発明の実施例による非同期割り込みの制御説明図である。
【図８】本発明の実施例におけるアクセス権の制御説明図である。
【図９】本発明の実施例によるプロセススイッチ制御装置の構成例を示す図である。
【図１０】本発明の実施例によるプロセススイッチ制御装置におけるステートマシンの実現方法説明図である。
【図１１】本発明の実施例によるプロセススイッチ制御装置におけるステートマシンの実現方法説明図である。
【図１２】本発明の課題説明図である。
【符号の説明】
１０ 処理装置
１１ オペレーティング・システム（ＯＳ）
１２Ａ，１２Ｂ プロセス
１３ プロセススイッチ制御装置
１４ 状態管理手段
１５ スイッチ制御手段
１６ 転送制御装置
１７ Ｉ／Ｏデバイス
Claims (7)
- 複数のプロセスが時分割的に動作するマルチプロセッシング環境を提供するオペレーティング・システムを搭載する処理装置に接続され，プロセスの切り替えを制御するプロセススイッチ制御装置であって，
少なくとも，プロセススイッチを起こすことのできるフリー状態と，現在実行中のプロセスが入出力中またはメッセージ通信中であるためにプロセススイッチを起こすことを抑止するスイッチ抑止状態とを含む状態を管理する状態管理手段と，
前記状態に応じてプロセススイッチを起こすタイミングに幅を持たせ，前記スイッチ抑止状態にあるときにはプロセススイッチが起きないようにプロセスのスイッチ信号を制御するスイッチ制御手段とを備えた
ことを特徴とするプロセススイッチ制御装置。 - 複数のプロセスが時分割的に動作するマルチプロセッシング環境を提供するオペレーティング・システムを搭載する処理装置に接続され，プロセスの切り替えを制御するプロセススイッチ制御装置であって，
少なくとも，プロセススイッチを起こすことのできるフリー状態と，現在実行中のプロセスが入出力中またはメッセージ通信中であるためにプロセススイッチを起こすことを抑止するスイッチ抑止状態と，プロセススイッチのトリガとなるタイマー・イベントが所定の時間内に発生する状態になったことを示すスイッチ予告促進状態とを含む状態を管理する状態管理手段と，
前記状態に応じてプロセススイッチを起こすタイミングに幅を持たせ，前記スイッチ抑止状態にあるときにはプロセススイッチが起きないようにプロセスのスイッチ信号を制御するとともに，前記スイッチ予告促進状態において現在実行中のプロセスが入出力中またはメッセージ通信中に入ることを示すイベントが発生したときには，そのプロセスが入出力中またはメッセージ通信中に入る前にプロセスのスイッチ信号を出力するスイッチ制御手段とを備えた
ことを特徴とするプロセススイッチ制御装置。 - 請求項１または請求項２記載のプロセススイッチ制御装置において，
前記スイッチ制御手段は，前記スイッチ抑止状態においてはプロセススイッチを遅延させ，現在実行中のプロセスの入出力終了またはメッセージ通信終了のイベントによりプロセスのスイッチ信号を出力し，プロセススイッチを起こす手段を備えた
ことを特徴とするプロセススイッチ制御装置。 - 請求項３記載のプロセススイッチ制御装置において，
前記スイッチ制御手段は，前記スイッチ抑止状態におけるプロセススイッチの遅延が所定の時間を越えた場合には割り込みを起こし，一つのプロセスが実行権を占有しないように制御する手段を備えた
ことを特徴とするプロセススイッチ制御装置。 - 請求項３記載のプロセススイッチ制御装置において，
前記スイッチ制御手段は，前記スイッチ抑止状態において非同期な外部割り込みがあった場合に，その割り込みの発生を遅延させ，現在実行中のプロセスの入出力終了またはメッセージ通信終了のイベントが発生してから保留した割り込みを発生させる手段を備えた
ことを特徴とするプロセススイッチ制御装置。 - 複数のプロセスが時分割的に動作するマルチプロセッシング環境を提供するオペレーティング・システムを搭載する処理装置に接続され，プロセスの切り替えを制御するプロセススイッチ制御装置によるプロセス制御方法において，
前記プロセススイッチ制御装置は，少なくとも，プロセススイッチを起こすことのできるフリー状態と，現在実行中のプロセスが入出力中またはメッセージ通信中であるためにプロセススイッチを起こすことを抑止するスイッチ抑止状態とを含む状態を管理し，
前記状態に応じてプロセススイッチを起こすタイミングに幅を持たせ，前記スイッチ抑止状態にあるときにはプロセススイッチが起きないようにプロセスのスイッチ信号を制御し，
前記スイッチ信号の制御により，入出力を実行するプロセス，またはメッセージを送信もしくは受信するプロセスを一つに制限し，一つのプロセスが入出力を開始またはメッセージの送信もしくは受信を開始してからそれが終了するまでのクリティカルな状態においては他の実行可能なプロセスが入出力を開始またはメッセージの送信もしくは受信を開始することを抑止し，
入出力またはメッセージの送信もしくは受信を，マルチプロセッシング環境において複数のプロセスからユーザプログラムのレベルで起動可能とする
ことを特徴とするプロセス制御方法。 - 複数のプロセスが時分割的に動作するマルチプロセッシング環境を提供するオペレーティング・システムを搭載する処理装置に接続され，プロセスの切り替えを制御するプロセススイッチ制御装置によるプロセス制御方法において，
前記プロセススイッチ制御装置は，少なくとも，プロセススイッチを起こすことのできるフリー状態と，現在実行中のプロセスが入出力中またはメッセージ通信中であるためにプロセススイッチを起こすことを抑止するスイッチ抑止状態と，プロセススイッチのトリガとなるタイマー・イベントが所定の時間内に発生する状態になったことを示すスイッチ予告促進状態とを含む状態を管理し，
前記状態に応じてプロセススイッチを起こすタイミングに幅を持たせ，前記スイッチ抑止状態にあるときにはプロセススイッチが起きないようにプロセスのスイッチ信号を制御するとともに，前記スイッチ予告促進状態において現在実行中のプロセスが入出力中またはメッセージ通信中に入ることを示すイベントが発生したときには，そのプロセスが入出力中またはメッセージ通信中に入る前にプロセスのスイッチ信号を出力する制御を行い，
前記スイッチ信号の制御によって，入出力を実行するプロセス，またはメッセージを送信もしくは受信するプロセスを一つに制限し，入出力またはメッセージの送信もしくは受信を，複数のプロセスからユーザプログラムのレベルで起動可能とする
ことを特徴とするプロセス制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03553594A JP3655648B2 (ja) | 1994-03-07 | 1994-03-07 | プロセススイッチ制御装置およびプロセス制御方法 |
| US08/710,552 US6055559A (en) | 1994-03-07 | 1996-09-19 | Process switch control apparatus and a process control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03553594A JP3655648B2 (ja) | 1994-03-07 | 1994-03-07 | プロセススイッチ制御装置およびプロセス制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07244595A JPH07244595A (ja) | 1995-09-19 |
| JP3655648B2 true JP3655648B2 (ja) | 2005-06-02 |
Family
ID=12444436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03553594A Expired - Lifetime JP3655648B2 (ja) | 1994-03-07 | 1994-03-07 | プロセススイッチ制御装置およびプロセス制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3655648B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3601677B2 (ja) | 1999-06-09 | 2004-12-15 | 日本電気株式会社 | タスク処理システム |
| JP2002132517A (ja) * | 2000-10-18 | 2002-05-10 | Canon Inc | 電子機器、カメラおよび視線入力装置 |
| US8255912B2 (en) * | 2005-04-13 | 2012-08-28 | Qualcomm Incorporated | Techniques for setting events in a multi-threaded system |
| JP4794331B2 (ja) * | 2006-03-15 | 2011-10-19 | 株式会社日立ソリューションズ | 任意アプリケーションによる外部記憶装置への情報持ち出し制御方法 |
-
1994
- 1994-03-07 JP JP03553594A patent/JP3655648B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07244595A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
| US6314515B1 (en) | Resetting multiple processors in a computer system | |
| EP0166272B1 (en) | Processor bus access | |
| US6587937B1 (en) | Multiple virtual machine system with efficient cache memory design | |
| JP3860209B2 (ja) | 直列割込みバス・プロトコル | |
| JPS5847050B2 (ja) | 入出力割込みシステム | |
| US5041962A (en) | Computer system with means for regulating effective processing rates | |
| US5937200A (en) | Using firmware to enhance the functionality of a controller | |
| US4218739A (en) | Data processing interrupt apparatus having selective suppression control | |
| JPH0258649B2 (ja) | ||
| JP3709040B2 (ja) | 非同期データ処理装置 | |
| JPH077374B2 (ja) | インタフェース回路 | |
| KR20110097447A (ko) | 인터럽트 프록시 기능을 구비한 시스템 온 칩 및 그에 따른 인터럽트 프록시 처리방법 | |
| US20060155552A1 (en) | Event handling mechanism | |
| US6055559A (en) | Process switch control apparatus and a process control method | |
| JP3655648B2 (ja) | プロセススイッチ制御装置およびプロセス制御方法 | |
| KR900007002B1 (ko) | 인터럽트 가능 버스 싸이클을 갖는 반도체 집적회로 | |
| US5734844A (en) | Bidirectional single-line handshake with both devices driving the line in the same state for hand-off | |
| JPH0677248B2 (ja) | ピン数の少ない高性能バスインターフェイス | |
| JP2006268753A (ja) | Ｄｍａ回路及びコンピュータシステム | |
| US20130246670A1 (en) | Information processing system | |
| Drótos et al. | Interrupt driven parallel processing | |
| KR200262564Y1 (ko) | 카운터를이용한자동인터럽트발생장치 | |
| JP2005346708A (ja) | データ処理装置およびそのポーリング・ループ管理方法 | |
| JPH05289987A (ja) | バス権調停回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |