JPH10326266A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH10326266A JPH10326266A JP9135548A JP13554897A JPH10326266A JP H10326266 A JPH10326266 A JP H10326266A JP 9135548 A JP9135548 A JP 9135548A JP 13554897 A JP13554897 A JP 13554897A JP H10326266 A JPH10326266 A JP H10326266A
- Authority
- JP
- Japan
- Prior art keywords
- program
- serial communication
- external memory
- program counter
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】シリアル通信による外部メモリへのアクセスに
伴う処理を簡単化することが可能なマイクロコンピュー
タを提供する。 【解決手段】外部メモリ１７に対するシリアル通信中に
は、プログラムカウンタ１２による計数が行われてい
る。シリアル通信を失敗した場合には、プログラムカウ
ンタ１２の計数が継続され、オーバーフローを繰り返す
ことになる。判定部１６は、プログラムカウンタ１２の
オーバーフローの回数が予め定められた値に達すると、
マスク不可能割り込み信号をアクティブにする。これに
応答して、プログラムカウンタ値待避メモリ１３に待避
されていたアドレスがプログラムカウンタ１２内に戻さ
れ、ＮＯＰ制御部１５から命令解読部１４への無動作命
令が解除され、マイクロコンピュータによる通常のプロ
グラム実行状態へと復帰する。
伴う処理を簡単化することが可能なマイクロコンピュー
タを提供する。 【解決手段】外部メモリ１７に対するシリアル通信中に
は、プログラムカウンタ１２による計数が行われてい
る。シリアル通信を失敗した場合には、プログラムカウ
ンタ１２の計数が継続され、オーバーフローを繰り返す
ことになる。判定部１６は、プログラムカウンタ１２の
オーバーフローの回数が予め定められた値に達すると、
マスク不可能割り込み信号をアクティブにする。これに
応答して、プログラムカウンタ値待避メモリ１３に待避
されていたアドレスがプログラムカウンタ１２内に戻さ
れ、ＮＯＰ制御部１５から命令解読部１４への無動作命
令が解除され、マイクロコンピュータによる通常のプロ
グラム実行状態へと復帰する。
Description
【０００１】
【発明の属する技術分野】この発明は、シリアル通信に
よる外部メモリへのアクセス機能を有するマイクロコン
ピュータに関する。
よる外部メモリへのアクセス機能を有するマイクロコン
ピュータに関する。
【０００２】
【従来の技術】この種のマイクロコンピュータは、例え
ば図２に示す様なものであり、ＣＰＵ、ＲＯＭ、ＲＡ
Ｍ、Ｉ／Ｏの他に、シリアル通信部２１、プログラムカ
ウンタ２２、命令解読部２３等を備えている。命令解読
部２３は、プログラムカウンタ２２から順次指定される
各アドレスに応じて、各命令を逐次読み出し、このマイ
クロコンピュータに与えるものである。また、シリアル
通信部２１は、外部メモリ２４との間でデータを授受す
るためのシリアルインターフェイスである。
ば図２に示す様なものであり、ＣＰＵ、ＲＯＭ、ＲＡ
Ｍ、Ｉ／Ｏの他に、シリアル通信部２１、プログラムカ
ウンタ２２、命令解読部２３等を備えている。命令解読
部２３は、プログラムカウンタ２２から順次指定される
各アドレスに応じて、各命令を逐次読み出し、このマイ
クロコンピュータに与えるものである。また、シリアル
通信部２１は、外部メモリ２４との間でデータを授受す
るためのシリアルインターフェイスである。
【０００３】このシリアルインターフェイスとしては、
例えばクロック同期式シリアルインターフェイス（以下
ＳＩＯと称す）、調歩同期式シリアルインターフェイス
（以下ＵＡＲＴ）等があり、シリアル通信により外部メ
モリにアドレスを渡し、このアドレスに対応するデータ
を読み出したり書き込むことができる。
例えばクロック同期式シリアルインターフェイス（以下
ＳＩＯと称す）、調歩同期式シリアルインターフェイス
（以下ＵＡＲＴ）等があり、シリアル通信により外部メ
モリにアドレスを渡し、このアドレスに対応するデータ
を読み出したり書き込むことができる。
【０００４】また、マイクロコンピュータと外部メモリ
間には、シリアル通信のための任意の取り決め、つまり
通信プロトコルが予め定められている。この通信プロト
コルは、多種多様であって、ここでは詳細な説明を省
く。
間には、シリアル通信のための任意の取り決め、つまり
通信プロトコルが予め定められている。この通信プロト
コルは、多種多様であって、ここでは詳細な説明を省
く。
【０００５】
【発明が解決しようとする課題】ところが、いずれの通
信プロトコルを用いるにしろ、マイクロコンピュータに
おいては、内部メモリをアクセスするときには、このマ
イクロコンピュータのマシンサイクルで処理を行うこと
ができるものの、これに対して外部メモリをアクセスす
るときには、マシンサイクルでの処理が不可能であっ
て、外部メモリへのアクセスに伴い、外部メモリからの
応答の待機や、外部メモリへのアクセス中に実行されて
いる他のプログラムに対する割り込みが発生し、外部メ
モリへのアクセスのためのソフトウェアが複雑化すると
言う問題があった。
信プロトコルを用いるにしろ、マイクロコンピュータに
おいては、内部メモリをアクセスするときには、このマ
イクロコンピュータのマシンサイクルで処理を行うこと
ができるものの、これに対して外部メモリをアクセスす
るときには、マシンサイクルでの処理が不可能であっ
て、外部メモリへのアクセスに伴い、外部メモリからの
応答の待機や、外部メモリへのアクセス中に実行されて
いる他のプログラムに対する割り込みが発生し、外部メ
モリへのアクセスのためのソフトウェアが複雑化すると
言う問題があった。
【０００６】例えば、ＵＡＲＴの場合は、外部メモリの
アドレスを送信バッファ内に格納したり、このアドレス
の転送を開始したり、これに応答してデータが送信され
てくるのを待機したり、この外部メモリへのアクセス中
に実行されている他のプログラムに対する割り込みを発
生せねばならず、このためのソフトウェアが複雑化し
た。
アドレスを送信バッファ内に格納したり、このアドレス
の転送を開始したり、これに応答してデータが送信され
てくるのを待機したり、この外部メモリへのアクセス中
に実行されている他のプログラムに対する割り込みを発
生せねばならず、このためのソフトウェアが複雑化し
た。
【０００７】更に、内部メモリへのアクセスと外部メモ
リへのアクセスのために、それぞれのプログラムを用意
する必要があるので、内部メモリへのアクセスか、外部
メモリへのアクセスかに応じて、各プログラムを選択し
て切り換えるためのプログラムをも必要とし、全体の処
理が複雑化して、ソフトウェアが極めて複雑化した。
リへのアクセスのために、それぞれのプログラムを用意
する必要があるので、内部メモリへのアクセスか、外部
メモリへのアクセスかに応じて、各プログラムを選択し
て切り換えるためのプログラムをも必要とし、全体の処
理が複雑化して、ソフトウェアが極めて複雑化した。
【０００８】例えば、特開平５−１８９３７０号公報に
は、ＳＡＭ部のポインターの認識手段を設けることな
く、マルチポートメモリ内で自動的にシリアル通信を行
うと言う技術が記載されており、ここでは、シリアル通
信によるメモリアクセス中にプログラムの動作が停止す
ることを想定していない。
は、ＳＡＭ部のポインターの認識手段を設けることな
く、マルチポートメモリ内で自動的にシリアル通信を行
うと言う技術が記載されており、ここでは、シリアル通
信によるメモリアクセス中にプログラムの動作が停止す
ることを想定していない。
【０００９】また、特開平３−６６７７号公報には、パ
ルスの入力処理を行いながらでも、ソフトウェアを実行
すると言う技術が記載されており、ここでも、シリアル
通信によるメモリアクセス中にプログラムの動作が停止
することを想定していない。
ルスの入力処理を行いながらでも、ソフトウェアを実行
すると言う技術が記載されており、ここでも、シリアル
通信によるメモリアクセス中にプログラムの動作が停止
することを想定していない。
【００１０】この様にシリアル通信中にプログラムを実
行すると言うことは、このシリアル通信のための処理の
複雑化を招くだけでなく、内部メモリへのアクセスと外
部メモリへのアクセスを区別することでもあるから、先
に述べた様にソフトウェアの複雑化を免れることはでき
ない。
行すると言うことは、このシリアル通信のための処理の
複雑化を招くだけでなく、内部メモリへのアクセスと外
部メモリへのアクセスを区別することでもあるから、先
に述べた様にソフトウェアの複雑化を免れることはでき
ない。
【００１１】そこで、この発明の課題は、この様な従来
の課題を解決するものであって、シリアル通信による外
部メモリへのアクセスに伴う処理を簡単化することが可
能なマイクロコンピュータを提供することにある。
の課題を解決するものであって、シリアル通信による外
部メモリへのアクセスに伴う処理を簡単化することが可
能なマイクロコンピュータを提供することにある。
【００１２】
【課題を解決するための手段】上記従来の課題を解決す
るために、この発明のマイクロコンピュータは、外部メ
モリをアクセスするためのシリアル通信手段と、このシ
リアル通信手段による外部メモリのアクセス中には、プ
ログラムを停止するプログラム停止手段と、このプログ
ラム停止手段によるプログラムの停止中には、計時を行
う計時カウンタとを備えている。
るために、この発明のマイクロコンピュータは、外部メ
モリをアクセスするためのシリアル通信手段と、このシ
リアル通信手段による外部メモリのアクセス中には、プ
ログラムを停止するプログラム停止手段と、このプログ
ラム停止手段によるプログラムの停止中には、計時を行
う計時カウンタとを備えている。
【００１３】この様な構成によれば、外部メモリのアク
セス中には、プログラムを停止するので、外部メモリの
アクセス中に格別の処理を必要としない。また、外部メ
モリのアクセスを終了したときに、プログラムを再び実
行すれば、一連のプログラムを実行するに際し、内部メ
モリ及び外部メモリを区別する必要がなくなり、これら
を区別してプログラムを進行させる必要がない。このた
め、シリアル通信による外部メモリへのアクセスに伴う
処理を簡単化することができる。
セス中には、プログラムを停止するので、外部メモリの
アクセス中に格別の処理を必要としない。また、外部メ
モリのアクセスを終了したときに、プログラムを再び実
行すれば、一連のプログラムを実行するに際し、内部メ
モリ及び外部メモリを区別する必要がなくなり、これら
を区別してプログラムを進行させる必要がない。このた
め、シリアル通信による外部メモリへのアクセスに伴う
処理を簡単化することができる。
【００１４】また、プログラムの停止中には、計時カウ
ンタによる計時を行っているので、この計時カウンタに
よる計時時間が長過ぎるときには、シリアル通信手段に
よる外部メモリのアクセスに異常が発生したと判別する
ことができる。
ンタによる計時を行っているので、この計時カウンタに
よる計時時間が長過ぎるときには、シリアル通信手段に
よる外部メモリのアクセスに異常が発生したと判別する
ことができる。
【００１５】請求項２に記載の様に、プログラムに含ま
れる外部メモリへのアクセス命令に応答して、シリアル
通信手段を起動しても良い。
れる外部メモリへのアクセス命令に応答して、シリアル
通信手段を起動しても良い。
【００１６】請求項３に記載の様に、計時カウンタは、
プログラムの各命令を順次呼び出すためのプログラムカ
ウンタであって、シリアル通信手段による外部メモリの
アクセス中にも、このプログラムカウンタが動作し、プ
ログラム停止手段は、シリアル通信手段による外部メモ
リのアクセス中に、プログラムカウンタが動作していて
も、プログラムを停止する様にしても良い。
プログラムの各命令を順次呼び出すためのプログラムカ
ウンタであって、シリアル通信手段による外部メモリの
アクセス中にも、このプログラムカウンタが動作し、プ
ログラム停止手段は、シリアル通信手段による外部メモ
リのアクセス中に、プログラムカウンタが動作していて
も、プログラムを停止する様にしても良い。
【００１７】この場合、一般的なマイクロコンピュータ
に内蔵されているプログラムカウンタを利用するので、
マイクロコンピュータの資源の有効利用を果たすことが
できる。
に内蔵されているプログラムカウンタを利用するので、
マイクロコンピュータの資源の有効利用を果たすことが
できる。
【００１８】請求項４に記載の様に、シリアル通信手段
による外部メモリへのアクセス開始時に、プログラムカ
ウンタの内容を待避させ、シリアル通信手段による外部
メモリへのアクセス終了時に、待避させた前記内容をプ
ログラムカウンタに復帰させても良い。
による外部メモリへのアクセス開始時に、プログラムカ
ウンタの内容を待避させ、シリアル通信手段による外部
メモリへのアクセス終了時に、待避させた前記内容をプ
ログラムカウンタに復帰させても良い。
【００１９】これによって、プログラムの停止と再開が
可能になる。
可能になる。
【００２０】請求項５に記載の様に、シリアル通信手段
による外部メモリのアクセス中に、プログラムカウンタ
がオーバーフローすると、これに応答してシリアル通信
手段と外部メモリ間のデータの授受が失敗した旨を判定
する判定手段を更に備えても良い。
による外部メモリのアクセス中に、プログラムカウンタ
がオーバーフローすると、これに応答してシリアル通信
手段と外部メモリ間のデータの授受が失敗した旨を判定
する判定手段を更に備えても良い。
【００２１】つまり、この判定手段は、先に述べた様に
計時カウンタによる計時時間が長過ぎるときには、シリ
アル通信手段による外部メモリのアクセスに異常が発生
したことを判別する。
計時カウンタによる計時時間が長過ぎるときには、シリ
アル通信手段による外部メモリのアクセスに異常が発生
したことを判別する。
【００２２】請求項６に記載の様に、判定手段は、シリ
アル通信手段と外部メモリ間のデータの授受が失敗した
旨を判定すると、シリアル通信手段による外部メモリの
アクセスを再度行わせても構わない。
アル通信手段と外部メモリ間のデータの授受が失敗した
旨を判定すると、シリアル通信手段による外部メモリの
アクセスを再度行わせても構わない。
【００２３】
【発明の実施の形態】以下、この発明の実施形態を添付
図面を参照して説明する。図１は、この発明のマイクロ
コンピュータの一実施形態を示している。この実施形態
のマイクロコンピュータは、ＣＰＵ、ＲＯＭ、ＲＡＭ、
Ｉ／Ｏ等を備えるだけでなく、シリアル通信部１１、プ
ログラムカウンタ１２、プログラムカウンタ値待避メモ
リ１３、命令解読部１４、ＮＯＰ制御部１５、判定部１
６を備えている。
図面を参照して説明する。図１は、この発明のマイクロ
コンピュータの一実施形態を示している。この実施形態
のマイクロコンピュータは、ＣＰＵ、ＲＯＭ、ＲＡＭ、
Ｉ／Ｏ等を備えるだけでなく、シリアル通信部１１、プ
ログラムカウンタ１２、プログラムカウンタ値待避メモ
リ１３、命令解読部１４、ＮＯＰ制御部１５、判定部１
６を備えている。
【００２４】シリアル通信部１１は、このマイクロコン
ピュータによってアクセスされるアドレスが外部メモリ
１７を指定している場合に、このマイクロコンピュータ
内のアドレスバス上のアドレス、データバス上のデー
タ、及びリード／ライト信号等をシリアル信号に変換
し、このシリアル信号を外部メモリ１７へと送出した
り、外部メモリ１７からのシリアル信号をデータ及びリ
ード／ライト信号等にパラレル変換して、このマイクロ
コンピュータ内に取り込むものである。
ピュータによってアクセスされるアドレスが外部メモリ
１７を指定している場合に、このマイクロコンピュータ
内のアドレスバス上のアドレス、データバス上のデー
タ、及びリード／ライト信号等をシリアル信号に変換
し、このシリアル信号を外部メモリ１７へと送出した
り、外部メモリ１７からのシリアル信号をデータ及びリ
ード／ライト信号等にパラレル変換して、このマイクロ
コンピュータ内に取り込むものである。
【００２５】また、このシリアル通信部１１は、ＵＡＲ
Ｔを適用したものである。ただし、この発明のマイクロ
コンピュータでは、シリアル通信の種類に、あるいは通
信プロトコルの種類にかかわらず、外部メモリへのアク
セスに伴う処理が簡単化される。
Ｔを適用したものである。ただし、この発明のマイクロ
コンピュータでは、シリアル通信の種類に、あるいは通
信プロトコルの種類にかかわらず、外部メモリへのアク
セスに伴う処理が簡単化される。
【００２６】プログラムカウンタ１２は、アドレスを順
次インクリメントするものであって、アドレスを命令解
読部１４に指定する。命令解読部１４は、このアドレス
に対応する命令コードを読み取り、この命令コードをマ
イクロコンピュータに与える。
次インクリメントするものであって、アドレスを命令解
読部１４に指定する。命令解読部１４は、このアドレス
に対応する命令コードを読み取り、この命令コードをマ
イクロコンピュータに与える。
【００２７】プログラムカウンタ値待避メモリ１３は、
プログラムカウンタ１２内のアドレスを一時的に待避す
るためのもので、最終的には、このアドレスをプログラ
ムカウンタ１２に戻す。
プログラムカウンタ１２内のアドレスを一時的に待避す
るためのもので、最終的には、このアドレスをプログラ
ムカウンタ１２に戻す。
【００２８】ＮＯＰ制御部１５は、命令解読部１４に対
して無動作命令を指示するものである。この無動作命令
を指示している間も、プログラムカウンタ１２の動作が
継続され、このプログラムカウンタ１２から命令解読部
１４へとアドレスが指定されるものの、命令解読部１４
による命令コードの読み取りが行われない。したがっ
て、ＮＯＰ制御部１５から無動作命令が出されている限
り、このマイクロコンピュータのプログラムが停止され
ることになる（ＮＯＰ命令実行状態）。
して無動作命令を指示するものである。この無動作命令
を指示している間も、プログラムカウンタ１２の動作が
継続され、このプログラムカウンタ１２から命令解読部
１４へとアドレスが指定されるものの、命令解読部１４
による命令コードの読み取りが行われない。したがっ
て、ＮＯＰ制御部１５から無動作命令が出されている限
り、このマイクロコンピュータのプログラムが停止され
ることになる（ＮＯＰ命令実行状態）。
【００２９】判定部１６は、４ビットのカウンタを有
し、プログラムカウンタ１２のオーバーフローの回数を
計数し、この４ビットのカウンタがオーバーフローする
と、信号を発生する。ここでは、この信号をマスク不可
能割り込み信号と定義しておく。また、このマイクロコ
ンピュータと外部メモリ１７間のデータの授受を無事終
了すると、判定部１６のカウンタがリセットされる。
し、プログラムカウンタ１２のオーバーフローの回数を
計数し、この４ビットのカウンタがオーバーフローする
と、信号を発生する。ここでは、この信号をマスク不可
能割り込み信号と定義しておく。また、このマイクロコ
ンピュータと外部メモリ１７間のデータの授受を無事終
了すると、判定部１６のカウンタがリセットされる。
【００３０】なお、判定部１６としては、プログラムカ
ウンタ１２のオーバーフローの回数を計数する構成のも
のだけでなく、プログラムカウンタ１２内の特定のビッ
ト（特定のアドレスに対応する）をそのままマスク不可
能割り込み信号として出力したり、あるいは、この信号
をラッチするフリップフロップ回路を付設しても構わな
い。また、判定部１６の計数値は、必ずしも４ビットで
ある必要はなく、他のビット数であっても、この発明の
基本動作には影響を与えない。
ウンタ１２のオーバーフローの回数を計数する構成のも
のだけでなく、プログラムカウンタ１２内の特定のビッ
ト（特定のアドレスに対応する）をそのままマスク不可
能割り込み信号として出力したり、あるいは、この信号
をラッチするフリップフロップ回路を付設しても構わな
い。また、判定部１６の計数値は、必ずしも４ビットで
ある必要はなく、他のビット数であっても、この発明の
基本動作には影響を与えない。
【００３１】この様な構成のマイクロコンピュータにお
いては、プログラムカウンタ１２によってアドレスが順
次インクリメントされ、これに伴い命令解読部１４によ
って命令コードが順次読み取られ、この命令コードのプ
ログラムが実行される。この命令コードによって内部メ
モリのアクセスが指示されれば、内部メモリ、つまりマ
イクロコンピュータ内のＲＯＭやＲＡＭ等がアクセスさ
れ、データの読み出しや書き込みが行われる。
いては、プログラムカウンタ１２によってアドレスが順
次インクリメントされ、これに伴い命令解読部１４によ
って命令コードが順次読み取られ、この命令コードのプ
ログラムが実行される。この命令コードによって内部メ
モリのアクセスが指示されれば、内部メモリ、つまりマ
イクロコンピュータ内のＲＯＭやＲＡＭ等がアクセスさ
れ、データの読み出しや書き込みが行われる。
【００３２】また、命令コードによって外部メモリ１７
のアクセスが指示されると、まず、この命令コードに対
応するプログラムカウンタ１２内のアドレスがプログラ
ムカウンタ値待避メモリ１３に待避される。同時に、Ｎ
ＯＰ制御部１５から命令解読部１４へと無動作命令が指
示され、このためにプログラムカウンタ１２から命令解
読部１４へとアドレスが指定されても、命令解読部１４
による命令コードの読み取りが行われず、 このマイク
ロコンピュータのプログラムが停止される。プログラム
カウンタ１２は、その動作を継続している。
のアクセスが指示されると、まず、この命令コードに対
応するプログラムカウンタ１２内のアドレスがプログラ
ムカウンタ値待避メモリ１３に待避される。同時に、Ｎ
ＯＰ制御部１５から命令解読部１４へと無動作命令が指
示され、このためにプログラムカウンタ１２から命令解
読部１４へとアドレスが指定されても、命令解読部１４
による命令コードの読み取りが行われず、 このマイク
ロコンピュータのプログラムが停止される。プログラム
カウンタ１２は、その動作を継続している。
【００３３】この状態で、シリアル通信部１１は、この
マイクロコンピュータ内のアドレスバス上のアドレス、
データバス上のデータ、及びリード／ライト信号等をシ
リアル信号に変換し、このシリアル信号を外部メモリ１
７へと送出したり、外部メモリ１７からのシリアル信号
をデータ及びリード／ライト信号等にパラレル変換し
て、このマイクロコンピュータ内に取り込む。
マイクロコンピュータ内のアドレスバス上のアドレス、
データバス上のデータ、及びリード／ライト信号等をシ
リアル信号に変換し、このシリアル信号を外部メモリ１
７へと送出したり、外部メモリ１７からのシリアル信号
をデータ及びリード／ライト信号等にパラレル変換し
て、このマイクロコンピュータ内に取り込む。
【００３４】このシリアル通信部１１によるシリアル通
信が無事終了すると、プログラムカウンタ値待避メモリ
１３に待避されていたアドレスがプログラムカウンタ１
２内に戻されて、このアドレスからの計数がプログラム
カウンタ１２よって再開される。これに伴って、ＮＯＰ
制御部１５から命令解読部１４への無動作命令が解除さ
れ、プログラムカウンタ１２からのアドレスに応じて、
命令解読部１４による命令コードの読み取りが行われ、
このマイクロコンピュータのプログラムが再開され
る。
信が無事終了すると、プログラムカウンタ値待避メモリ
１３に待避されていたアドレスがプログラムカウンタ１
２内に戻されて、このアドレスからの計数がプログラム
カウンタ１２よって再開される。これに伴って、ＮＯＰ
制御部１５から命令解読部１４への無動作命令が解除さ
れ、プログラムカウンタ１２からのアドレスに応じて、
命令解読部１４による命令コードの読み取りが行われ、
このマイクロコンピュータのプログラムが再開され
る。
【００３５】したがって、外部メモリ１７に対するシリ
アル通信中には、このマイクロコンピュータのプログラ
ムが中断するものの、このシリアル通信が終了すると、
そのプログラムが再開されることになる。
アル通信中には、このマイクロコンピュータのプログラ
ムが中断するものの、このシリアル通信が終了すると、
そのプログラムが再開されることになる。
【００３６】一方、外部メモリ１７に対するシリアル通
信中でも、プログラムカウンタ１２による計数が行われ
ている。このシリアル通信に何らかの不都合があって、
このシリアル通信を失敗した場合には、このシリアル通
信を終了することができないまま、プログラムカウンタ
１２の計数が継続され。このプログラムカウンタ１２の
オーバーフローを繰り返すことになる。
信中でも、プログラムカウンタ１２による計数が行われ
ている。このシリアル通信に何らかの不都合があって、
このシリアル通信を失敗した場合には、このシリアル通
信を終了することができないまま、プログラムカウンタ
１２の計数が継続され。このプログラムカウンタ１２の
オーバーフローを繰り返すことになる。
【００３７】判定部１６は、プログラムカウンタ１２の
オーバーフローの回数を計数しており、この計数を先に
述べた４ビットのカウンタによって行っているので、こ
のプログラムカウンタ１２の１６回目のオーバーフロー
で、この４ビットのカウンタがオーバーフローし、この
ときに判定部１６のマスク不可能割り込み信号がアクテ
ィブとなる。例えば、プログラムカウンタ１２の計数値
が０〜６４×１０3であり、このマイクロコンピュータ
の１命令実行サイクルが１μｓとすると、判定部１６の
４ビットのカウンタがオーバーフローするまでのタイム
アップ時間Ｔは、次式（１）で表される。 Ｔ（μｓ）＝[(（６４×１０3）×１５)＋ｙ]×１ ……（１） ただし、０＜ｙ≦６４×１０3 判定部１６のマスク不可能割り込み信号に応答して、プ
ログラムカウンタ値待避メモリ１３に待避されていたア
ドレスがプログラムカウンタ１２内に戻され、ＮＯＰ制
御部１５から命令解読部１４への無動作命令が解除さ
れ、このマイクロコンピュータによる通常のプログラム
実行状態へと復帰する。これと同時に、マスク不可能割
り込み信号によって定められるベクタへプログラムがジ
ャンプし、このプログラムのルーチンが実行される。
オーバーフローの回数を計数しており、この計数を先に
述べた４ビットのカウンタによって行っているので、こ
のプログラムカウンタ１２の１６回目のオーバーフロー
で、この４ビットのカウンタがオーバーフローし、この
ときに判定部１６のマスク不可能割り込み信号がアクテ
ィブとなる。例えば、プログラムカウンタ１２の計数値
が０〜６４×１０3であり、このマイクロコンピュータ
の１命令実行サイクルが１μｓとすると、判定部１６の
４ビットのカウンタがオーバーフローするまでのタイム
アップ時間Ｔは、次式（１）で表される。 Ｔ（μｓ）＝[(（６４×１０3）×１５)＋ｙ]×１ ……（１） ただし、０＜ｙ≦６４×１０3 判定部１６のマスク不可能割り込み信号に応答して、プ
ログラムカウンタ値待避メモリ１３に待避されていたア
ドレスがプログラムカウンタ１２内に戻され、ＮＯＰ制
御部１５から命令解読部１４への無動作命令が解除さ
れ、このマイクロコンピュータによる通常のプログラム
実行状態へと復帰する。これと同時に、マスク不可能割
り込み信号によって定められるベクタへプログラムがジ
ャンプし、このプログラムのルーチンが実行される。
【００３８】このルーチンは、例えば外部メモリ１７へ
の再アクセスを行うためのものである。特に、外部メモ
リ１７からマクロコンピュータへとデータを送信しても
らう場合には、このデータを受け取る必要があるので、
外部メモリ１７への再アクセスを繰り返すのが良い。
の再アクセスを行うためのものである。特に、外部メモ
リ１７からマクロコンピュータへとデータを送信しても
らう場合には、このデータを受け取る必要があるので、
外部メモリ１７への再アクセスを繰り返すのが良い。
【００３９】この様に実施形態のマイクロコンピュータ
では、外部メモリ１７へアクセスするときに、プログラ
ムを一旦停止し、この外部メモリ１７へのアクセスを終
了してから、プログラムを再開しているので、一連のプ
ログラムを内部メモリ及び外部メモリを区別することな
く実行することができ、つまり外部メモリへのアクセス
のときにも、内部メモリとは異なる特別の処理を必要と
しないので、シリアル通信による外部メモリへのアクセ
スに伴う処理を簡単化することができる。
では、外部メモリ１７へアクセスするときに、プログラ
ムを一旦停止し、この外部メモリ１７へのアクセスを終
了してから、プログラムを再開しているので、一連のプ
ログラムを内部メモリ及び外部メモリを区別することな
く実行することができ、つまり外部メモリへのアクセス
のときにも、内部メモリとは異なる特別の処理を必要と
しないので、シリアル通信による外部メモリへのアクセ
スに伴う処理を簡単化することができる。
【００４０】また、プログラムの停止中には、プログラ
ムカウンタ１２の計数を継続しているので、このプログ
ラムカウンタ１２のオーバーフローを繰り返したときに
は、シリアル通信に異常が発生したことを判別すること
ができ、このシリアル通信を再度やり直す等の対処が可
能になる。
ムカウンタ１２の計数を継続しているので、このプログ
ラムカウンタ１２のオーバーフローを繰り返したときに
は、シリアル通信に異常が発生したことを判別すること
ができ、このシリアル通信を再度やり直す等の対処が可
能になる。
【００４１】なお、この発明は、上記実施形態に限定さ
れるものでなく、多様に変形することができ。例えば、
プログラムカウンタの代わりとなる計時手段を格別に設
けても構わない。また、シリアル通信を失敗したときに
は、このシリアル通信のやり直しだけでなく、他の様々
な処置を行っても良い。
れるものでなく、多様に変形することができ。例えば、
プログラムカウンタの代わりとなる計時手段を格別に設
けても構わない。また、シリアル通信を失敗したときに
は、このシリアル通信のやり直しだけでなく、他の様々
な処置を行っても良い。
【００４２】
【発明の効果】以上説明した様に、請求項１の発明によ
れば、外部メモリのアクセス中には、プログラムを停止
するので、外部メモリのアクセス中に格別の処理を必要
としない。また、外部メモリのアクセスを終了したとき
に、プログラムを再び実行すれば、一連のプログラムを
実行するに際し、内部メモリ及び外部メモリを区別する
必要がなくなり、これらを区別してプログラムを進行さ
せる必要がない。このため、シリアル通信による外部メ
モリへのアクセスに伴う処理を簡単化することができ
る。
れば、外部メモリのアクセス中には、プログラムを停止
するので、外部メモリのアクセス中に格別の処理を必要
としない。また、外部メモリのアクセスを終了したとき
に、プログラムを再び実行すれば、一連のプログラムを
実行するに際し、内部メモリ及び外部メモリを区別する
必要がなくなり、これらを区別してプログラムを進行さ
せる必要がない。このため、シリアル通信による外部メ
モリへのアクセスに伴う処理を簡単化することができ
る。
【００４３】また、プログラムの停止中には、計時カウ
ンタによる計時を行っているので、この計時カウンタに
よる計時時間が長過ぎるときには、シリアル通信手段に
よる外部メモリのアクセスに異常が発生したと判別する
ことができる。
ンタによる計時を行っているので、この計時カウンタに
よる計時時間が長過ぎるときには、シリアル通信手段に
よる外部メモリのアクセスに異常が発生したと判別する
ことができる。
【００４４】請求項２に記載の様に、プログラムに含ま
れる外部メモリへのアクセス命令に応答して、シリアル
通信手段を起動させても良い。
れる外部メモリへのアクセス命令に応答して、シリアル
通信手段を起動させても良い。
【００４５】請求項３に記載の様に、計時カウンタとし
て、プログラムの各命令を順次呼び出すためのプログラ
ムカウンタを適用すれば、一般的なマイクロコンピュー
タに内蔵されているプログラムカウンタを利用するの
で、マイクロコンピュータの資源の有効利用を果たすこ
とができる。
て、プログラムの各命令を順次呼び出すためのプログラ
ムカウンタを適用すれば、一般的なマイクロコンピュー
タに内蔵されているプログラムカウンタを利用するの
で、マイクロコンピュータの資源の有効利用を果たすこ
とができる。
【００４６】請求項４に記載の様に、シリアル通信手段
による外部メモリへのアクセス開始時に、プログラムカ
ウンタの内容を待避させ、シリアル通信手段による外部
メモリへのアクセス終了時に、待避させた前記内容をプ
ログラムカウンタに復帰させても良く、これによってプ
ログラムの停止と再開が可能になる。
による外部メモリへのアクセス開始時に、プログラムカ
ウンタの内容を待避させ、シリアル通信手段による外部
メモリへのアクセス終了時に、待避させた前記内容をプ
ログラムカウンタに復帰させても良く、これによってプ
ログラムの停止と再開が可能になる。
【００４７】請求項５に記載の様に、シリアル通信手段
による外部メモリのアクセス中に、プログラムカウンタ
がオーバーフローしたときには、シリアル通信手段と外
部メモリ間のデータの授受が失敗した旨を判定すること
ができる。このとき、請求項６に記載の様に、シリアル
通信手段による外部メモリのアクセスを再度行わせても
構わない。
による外部メモリのアクセス中に、プログラムカウンタ
がオーバーフローしたときには、シリアル通信手段と外
部メモリ間のデータの授受が失敗した旨を判定すること
ができる。このとき、請求項６に記載の様に、シリアル
通信手段による外部メモリのアクセスを再度行わせても
構わない。
【図１】この発明のマイクロコンピュータの一実施形態
を示すブロック図
を示すブロック図
【図２】従来のマイクロコンピュータの一実施形態を示
すブロック図
すブロック図
１１ シリアル通信部 １２ プログラムカウンタ １３ プログラムカウンタ値待避メモリ １４ 命令解読部 １５ ＮＯＰ制御部 １６ 判定部 １７ 外部メモリ
Claims (6)
- 【請求項１】 外部メモリをアクセスするためのシリア
ル通信手段と、 このシリアル通信手段による外部メモリのアクセス中に
は、プログラムを停止するプログラム停止手段と、 このプログラム停止手段によるプログラムの停止中に
は、計時を行う計時カウンタとを備えるマイクロコンピ
ュータ。 - 【請求項２】 プログラムに含まれる外部メモリへのア
クセス命令に応答して、シリアル通信手段を起動する請
求項１に記載のマイクロコンピュータ。 - 【請求項３】 計時カウンタは、プログラムの各命令を
順次呼び出すためのプログラムカウンタであって、シリ
アル通信手段による外部メモリのアクセス中にも、この
プログラムカウンタが動作し、 プログラム停止手段は、シリアル通信手段による外部メ
モリのアクセス中に、プログラムカウンタが動作してい
ても、プログラムを停止する請求項１に記載のマイクロ
コンピュータ。 - 【請求項４】 シリアル通信手段による外部メモリへの
アクセス開始時に、プログラムカウンタの内容を待避さ
せ、シリアル通信手段による外部メモリへのアクセス終
了時に、待避させた前記内容をプログラムカウンタに復
帰させる請求項３に記載のマイクロコンピュータ。 - 【請求項５】 シリアル通信手段による外部メモリのア
クセス中に、プログラムカウンタがオーバーフローする
と、これに応答してシリアル通信手段と外部メモリ間の
データの授受が失敗した旨を判定する判定手段を更に備
える請求項３に記載のマイクロコンピュータ。 - 【請求項６】 判定手段は、シリアル通信手段と外部メ
モリ間のデータの授受が失敗した旨を判定すると、シリ
アル通信手段による外部メモリのアクセスを再度行わせ
る請求項５に記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9135548A JPH10326266A (ja) | 1997-05-26 | 1997-05-26 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9135548A JPH10326266A (ja) | 1997-05-26 | 1997-05-26 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10326266A true JPH10326266A (ja) | 1998-12-08 |
Family
ID=15154366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9135548A Pending JPH10326266A (ja) | 1997-05-26 | 1997-05-26 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10326266A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4616960B2 (ja) * | 2000-03-28 | 2011-01-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 外部ｒｏｍ端子を有する半導体装置 |
-
1997
- 1997-05-26 JP JP9135548A patent/JPH10326266A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4616960B2 (ja) * | 2000-03-28 | 2011-01-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 外部ｒｏｍ端子を有する半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588790B1 (ko) | 데이터처리기에서의후속명령처리에작용하는방법및장치 | |
| US4274138A (en) | Stored program control system with switching between instruction word systems | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JPH0193837A (ja) | デバッグ用マイクロプロセッサ | |
| US5815733A (en) | System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits | |
| GB1589179A (en) | Asymmetrical multiprocessor apparatus | |
| CN100412790C (zh) | 微处理器 | |
| EP1058189B1 (en) | Microcomputer with debugging system | |
| JPH10326266A (ja) | マイクロコンピュータ | |
| AU626067B2 (en) | Apparatus and method for control of asynchronous program interrupt events in a data processing system | |
| JP3655648B2 (ja) | プロセススイッチ制御装置およびプロセス制御方法 | |
| JP2701752B2 (ja) | マイクロプロセッサのクロック供給制御回路 | |
| EP0335502A2 (en) | Microcontroller and associated method | |
| JPH11143732A (ja) | マイクロコンピュータ及びエミュレータ | |
| JP4182321B2 (ja) | デュアルポートメモリシステム | |
| JPH09167117A (ja) | マイクロコンピュータおよびこれを用いたリアルタイムシステム | |
| JPH0764886A (ja) | シリアルインターフェイス装置を有する処理装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| KR860001785B1 (ko) | Z 80 cpu의 시스템 프로그램 보호회로 | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JP2701799B2 (ja) | マイクロコンピュータ | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPH05242008A (ja) | データ処理装置 | |
| JPH01114942A (ja) | 割込み制御方式 | |
| JPH08305564A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041012 |