KR950005208B1 - 마이크로프로세서의 시스템 클럭 전환 장치 - Google Patents

마이크로프로세서의 시스템 클럭 전환 장치 Download PDF

Info

Publication number
KR950005208B1
KR950005208B1 KR1019920001849A KR920001849A KR950005208B1 KR 950005208 B1 KR950005208 B1 KR 950005208B1 KR 1019920001849 A KR1019920001849 A KR 1019920001849A KR 920001849 A KR920001849 A KR 920001849A KR 950005208 B1 KR950005208 B1 KR 950005208B1
Authority
KR
South Korea
Prior art keywords
clock
system clock
task
microprocessor
switching
Prior art date
Application number
KR1019920001849A
Other languages
English (en)
Inventor
모도끼 이데
도시하루 가이
Original Assignee
닛본덴기 가부시끼가이샤
세끼모또 타다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본덴기 가부시끼가이샤, 세끼모또 타다히로 filed Critical 닛본덴기 가부시끼가이샤
Application granted granted Critical
Publication of KR950005208B1 publication Critical patent/KR950005208B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

마이크로프로세서의 시스템 클럭 전환 장치
제1도는 본 발명의 제1실시예에 따른 마이크로프로세서 시스템의 전체 구성을 도시하는 블럭도.
제2a도 및 제2b도는 본 발명의 시스템 클럭 전환 장치를 실현하는 실기간 운영 시스템의 기능을 도시하는 블럭도와 그동작을 도시하는 플로우차트.
*도면의 주요부분에 대한 부호의 설명
1 : CUP 5 : 어드레스 테이타 버스
12 : 클럭 전환 회로 20 : 서비스 매크로부
25 : 인터럽션 서비스매크로부 30 : 스케쥴러부
본 발명은 속도가 다른 다수의 시스템 클럭(CUP 시스템 클럭)에 의해 동작하는 마이크로프로세서에 있어서의 시스템 클럭 전환 장치에 관한 것이다.
종래의 마이크로프로세서에서는 클럭 주파수가 작은, 즉 저속 시스템 클럭(이하, 저속 클럭이라 칭함)과 클럭 주파수가 큰, 즉 고속 시스템 클럭(이하, 고속 클럭이라 칭함)의 2계통 시스템 클럭을 갖추고, 또한, 그 시스템 클럭의 전환을 실시간 운영 시스템으로 행해지도록 한 것이 있다.
이와 같은 마이크로프로세서용으로 종래에 채용된 실시간 운영 시스템에 의한 시스템 클럭의 전환 장치가 간단히 후술되어 있다. 종래의 시스템 클럭 전환 장치에서는 READY 상태 또는 RUN 상태의 타스크(유전타스크)가 존재하지 않는 경우에는, 시스템 클럭이 고속 클럭으로 저속 클럭으로 전환된다. 또, READY상태 또는 RUN 상태의 타스크가 존재하는 경우에는, 해당 타스크를 RUN 상태로 한 시점에서, 시스템 클럭이 저속 클럭에서 고속 클럭으로 전환된다.
따라서, READY 상태 또는 RUN 상태의 타스크가 존재하지 않고, 해당 마이크로프로세서가 HALT 상태로 되어 있는 경우에는, 시스템 클럭이 저속 클럭으로 전환되어 있으므로, 해당 마이크로프로세서의 소비 전력이 억제됨과 동시에, 거기에서 발생하는 노이즈(소위, CUP 노이즈)가 저감된다, 또, HALT 상태에 있어서, 예를 들면 하드웨어 인터럽션에 의해 어느 타스크가 READY 상태로 되면, 그 타스크가 RUN 상태로 된 시점에서 시스템 클럭이 고속 클럭으로 전환되므로, 타스크를 고속으로 동작시키는 일이 가능해진다.
상술한 바와 같은 종래의 마이크로프로세서의 시스템 클럭 전환 장치는READY 상태 또는 RUN 상태의 타스크가 존재하지 않는 경우에는, 시스템 클럭을 저속 클럭으로 전환하고, 타스크가 RUN 상태로 된 시점에서 시스템 클럭을 고속 클럭으로 전환함으로써, 마이크로프로세서의 저소비 전력화와 CUP 노이즈의 감을 달성한다. 그러나, 타스크가 RUN 상태인 경우에는, 반드시 고속 클럭으로 전환하고 있기 때문에, 상술한 저소비 전력화외 CUP 노이즈의 저감 효과가 한계가 있었다. 즉, 마이크로프로세서 상에서 동작하는 타스크 중에는, 고속 클럭으로 동작할 필요가 있는 타스크뿐만 아니라, 저속 클럭으로도 동작해도 지장이 없는 타스크도 존재하기 때문이다. 저속으로 동작해도 지장이없는 타스크의 경우에는, 저속 클럭으로 동작 시키려면, 그만큼 마이크로프로세서의 저소비 전력화와 CUP 노이즈의 저감이 촉진되게 된다.
본 발명의 목적은 타스크마다 시스템 클럭의 지정을 가능하게 하는 것으로, 마이크로세서의 타스크 RUN 시의 소비 전력과 CUP 노이즈를 저감할 수 있는 시스템 클럭 전환 장치를 제공함에 있다.
이 목적을 달성하는 본 발명에 양호한 실시예에 따른 시스템 클럭 전환 장치는, 마이크로프로세서에 대해서 속도가 다른 다수의 시스템 클럭을 공급하는 클럭 발생 수단, 상기 마이크로프로세서로 실행하는 타스크마다 시스템 클럭 지정 정보를 설정 보존하는 보존 수단, 및 상기 클럭 발생 수단에서 공급되는 시스템 클럭의 전환을 행하는 클럭 전환 수단을 구비하고, 상기 클럭 전환 수단은, 상기 보존 수단에 보존된 시스템클럭 지정 정보에 기인하여 타스크마다 지정된 시스템 클럭으로 전환하는 구성으로 되어 있다.
본 발명의 양호한 실시예에 따르면, 상기클럭 전환 수단은, READY 상태 또는 RUN 상태의 타스크가 존재하지 않은 경우에는 시스템 클럭을 최저속 시스템 클럭으로 전환하고, READY 상태 또는 RUN 상태가 존재하는 경우에는 상기 보존 수단에 보존된 시스템 클럭 지정 정보에 기인하여 타스크에 대해 지정된 시스템 클럭으로 전환한다. 또한, 본 발명의 다른 양호한 실시예에 따르면, 클럭 발생수단에 의한 시스템클럭이 저속과 고속 2종류의 시스템 클럭인 것을 특징으로 한다.
본 발명의 또 다른 양호한 실시예에 따른 마이크로프로세서의 시스템 클럭 전환 장치는, 마이크로프로세서에 대해 속도가 다른 다수의 시스템 클럭을 공급하는 클럭 발생 수단, 상기 마이크로프로세서로 실행하는 타스크마다 시스템 클럭 지정 정보를 설정 보존하는 보존 수단, READY 또는 RUN 상태의 타스크 유·무를 판별하고 타스크마다 상기 보존 수단의 시스템 클럭 지정 정보를 참조하는 스케쥴러 수단, 및 상기 클럭발생 수단에서 공급되는 시스템 클럭의 전환을 행하는 클럭 전환 수단을 갖추고, 상기 스케쥴러 수단이 READY 상태 또는 RUN 상태의 타스크가 존재하지 않는다고 판별한 경우, 상기 클럭 전환 수단에 의해 최저속 시스템 클럭으로 전환되고, 상기 스케쥴러 수단이 READY 상태 또는 RUN 상태의 타스크가 존재 한다고 판별한 경우, 상기 보존 수단에 보존된 시스템 클럭 지정 정보를 참조하고 상기 클럭 전환 수단에 대해서 시스템 클럭 지정 정보에 표시된 시스템 클럭으로 전환할 것을 지지하며, 상기 클럭 전환 수단은 상기 스케쥴러 수단에서의 전환 지시에 따라 시스템 클럭의 전환을 행하도록 구성되어 있다.
본 발명의 또 다른 목적 및 효과는 아래의 상세한 설명에서 명백해질 것이다.
본 발명의 양호한 실시예를 제1도, 제2도a 및 제2b도를 참조하여 설명한다. 제1도에는 본 발명의 제1실시예에 따른 시스템 클럭 전환 장치를 적용한 마이크로프로세서 시스템의 구성이 도시되어 있다.
제1도에 있어서, 본 발명의 양호한 실시예에 따른 마이크로프로세서 시스템은, 마이크로프로세서(CPU)(1), 마이크로프로세서(1)과 어드레스/데이타 버스(5)를 개재하여 접속된 ROM(2), RAM(3), I/O인터페이스(4), 고속 크럭 발진 회로(10), 저속 클럭 발진 회로(11) 및 클럭 전환부(12)로 구성되어 있다.
ROM(2)에는, 실시간 운영 시스템 및 서비스 매크로부, 인터럽션 서비스 매크로부, 제지스터 복귀/스택포인터 설정 처리부 등의 프로그램으로서 미리 격납되어 있다. RAM(3)은 유저 프로그램이나 데이타를 격납하는 기억 영역이고, 본 발명의 실시예에 있어서는 이 RAM(3)내에 후술하는 TCB(타스크 컨트롤 블럭(60)이 설정된다.
고속 클럭 발질 회로(10)과 저속 클럭 발진 회로(11)은, 각각 마이크뢰프로세서(1)을 동작 시키는 고속 또는 저속 시스템 클럭을 발생시키는 회로이다. 고속 클럭 발진 회로(10)과 저속 클럭 발진 회로(11)은 I/O인터페이스(4)에 고속 클럭 제어 라인(10A) 및 저속 클럭 제어 라인(11A)를 개재해서 접속된다. 고속 클럭 발진 회로(10) 및 저속 클럭 발진 회로(11)은, 각각 고속 클럭 제어 라인(10A) 및 저속 크럭 제어 라인(11A)를 통과해서 전송되는 마이크로프로세서(1)에서의 제어 신호에 의해 클럭의 발진 및 정지를 행한다. 또한, 고속 클럭 발진 회로(10) 및 저속 크럭 발진 회로(11)은 반드시 발진 밀 정지의 제어를 행할 필요는 없고, 잘진시킨 상태를 그대로 유지할 수도 있다.
클럭 전환 회로(12)는 고속 클럭 발진 회로(10)과 저속 클럭 발진 회로(11)을 전환하여, 마이크로프로세서(1)의 시스템 클럭1에 대해서 시스템 클럭을 공급할 수 있다. 또한, 클럭 전환 회로(12)는 I/O 인터페이스(4)와 클럭 입력 전환 라인 (12A)를 개재해서 접속된다. 이때, 전환 동작은 이 클럭 발진 회로(10)과 저속 클럭 발진 회로(11)의 전환은 클럭 상승등의 타이밍을 취함으로써 행한다.
그 다음, 본 발명의 시스템 클럭 전환 장치에 관해서 제2a도 및 제2b도의 기능 불럭도 및 플로우챠트를 참조하여 설명한다. 제2a도 및 제2b도는 본 발명에 시스템 클럭 전환 장치를 실현하는 실시간 운용 시스템의 기능을 블럭도로 도시함과 동시에 그동작을 플로우차트로 도시하고 있다. 제2도에 있어서, 참조 번호(20)은 서비스 매크로부이고, 참조 번호(21)은 인터럽션 서비스 매트로부이며, 참조 번호(50)은 제지스터의 복귀 및 스택 포인터(SP) 설정등의 처리를 행하는 레지스터/SP 처리부이다. 서비스 매크로부(20)은 WAIT매크로 처리(21), POST 매크로처리(22), EXIT 매크로 처리(23) 및 CUT 매크로 처리(24)등의 매크로 처리를 담당한다. 또. 인터럽션 서비스 매크로부(25)는 하드웨어 인터럽션 등에 의한 인터럽션 처리(26)을 담당한다.
참조 번호(30)은 스케쥴러부이고, 참조 번호(40)은 클럭 전환 제어부이다. 스케쥴러부(30)은 마이크로프로세서(1)에서 실행하는 타스크를 관리하는 부분이다. 또, 클럭 전환제어부(40)은 타스크 상태에서 따라서 상술한 클럭 전환 회로(12)를 제어하여 시스템 클럭의 전환을 행한다.
이들 서비스 매크로부(20), 인터럽션 서비스 매크로부(21), 스케쥴러부(30), 클럭 전환 제어부(40) 및 레지스터 복귀/SP 설정 처리부(50)은 각각실시간 운영 시스템에 의해서 실현되고, 제1도에 도시한 RAM(2)내에 미리 격납된다.
TCB(타스크 컨트롤 블럭)(60)은 타스크(유저 타스크)를 마이크로프로세서(1) 상에서 실행하는 경우의 시스템 클럭의 속도를 정보(시스템 클럭 지정 정보)로서 지정하는 블럭이고, 상술한 바와 같이 ROAM(3)의 일부에 설정되어 있다.
이 TCB(6)은 다수의 타스크에 대응하는 다수의 블럭(61,62,...)로 구성되어 있다. 예를 들면, 블럭(61)에는 타스크(A)의 시스템 클럭 지정 정보가 격납되고, 블럭(62)에서 타스크(B)의 시스템 클럭 지정 정보가 격납된다. 이하, 전체 타스크마다의 시스템 클럭 지정 정보가 격납된다.
여기에서는, 타스크(A)의 블럭(61)에는 고속 클럭을 표시하는 시스템 클럭 지정 정보(X)가 격납되어 있다. 또, 타스크(B)의 블럭(62)에는 저속 클럭을 표시하는 시스템 클럭 지정 정보(Y)가 겹납된다.
이하, 시스템 클럭 전환 동작을 설명한다.
먼저 스케쥴러부(30)은 READY 상태 또는 RUN 상태의 타스크가 존재하는지의 여부를 판정한다(스텝301). 타스크가 존재하지 않는 경우에는, 스케쥴러부(30)은 클럭 전환 제어부(40)에 대해서 저속 클럭으로의 전환을 요구한다. 이에 응답하여 클럭 전환제어부(40)은 마이크로프로세서(1)이 현재 고속 클럭으로 동작중인지를 판정하고(스텝 401), 마이크로프로세서(1)이 고속 클럭으로 동작중이면 클럭 전환 제어부(40)은 시스템 클럭을 고속 클럭에서 저속 클럭으로 전환하도록 클럭 전환 회로(12)에 대해서 전환 신호를 송출한다(스텝 402) . 이로 인해, 클럭 전환 회로(12)에서 마이크로프로세서(1)에 대해 저속 클럭으로의 전환이 행해진다. 이후, 해당 마이크로프로세서(1)은 HALT 상태로 된다.
또, 스케쥴러부(30)이 스텝(310)에서 타스크가 존재한다고 판정한 경우, RUN 상태로 할 타스크가 존재할 때에는 해당하는 타스트를 RUN 상태의 타스크에 있어서, TCB(60)중의 해당 타스크에 대응하는 시스템 클럭 지정 정보를 참조한다(스텝 303). 타스크(A)에 있어서,TCB(60)의 블럭(61)의 시스템 클럭 지정 정보(X)가 얻어지고, 타스크(B)에 있어서, TCB(60)의 블럭(62)의 시스템 클럭 지정 정보(Y)가 얻어진다. TCB(60)을 참조한 결과, 그 타스크(예를 들면, 타스크 B)에 대해서 저속 클럭이 지정되는 경우, 스케쥴러부(30)은 클럭 전환 제어부(40)에 대해 저속 클럭으로의 전환을 요구하고, 타스크(예를들면, 타스크 A)에 대해서 고속 클럭이 지정되는 경우, 스케쥴러부(30)은 클럭전환 제어부(40)에 대해 고속 클럭으로의 전환을 요구한다.
클럭 전환 제어부(40)은 스케쥴러부(30)에서 저속 클럭으로의 전환 요구가 있으면, 마이크로프로세서(1)이 현재 고속 클럭으로 동작중인지를 판정하고(스텝 403), 마이크로프로세서(1)이 고속 클럭으로 동작중이면 시스템 클럭을 고속에서 저속 클럭으로 전환하도록 클럭 전환 회로(12)에 지령한다(스텝 404), 이로 인해,마이크로프로세서(1)의 시스템 클럭은 저속 클럭으로 전환된다. 처리 스텝(404)가 종료되고, 또는 처리스텝(403)에서 고속 클럭으로 동작중이 아니면, 레지스터/SP 처리부(50)에서 레지스터 복귀 등의 처리(501)을 행하여 복귀된다.
또,스케쥴러부(30)에서 고속 클럭으로의 전환 요구가 행해지면, 마이크로프로세서(1)현재 저속 클럭으로 동작중인지를 판정하고(스텝 405), 마이크로프로세서(1)이 저속 클럭으로 동작중이면, 시스템 클럭을 저속 클럭에서 저속 클럭에서 고속 클럭으로 전환하도록 클럭 전환 회로(12)가 지령한다(스텝 406). 이로 인해, 마이크로프로세서(1)의 시스템 클럭은 고속 클럭으로 전환된다. 그리고, 스텝(406)이 종료되고, 스텝(405)에서 저속클럭으로 동작 중이 아니면, 레지스터/SP 처리부(50)에서 레지스터 복귀 등의 처리 스텝(501)을 행하여 복귀된다.
이상의 설명에서 명백해진 바와같이, READY 상태 또는 RUN 상태의 타스크가 존재하지 않고, 해당 마이크로프로세서(1)이 HALT 상태로 되어 있는 경우에는, 클럭 전환 제어부(4)의 처리 스텝(401,402)에 의해서 시스템 클럭이 저속 클럭으로 전환됨으로, 해당 마이크로프로세서(1)의 소비 전력이 억제됨과 동시에 그로부터 발생하는 CPU 노이즈도 당연히 억제된다.
또, HALT 상태에 있어서, 예를 들면 하드웨어 인터럽션에 의해, 실시간 운영 시스템의 인터럽션 서비스 매크로부(25)가 실행되고, 예를 들면 타스크(A)가 WAIT 해제되는 POST 매크로가 발생된 것으로 한다. 이 경우에는, 타스크(A)가 READY 상태를 거쳐 스케쥴러부(30)의 처리 스텝(302)에 의해 RUN 상태로 된다. 그리고, 처리 스텝(303)에서 스케쥴러부(30)은 TCB(60)의 블럭(61)의 시스템 클럭 지정 정보(X)를 참조하여 클럭 전환 제어부(40)에 대해서 고속 클럭으로의 전환을 요구하고, 클럭 전환 제어부(450)의 처리 스텝(406)에 의해서 시스템 클럭이 고속 클럭으로 전환된 다음, 타스크(A)에 대한 제어를 넘어간다.
반대로, 마이크로프로세서가 HALT 상태이고 타스크(B)에 대한 제어로 넘어갈 때, 타스크(B)가 READY 상태인 경우, TCB(60)의 블럭(62)의 시스템 클럭 지정 정보(Y)가 참조되어 스케쥴러부(30)에서 클럭 전환 제어부(40)에 대해 저속 클럭으로의 전환 요구가 출력된다. 클럭 전환 제어부(40)에서는 현재 저속 클럭으로 동작중인 것에서 처리 스텝(404)에서 처리 스텝(501)로 이행한다. 따라서, 타스크(B)는 저속 클럭하에서 실행된다. 물론, 마이크로프로세서가 타스크(B)에 대한 제어가 넘어가지 전에 고속 클럭으로 동작중이면, 클럭 전환 제어부(40)의 처리 스텝(404)에 의해 저속 클럭으로의 전환이 행해진다.
상술한 바와 같이, 본 발명의 시스템 클럭 전환 장치는 TCB(60)등의 기억 수단에 보존된 시스템 클럭 지정 정보에 의해서 각 타스크마다 시스템 클럭의 지정을 행한다.따라서, 저속으로 동작해도 지장이 없는 타스크에 저속 클럭을 사용할 취지의 시스템 클럭 지정 정보를 설정해 두면, 그 타스크는 저속 클럭하에서도 동작하게 되어, 그만큼 마이크로프로세서의 저소비 전력과 CPU 노이즈의 저감이 촉진된다.
본 발명에 있어서, 상술한 실시예 외에 여러 가지 변형이 가능함은 말할 필요도 없다. 예를들면, 상기 실시예에서는, 시스템 클럭으로서 고속과 저속 2종류를 설정하였지만, 더 많은 단계로 설정할 수도 있다. 예를 들면, 고속 크럭, 중속 클럭, 저속 클럭의 3단계로 설정하는 일도 가능하다. 물론 시스템 클럭의 단계가 많아지면, 그에 대응해서 TCB(60)에 복수 단계의 시스템 클럭 지정 정보를 지정한다. 본 발명의 참다운 정신 및 범위내에 존재하는 변형에는 모두 특허 청구 범위에 포함되는 것이다.

Claims (5)

  1. 마이크로프로세서의 시스템 클럭 전환 장치에 있어서, 마이크로프로세서에 대해서 속도가 다른 다수의 시스템 클럭을 공급하는 클럭 발생 수단, 상기 마이크로프로세서로 실행하는 타스크마다 시스템 클럭 지정 정보를 설정 보존하는 보존 수단 및 상기 클럭 발생 수단에서 공급되는 시스템 클럭의 전환을 행하는 클럭 전환 수단을 포함하고, 상기 클럭 전환 수단이 상기 보존 수단에 보존된 시스템 클럭 지정 정보에 기인하여 타스크마다 지정된 시스템 클럭으로 전환하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기클럭 전환 수단이, READY 상태 또는 RUN 상태의 타스크가 존재하지 않은 경우에는 시스템 클럭을 최저속 시스템 클럭으로 전환하고, 상기 상태의 타스크가 존재하는 경우에는 상기 보존 수단에 보존된 시스템 클럭 지정 정보에 기인하여 타스크에 대해서 지정된 시스템 클럭으로 전환하는 것을 특징으로 하는 장치.
  3. 제1항 또는 제2항에 있어서, 상기 클럭 발생수단에 의한 시스템 클럭이 저속과 고속 2종류의 시스템 클럭인 것을 특징으로 하는 장치.
  4. 마이크로프로세서의 시스템 클럭 전환 장치에 있어서, 마이크로프로세서에 대해서 속도가 다른 다수의 시스템 클럭을 공급하는 클럭 발생 수단, 상기 마이크로프로세서로 실행하는 타스크마다 시스템 클럭 지정 정보를 설정 .보존하는 보존 수단, READY 또는 RUN 상태의 타스크 유부를 판별하고, 타스크마다 상기 보존 수단의 시스템 클럭 지정 정보를 참조하는 스케쥴러 수단 및 상기 클럭 발생 수단에서 공급되는 시스템 클럭의 전환을 행하는 클럭 전환 수단을 포함하고, 상기 스케쥴러 수단이 READY 또는 RUN 상태의 타스크가 존재하지 않는다고 판별한 경우, 상기 클럭 전환 수단에 의해 최저속 시스템 클럭으로 전환하고, 상기 스케쥴러 수단이 READY 또는 RUN 상태의 타스크가 존재한다고 판별한 경우, 상기 보존수단에 보존된 시스템 클럭 지정 정보를 참조하여 상기 클럭 전환 수단에 대해서 시스템 클럭 지정 정보에 표시된 시스템 클럭으로 전환할 것을 지시하며, 상기 클럭 전환 수단이 상기 스케쥴러 수단에서의 전환 지시에 따라서 시스템 클럭의 전환을 행하는 것을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 클럭 발생 수단에 의한 시스템 클럭이 저속과 고속 2종류의 시스템 클럭인 것을 특징으로 하는 장치.
KR1019920001849A 1991-02-08 1992-02-08 마이크로프로세서의 시스템 클럭 전환 장치 KR950005208B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3039196A JPH04257010A (ja) 1991-02-08 1991-02-08 システムクロック切り替え機構
JP91-39196 1991-02-08

Publications (1)

Publication Number Publication Date
KR950005208B1 true KR950005208B1 (ko) 1995-05-22

Family

ID=12546371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001849A KR950005208B1 (ko) 1991-02-08 1992-02-08 마이크로프로세서의 시스템 클럭 전환 장치

Country Status (5)

Country Link
EP (1) EP0499178A1 (ko)
JP (1) JPH04257010A (ko)
KR (1) KR950005208B1 (ko)
AU (1) AU1082292A (ko)
CA (1) CA2060853A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259848A (ja) * 1992-03-11 1993-10-08 Nec Corp クロック発生装置
ATE205616T1 (de) * 1994-10-19 2001-09-15 Advanced Micro Devices Inc Integrierte prozessorsysteme für tragbare informationsgeräte
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
JP2001043098A (ja) * 1999-07-29 2001-02-16 Matsushita Electric Ind Co Ltd オペレーティングシステムおよび仮想計算機システム
DE10000571A1 (de) * 2000-01-10 2001-07-19 Juergen Rall Verfahren zur Erweiterung eines nicht-echtzeitfähigen Betriebssystems mit einem echtzeitfähigen Programm, basierend auf 2 unabhängigen Zeitgebern
KR20010087876A (ko) * 2000-03-09 2001-09-26 구자홍 중앙처리장치의 클럭제어방법
JP3610930B2 (ja) 2001-07-12 2005-01-19 株式会社デンソー オペレーティングシステム、プログラム、車両用電子制御装置
EP1351117A1 (en) * 2002-04-03 2003-10-08 Hewlett-Packard Company Data processing system and method
US20050076253A1 (en) * 2003-10-05 2005-04-07 De-Jen Lu Method of url-based power management and associated web browsing device
JP4433782B2 (ja) * 2003-12-17 2010-03-17 株式会社日立製作所 情報処理装置及びオペレーティングシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670837A (en) * 1984-06-25 1987-06-02 American Telephone And Telegraph Company Electrical system having variable-frequency clock
GB2194082A (en) * 1986-08-18 1988-02-24 Philips Nv Data processing apparatus with energy saving clocking device
US5142684A (en) * 1989-06-23 1992-08-25 Hand Held Products, Inc. Power conservation in microprocessor controlled devices

Also Published As

Publication number Publication date
CA2060853A1 (en) 1992-08-09
EP0499178A1 (en) 1992-08-19
JPH04257010A (ja) 1992-09-11
AU1082292A (en) 1992-08-13

Similar Documents

Publication Publication Date Title
KR100306532B1 (ko) 클록제어형정보처리장치
KR950005217B1 (ko) 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
KR970076193A (ko) 네트워크 사용중의 절전기능을 갖는 컴퓨터의 절전모드 전환 방법
KR880000858A (ko) 멀티 프로세서의 레벨 변경 동기 장치
KR950005208B1 (ko) 마이크로프로세서의 시스템 클럭 전환 장치
KR890007157A (ko) 데이타 프로세서
KR980004074A (ko) 직접 메모리 접근(dma) 모드를 갖는 단일칩 컴퓨터 시스템
MY129430A (en) Asynchronous data processing apparatus
JPH10154021A (ja) クロック切換装置およびクロック切換方法
KR100273610B1 (ko) 아날로그/디지탈 변환 장치
JPS644838A (en) Method for switching os (operating system)
JPH05257907A (ja) オンチップマルチプロセッサシステム
JPH11110363A (ja) マルチプロセッサシステム
KR960014157B1 (ko) 퍼스널 컴퓨터에서의 절전장치 및 방법
KR0116472Y1 (ko) 응답속도 가변 디바이스 정합회로
JPH11306074A (ja) 情報処理装置
JPS6073748A (ja) 内部タイマ回路方式
KR850002621A (ko) 메모리 제어장치
JP2648017B2 (ja) マイクロコンピュータ
JPH11306073A (ja) 情報処理装置
KR0176191B1 (ko) Cpu 감속 장치
KR860004361A (ko) 멀티프로세서 시스템(multiprocessor system)
KR200319358Y1 (ko) 클럭신호발생장치
KR970076175A (ko) Gpio보드의 내부클럭 분주제어방법
JPH07146846A (ja) マルチプロセッサシステム

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000324

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee