KR950005217B1 - 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템 - Google Patents

프로세서 클럭 신호 제어 방법 및 정보 처리 시스템 Download PDF

Info

Publication number
KR950005217B1
KR950005217B1 KR1019920000981A KR920000981A KR950005217B1 KR 950005217 B1 KR950005217 B1 KR 950005217B1 KR 1019920000981 A KR1019920000981 A KR 1019920000981A KR 920000981 A KR920000981 A KR 920000981A KR 950005217 B1 KR950005217 B1 KR 950005217B1
Authority
KR
South Korea
Prior art keywords
clock signal
processor
supply
signal
information processing
Prior art date
Application number
KR1019920000981A
Other languages
English (en)
Other versions
KR920016929A (ko
Inventor
나오시 스즈끼
순야 우노
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
죤 디. 크래인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 죤 디. 크래인 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR920016929A publication Critical patent/KR920016929A/ko
Application granted granted Critical
Publication of KR950005217B1 publication Critical patent/KR950005217B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
제1도는 본 발명에 따라서 구성된 정보 처리 시스템의 실시예 동작을 도시한 타임 챠트.
제2도는 상기 실시예의 전체 구성을 도시한 블럭 선도.
제3도는 본 발명에 따라서 프로세서 클럭 신호 제어 방법 및 처리 단계를 도시한 순서도.
* 도면의 주요부분에 대한 부호의 설명
10 : 프로세서 20 : 시스템 버스
21 : 클럭 신호선 22 : 인터럽트 신호선
30 : 메모리 40 : 클럭 신호 제어기
50 : 발생기 60 : 인터럽트 신호 제어기
70 : 시스템 타이머
본 발명은 프로세서의 전력 소모량 및 발열량을 감소시키는 방법에 관한 것이며, 특히 프로세서가 유휴시간(idle time) 동안 클럭 신호를 프로세서에 공급하는 것을 중지하거나 또는 클럭 신호의 주파수를 감소시키는 방법에 관한 것이다.
비록 프로세서에 클럭 신호의 공급을 중지하였다가 클럭 신호의 공급을 재개하므로서 중지 상태로부터 동작을 재개할지라도, 프로세서의 내부 레지스터 내용이 소실되지 않는 프로세서가 공지되어 있다. 그러한 프로세서를 전안정(full-static) 프로세서라 칭한다. 만일 전안정 프로세서가 CMOS 논리 소자를 사용하면, 프로세서의 유휴 시간 동안, 프로세서에 클럭 신호의 공급을 중지시키므로서 전력 소모량 및 발열량을 크게 감소시킬 수 있다. 게다가, 프로세서에 클럭 신호의 공급을 중지시키지 않고도 클럭 신호의 주파수를 감소시키므로서 전력 손실량 및 발열량을 감소시킬 수 있다.
프로세서에 클럭 신호의 공급이 프로그램 실행 결과에 따라서 중지되는 정보 처리 시스템이 공개되었으나 심사가 진행되지 않은 일본국 특허원(PUPA) 제62-169219호(미합중국 특허원 제4,851,987호)에 공고되어 있는데, 여기서 상기 프로그램은 상기 시스템이 입/출력 장치의 동작 또는 현재 오퍼레이터에 의한 키 입력동작의 완료를 대기하는 상태인지 여부를 결정한다. 그러나, 비록 상기 시스템이 입/출력 장치 또는 오퍼레이터에 의한 키 입력 동작의 완료를 대기할지라도, 프로세서가 항상 유휴 시간내의 상태에 있지는 않는다. 특허, 다중-과업처리 운영 시스템(multi-tasking operating system)을 채용하고 있는 정보 처리 시스템에서는 프로세서가 입/출력 장치 또는 오퍼레이터에 의한 키 입력 동작의 완료를 대기하는 동안 제2과업을 실행할 가능성이 매우 높다. 그러므로, 그러한 종래 장치는 프로세서에 클럭 신호의 공급이 프로세서가 과업을 실행하고 있는 동안에도 중지될 수 있는 위험을 내포한다.
본 발명의 목적은 프로세서에 클럭 신호 공급을 중단하거나 혹은 클럭 신호 주파수를 감소시키기 위한 프로세서 중지 허용 시간(allowed time) 또는 프로세서 동작 지연하는 허용 시간이 확실하게 결정될 수 있는 방법 및 정보 처리 시스템을 제공하는 것이다.
본 발명에 따라, 프로세서에 클럭신호의 공급은 상기 목적을 성취하기 위하여 다중-과업 처리 운영 시스템 하에서 최저 우선 순위(lowest priority)로 실행되는 프로그램에 의해 제어된다.
정보 처리 시스템은 프로세서에 공급될 클럭 신호를 발생시키는 발생기 또는 발진기 이외에 전 시스템을 동기화하기 위하여 통상적으로 시스템 타이머를 구비한다. 다중-과업화 운영 시스템 하에서, 실행될 과업들이 시스템 타이머에 의해 표시되는 각 시간 간격 동안 각 과업에 부여된 우선 순위에 따라서 서로간에 스위치된다. 지금 프로세서에 클럭 신호의 공급을 제어하는 프로그램(클럭 제어 프로그램)이 제공되고 상기 클럭 제어 프로그램이 최저 우선 순위가 부여된 경우에, 클러 제어 프로그램은 단지 클럭 제어 프로그램만이 실행되고 어떠한 다른 과업들이 수행되지 않는 경우 즉 프로세서가 중지되는 경우에만 실행된다. 그것에 의해, 프로세서에 클럭 신호의 공급은 시스템 타이머에 의해 표시되는 각 시간 간격 동안 확실하게 온 또는 오프 제어된다. 프로세서에 클럭 신호의 공급을 중지시키는 대신에, 클럭 신호의 주파수가 감소되도록 제어될 수 있다.
이하에, 본 발명의 일실시예가 도면을 참조하여 서술된다.
제2도는 본 발명에 따라서 정보 처리 시스템의 일실시예의 전체 구성을 도시한 것이다. 도면을 참조하면, 프로세서(10)는 클럭 신호선(21), 인터럽트 신호선(22) 및 신호선들(23)에 접속된다. 신호선(23)은 인터럽트 신호를 제외한 제어 신호, 어드레스 신호 및 데이타 신호용의 복수의 신호선들로 구성되고 메모리(30)와 시스템 타이머(70)에 접속된다. 신호선(23) 및 인터럽트 신호선(22)을 소위 시스템 버스(20)라 칭한다. 메모리(30)는 다중-과업 처리 운영 시스템 MOS, 다중-과업 처리 운영 시스템 MOS 하에서 최저 우선 순위로 실행되는 클럭 제어 프로그램 CCP 및 응용 프로그램 A 및 B를 기억한다.
클럭 신호선(21) 및 인터럽트 신호선(22)은 클럭 신호 제어기(40)에 접속된다. 클럭 신호 제어기(40)는 클럭 신호 온-오프 스위치(41), 신호 전이 검출기(42) 및 레지스터(43)를 구비한다. 클럭 신호 온-오프스위치(41)는 발생기(50)로부터 나오는 클럭 신호들 프로세서에 항상 공급하며, 레지스터(43)로부터 나오는 클럭 중지 신호에 응답하여 프로세서(10)에 클럭 신호의 공급을 중지시키고 신호 천이 검출기(42)로부터 나오는 클럭 재개 신호에 응답하여 프로세서(10)에 클럭 신호의 공급을 재개시킨다. 신호 전이 검출기(42)는 인터럽트 신호 제어기(60)에 접속된다. 신호 천이 검출기(42)는 인터럽트 신호 제어기(60)로부터 나오는 인터럽트 신호를 수신할 때 인터럽트 신호를 프로세서(10)에 제공하고 클럭 재개 신호를 클럭 신호 온-오프 스위치(41)에 제공한다.
키보드, 디스크 기억 장치, 프린터 등과 같은 입/출력 장치로부터 나오는 인터럽트 신호에 추가하여 시스템 타이머로부터 나오는 신호가 인터럽트 신호 젱기(60)에 입력된다. 이들 신호들 수신할 때, 인터럽트 신호 제어기(60)는 입터럽트 신호를 신호 전이 검출기(42)에 출력한다. 그것에 의해, 입/출력 장치로부터 나오는 인터럽트 신호가 수신되는 것을 제외하면, 프로세서(10)에 클럭 신호의 공급은 시스템 타이머(70)가 소정 시간의 경과를 표시할 때 재개된다. 다중-과업 처리 운영 시스템 MOS 하에서, 과업 실행은 시스템 타이머(70)에 의해 표시되는 각 시간 간격 동안 스위치된다. 레지스터(43)는 최저 우선 순위가 부여된 클럭 제어 프로그램 CCP의 실행 결과를 수신하고 유지하기 위하여 사용된다.
지금부터 제1도와 제2도를 참조하여 실시예 동작이 서술될 것이다. 일반적으로, 다중-과업 처리 운영 시스템에서, 운영 시스템의 컴포넌트 프로그램(component program)중 하나인 과업 스케쥴러는 상기 과업 스케쥴러가 실행 과업의 완료시 각 소정 시간 간격 동안 과업들의 우선 순위에 따라서 프로세서의 실행 권리(execute right)를 복수의 과업들에 제공하는 시분할(time slicing)을 토대로 하거나 또는 프로세서의 실행 권리가 실시예에서 처럼 인터럽션과 같은 사건 발생에 응답하여 전달되는 사건-구동법(event-driven method)을 토대로 과업들을 스위치 온 또는 오프시킨다. 시분할의 시간 할당량은 시스템 타이머(70)에 의해 결정된다.
제1도는 최저 우선 순위가 부여된 클럭 제어 프로그램 CCP을 포함하는 복수 과업의 실행이 다중-과업처리 운영 시스템 OS 하에서 스위치되는 상태와 프로세서(10)에 클럭 신호의 공급이 온 또는 오프 제어되는 조건을 도시한 것이다. 지금 만일 시스템 타이머(70)가 우선 순위 2가 부여된 응용 프로그램 B이 실행되는 동안 소정 시간 간격의 경과를 표시하는 신호를 신호선(23) 상에 발생시킨다면, 프로그램 실행의 목적은 응용 프로그램 B으로부터 운영 시스템 OS으로 일시적으로 변경시키는 것이다. 운영 시스템 OS은 응용프로그램 B이 다음의 시간 할당량에서 조차도 프로세서(10)의 실행 권리를 갖는지 여부를 결정할 뿐만 아니라 다음의 시간 할당량에서 프로세서(10)의 실행 권리를 갖는지 여부를 결정할 뿐만 아니라 다음의 시간 할당량에서 프로세서(10)의 실행 권리를 요구하는 프로그램들중 어떤 프로그램을 선택하여 실행 권리를 그것에 부여한다.
제1도는 단자 클럭 제어 프로그램 CCP만이 프로세서(10)의 실행 권리를 요구하는 경우를 도시한 것이다. 이 경우에, 클럭 제어 프로그램 CCP이 실행되고 결과적으로 클럭 신호가 중지되는 것을 표시하는 신호가 신호선(23)을 통해 클럭 제어기(40)의 레지스터(43)에 전송된다. 클럭 제어 프로그램 CCP이 상술된 바와 같이 단지 단순 작업을 실행하기 때문에, 그것의 실행 시간은 매우 짧다. 레지스터(43)는 상기 신호를 유지할 뿐만 아니라 프로세서(10)에 클럭 신호의 공급을 중지시키기 위하여 클럭 중지 신호를 클럭 신호 온-오프 스위치(41)에 제공한다.
만일 프로세서(10)에 클럭 신호의 공급이 중지되고 나서 시스템 타이머(70)가 소정 시간의 경과를 표시하는 신호를 발생한다면, 인터럽트 신호 제어기(60)는 인터럽트 신호를 신호 전이 검출기(42)에 제공하고 나서 신호 전이 검출기(42)는 클럭 재개 신호를 클럭 신호 온-오프 스위치(41)에 제공하여 프로세서(10)에 클럭 신호의 공급을 재개시킬 뿐만 아니라 인터럽트 신호를 프로세서(10)에 제공한다. 프로세서(10)가 인터럽트 신호를 수신하자마자 운영 시스템 OS의 컴포넌트 프로그램인 타이머 인터럽트 조정기와 디스패쳐를 프롬프트(prompt)하여 그들이 실행된 후 다음의 시간 할당량에서 실행될 프로그램을 결정하고 실행시킨다.
제1도는 또한 다음 시간 할당량에서 실행될 프로그램이 단지 클럭 제어 프로그램 CCP인 경우를 도시한 것이다. 또한, 이 경우에, 클럭 제어 프로그램 CCP은 프로세서(10)에 클럭 신호의 공급을 중지시키기 위하여 실행된다. 만일 인터럽트 신호 제어기(60)가 프로세서(10)에 클럭 신호의 공급을 중지하는 동안 인터럽트 신호를 발생한다면, 프로세서(10)에 클럭 신호의 공급이 재개될 뿐만 아니라 운영 시스템 OS은 다음시간 할당량에서 실행될 프로그램을 결정하기 위한 기능을 수행한다. 만일 실행될 프로그램이 우선 순위 1가 부여된 응용 프로그램 A이라면, 응용 프로그램 A은 시스템 타이머(70)가 다음 신호를 발생할때까지 실행된다. 시스템 타이머(70)가 신호를 발생하였을 때, 운영 시스템은 다음 시간 할당량에서 실행될 프로그램을 결정하기 위하여 기능하고 만일 그에 따라서 결정된 프로그램이 응용 프로그램 A라면 프로그램 A는 시스템 타이머(70)가 그다음 신호를 발생할때까지 또다시 실행된다.
제3도는 다중-과업 처리 운영 시스템 하에서 프로세서에 클럭 신호의 공급을 중지시키는 처리 단계를 도시한 것이다. 도면에서, 인터럽트 조정기와 과업 디스패쳐 둘다는 운영 시스템의 과업 스케쥴러의 컴포넌트 프로그램들이다. 인터럽트 조정기는 인터럽트 신호를 수신하기 전에 실행되는 응용을 중지시키고 나서 재개시키기 위하여 요구되는 작업을 수행하기 위한 인터럽트 신호에 응답하여 실행되는 프로그램이다. 과업 디스패쳐는 각 과업에 부여된 우선 순위에 따라서 실행될 다음 과업을 결정하고 프로세서의 실행 권리를 그에 따라서 결정된 과업에 전달하는 프로그램이다.
제3도를 참조하여, 단계 S11에서, 최저 우선 순위를 제외한 우선 순위가 부여된 응용 프로그램이 실행된다. 다음 단계 S12에서, 상기 응용 프로그램의완료 여부가 결정된다. 만일 상기 응용 프로그램이 완료되지 않았으면, 상기 응용 프로그램을 계속 실행하는 처리 단계 S13로 진행한다. 만일 응용 프로그램이 완료되었으면, 처리 단계 S16로 진행한다. 만일 인터럽트 신호가 응용 프로그램의 실행 동안 단계 S14에서 수신되면, 인터럽트 조정기가 실행되는 처리 단계 S15로 진행하고 나서 과업 디스패쳐가 단계 S16에서 시작된다. 과업 디스패쳐는 실행 응용 프로그램이 다음 시간 할당량에서 또한 실행되도록 허가되는지 여부를 결정한다(단계 S17에서). 만일 응용 프로그램이 다음 시간 할당량에서 실행되도록 허가되면, 처리 단계 S11로 궤환한다. 만일 응용 프로그램의 실행을 허가하지 않으면, 또다른 응용 프로그램을 실행하기 위한 허가 요청 여부가 단계 S18에서 결정된다. 만일 또다른 응용이 실행되도록 허가된다면, 응용 프로그램은 단계 S19에서 실행된다. 만일 그렇지 않으면, 클럭 신호를 중지시키는 클럭 제어 프로그램(최저 우선 순위가 부여됨)이 시작되는 처리 단계 S21로 진행한다. 다음 단계 S22에서, 클럭 제어 프로그램은 클럭 신호의 공급이 중지되는 것을 표시하는 신호를 클럭 신호 제어기(40)의 레지스터(43)에 전송하기 위하여 실행되고 단계 S23에서 클럭 신호의 공급이 중지된다.
상기 실시예에 따라서, 클럭 제어 프로그램이 실행될 다른 과업들이 없는 경우에만 실행되기 때문에, 약간의 과업이 백그라운드에서 실행되는 동안 클럭 신호의 공급이 중지될 위험이 없다. 게다가, 상기 실시예에 따라서, 클럭 신호에 대한 온-오프 제어가 시스템 타이머에 의해 표시된 각 타이머 구간 동안 수행되기 때문에, 클럭 신호는 프로세서의 유휴 시간의 소분할에서 중지되고 그로 인해 전력 손실량을 작게할 수 있다.
상기 클럭 신호 제어기(40)는 프로세서(10)가 아니라 어떤 프로세서에도 접속될 수 있고 또다른 프로그램이 부가될 수 있다는 것을 알 수 있다. 프로세서(10)에 클럭 신호의 공급을 중지시키는 대신에 클럭 신호의 주파수를 감소시켜 전력 손실량을 작게할 수 있다.
상술된 바와 같이, 본 발명에 따라서, 프로세서를 중지시키는 허용 시간 또는 프로세서의 동작을 지연시키는 허용 시간이 결정되어 프로세서에 클럭 신호의 공급을 중지시키거나 또는 클럭 신호의 주파수를 감소시키도록 보장하는 방법 및 정보 처리 장치가 제공된다.

Claims (7)

  1. 다중-과업 처리 운영 시스템(multi-tasking perating system)을 채용하는 정보 처리 장치에서, 프로세서에 대한 프로세서 클럭 신호의 공급이 상기 다중-과업 처리 운영 시스템 하에서 최저 우선 순위로 실행되는 프로그램에 의해 제어되게 하는 것을 특징으로 하는 프로세서 클럭 신호 제어 방법.
  2. 제1항에 있어서, 프로세서에 대한 프로세서 클럭 신호 공급의 제어는 상기 클럭 신호가 프로세서에 공급되게 혹은 공급 안되게 결정하는 것을 특징으로 하는 프로세서 클럭 신호 제어 방법.
  3. 제1항에 있어서, 프로세서에 대한 프로세서 클럭 신호 공급의 제어는, 프로세서에 제공되는 상기 클럭 신호의 주파수가 변경되게 혹은 안되게 결정하는 것을 특징으로 하는 프로세서 클럭 신호 제어 방법.
  4. 내부 레지스터 내용이 비록 클럭 신호의 공급이 중지될지라도 소실되지 않는 프로세서와, 상기 프로세서에 클럭 신호를 공급하기 위한 클럭 신호 발생기와, 다중-과업 처리 운영 시스템 하에서 최저 우선 순위가 부여된 프로그램이 실행될 때 상기 클럭 신호 발생기로부터 나오는 클럭 신호를 상기 프로세서에 공급하는 것을 중지시키기 위한 클럭 신호 제어기를 포함하는 것을 특징으로 하는 정보 처리 시스템.
  5. 제4항에 있어서, 상기 클럭 신호 제어기가 상기 프로세서에 공급되는 인터럽트 신호들중 하나의 신호에 응답하여 상기 프로세서에 클럭 신호의 공급을 재개시키도록 하는 것을 특징으로 하는 정보 처리 시스템.
  6. 제5항에 있어서, 상기 인터럽트 신호들중 하나의 신호는 전체(entire) 정보 처리 시스템을 동기화 하기 위한 시스템 타이머로부터 나온 출력 신호인 것을 특징으로 하는 정보 처리 시스템.
  7. 메모리, 프로세서, 입/출력 장치, 상기 프로세서에 클럭 신호를 공급하기 위한 발생기 및 전체 시스템을 동기화하기 위한 시스템 타이머를 포함하는 정보 처리 시스템에 있어서, 다중-과업 처리 운영 시스템하에서 최저 우선 순위로 실행되는 프로그램에 의하여 프로세서에 클럭 신호의 공급을 중지시키고 상기 입/출력 장치 또는 상기 시스템 타이머로부터 나온 인터럽트 신호에 응답하여 상기 클럭 신호의 공급을 재개시키기 위하여 클럭 신호 제어기가 제공되는 것을 특징으로 하는 정보 처리 시스템.
KR1019920000981A 1991-02-25 1992-01-24 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템 KR950005217B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-050307 1991-02-25
JP91-50307 1991-02-25
JP3050307A JPH0776894B2 (ja) 1991-02-25 1991-02-25 プロセッサ用クロック信号の制御方法及び情報処理システム

Publications (2)

Publication Number Publication Date
KR920016929A KR920016929A (ko) 1992-09-25
KR950005217B1 true KR950005217B1 (ko) 1995-05-22

Family

ID=12855242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000981A KR950005217B1 (ko) 1991-02-25 1992-01-24 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템

Country Status (10)

Country Link
US (1) US5189647A (ko)
EP (1) EP0501655B1 (ko)
JP (1) JPH0776894B2 (ko)
KR (1) KR950005217B1 (ko)
CN (1) CN1023915C (ko)
BR (1) BR9200544A (ko)
CA (1) CA2061056A1 (ko)
DE (1) DE69202278T2 (ko)
ES (1) ES2072703T3 (ko)
MY (1) MY107803A (ko)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6158012A (en) 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5461266A (en) * 1990-11-27 1995-10-24 Hitachi, Ltd. Power consumption control system
US5446904A (en) * 1991-05-17 1995-08-29 Zenith Data Systems Corporation Suspend/resume capability for a protected mode microprocessor
US5394527A (en) * 1991-05-17 1995-02-28 Zenith Data Systems Corporation Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability
US5652890A (en) * 1991-05-17 1997-07-29 Vantus Technologies, Inc. Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode
JPH05108218A (ja) * 1991-10-11 1993-04-30 Toshiba Corp コンピユータシステム
EP0604650A4 (en) * 1992-02-26 1995-06-28 Seiko Epson Corp ADDITIONAL ELECTRONIC DEVICE AND ELECTRONIC SYSTEM.
US5499201A (en) * 1992-03-12 1996-03-12 Wenger; Joel Method for reducing the electricity consumption of microprocessor-based apparatuses, in particular those for public telephone stations
US6343363B1 (en) * 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US6193422B1 (en) * 1992-04-03 2001-02-27 Nec Corporation Implementation of idle mode in a suspend/resume microprocessor system
US5287292A (en) * 1992-10-16 1994-02-15 Picopower Technology, Inc. Heat regulator for integrated circuits
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
US5513359A (en) * 1993-07-23 1996-04-30 International Business Machines Corporation Desktop computer having a single-switch suspend/resume function
US5497494A (en) * 1993-07-23 1996-03-05 International Business Machines Corporation Method for saving and restoring the state of a CPU executing code in protected mode
US5548763A (en) * 1993-07-26 1996-08-20 International Business Machines Corporation Desk top computer system having multi-level power management
US5511202A (en) * 1993-07-26 1996-04-23 International Business Machines Corporation Desktop computer system having zero-volt system suspend and control unit for ascertaining interrupt controller base address
US7216064B1 (en) 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US5894577A (en) * 1993-09-22 1999-04-13 Advanced Micro Devices, Inc. Interrupt controller with external in-service indication for power management within a computer system
US5600839A (en) * 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
EP0651314A1 (en) * 1993-10-27 1995-05-03 International Business Machines Corporation An apparatus and method for thermally protecting a processing device
US5721837A (en) * 1993-10-28 1998-02-24 Elonex I.P. Holdings, Ltd. Micro-personal digital assistant including a temperature managed CPU
US5546037A (en) * 1993-11-15 1996-08-13 Cirrus Logic, Inc. NAPNOP circuit for conserving power in computer systems
US5511203A (en) * 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
EP0666525B1 (en) * 1994-02-04 2001-09-12 Intel Corporation Method and apparatus for control of power consumption in a computer system
US5493684A (en) * 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
EP0683451B1 (en) * 1994-05-09 2004-02-25 Canon Kabushiki Kaisha Power supply control method in multi-task environment
US5933649A (en) * 1994-06-20 1999-08-03 Samsung Electronics Co., Ltd. Method and device for controlling a CPU stop clock interrupt
KR960012838B1 (ko) * 1994-06-20 1996-09-24 삼성전자 주식회사 스톱 클럭 제어장치와 그 방법
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US5721934A (en) * 1994-06-29 1998-02-24 Intel Corporation Retrofit external power saving system and method for use
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5675808A (en) * 1994-11-02 1997-10-07 Advanced Micro Devices, Inc. Power control of circuit modules within an integrated circuit
US6272465B1 (en) 1994-11-02 2001-08-07 Legerity, Inc. Monolithic PC audio circuit
JPH08147064A (ja) * 1994-11-24 1996-06-07 Mitsubishi Denki Semiconductor Software Kk 間欠動作回路
US5590342A (en) * 1994-11-29 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using virtual device drivers
US5754837A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Clock control circuits, systems and methods
US5771373A (en) * 1994-12-22 1998-06-23 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5987244A (en) * 1994-12-22 1999-11-16 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5754436A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Adaptive power management processes, circuits and systems
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
US5724592A (en) * 1995-03-31 1998-03-03 Intel Corporation Method and apparatus for managing active power consumption in a microprocessor controlled storage device
US5684392A (en) * 1995-10-03 1997-11-04 International Business Machines Corporation System for extending operating time of a battery-operated electronic device
US5983355A (en) * 1996-05-20 1999-11-09 National Semiconductor Corporation Power conservation method and apparatus activated by detecting specific fixed interrupt signals indicative of system inactivity and excluding prefetched signals
DE19625383A1 (de) * 1996-06-25 1997-05-28 Siemens Ag Mikroprozessor mit einer Normalbetriebsart und einer Energiesparbetriebsart
US6167524A (en) * 1998-04-06 2000-12-26 International Business Machines Corporation Apparatus and method for efficient battery utilization in portable personal computers
US6347379B1 (en) * 1998-09-25 2002-02-12 Intel Corporation Reducing power consumption of an electronic device
JP3526009B2 (ja) 1999-02-09 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムにおける電力管理装置および電力管理方法
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
JP2001256067A (ja) * 2000-03-08 2001-09-21 Mitsubishi Electric Corp プロセッサ省電力制御方法、記憶媒体、およびプロセッサ省電力制御装置
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
JP3610930B2 (ja) * 2001-07-12 2005-01-19 株式会社デンソー オペレーティングシステム、プログラム、車両用電子制御装置
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6976181B2 (en) 2001-12-20 2005-12-13 Intel Corporation Method and apparatus for enabling a low power mode for a processor
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7642835B1 (en) 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7953990B2 (en) 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
EP1462915A3 (en) * 2003-03-26 2009-01-21 Panasonic Corporation Clock controlling method and apparatus
US6741111B1 (en) 2003-04-21 2004-05-25 Pericom Semiconductor Corp. Data register for buffering double-data-rate DRAMs with reduced data-input-path power consumption
JP4213572B2 (ja) * 2003-11-28 2009-01-21 株式会社東芝 電子機器およびプロセッサ速度制御方法
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
KR101136036B1 (ko) * 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
EP1762127B1 (en) * 2004-06-21 2009-03-04 Koninklijke Philips Electronics N.V. Gas discharge lamp driving method
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
JP4553307B2 (ja) * 2004-11-19 2010-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、制御方法、及びプログラム
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
US8032889B2 (en) 2006-04-05 2011-10-04 Maxwell Technologies, Inc. Methods and apparatus for managing and controlling power consumption and heat generation in computer systems
US7636803B2 (en) * 2006-09-28 2009-12-22 Advanced Micro Devices, Inc. Device and method for transferring data between devices
US20080155296A1 (en) * 2006-12-22 2008-06-26 Fujitsu Limited Apparatus for controlling clock signals to processor circuit
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US7921318B2 (en) * 2007-05-17 2011-04-05 Globalfoundries Inc. Techniques for integrated circuit clock management using pulse skipping
US8014485B2 (en) * 2007-05-17 2011-09-06 Advanced Micro Devices, Inc. Techniques for integrated circuit clock management using multiple clock generators
US7737752B2 (en) * 2007-05-17 2010-06-15 Globalfoundries Inc Techniques for integrated circuit clock management
US8725488B2 (en) 2007-07-26 2014-05-13 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
JP4804490B2 (ja) * 2008-02-18 2011-11-02 富士通株式会社 情報処理装置、情報処理方法、情報処理プログラム
US8575972B2 (en) * 2009-03-23 2013-11-05 Advanced Micro Devices, Inc. Digital frequency synthesizer device and method thereof
US8601302B2 (en) * 2009-06-22 2013-12-03 Amazon Technologies, Inc. Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
CN101882967B (zh) * 2010-06-13 2015-06-10 中兴通讯股份有限公司 用于同步数字系列系统的时钟调整方法和线卡
US8612786B1 (en) * 2010-09-24 2013-12-17 Amazon Technologies, Inc. Deep idle mode
US8930753B2 (en) 2010-10-28 2015-01-06 Maxwell Technologies, Inc. System, method and apparatus for error correction in multi-processor systems
US8775837B2 (en) * 2011-08-19 2014-07-08 Oracle International Corporation System and method for enabling turbo mode in a processor
TWI574148B (zh) * 2013-05-29 2017-03-11 緯創資通股份有限公司 嵌入式控制器及其省電控制方法
US9557792B1 (en) 2013-05-31 2017-01-31 Amazon Technologies, Inc. Datacenter power management optimizations

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758945A (en) * 1979-08-09 1988-07-19 Motorola, Inc. Method for reducing power consumed by a static microprocessor
US4780843A (en) * 1983-11-07 1988-10-25 Motorola, Inc. Wait mode power reduction system and method for data processor
JPS6159144A (ja) * 1984-08-31 1986-03-26 Toshiba Corp 空気調和機用ワイヤレス式遠隔操作装置
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
US4757505A (en) * 1986-04-30 1988-07-12 Elgar Electronics Corp. Computer power system

Also Published As

Publication number Publication date
EP0501655A2 (en) 1992-09-02
DE69202278D1 (de) 1995-06-08
BR9200544A (pt) 1992-10-27
ES2072703T3 (es) 1995-07-16
EP0501655B1 (en) 1995-05-03
CN1023915C (zh) 1994-03-02
EP0501655A3 (en) 1993-02-24
DE69202278T2 (de) 1996-01-25
JPH04278612A (ja) 1992-10-05
US5189647A (en) 1993-02-23
JPH0776894B2 (ja) 1995-08-16
CA2061056A1 (en) 1992-08-26
CN1064956A (zh) 1992-09-30
KR920016929A (ko) 1992-09-25
MY107803A (en) 1996-06-29

Similar Documents

Publication Publication Date Title
KR950005217B1 (ko) 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
JP2916568B2 (ja) コンピュータシステム及びプロセッサのクロックを停止する方法
US4851987A (en) System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
US4615005A (en) Data processing apparatus with clock signal control by microinstruction for reduced power consumption and method therefor
EP1685486B1 (en) Interrupt handling in an embedded multi-threaded processor to avoid priority inversion and maintain real-time operation
US6167425A (en) System for implementing a real time control program in a non-real time operating system using interrupts and enabling a deterministic time charing between the control program and the operating system
JP2762670B2 (ja) データ処理装置
KR0136019B1 (ko) 정보 처리 장치
JP3709040B2 (ja) 非同期データ処理装置
US6194940B1 (en) Automatic clock switching
US20030172215A1 (en) Interrupt- controller
JPH06332747A (ja) マルチプロセッサシステムのプログラムデバッグ方法
JPS6312286B2 (ko)
JPH0414376B2 (ko)
JPH05257907A (ja) オンチップマルチプロセッサシステム
JPH0573296A (ja) マイクロコンピユータ
JPS59133655A (ja) アドレス・ストツプ制御回路
JPS63182724A (ja) 中央処理装置
JPS61136115A (ja) マイクロコンピユ−タシステムの基本クロツク発生回路
JPH05342021A (ja) マルチタスク計算機
JPH0540666A (ja) 集積回路マイクロプロセツサの割り込みモニタ装置
JPH03179532A (ja) コンピュータ装置
JPH10161887A (ja) 割込み信号同期化方法及び割込み信号同期化装置
JPH0452973B2 (ko)
JPH0648300B2 (ja) 電子時計

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040309

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee