DE19625383A1 - Mikroprozessor mit einer Normalbetriebsart und einer Energiesparbetriebsart - Google Patents
Mikroprozessor mit einer Normalbetriebsart und einer EnergiesparbetriebsartInfo
- Publication number
- DE19625383A1 DE19625383A1 DE1996125383 DE19625383A DE19625383A1 DE 19625383 A1 DE19625383 A1 DE 19625383A1 DE 1996125383 DE1996125383 DE 1996125383 DE 19625383 A DE19625383 A DE 19625383A DE 19625383 A1 DE19625383 A1 DE 19625383A1
- Authority
- DE
- Germany
- Prior art keywords
- processor
- operating mode
- energy
- normal operating
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Description
Mikroprozessoren verarbeiten Befehle im Rhythmus sogenannter
Arbeitstakte. Die Arbeitstakte werden z. B. von Oszillator
schaltungen erzeugt. Sind keine bestimmten Befehle zu bear
beiten, werden trotzdem sogenannte "no operation"(NOP)-Be
fehle vom Prozessor ausgeführt. Da auch die Bearbeitung die
ser NOP-Befehle zum Laden bzw. Entladen von Kapazitäten in
nerhalb des Prozessors führt, nimmt der Prozessor auch in
diesen Phasen elektrische Leistung auf. Um den Energiever
brauch von Prozessoren zu senken, sind folgende Lösungen be
kannt, bei denen der Prozessor in eine Energiesparbetriebsart
versetzt wird, sofern innerhalb eines festgesetzten Zeitrau
mes keine bestimmten Befehle durch den Prozessor abzuarbeiten
sind:
- 1. Beispielsweise bei Taschenrechnern erfolgt ein Abschalten bzw. eine Deaktivierung der Versorgungsspannung des Prozes sors. Der Taschenrechner kann durch erneutes Betätigen der Einschalttaste wieder in Betrieb genommen werden, wobei die Versorgungsspannung reaktiviert wird.
- 2. Im PC-Bereich erfolgt in der Energiesparbetriebsart teil weise eine Herabsetzung der Frequenz des Arbeitstaktes des Prozessors gegenüber der Normalbetriebsart. Da die Leistungs aufnahme des Prozessors proportional zur Frequenz des Ar beitstaktes ist, läßt sie sich auf diese Weise vermindern. Gleichzeitig bleibt aber der Prozessor aktiv und kann be stimmte Funktionen weiterhin, wenn auch mit verminderter Ge schwindigkeit, ausüben. Derartige Funktionen sind beispiels weise die Überwachung von Eingängen des Prozessors auf be stimmte Signale, wie sie beispielsweise durch eine Mausbewe gung oder das Drücken einer Taste ausgelöst werden und die dazu führen, daß der Prozessor wieder in die Normalbetriebs art versetzt wird, indem die höhere, normale Frequenz des Ar beitstaktes wieder aufgenommen wird. In der Energiesparbe triebsart ist ein solcher Prozessor auch in der Lage, eine Speicherzellenauffrischung bei flüchtigen dynamischen Spei chern (DRAM) durchzuführen (sogenannter "Refresh").
Die unter 1. genannte Lösung weist den Nachteil auf, daß der
Prozessor nach dem Abschalten der Versorgungsspannung erst
durch externe Einwirkung (nämlich das Drücken einer Taste
durch den Benutzer) wieder in Betrieb genommen werden kann.
In der Energiesparbetriebsart ist der Prozessor völlig abge
schaltet und kann daher keinerlei Funktionen ausführen bzw.
Befehle abarbeiten.
Die unter 2. genannte Lösung hat zwar den Vorteil, daß der
Prozessor einige Funktionen auch im Energiesparmodus ausfüh
ren kann, erfordert aber auf der anderen Seite auch dann im
mer noch einen beträchtlichen Energieaufwand. Außerdem sind
ohne größeren technischen Aufwand nur ganzzahlige Teilerver
hältnisse für die Herabsetzung des Arbeitstaktes realisier
bar. So ist z. B. eine Herabsetzung auf ¼ oder ½ der nor
malen Frequenz des Arbeitstaktes üblich. Ein stufenloses Ein
stellen der Taktfrequenz wäre nur mit immensem technischen
Aufwand realisierbar.
Aufgabe der Erfindung ist es, einen Mikroprozessor anzugeben,
der von einer Normalbetriebsart in eine Energiesparbetriebs
art versetzbar ist und bei dem die genannten Nachteile ver
mieden werden.
Diese Aufgabe wird durch einen Mikroprozessor nach Anspruch 1
gelöst.
Erfindungsgemäß ist es vorgesehen, den Prozessor nach dem
Versetzen in die Energiesparbetriebsart nach einer bestimmten
Zeitspanne wieder in die Normalbetriebsart zurückzuversetzen,
wobei die bestimmte Zeitspanne durch einen Zähler bzw. ein
Zeitmeßmittel kontrolliert wird. Die Erfindung hat den Vor
teil, daß in der Energiesparbetriebsart alle Funktionen des
Prozessors ruhen können und er ganz abgeschaltet ist (so wie
beim oben unter 1. beschriebenen Stand der Technik), daß
festgelegte Aktionen aber dennoch auch nach dem Versetzen in
die Energiesparbetriebsart vom Prozessor noch durchführbar
sind, indem zu diesem Zwecke durch den Zähler automatisch ein
Rückversetzen in die Normalbetriebsart erfolgt.
Die Erfindung hat den Vorteil, daß durch die Wählbarkeit der
Zeitspanne, während derer sich der Prozessor in der Energie
sparbetriebsart befindet, eine hohe Flexibilität erreichbar
ist. Die Zeitspanne ist optimal an die individuellen Bedürf
nisse des Prozessors anpaßbar. Diese Bedürfnisse sind abhän
gig vom jeweiligen System, in dem der Prozessor eingesetzt
ist und von den Aufgaben, die er zu erfüllen hat. Anders als
beim Stand der Technik, ist man nicht an bestimmte Teilver
hältnisse für die Frequenz des normalen Arbeitstaktes gebun
den. Somit ist flexibel festlegbar, wie lange sich der Pro
zessor in der Energiesparbetriebsart befindet und wie lange
in der Normalbetriebsart. Die Stromaufnahme in der Energie
sparbetriebsart ist sehr viel geringer als in der Normalbe
triebsart, und der Prozessor hat - je nach Anwendungsfall -
nur zeitweise Operationen durchzuführen, wofür er sich in der
Normalbetriebsart befinden muß. Daher läßt sich erfindungsge
mäß individuell der Energieverbrauch des Prozessors an den
Rechenbedarf anpassen. Dies entspricht in der Wirkung einem
stufenlosen Verstellen der Taktfrequenz beim oben unter 2.
genannten Stand der Technik.
Bei einer Weiterbildung der Erfindung ist vorgesehen, daß die
Dauer der Zeitspanne und damit der Zähler programmierbar ist.
Insbesondere wenn diese Programmierung durch den Prozessor
selbst erfolgt, kann sogar während des Betriebes desselben
ständig eine Anpassung der Zeitspanne an den aktuellen Zeit
bedarf für auszuführende Operationen bzw. Befehle erfolgen.
Das Versetzen des Prozessors von der Normalbetriebsart in die
Energiesparbetriebsart kann beispielsweise durch Deaktivie
rung bzw. Abschaltung einer dem Prozessor während der Normal
betriebsart zuführbaren Versorgungsspannung erfolgen. Durch
den Zähler ist dann nach Ablauf der bestimmten Zeitspanne ei
ne Reaktivierung der Versorgungsspannung bewirkbar. Da bei
Deaktivierung der Versorgungsspannung Inhalte von Registern
des Prozessors verloren gehen können, ist es vorteilhaft,
wenn vor dem Versetzen in die Energiesparbetriebsart ein
Speichern der Registerinhalte in einem nicht-flüchtigen Spei
chermittel bzw. in einem Speichermittel erfolgt, welches wäh
rend des Betriebes des Prozessors in der Energiesparbetriebs
art die Registerinhalte speichert, so daß diese beim Rückver
setzen des Prozessors in die Normalbetriebsart wieder in die
entsprechenden Register einlesbar sind. Auf diese Weise ist
der Prozessor nach dem Rückversetzen in die Normalbetriebsart
wieder in demselben Betriebszustand wie vor dem Versetzen in
die Energiesparbetriebsart. Er kann dann beispielsweise so
fort dieselben Befehle ausführen wie zuvor oder die Abarbei
tung eines Programmes an derselben Stelle vorsetzen.
Besonders günstig ist es, wenn das Versetzen in die Energie
sparbetriebsart durch Deaktivierung eines dem Prozessor zu
führbaren Arbeitstaktes geschieht, der zur Festlegung des
Rhythmus der Abarbeitung von durch den Prozessor aus zuführen
den Befehlen dient. Dabei kann insbesondere die Spannungsver
sorgung des Prozessors beibehalten werden. Dies hat den Vor
teil, daß auf diese Weise vermieden wird, daß es beim Rück
versetzen in die Normalbetriebsart zu zeitlichen Verzögerun
gen kommt, da ein erneutes Einschalten der Versorgungsspan
nung immer mit zeitaufwendigen Umladevorgängen verbunden ist.
Es wird also ein Zeitvorteil erzielt. Durch Abschalten des
Arbeitstaktes werden außerdem in vorteilhafter Weise keiner
lei Befehle mehr ausgeführt, also auch keine NOP-Befehle. Die
Stromaufnahme des Prozessors beschränkt sich damit auf mini
male Leckströme, so daß der Energieverbrauch gering ist.
Erfolgt das Versetzen in die Energiesparbetriebsart durch De
aktivierung des Arbeitstaktes, ist es besonders vorteilhaft,
wenn der Prozessor in sogenannter statischer Logik aufgebaut
ist. Das bedeutet, daß auch bei deaktiviertem Arbeitstakt In
formationen in bistabilen Registern gespeichert werden, so
larige die Stromversorgung anliegt (im Gegensatz dazu werden
bei der dynamischen Logik Informationen in den internen Kapa
zitäten gespeichert, wobei sie ohne Auffrischung durch ein
regelmäßiges Taktsignal nach einiger Zeit verloren gehen).
Der Aufbau in statischer Logik hat also zur Folge, daß Regi
sterinhalte und Ladungen von Kapazitäten innerhalb des Pro
zessors auch nach Abschalten bzw. Deaktivieren des Ar
beitstaktes unverändert erhalten bleiben. So befindet sich
der Prozessor nach dem Rückversetzen in die Normalbetriebsart
in demselben Zustand, in dem er sich vor dem versetzen in die
Energiesparbetriebsart befand. Ohne zeitliche Verzögerung
kann daher der erneute Betrieb des Prozessors in der Normal
betriebsart dort fortgesetzt werden, wo er vor dem Versetzen
in die Energiesparbetriebsart unterbrochen worden ist.
Eine vorteilhafte Ausführungsform sieht vor, daß die Zeit
spanne, während der sich der Prozessor in der Energiesparbe
triebsart befindet, so bemessen ist, daß sie einem Auffrisch
zyklus (Refresh-Zyklus) eines mit dem Prozessor verbundenen
dynamischen Speichers (DRAM) entspricht. Das Rückversetzen in
die Normalbetriebsart erfolgt dann zu dem Zweck, die Spei
cherzelleninhalte des DRAMs regelmäßig aufzufrischen, wobei
anschließend der Prozessor sofort wieder in die Energiespar
betriebsart versetzbar ist.
Eine andere vorteilhafte Ausführungsform der Erfindung sieht
vor, daß der Prozessor durch den Zähler regelmäßig wieder in
die Normalbetriebsart zurückversetzt wird, um an mindestens
einem Eingang des Prozessors das Vorliegen eines bestimmten
Signales zu überprüfen. Dieses Signal kann beispielsweise,
wenn der Prozessor in einem PC eingesetzt ist, von einer
Mausbewegung oder dem Drücken einer Taste herrühren. Es ist
aber auch möglich, daß der Prozessor mit einer Geräusch- oder
Spracherkennung ausgestattet ist und das Signal ein akusti
sches Signal ist. Dieses kann ein analoges oder ein bereits
digitalisiertes Signal sein. Dann ist es vorteilhaft, wenn
die Zeitspanne bis zum Rückversetzen in die Normalbetriebsart
(d. h. während sich der Prozessor in der Energiesparbetriebs
art befindet) einer Abtastperiode für das akustische Signal
entspricht. Der Prozessor wird dann jedesmal wieder in die
Normalbetriebsart versetzt, um eine Abtastung des akustischen
Signales vorzunehmen und eine Auswertung des Abtastergebnis
ses vorzunehmen, um festzustellen, ob ein erwartetes Geräusch
oder Sprachsignal am Eingang des Prozessors vorliegt.
Liegt das bestimmte Signal am Eingang vor (z. B. ausgelöst
durch Mausbewegung, Tastendruck, oder akustisches Signal)
sind festgelegte Funktionen durch den Prozessor ausführbar,
beispielsweise eine weitere Verarbeitung der empfangenen Sig
nale oder ein dauerhaftes Verbleiben in der Normalbetriebs
art. Liegen die erwarteten Signale nicht am Eingang an, kann
sofort nach der Überprüfung des Einganges der Prozessor er
neut in die Energiesparbetriebsart versetzt werden.
Ist die Dauer der Zeitspanne programmierbar, wie oben bereits
angesprochen, und ist durch den Prozessor sowohl ein Auffri
schen eines dynamischen Speichers als auch eine Überwachung
eines Eingangs auf Vorliegen eines Signals durchführbar, ist
aufgrund der vorteilhaften Flexibilität der Erfindung folgen
des erreichbar: Zunächst kann die Zeitspanne für die Energie
sparbetriebsart kurz gewählt werden, um möglichst häufig den
Eingang abfragen zu können. Später kann die Zeitspanne ver
längert werden, beispielsweise bis zur Dauer eines Auffrisch
zyklus für das DRAM. Im erstgenannten Fall bestimmt eine An
wendung (Überwachung des Eingangs), im zweiten Fall eine an
dere Anwendung (Speicher-Refresh) die Dauer der Zeitspanne.
Die Erfindung beruht auf der Erkenntnis, daß die Leistungs
aufnahme proportional zur Anzahl der aufgetretenen Taktzyklen
ist. Durch zeitweises Deaktivieren des Arbeitstaktes bzw. der
Versorgungsspannung von unterschiedlicher Dauer ist daher der
Stromverbrauch flexibel festlegbar.
Die Erfindung wird im folgenden näher anhand der Zeichnung
erläutert. Es zeigen:
Fig. 1 ein Ausführungsbeispiel der Erfindung,
Fig. 2 einen möglichen Signalverlauf für das Ausführungsbei
spiel nach Fig. 1.
Fig. 1 zeigt einen Mikroprozessor P, der Register R enthält,
und einen Zähler 1, der zur Erfassung einer Zeitspanne t
dient, während der der Prozessor P in einer Energiesparbe
triebsart E verbleiben soll, sofern er zuvor von einer Nor
malbetriebsart N in diese versetzt worden ist. Der Zähler 1
kann außerhalb des Prozessors P angeordnet sein, er kann je
doch auch ein Bestandteil des Prozessors P sein. Wichtig ist
nur, daß der Zähler 1 während des Energiesparbetriebes des
Prozessors P weiterhin aktiv ist, um die Zeitspanne t messen
zu können.
Besonders vorteilhaft ist es, wenn der Zähler in der Weise
programmierbar ist, daß die Zeitspanne t einstellbar ist. Es
ist sehr günstig, wenn dies durch den Prozessor P selbst ge
schieht, da dieser dann die Verweildauer in der Energiespar
betriebsart an seine eigenen aktuellen Bedürfnisse, die ab
hängig von den durch ihn zu erfüllenden Aufgaben sind, anpas
sen kann.
In der Normalbetriebsart N ist dem Prozessor P ein Ar
beitstakt CLK und eine Versorgungsspannung U zuführbar. In
der Energiesparbetriebsart E ist bei verschiedenen Ausfüh
rungsbeispielen der Erfindung entweder der Arbeitstakt CLK
oder die Versorgungsspannung U oder auch beide gleichzeitig
deaktivierbar, was beim Ausführungsbeispiel nach Fig. 1
durch einen Schalter 4 erreichbar ist. Ist der Schalter 4 ge
schlossen, wird der Arbeitstakt CLK und/oder die Versorgungs
spannung U dem Prozessor P zugeführt, und dieser befindet
sich in der Normalbetriebsart N. Ist der Schalter 4 geöffnet,
erfolgt dadurch eine Deaktivierung des Arbeitstaktes CLK
und/oder der Versorgungsspannung U und der Prozessor P befin
det sich in der Energiesparbetriebsart E.
Der Wechsel von der Normalbetriebsart N in die Energiesparbe
triebsart E kann beispielsweise dadurch ausgelöst werden, daß
über einen gewissen Zeitraum keine bestimmten Befehle durch
den Prozessor P abzuarbeiten sind, weil beispielsweise an ei
nem Eingang IN des Prozessors P keine zu verarbeitenden Sig
nale S anliegen. Vorteilhafterweise versetzt sich der Pro
zessor P selbst in den Energiesparbetrieb, indem er den Ar
beitstakt CLK bzw. die Versorgungsspannung U deaktiviert.
Dies ist in Fig. 1 durch einen Pfeil vom Prozessor P zum
Schalter 4 angedeutet. Das Rückversetzen von der Energiespar
betriebsart in die Normalbetriebsart N erfolgt aufgrund eines
Signales des Zählers 1, nachdem die von ihm erfaßte Zeitspan
ne t verstrichen ist.
In Fig. 1 ist außerdem ein flüchtiger dynamischer Speicher
(DRAM) 2 gezeigt, dessen Speicherzellen bekanntermaßen regel
mäßig aufgefrischt werden müssen, damit ihr Inhalt nicht ver
lorengeht. Erfindungsgemäß ist es vorgesehen, die Zeitspanne
t so zu bemessen, daß der Prozessor P jedesmal nach dem Rück
versetzen in die Normalbetriebsart ein Auffrischen der Spei
cherzelleninhalte des Speichers 2 durchführt. Günstig ist es,
wenn daher die Zeitspanne t dem Auffrisch- bzw. Refresh-Zyklus
des dynamischen Speichers 2 entspricht.
Der Prozessor P in Fig. 1 enthält weiterhin Register R, de
ren Inhalte vor dem Versetzen des Prozessors P in die Ener
giesparbetriebsart E in einem nicht flüchtigen Speichermittel
3 speicherbar sind, von wo sie nach dem Rückversetzen in die
Normalbetriebsart N zurück in die Register R lesbar sind. Das
Vorsehen des Speichermittels 3 ist insbesondere dann sinn
voll, wenn das Versetzen in die Energiesparbetriebsart E
durch Deaktivierung der Versorgungsspannung U erfolgt, da in
diesem Fall die Inhalte der Register R ohne Speichern im
Speichermittel 3 verlorengingen. Das Speichern der Register
inhalte kann für verschiedene Ausführungsformen der Erfin
dung alternativ oder zusätzlich zum Auffrischen des DRAMs
vorgesehen sein.
Alternativ oder zusätzlich zum Auffrischen der Speicherzellen
des dynamischen Speichers 2 kann der Prozessor P nach dem
Rückversetzen in die Normalbetriebsart N auch den Eingang IN
auf das Vorliegen eines bestimmten Signales S überprüfen. Wie
bereits erwähnt, kann dieses Signal S entweder von einer
Mausbewegung, einem Tastendruck oder beispielsweise als akus
tisches Signal von einem Geräusch oder von Sprache herrüh
ren. Im letztgenannten Fall ist der Prozessor P mit einer Ge
räusch- bzw. Spracherkennung ausgestattet. Es ist dann güns
tig, wenn die Zeitspanne t einer Abtastperiode des akusti
schen Signales entspricht, so daß der Prozessor P vom Zähler
1 immer dann in die Normalbetriebsart N zurückversetzt wird,
wenn das Signal S erneut abzutasten ist. Das akustische Sig
nal kann analog vorliegen oder in bereits digitalisierter
Form als Datenwort.
Hat das Signal S am Eingang IN einen bestimmten Zustand, sind
dadurch weitere Aktionen bzw. Funktionen des Prozessors P
auslösbar. Beispielsweise kann vorgesehen sein, daß zunächst
kein erneuter Wechsel in die Energiesparbetriebsart E erfol
gen soll. Stellt der Prozessor P jedoch bei der Überprüfung
des Einganges IN fest, daß das Signal S nicht in der erwarte
ten Form vorliegt, kann sofort wieder ein Versetzen in die
Energiesparbetriebsart E erfolgen, um anschließend erneut ei
ne Überprüfung des Eingangs IN vorzunehmen.
Fig. 2 zeigt den zeitlichen Verlauf des Arbeitstaktes CLK′
und der Versorgungsspannung U′ an der dem Prozessor P zuge
wandten Seite des Schalters 4 in Fig. 1. Dargestellt sind
die aktiven Phasen des Arbeitstaktes CLK′ und der Versor
gungsspannung U′ während der Normalbetriebsart N des Prozes
sors P und die inaktiven Phasen mit der Zeitdauer t während
des Energiesparbetriebes E. Die Zeichnung ist nicht maßstäb
lich. Dargestellt ist außerdem das Signal S für den Fall, daß
es beispielsweise einem Tastendruck auf der Tastatur eines
PCs entspricht. Wie bereits gesagt, kann wahlweise vorgesehen
sein, das Versetzen in die Energiesparbetriebsart E durch De
aktivierung des Arbeitstaktes CLK und/oder der Versorgungs
spannung U zu erreichen.
Betrachtet man Fig. 2 von links nach rechts, so befindet
sich der Prozessor P zunächst in der Normalbetriebsart N, aus
der er das erste Mal in die Energiesparbetriebsart E versetzt
wird, nachdem beispielsweise über einen gewissen Zeitraum
keine Befehle durch ihn zu verarbeiten waren. Die Zeitspanne
t wird ggf. wesentlich länger sein können, als die Zeitdauer,
während der sich der Prozessor P in der Normalbetriebsart N
befindet. Dies ist in Fig. 2 durch die vertikalen Trennlini
en angedeutet. Nach Verstreichen der durch den Zähler 1 er
mittelten Zeitspanne t erfolgt durch den Zähler 1 ein erstes
Rückversetzen des Prozessors P in die Normalbetriebsart N,
woran sich beispielsweise ein Auffrischen der Speicherzellen
des dynamischen Speichers 2 oder eine Überprüfung bzw. eine
Abtastung des Signales S am Eingang IN anschließen kann. Ein
Auffrischen des dynamischen Speichers 2 bzw. von Teilen des
selben kann innerhalb weniger Zyklen des Arbeitstaktes CLK
erfolgen. Dasselbe gilt für die Überprüfung des Einganges IN
auf Vorhandensein des Signales S. Anschließend kann sofort
ein erneuter Wechsel in die Energiesparbetriebsart erfolgen,
wie in Fig. 2 gezeigt und dies kann sich beliebig wiederho
len, bis beispielsweise - wie am Ende der Fig. 2 im rechten
Teil gezeigt - das Signal S einen festgelegten Zustand ein
nimmt (im gezeigten Beispiel einen High-Pegel). Dieser wird
beim nächsten darauf folgenden Wechsel des Prozessors P in
die Normalbetriebsart N von diesem bei der Überprüfung des
Einganges IN erkannt, worauf beliebige Aktionen des Prozes
sors auslösbar sind, was in Fig. 2 dadurch angedeutet ist,
daß zunächst kein erneuter Wechsel in die Energiesparbe
triebsart erfolgt.
Das Signal S in Fig. 2 ist beispielhaft und stark vereinfa
chend als ein einfacher Pegelwechsel dargestellt. In der Pra
xis wird das Signal S und U eine weitaus komplexere Form auf
weisen, so daß es nötig sein kann, daß der Prozessor dieses
innerhalb mehrerer aufeinander folgender Taktzyklen und/oder
durch Ausführung mehrerer Befehle auswertet. Es ist auch mög
lich, daß das Signal S ein analoges Signal ist oder daß der
Prozessor P mehr als einen Eingang IN auf verschiedene Signa
le S überwacht. Ist das Signal S ein digitales Signal, kann
es z. B. ein Datenwort sein, daß sich aus mehreren Bits zusam
mensetzt. Ein solches Datenwort ist durch mittels weniger
Operationen bzw. durch Ausführung weniger Befehle auswertbar.
Da, wie dargelegt, für das, Auffrischen der Speicherzellen des
dynamischen Speichers 2 bzw. die Überprüfung des Einganges IN
auf Vorliegen des Signales S nur wenige Perioden des Ar
beitstaktes CLK benötigt werden, ist erreichbar, daß sich der
Prozessor P während seines Betriebes größtenteils in der
Energiesparbetriebsart E befinden kann. Daher kann gegenüber
der oben unter 2. angegebenen bekannten Lösung des Standes
der Technik, bei der eine (ganzzahlige) Herabsetzung der Fre
quenz des Arbeitstaktes CLK vorgenommen wird, eine deutliche
Reduzierung des Energieverbrauches erreicht werden. Gegenüber
der oben unter 1. angegebenen Lösung des Standes der Technik,
bei der ein Versetzen des Prozessors in die Normalbetriebsart
nach einer unbestimmten Zeitspanne durch Betätigen des Ver
sorgungsspannungsschalter durch den Benutzer erfolgt, weist
die Erfindung den Vorteil auf, daß (ebenso wie bei der unter
2. genannten Lösung) trotz des Versetzens des Prozessors in
die Energiesparbetriebsart bestimmte Funktionen durch den
Prozessor P weiterhin ausübbar sind. Erfindungsgemäß ist es
möglich, die Leistungsaufnahme des Prozessors P flexibel an
die jeweils momentan durch ihn zu erfüllenden Funktionen an
zupassen.
Fig. 2 ist auch der Verlauf der Versorgungsspannung U′ am
dem Prozessor P in Fig. 1 zugewandten Anschluß des Schalters
4 dargestellt, sofern das Versetzen des Prozessors P in die
Energiesparbetriebsart E durch Deaktivierung der Versorgungs
spannung U erfolgt.
Claims (9)
1. Mikroprozessor mit folgenden Merkmalen:
- - er ist von einer Normalbetriebsart (N) in eine Energiespar betriebsart (E) versetzbar,
- - es ist ein Zähler (1) vorgesehen, mittels dessen nach einer bestimmten Zeitspanne (t) ein Rückversetzen des Prozessors (P) in die Normalbetriebsart (N) durchführbar ist.
2. Prozessor nach Anspruch 1 mit folgenden Merkmalen:
- - ihm ist in der Normalbetriebsart (N) ein Arbeitstakt (CLK) zuführbar,
- - er ist in die Energiesparbetriebsart (E) versetzbar, indem der Arbeitstakt (CLK) deaktiviert wird,
- - durch den Zähler (1) ist eine Reaktivierung des Arbeitstak tes (CLK) durchführbar.
3. Prozessor nach Anspruch 2,
der in statischer Logik aufgebaut ist.
4. Prozessor nach Anspruch 1 mit folgenden Merkmalen:
- - ihm ist in der Normalbetriebsart (N) eine Versorgungsspan nung (U) zuführbar,
- - er ist in die Energiesparbetriebsart (E) versetzbar, indem die Versorgungsspannung (U) deaktiviert wird,
- - durch den Zähler (1) ist eine Reaktivierung der Versor gungsspannung (U) durchführbar.
5. Prozessor nach einem der vorstehenden Ansprüche,
- - bei dem nach dem Rückversetzen in die Normalbetriebsart (N) durch den Prozessor (P) das Vorliegen eines Signals (S) an einem Eingang (IN) überprüfbar ist,
- - wobei bei Vorliegen des Signals (S) eine entsprechende Ak tion des Prozessors (P) auslösbar ist,
- - wobei der Prozessor (P) bei Nicht-Vorliegen des Signals (S) wieder in die Energiesparbetriebsart (E) versetzbar ist.
6. Prozessor nach Anspruch 5,
- - bei dem das Signal (S) ein analoges oder digitalisiertes akustisches Signal ist,
- - bei dem nach dem Rückversetzen in die Normalbetriebsart (N) anhand des akustischen Signals durch den Prozessor (P) eine Geräusch- oder Spracherkennung durchführbar ist,
- - bei dem die Zeitspanne (t) bis zum Rückversetzen in die Normalbetriebsart (N) einer Abtastperiode für das akustische Signal entspricht.
7. Prozessor nach einem der vorstehenden Ansprüche,
- - bei dem nach dem Rückversetzen in die Normalbetriebsart (N) durch den Prozessor (P) ein Auffrischen der Speicherzellenin halte eines dynamischen Speichers (2) durchführbar ist, wor aufhin der Prozessor (P) erneut in die Energiesparbetriebsart (E) versetzbar ist,
- - bei dem die Zeitspanne (t) einem Auffrischzyklus des dyna mischen Speichers (2) entspricht.
8. Prozessor nach einem der vorstehenden Ansprüche,
bei dem der Inhalt mindestens eines Registers (R) des Prozes
sors (P) vor dem Versetzen in die Energiesparbetriebsart (E)
in einem Speichermittel (3) speicherbar ist, aus dem er beim
Rückversetzen in die Normalbetriebsart (N) wieder in das Re
gister (R) ladbar ist.
9. Prozessor nach einem der vorstehenden Ansprüche,
durch den der Zähler (1) zur Festlegung der Dauer der Zeit
spanne (t) programmierbar ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996125383 DE19625383A1 (de) | 1996-06-25 | 1996-06-25 | Mikroprozessor mit einer Normalbetriebsart und einer Energiesparbetriebsart |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996125383 DE19625383A1 (de) | 1996-06-25 | 1996-06-25 | Mikroprozessor mit einer Normalbetriebsart und einer Energiesparbetriebsart |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19625383A1 true DE19625383A1 (de) | 1997-05-28 |
Family
ID=7797952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996125383 Ceased DE19625383A1 (de) | 1996-06-25 | 1996-06-25 | Mikroprozessor mit einer Normalbetriebsart und einer Energiesparbetriebsart |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19625383A1 (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4134034A1 (de) * | 1991-01-11 | 1992-07-16 | Telefunken Systemtechnik | Elektronische schaltungsanordnung zur elektrischen versorgung und abarbeitung eines programms einer kfz-diebstahl-warnanlage |
DE4123811A1 (de) * | 1991-07-18 | 1993-01-21 | Bosch Gmbh Robert | Verfahren zum betreiben eines mikroprozessors |
US5189647A (en) * | 1991-02-25 | 1993-02-23 | International Business Machines Corp. | Information processing system having power saving control of the processor clock |
US5247655A (en) * | 1989-11-07 | 1993-09-21 | Chips And Technologies, Inc. | Sleep mode refresh apparatus |
-
1996
- 1996-06-25 DE DE1996125383 patent/DE19625383A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247655A (en) * | 1989-11-07 | 1993-09-21 | Chips And Technologies, Inc. | Sleep mode refresh apparatus |
DE4134034A1 (de) * | 1991-01-11 | 1992-07-16 | Telefunken Systemtechnik | Elektronische schaltungsanordnung zur elektrischen versorgung und abarbeitung eines programms einer kfz-diebstahl-warnanlage |
US5189647A (en) * | 1991-02-25 | 1993-02-23 | International Business Machines Corp. | Information processing system having power saving control of the processor clock |
DE4123811A1 (de) * | 1991-07-18 | 1993-01-21 | Bosch Gmbh Robert | Verfahren zum betreiben eines mikroprozessors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10010440B4 (de) | Synchrones dynamisches Speicherbauelement mit wahlfreiem Zugriff und Verfahren zur CAS-Latenzsteuerung | |
DE102005037635A1 (de) | Hardwaresteuerung für den Wechsel des Betriebsmodus eines Speichers | |
DE60130178T2 (de) | Programmentwicklungsunterstützungsapparat | |
DE102004012487B4 (de) | Strom sparende Steuerschaltung einer elektronischen Vorrichtung und Betriebsverfahren davon | |
DE10307244B4 (de) | Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren | |
DE69826353T2 (de) | Integrierte Schaltung mit Bereitschaftmodussteuerschaltung für Speicher | |
DE3241786C2 (de) | ||
DE19518497A1 (de) | Dynamischer RAM mit Selbstauffrischung und Verfahren zum Generieren von Selbstauffrisch-Zeitsteuersignalen | |
DE19855645A1 (de) | Verfahren und Anordnung zum Betreiben eines Direktzugriffsspeichers | |
DE3305501A1 (de) | Dynamischer speicher mit direktem zugriff | |
DE112008001223T5 (de) | Datenverarbeitung mit einem Cache-Zugriffsmodus mit geringer Leistung | |
DE19740223C2 (de) | Verfahren zum Prüfen einer Speichersteuerung | |
DE10223178A1 (de) | Schaltungsanordnung mit einer Ablaufsteuerung, integrierter Speicher sowie Testanordnung mit einer derartigen Schaltungsanordnung | |
DE102004059326B4 (de) | Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher | |
DE69811760T2 (de) | Prüfbare Schaltung mit geringer Zahl von Anschlüssen | |
DE10233250A1 (de) | Halbleiterspeichervorrichtung | |
DE4200782C2 (de) | Mikro-Steuereinheit | |
DE19625383A1 (de) | Mikroprozessor mit einer Normalbetriebsart und einer Energiesparbetriebsart | |
DE10026782A1 (de) | Zählerschaltung, Auffrischsteuerungsschaltung und Verfahren zum Auffrischen von Daten | |
DE69832007T2 (de) | Steuerschaltung für Computerspeicher | |
DE60125475T2 (de) | Tragbares Telefonendgerät und Stromversorgungsverfahren | |
DE1574595A1 (de) | Schaltungsanordnung zur Steuerung des Befehlsflusses in Datenverarbeitungssystemen | |
DE2710436C2 (de) | Datenverarbeitungseinrichtung | |
DE102014217753A1 (de) | Taktgeneratorschaltung mit automatischem Schlafmodus | |
DE69731493T2 (de) | Analoger FIFO-Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection | ||
8178 | Suspension cancelled |