DE102004059326B4 - Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher - Google Patents

Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher Download PDF

Info

Publication number
DE102004059326B4
DE102004059326B4 DE102004059326A DE102004059326A DE102004059326B4 DE 102004059326 B4 DE102004059326 B4 DE 102004059326B4 DE 102004059326 A DE102004059326 A DE 102004059326A DE 102004059326 A DE102004059326 A DE 102004059326A DE 102004059326 B4 DE102004059326 B4 DE 102004059326B4
Authority
DE
Germany
Prior art keywords
power
clock signal
mode
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004059326A
Other languages
English (en)
Other versions
DE102004059326A1 (de
Inventor
Bok-Gue Park
Woo-Seop Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004059326A1 publication Critical patent/DE102004059326A1/de
Application granted granted Critical
Publication of DE102004059326B4 publication Critical patent/DE102004059326B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Abstract

Leistungsversorgungsbauelement mit – einer Leistungssteuerschaltung (302, 304, 306, 308) zum Erzeugen eines Leistungssteuersignals (Pself_CR), welches eine Leistungsausgabe des Leistungsversorgungsbauelements in Reaktion auf einen Betriebsmodus eines externen Bauelements steuert, und – einer Leistungsgeneratoreinheit (310) zum wahlweisen Erzeugen eines ersten Leistungspegels oder eines zweiten Leistungspegels, welcher niedriger als der erste Leistungspegel ist, in Reaktion auf das Leistungssteuersignal (Pself_CR), um dem externen Bauelement Leistung zur Verfügung zu stellen, wobei der erste Leistungspegel dem externen Bauelement vor Eintritt in einen ersten Betriebsmodus zur Verfügung gestellt wird, der den ersten Leistungspegel erfordert, – wobei die Leistungssteuerschaltung folgende Komponenten umfasst: – eine interne Taktgeneratoreinheit (302) zum Erzeugen eines internen Taktsignals (POSC), welches während eines Betriebszeitraums des externen Bauelements, der den ersten Betriebsmodus und einen zweiten Betriebsmodus umfasst, eine reguläre Periodendauer hat, – eine Zählereinheit (304) zum Erzeugen eines ersten, zweiten, dritten und vierten Taktsignals (Q1, Q2, Q3, Q4) in Reaktion auf das interne Taktsignal (POSC), – eine Modussteuereinheit (306) zum Erzeugen eines Modussteuersignals (Cmode), welches den Betriebszeitraum in Reaktion auf das vierte Taktsignal (Q4) in den ersten Betriebsmodus und den zweiten Betriebsmodus aufteilt, und – eine Leistungssteuereinheit (308) zum Erzeugen des Leistungssteuersignals (Pself_CR) in Reaktion auf das interne Taktsignal (POSC), das erste Taktsignal (Q1), das zweite Taktsignal (Q2), das dritte Taktsignal (Q3) und das Modussteuersignal (Cmode), – wobei der erste Leistungspegel ausgegeben wird, wenn das interne Taktsignal (POSC) und das erste Taktsignal (Q1), das zweite Taktsignal (Q2) und das dritte Taktsignal (Q3) alle aktiv sind oder das Modussteuersignal aktiv ist.

Description

  • Die Erfindung betrifft ein Leistungsversorgungsbauelement, das z. B. für einen DRAM (dynamischer Speicher mit direktem Zugriff) oder einen anderen Halbleiterspeicher verwendbar ist.
  • Im schnell wachsenden Entwicklungsbereich von tragbaren Geräten ist die Minimierung der Verlustleistung ein wichtiger Gesichtspunkt, um die Zeitdauer für einen tragbaren Betrieb zu verlängern. Entsprechend wurden verschiedene Bauelemente und Verfahren entwickelt, um die Verlustleistung in tragbaren Geräten zu verringern.
  • Die zunehmende Anwendung von DRAMs in tragbaren Geräten hat die Notwendigkeit einer Reduzierung der Verlustleitung in DRAMs noch dringlicher gemacht. Daher wurden in jüngerer Zeit einige Entwurfsverfahren für DRAMs untersucht, um die Verlustleistung während Auffrischungsvorgängen im DRAM zu reduzieren.
  • Auffrischungsvorgänge umfassen eine Reihe von Vorgängen, welche Daten in Halbleiterspeichern, wie DRAMs, erhalten. Allgemein umfassen DRAM-Bauelemente Kondensatoren als grundlegende Speicherzellenstrukturen, und DRAM-Bauelemente bestimmen den Datenstatus abhängig davon, ob Ladung in einer gegebenen Kondensatorzelle gespeichert ist. Die in einem Kondensator gespeicherte Ladung wird jedoch aufgrund von Leckströmen mit der Zeit entladen, wodurch die Daten eventuell verloren gehen können. Um dieses Problem zu lösen, werden die in dem DRAM gespeicherten Daten durch periodisches Wiederaufladen der Kondensatorzellen erhalten. Dieser Vorgang wird auch als Auffrischungsvorgang bezeichnet.
  • Bei einem solchen Auffrischungsvorgang werden Daten in den Speicherzellen gelesen, verstärkt und dann in den ursprünglichen Speicherzellen wieder gespeichert. Ein Beispiel für den Auffrischungsvorgang ist eine Selbstauffrischung. Bei einem Selbstauffrischungsvorgang wird ein Auffrischungsvorgang ohne einen externen Auffrischungsbefehl in regulären periodischen Intervallen ausgeführt, wobei der DRAM in einem Langzeitwartemodus oder in einem Modus mit niedrigem Energieverbrauch betrieben wird. Während eines Selbstauffrischungsvorgangs wird der Auffrischungsvorgang fortlaufend ausgeführt, bis ein extern erzeugtes Auffrischungsendesignal empfangen wird.
  • Ein Leistungsversorgungsbauelement stellt dem DRAM-Bauelement einen Gleichspannungspegel zur Verfügung, welcher zum Ausführen des DRAM-Betriebs erforderlich ist. Wie oben ausgeführt, wird der Selbstauffrischungsvorgang während eines Betriebsmodus ausgeführt, bei dem keine Eingabe-/Ausgabevorgänge für Daten ausgeführt werden, z. B. während eines Langzeitwartemodus oder in einem Modus mit niedrigem Energieverbrauch, was den Vorteil eines relativ niedrigen Leistungsverbrauchs verglichen mit einem normalen Betriebsmodus aufweist. Dadurch stellt das DRAM-Leistungsversorgungsbauelement verglichen mit dem Normalbetrieb relativ niedrige Leistungspegel während des Auffrischungsmodus zur Verfügung, was den Leistungsverbrauch des DRAM reduziert.
  • 1 zeigt Eingabe- und Ausgabesignale eines Leistungsversorgungsbauelements 100 für einen Selbstauffrischungsvorgang in einem herkömmlichen Halbleiterspeicher. 2 zeigt ein Signalverlaufsdiagramm des herkömmlichen Leistungsversorgungsbauelements aus 1.
  • Wie aus den 1 und 2 ersichtlich ist, stellt das herkömmliche Leistungsversorgungsbauelement 100 einem DRAM während eines Zeitraums eines Selbstauffrischungsvorgangs (SR-Bereich A) verglichen mit einem normalen Betriebsbereich relativ geringe Leistungspegel in Reaktion auf ein Selbstauffrischungstaktsignal Pself, welches von einer externen Quelle eingegeben wird, und einer vorbestimmten Referenzspannung Vref zur Verfügung. Hierbei kann das Leistungsversorgungsbauelement 100 einen nicht dargestellten Differenzverstärker umfassen. Dies ist allgemein bekannt, so dass hier auf eine ausführliche Beschreibung verzichtet wird.
  • Bei einer anderen Technik wird, wie aus den Signalformen aus 2 ersichtlich ist, der DRAM-Selbstauffrischungsvorgang während des SR-Bereichs A in einen aktiven Vorlademodus B und einen Leerlaufmodus C aufgeteilt. Während des aktiven Vorlademodus B wird ein aktueller Auffrischungsvorgang ausgeführt. Aus diesem Grund benötigt der aktivierte Auffrischungsmodus B eine relativ hohe Leistung verglichen mit dem Leerlaufmodus C, der einen Wartezustand repräsentiert. Die Leistung, welche an das Leistungsversorgungsbauelement 100 unter der Steuerung durch das Selbstauffrischungstaktsignal Pself während des SR-Bereichs A angelegt wird, ist jedoch verglichen mit dem normalen Betriebsbereich relativ schwach. Dadurch besteht eine gewisse Gefahr, dass die für den aktiven Vorlademodus des Selbstauffrischungsvorgangs zur Verfügung gestellte Leistung nicht ausreichend ist. Zusätzlich wird während des Leerlaufmodus C unnötig Leistung verbraucht werden.
  • Die Patentschrift US 6.560.154 B1 offenbart ein Leistungsversorgungsbauelement für einen DRAM in Form eines zwischen den DRAM und eine Leistungsversorgungsleitung eingeschleiften Leistungsschalters, der von einer Auffrischsteuerschaltung angesteuert wird, um den DRAM nur in Auffrischzeiträumen an die Leistungsversorgungsleitung anzukoppeln, während er zwischen diesen Zeiträumen davon abgekoppelt gehalten wird. Dabei erfolgt die Ankopplung kurz vor Beginn eines Auffrischvorgangs und die Abkopplung kurz nach dem Ende des Auffrischvorgangs. Die Auffrischsteuerschaltung beinhaltet einen Zeitgeber zum Erfassen, wann ein jeweiliger Auffrischvorgang durchzuführen ist.
  • Die Patentschrift US 5.959.925 A offenbart einen DRAM mit einer speziellen Selbstauffrischsteuerschaltung, mit der in einfacher Weise eine Änderung der Selbstauffrischperiode ermöglicht werden soll, um den Leistungsverbrauch niedrig zu halten.
  • Es ist Aufgabe der Erfindung, ein Leistungsversorgungsbauelement zur Verfügung stellen, welches eine vergleichsweise effiziente Steuerung der ausgegebenen Leistung während jedes Betriebsmodus eines davon gespeisten externen Bauelements, wie eines DRAM oder anderen Speicherbauelements, ermöglicht.
  • Die Erfindung löst diese Aufgabe durch ein Leistungsversorgungsbauelement mit den Merkmalen des Patentanspruchs 1.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:
  • 1 ein schematisches Blockdiagramm eines herkömmlichen Leistungsversorgungsbauelements für einen Halbleiterspeicher im Fall eines Selbstauffrischungsvorgangs,
  • 2 ein Diagramm von Signalverläufen des herkömmlichen Leistungsversorgungsbauelements aus 1,
  • 3 ein Blockdiagramm eines erfindungsgemäßen Leistungsversorgungsbauelements,
  • 4 ein Diagramm von Eingabe- und Ausgabesignalverläufen des erfindungsgemäßen Leistungsversorgungsbauelements aus 3,
  • 5 ein Schaltbild einer erfindungsgemäßen Leistungssteuereinheit und
  • 6 ein Schaltbild einer erfindungsgemäßen Leistungsgeneratoreinheit.
  • 3 zeigt ein Blockdiagramm eines erfindungsgemäßen Leistungsversorgungsbauelements 300 das eine interne Taktsignalgeneratoreinheit 302, eine Zählereinheit 304, eine Modussteuereinheit 306, eine Leistungssteuereinheit 308 und eine Leistungsgeneratoreinheit 310 umfasst.
  • Die interne Taktsignalgeneratoreinheit 302 erzeugt ein internes Taktsignal POSC mit einer regelmäßigen Periodendauer während eines Selbstauffrischungszeitraums eines Betriebs eines Halbleiterspeicherbauelements in Reaktion auf ein extern eingegebenes Selbstauffrischungsperiodensignals Pself.
  • Die Zählereinheit 304 empfängt das interne Taktsignal POSC von der internen Taktsignalgeneratoreinheit 302 und erzeugt geteilte Taktsignale Q1, Q2, Q3 und Q4. Bei einer möglichen Realisierung werden die geteilten Taktsignale Q1, Q2, Q3 und Q4 nacheinander durch Teilen, beispielsweise durch zwei, des jeweils vorherigen Signals, d. h. des internen Taktsignals POSC bzw. der Taktsignale Q1, Q2 und Q3, erzeugt.
  • Die Modussteuereinheit 306 erzeugt ein Steuersignal Cmode zum Steuern des Betriebs des Halbleiterspeichers während der Selbstauffrischungsperiode in Reaktion auf das Selbstauffrischungsperiodensignal Pself und das geteilte Taktsignal Q4. In anderen Worten ausgedrückt, das Modussteuersignal Cmode unterteilt den Betrieb des Halbleiterspeichers während der Selbstauffrischungsperiode in einen aktiven Vorlademodus und einen Leerlaufmodus und steuert dadurch den Betrieb des Halbleiterspeichers.
  • Die Leistungssteuerschaltung 308 erzeugt ein Leistungssteuersignal Pself_CR zum Steuern des Pegels der Leistungsausgabe der Leistungsgeneratoreinheit 310 in Reaktion auf die geteilten Taktsignale Q1, Q2, Q3 und Q4 und das Modussteuersignal Cmode. Das Leistungssteuersignal Pself_CR steigert die Ausgabeleistung durch Steuern einer Ausgabe der Leistungsgeneratoreinheit 310, bevor das Halbleiterspeicherbauelement in den aktiven Vorlademodus eintritt. Daraus resultiert, dass das Leistungssteuersignal Pself_CR einen stabilen Betrieb des Halbleiterspeicherbauelements unterstützt.
  • Die Leistungsgeneratoreinheit 310 stellt dem Halbleiterspeicher in Reaktion auf das Leistungssteuersignal Pself_CR verschiedene Leistungsstärken bzw. Versorgungsspannungspegel zur Verfügung. Bei einer möglichen Ausführungsform umfasst die Leistungsgeneratoreinheit 310 einen üblichen Differenzverstärker.
  • 4 zeigt ein Diagramm von Signalverläufen des erfindungsgemäßen Leistungsversorgungsbauelements aus 3, dessen Funktionsweise nun unter Bezugnahme auf 4 beschrieben wird.
  • Das interne Taktsignal POSC wird während des Selbstauffrischungszeitraums des Halbleiterspeicherbetriebs von der internen Taktsignalgeneratoreinheit 302 erzeugt. Die Zählereinheit 304 teilt das interne Taktsignal POSC durch zwei, um das geteilte Taktsignal Q1 zu erzeugen. Das geteilte Taktsignal Q1 wird wiederum durch zwei geteilt, um das geteilte Taktsignal Q2 zu erzeugen. Das geteilte Taktsignal Q2 wird wiederum durch zwei geteilt, um das geteilte Taktsignal Q3 zu erzeugen. Das geteilte Taktsignal Q3 wird wiederum durch zwei geteilt, um das geteilte Taktsignal Q4 zu erzeugen. Zusätzlich wird anfänglich das Modussteuersignal Cmode in Reaktion auf das Selbstauffrischungsperiodensignal Pself aktiviert. Das Modussteuersignal Cmode wird in Reaktion auf das geteilte Taktsignal Q4 wieder aktiviert. Im dargestellten Ausführungsbeispiel ist das Modussteuersignal Cmode ein automatisches Pulssignal mit einer vorgegebenen Dauer, das in diesem Fall in Reaktion auf das externe Signal Pself aktiviert und automatisch nach Ablauf eines vorbestimmten Zeitintervalls deaktiviert wird. Wird ein Selbstauffrischungsvorgang ausgeführt, dann wird der Halbleiterspeicher während eines Zeitraums A in den aktiven Vorlademodus gesetzt, wenn das Pulssignal aktiviert ist. Andernfalls wird der Halbleiterspeicher nach Aktivierung des Pulssignals in den Leerlaufmodus gesetzt.
  • Wie oben beschrieben, stellt das erfindungsgemäße Leistungsversorgungsbauelement 300 dem Halbleiterspeicher für den Fall, dass er durch die Leistungsgeneratoreinheit 310 in einem aktiven Vorlademodus betrieben wird, eine ausreichende Leistung hierfür zur Verfügung. Das Leistungsversorgungsbauelement 300 stellt dem Halbleiterspeicher außerdem für den Fall, dass er im Leerlauf betrieben wird, einen relativ niedrigen Leistungspegel zur Verfügung, um den Leistungsverbrauch zu reduzieren. Des Weiteren vergrößert das Leistungsversorgungsbauelement 300 den angelegten Leistungspegel für eine vorbestimmte Zeitdauer B vor einem Betriebswechsel des Halbleiterspeichers in den aktiven Vorlademodus. Um diese Betriebsweise zu realisieren, erzeugt die Leistungssteuereinheit 308 das Leistungssteuersignal Pself_CR zur entsprechenden Steuerung der Ausgabe der Leistungsgeneratoreinheit 310 in Reaktion auf das interne Taktsignal POSC, die geteilten Taktsignale Q1, Q2 und Q3 und das Modussteuersignal Cmode.
  • 5 zeigt ein Schaltbild einer möglichen Realisierung der Leistungssteuereinheit 308 von 3. Wie aus 5 ersichtlich, umfasst die Leistungssteuereinheit 308 in diesem Fall ein UND-Gatter 502 zum Empfangen des internen Taktsignals POSC und der geteilten Taktsignale Q1, Q2 und Q3 und zum Ausführen einer UND-Verknüpfung. Eine Ausgabe des UND-Gatters 502 und das Modussteuersignal Cmode werden zur Durchführung einer NOR-Verknüpfung in ein NOR-Gatter 504 eingegeben, um das Leistungssteuersignal Pself_CR zu erzeugen. Wie aus 4 und 5 ersichtlich, wird das Leistungssteuersignal Pself_CR nur in einem Zeitraum aktiviert, im dargestellten Ausführungsbeispiel mit aktiv niedrigem Pegel, in welchem das interne Taktsignal POSC und die geteilten Taktsignale Q1, Q2 und Q3 alle einen hohen bzw. aktivierten Zustand haben oder das Modussteuersignal Cmode einen hohen Zustand hat. Wie aus 4 ersichtlich, wird das Leistungssteuersignal Pself_CR während eines Zeitraums der Zeitablaufsequenz nach Beendigung eines aktiven Vorladevorgangs um eine vorbestimmte Zeitspanne B vor dem nächsten, mit A bezeichneten aktiven Vorladevorgang aktiviert.
  • 6 zeigt ein Schaltbild einer Realisierung der Leistungsgeneratoreinheit 310 von 3. Wie aus 6 ersichtlich, ist die Leistungsgeneratoreinheit 310 in diesem Fall als Differenzverstärker ausgeführt und umfasst einen Komparator 602 und eine Steuereinheit 604. Der Komparator 602 vergleicht eine von einer externen Quelle eingegebene Referenzspannung Vref, um eine Ausgabespannung Vout zu erzeugen, welche den gleichen Pegel wie die Referenzspannung Vref hat. Die Steuereinheit 604 steuert eine Reaktionsgeschwindigkeit des Komparators 602 in Reaktion auf das Leistungssteuersignal Pself_CR. Der Komparator ist eine allgemein bekannte Komponente eines üblichen Differenzverstärkers, so dass hier auf eine Beschreibung seiner Funktionsweise verzichtet werden kann.
  • Die Steuereinheit 604 umfasst eine Mehrzahl von NMOS-Transistoren N10, N11 bis N16. Die NMOS-Transistoren N11 bis N16 sind in Reihe zwischen einem Knoten A des Komparators 602 und einer Massespannung eingeschleift. Der NMOS-Transistor N10 ist zwischen einer Source des NMOS-Transistors N14 und der Massespannung eingeschleift und empfängt als Eingabe an seinem Gate das von einem Inverter 606 invertierte Leistungssteuersignal Pself_CR.
  • In einem Betriebszeitraum, in welchem das Leistungssteuersignal Pself_CR einen hohen Pegel hat bzw. nicht aktiv ist, ist der NMOS-Transistor N10 gesperrt, so dass die Mehrzahl von NMOS-Transistoren N11 bis N16 alle in Reihe geschaltet sind. Dadurch wird der Wert des Gesamtwiderstandes der Steuereinheit 604 erhöht und folglich die Reaktionsgeschwindigkeit im Vergleich mit der Referenzspannung Vref verkleinert, so dass eine relativ geringe Leistung ausgegeben wird. In einem Betriebszeitraum, in welchem das Leistungssteuersignal Pself_CR einen niedrigen Pegel hat bzw. aktiv ist, ist der NMOS-Transistor N10 leitend geschaltet. Dadurch ist die Drainelektrode des NMOS-Transistors N13 über den Transistor N10 mit der Massespannung verbunden, so dass der Wert des Gesamtwiderstandes der Steuereinheit 604 reduziert wird. Dies hat eine relativ schnelle Reaktionsgeschwindigkeit der Ausgabespannung Vout im Vergleich zur Referenzspannung Vref des Komparators 602 zur Folge. Daraus resultiert, dass eine relativ starke Leistung ausgegeben wird.
  • Wie oben ausgeführt ist, stellt das erfindungsgemäße Leistungsversorgungsbauelement während des Selbstauffrischungsvorgangs des Halbleiterspeichers auf stabile Weise Leistung für den Auffrischungsvorgang zur Verfügung. Zudem wird in vorteilhafter Weise unnötige Verlustleistung des Halbleiterspeichers während der Selbstauffrischungsperiode effizient reduziert.

Claims (14)

  1. Leistungsversorgungsbauelement mit – einer Leistungssteuerschaltung (302, 304, 306, 308) zum Erzeugen eines Leistungssteuersignals (Pself_CR), welches eine Leistungsausgabe des Leistungsversorgungsbauelements in Reaktion auf einen Betriebsmodus eines externen Bauelements steuert, und – einer Leistungsgeneratoreinheit (310) zum wahlweisen Erzeugen eines ersten Leistungspegels oder eines zweiten Leistungspegels, welcher niedriger als der erste Leistungspegel ist, in Reaktion auf das Leistungssteuersignal (Pself_CR), um dem externen Bauelement Leistung zur Verfügung zu stellen, wobei der erste Leistungspegel dem externen Bauelement vor Eintritt in einen ersten Betriebsmodus zur Verfügung gestellt wird, der den ersten Leistungspegel erfordert, – wobei die Leistungssteuerschaltung folgende Komponenten umfasst: – eine interne Taktgeneratoreinheit (302) zum Erzeugen eines internen Taktsignals (POSC), welches während eines Betriebszeitraums des externen Bauelements, der den ersten Betriebsmodus und einen zweiten Betriebsmodus umfasst, eine reguläre Periodendauer hat, – eine Zählereinheit (304) zum Erzeugen eines ersten, zweiten, dritten und vierten Taktsignals (Q1, Q2, Q3, Q4) in Reaktion auf das interne Taktsignal (POSC), – eine Modussteuereinheit (306) zum Erzeugen eines Modussteuersignals (Cmode), welches den Betriebszeitraum in Reaktion auf das vierte Taktsignal (Q4) in den ersten Betriebsmodus und den zweiten Betriebsmodus aufteilt, und – eine Leistungssteuereinheit (308) zum Erzeugen des Leistungssteuersignals (Pself_CR) in Reaktion auf das interne Taktsignal (POSC), das erste Taktsignal (Q1), das zweite Taktsignal (Q2), das dritte Taktsignal (Q3) und das Modussteuersignal (Cmode), – wobei der erste Leistungspegel ausgegeben wird, wenn das interne Taktsignal (POSC) und das erste Taktsignal (Q1), das zweite Taktsignal (Q2) und das dritte Taktsignal (Q3) alle aktiv sind oder das Modussteuersignal aktiv ist.
  2. Leistungsversorgungsbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das externe Bauelement ein Halbleiterspeicher ist und die Leistungssteuerschaltung das Leistungssteuersignal (Pself_CR) zur Festlegung des Betriebs des Halbleiterspeichers in dem ersten Betriebsmodus oder einem zweiten Betriebsmodus in Abhängigkeit von einer Verlustleistungscharakteristik erzeugt, wobei die Leistungssteuerschaltung einen an den Halbleiterspeicher angelegten Leistungspegel im ersten und zweiten Betriebsmodus steuert und hierfür der Betrieb im ersten Betriebsmodus hinsichtlich des Maßes an Verlustleistung konservativer im Vergleich zum zweiten Betriebsmodus ist.
  3. Leistungsversorgungsbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das externe Bauelement ein Halbleiterspeicher ist und die Leistungssteuerschaltung die Durchführung eines Selbstauffrischungsvorgangs in dem ersten Betriebsmodus und einem zweiten Betriebsmodus festlegt, wobei die Leistungssteuerschaltung das Leistungssteuersignal (Pself_CR) zum Steuern eines an den Halbleiterspeicher angelegten Leistungspegels im ersten und zweiten Betriebsmodus erzeugt und hierbei ein aktiver Vorladevorgang des Auffrischungsvorgangs im ersten Betriebsmodus ausgeführt wird und der zweite Betriebsmodus ein Leerlaufmodus ist.
  4. Leistungsversorgungsbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Zählereinheit (304) das interne Taktsignal (POSC), das erste Taktsignal (Q1), das zweite Taktsignal (Q2) und das dritte Taktsignal (Q3) teilt, um das erste Taktsignal (Q1), das zweite Taktsignal (Q2), das dritte Taktsignal bzw. das vierte Taktsignal (Q4) zu erzeugen.
  5. Leistungsversorgungsbauelement nach Anspruch 4, dadurch gekennzeichnet, dass die Zählereinheit (304) das interne Taktsignal (POSC), das erste Taktsignal (Q1), das zweite Taktsignal (Q2) und das dritte Taktsignal (Q3) jeweils durch zwei teilt.
  6. Leistungsversorgungsbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der zweite Leistungspegel dem externen Bauelement während des zweiten Betriebsmodus zur Verfügung gestellt wird.
  7. Leistungsversorgungsbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Modussteuereinheit (306) ein Pulssignal in Reaktion auf das vierte Taktsignal (Q4) erzeugt, um das Modussteuersignal (Cmode) zu erzeugen, wenn ein Betriebsmodus des externen Bauelements beginnt.
  8. Leistungsversorgungsbauelement nach Anspruch 7, dadurch gekennzeichnet, dass das externe Bauelement während eines Zeitraums, in welchem das Modussteuersignal aktiviert ist, im ersten Betriebsmodus arbeitet.
  9. Leistungsversorgungsbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das vierte Taktsignal (Q4) ein periodisches Signal des ersten Betriebsmodus ist.
  10. Leistungsversorgungsbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Leistungssteuereinheit (308) folgende Komponenten umfasst: – ein UND-Gatter (502) zum Empfangen des internen Taktsignals und des ersten, zweiten und dritten Taktsignals (Q1, Q2, Q3) und – ein NOR-Gatter (504) zum Empfangen einer Ausgabe des UND-Gatters (502) und des Modussteuersignals (Cmode), um das Leistungssteuersignal (Pself_CR) zu erzeugen.
  11. Leistungsversorgungsbauelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Leistungsgeneratoreinheit (310) folgende Komponenten umfasst: – einen Komparator (602), um einen Spannungspegel zu erzeugen, welcher einer von einer externen Quelle eingegebenen Referenzspannung (Vref) entspricht, und – eine Steuereinheit (604), welche zwischen dem Komparator (602) und einer Massespannung eingeschleift ist, wobei die Steuereinheit (604) eine Betriebsgeschwindigkeit des Komparators (602) in Reaktion auf das Leistungssteuersignal (Pself_CR) steuert.
  12. Leistungsversorgungsbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Leistungsgeneratoreinheit (310) einen Differenzverstärker umfasst.
  13. Leistungsversorgungsbauelement nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Steuereinheit (604) folgende Komponenten umfasst: – eine Mehrzahl von NMOS-Transistoren (N11 bis N16), welche in Reihe zwischen dem Komparator (602) und der Massespannung eingeschleift sind, und – eine Widerstandssteuerschaltung zum Überbrücken eines Teils (N14 bis N16) der Mehrzahl von NMOS-Transistoren (N11 bis N16) in Reaktion auf das Leistungssteuersignal (Pself_CR).
  14. Leistungsversorgungsbauelement nach Anspruch 13, dadurch gekennzeichnet, dass die Widerstandssteuerschaltung folgende Komponenten umfasst: – einen Inverter (606) zum Invertieren des Leistungssteuersignals (Pself_CR) und – einen NMOS-Transistor (N10), welcher in Reaktion auf eine Ausgabe des Inverters (606) aktiviert wird.
DE102004059326A 2003-12-03 2004-12-01 Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher Expired - Fee Related DE102004059326B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030087140A KR100591759B1 (ko) 2003-12-03 2003-12-03 반도체 메모리의 전원 공급장치
KR2003-87140 2003-12-03

Publications (2)

Publication Number Publication Date
DE102004059326A1 DE102004059326A1 (de) 2005-07-07
DE102004059326B4 true DE102004059326B4 (de) 2013-10-10

Family

ID=34632054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004059326A Expired - Fee Related DE102004059326B4 (de) 2003-12-03 2004-12-01 Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher

Country Status (3)

Country Link
US (1) US7260013B2 (de)
KR (1) KR100591759B1 (de)
DE (1) DE102004059326B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591759B1 (ko) * 2003-12-03 2006-06-22 삼성전자주식회사 반도체 메모리의 전원 공급장치
JP4298610B2 (ja) * 2004-08-31 2009-07-22 キヤノン株式会社 データ記憶装置
EP1748344A3 (de) * 2005-07-29 2015-12-16 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement
JP4488988B2 (ja) * 2005-09-13 2010-06-23 株式会社東芝 電源電位制御回路
KR100790444B1 (ko) * 2005-10-06 2008-01-02 주식회사 하이닉스반도체 메모리 장치
KR100796782B1 (ko) * 2005-12-13 2008-01-22 삼성전자주식회사 반도체 메모리 장치의 승압전압 발생회로 및 승압전압발생방법
US9061900B2 (en) 2005-12-16 2015-06-23 Bridgestone Corporation Combined use of liquid polymer and polymeric nanoparticles for rubber applications
US8288473B2 (en) 2005-12-19 2012-10-16 Bridgestone Corporation Disk-like nanoparticles
US8877250B2 (en) 2005-12-20 2014-11-04 Bridgestone Corporation Hollow nano-particles and method thereof
US8697775B2 (en) 2005-12-20 2014-04-15 Bridgestone Corporation Vulcanizable nanoparticles having a core with a high glass transition temperature
KR101445405B1 (ko) 2006-07-28 2014-09-26 가부시키가이샤 브리지스톤 상간 영역을 갖는 중합체성 코어-쉘 나노입자
US7597959B2 (en) 2006-12-19 2009-10-06 Bridgestone Corporation Core-shell fluorescent nanoparticles
EP2370349B1 (de) 2008-12-31 2014-10-29 Bridgestone Corporation Herstellungsverfahren für core-first-nanopartikel, nanopartikel und zusammensetzung
US9062144B2 (en) 2009-04-03 2015-06-23 Bridgestone Corporation Hairy polymeric nanoparticles with first and second shell block polymer arms
US9115222B2 (en) 2009-12-29 2015-08-25 Bridgestone Corporation Well defined, highly crosslinked nanoparticles and method for making same
US8812889B2 (en) * 2010-05-05 2014-08-19 Broadcom Corporation Memory power manager
US9428604B1 (en) 2011-12-30 2016-08-30 Bridgestone Corporation Nanoparticle fillers and methods of mixing into elastomers
KR102165736B1 (ko) * 2013-12-18 2020-10-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959925A (en) * 1998-06-01 1999-09-28 Mitsubishi Denki Kabushiki Kaisha DRAM incorporating self refresh control circuit and system LSI including the DRAM
US6560154B1 (en) * 1999-05-14 2003-05-06 Hitachi, Ltd. Semiconductor integrated circuit device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586613A (en) * 1993-04-22 1996-12-24 The Texas A&M University System Electrically peaking hybrid system and method
KR100381966B1 (ko) 1998-12-28 2004-03-22 주식회사 하이닉스반도체 반도체메모리장치및그구동방법
KR100379057B1 (ko) * 1999-04-10 2003-04-08 페어차일드코리아반도체 주식회사 버스트 모드 스위칭 모드 파워 서플라이
JP2001052476A (ja) 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置
EP1136992A3 (de) * 2000-03-24 2006-09-06 Samsung Electronics Co., Ltd. Vorrichtung und Verfahren zur automatischen Steuerung der Laserdiodenleistung
JP3957469B2 (ja) * 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2001338489A (ja) * 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
US6343044B1 (en) 2000-10-04 2002-01-29 International Business Machines Corporation Super low-power generator system for embedded applications
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
JP2002233181A (ja) * 2001-01-31 2002-08-16 Toshiba Corp 電動機制御装置
JP4817510B2 (ja) * 2001-02-23 2011-11-16 キヤノン株式会社 メモリコントローラ及びメモリ制御装置
KR20020072706A (ko) * 2001-03-12 2002-09-18 삼성전자 주식회사 벽걸이형 전자레인지와 그 제어방법
JP4656747B2 (ja) * 2001-03-30 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
KR20030004692A (ko) 2001-07-06 2003-01-15 삼성전자 주식회사 동작모드에 따라 구별된 전원전압을 사용하는 로우디코더를 가지는 반도체 메모리 장치 및 그에 따른 로우디코더의 제어방법
JP4392740B2 (ja) * 2001-08-30 2010-01-06 株式会社ルネサステクノロジ 半導体記憶回路
JP3850264B2 (ja) * 2001-10-29 2006-11-29 株式会社ルネサステクノロジ 半導体装置
JP3964182B2 (ja) * 2001-11-02 2007-08-22 株式会社ルネサステクノロジ 半導体装置
JP2004030816A (ja) * 2002-06-27 2004-01-29 Renesas Technology Corp 半導体装置
KR100456597B1 (ko) * 2002-07-16 2004-11-09 삼성전자주식회사 외부 전압 레벨에 따라 내부 전압을 선택적으로 발생하는반도체 메모리 장치 및 그 내부 전압 발생 회로
US6778455B2 (en) * 2002-07-24 2004-08-17 Micron Technology, Inc. Method and apparatus for saving refresh current
KR100591759B1 (ko) * 2003-12-03 2006-06-22 삼성전자주식회사 반도체 메모리의 전원 공급장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959925A (en) * 1998-06-01 1999-09-28 Mitsubishi Denki Kabushiki Kaisha DRAM incorporating self refresh control circuit and system LSI including the DRAM
US6560154B1 (en) * 1999-05-14 2003-05-06 Hitachi, Ltd. Semiconductor integrated circuit device

Also Published As

Publication number Publication date
KR100591759B1 (ko) 2006-06-22
US7260013B2 (en) 2007-08-21
DE102004059326A1 (de) 2005-07-07
KR20050053896A (ko) 2005-06-10
US20050122819A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
DE102004059326B4 (de) Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher
DE10196673B4 (de) Stromsparende Spannungsversorgungsvorrichtungen für ein Speicherbauelement und Verfahren hierzu
DE10239515B4 (de) Halbleiterspeicher-Steuerverfahren und Halbleiterspeichervorrichtung
DE4314321C2 (de) Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung
DE19549532B4 (de) Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion
DE10237995B4 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE102005037635B4 (de) Hardwaresteuerung für den Wechsel des Betriebsmodus eines Speichers
DE10307244B4 (de) Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren
DE3305501A1 (de) Dynamischer speicher mit direktem zugriff
DE102006014048A1 (de) Stromsparendes Auffrischschema für DRAMs mit segmentierter Wortleitungsarchitektur
DE10106407A1 (de) Schaltung zur Erzeugung einer internen Spannung
DE102005030547A1 (de) Speicherbauelement und Betriebsverfahren
DE19815887A1 (de) Halbleiterspeichereinrichtung
DE60119995T2 (de) System und verfahren zum frühen schreiben in speicher durch halten der bitleitung auf festem potential
DE10344020A1 (de) Halbleiterspeicherbaustein mit Bitleitungsspannungsausgleich
DE102005025910A1 (de) Komparator, der einen Differenzverstärker mit reduziertem Stromverbrauch verwendet
DE102005003903A1 (de) System und Verfahren zumn Auffrischen einer dynamischen Speichervorrichtung
EP1119004A1 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
EP1099224B1 (de) Schaltungsanordnung zur generierung einer referenzspannung für das auslesen eines ferroelektrischen speichers
DE19619923C2 (de) Spannungserhöhungsschaltung für eine Halbleiterspeichervorrichtung sowie Wortleitungstreiber für eine Halbleiterspeichervorrichtung mit einer Spannungserhöhungsschaltung
DE112021001262T5 (de) Versorgungsspannungs-auswahlschaltung
DE3223599A1 (de) Dynamische mos-speichervorrichtung
DE10323237B4 (de) Verfahren und Vorrichtung zur Optimierung der Funktionsweise von DRAM-Speicherelementen
DE19501227B4 (de) DRAM-Auffrisch-Steuerungsschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140111

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee