JP3964182B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3964182B2 JP3964182B2 JP2001337624A JP2001337624A JP3964182B2 JP 3964182 B2 JP3964182 B2 JP 3964182B2 JP 2001337624 A JP2001337624 A JP 2001337624A JP 2001337624 A JP2001337624 A JP 2001337624A JP 3964182 B2 JP3964182 B2 JP 3964182B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- power supply
- circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Credit Cards Or The Like (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置に関し、特に、ＩＣカード用の半導体装置に関する。
【０００２】
【従来の技術】
従来より、非接触状態でリーダライタから電力供給を受けるとともにデータの授受を行なう非接触ＩＣカードが知られている。この非接触ＩＣカードでは、アンテナで受信した高周波信号を整流して電源電圧を生成し、その電源電圧で内部回路を駆動させている。
【０００３】
【発明が解決しようとする課題】
しかし、従来の非接触ＩＣカードでは、内部回路の動作電流の増加／減少によって電源電圧が変動し、内部回路の動作が不安定になるという問題があった。電源電圧を安定化させる方法としては、電源電圧に充電されるコンデンサを設けるのが一般的であるが、ＩＣカード用のＩＣチップに大容量のコンデンサを設けることは困難である。
【０００４】
そこで、内部回路に可変電流源を並列接続し、内部回路の動作電流の増加／減少に応答して可変電流源の電流を減少／増加させ、電源電流を一定にして電源電圧を安定化させる方法が提案された。このような電源電圧安定化方法は、たとえば特開平９−２５８８３６号公報に開示されている。
【０００５】
しかし、この方法では、電源電流を常に内部回路の動作電流の最大値に保っておく必要があったので、ＩＣカードの消費電流が大きくなるという問題があった。
【０００６】
それゆえに、この発明の主たる目的は、内部回路が安定に動作し、消費電流が小さな半導体装置を提供することである。
【０００７】
【課題を解決するための手段】
この発明に係る半導体装置は、電源ノードから駆動電流を受け、所定の動作を行なう内部回路と、電源電位のラインと電源ノードとの間に接続され、電源ノードに電流を供給するための第１のトランジスタを含む電流供給回路と、電源ノードと接地電位のラインとの間に接続され、電源ノードから電流を流出させるための第２のトランジスタを含む電流吸収回路と、電源ノードが予め定められた電位になるように第１および第２のトランジスタの制御電極の電位の各々を制御する制御回路とを備えたものである。ここで、内部回路の駆動電流は、第１のレベルと、第１のレベルよりも低い第２のレベルとの間で変化する。内部回路の駆動電流が安定していて電源ノードが予め定められた電位である場合は、第２のトランジスタは第１のレベルのバイアス電流を流出させ、第１のトランジスタは内部回路の駆動電流と第２のトランジスタのバイアス電流を供給する。内部回路の駆動電流が増加／減少して電源ノードの電位が予め定められた電位から低下／上昇した場合は、第１のトランジスタの電流が増加／減少するとともに、第２のトランジスタの電流が第１のレベルから一旦減少／増加した後に増加／減少して第１のレベルに回復し、電源ノードの電位が予め定められた電位に復帰する。
【０００８】
好ましくは、第２のトランジスタの電流駆動能力は変更可能になっていて、さらに、第２のトランジスタのバイアス電流が第１のレベルになるように第２のトランジスタの電流駆動能力を設定するための第１の設定回路が設けられる。
【０００９】
また好ましくは、内部回路の駆動電流が増加／減少した場合に第１および第２のトランジスタの電流が増加／減少する速度は変更可能になっていて、さらに、内部回路の駆動電流が増加／減少した場合に第１および第２のトランジスタの電流が増加／減少する速度を所望の速度に設定するための第２の設定回路が設けられる。
【００１０】
また好ましくは、内部回路の駆動電流が増加／減少した場合に、駆動電流の増加／減少分だけ第１のトランジスタの電流が増加／減少するとともに、第２のトランジスタの電流が第１のレベルから一旦別のレベルに変化した後に第１のレベルに回復する。
【００１１】
また好ましくは、第２のトランジスタの電流が第１のレベルから別のレベルに変化する時間よりも第２のトランジスタの電流が別のレベルから第１のレベルに回復する時間の方が長い。
【００１２】
また好ましくは、制御回路は、電源ノードの電位と基準電位とを比較し、その比較結果に基づいて第１および第２のトランジスタの制御電極の電位の各々を制御する。
【００１３】
また好ましくは、さらに、第２のトランジスタのバイアス電流が第１のレベルになるように第２のトランジスタの電流駆動能力を設定するための第１の設定信号を保持する保持信号の変更が可能な第１のレジスタを備える。電流吸収回路は、複数の第３のトランジスタと、第１のレジスタに保持された第１の設定信号に従って複数の第３のトランジスタのうちのいずれか少なくともひとつの第３のトランジスタを選択し、選択した少なくとも１つの第３のトランジスタを電源ノードと接地電位のラインとの間に第２のトランジスタとして並列接続する第１の切換回路を含む。
【００１４】
また好ましくは、さらに、第１および第２のトランジスタの電流が増加／減少する速度を設定するための第２の設定信号を保持する保持信号の変更が可能な第２のレジスタが設けられる。制御回路は、それらの制御電極がそれぞれ電源ノードの電位および基準電位を受け、それらの一方電極が共通接続された差動トランジスタ対と、複数の抵抗素子と、第２のレジスタに保持された第２の設定信号に従って複数の抵抗素子のうちのいずれか少なくともひとつの抵抗素子を選択し、選択した各抵抗素子を差動トランジスタ対の一方電極と接地電位のラインとの間に接続する第２の切換回路とを含む。
【００１５】
また好ましくは、さらに、交流電流を整流して電源電位を生成する整流回路を備える。
【００１６】
また好ましくは、半導体装置は、アンテナとともにＩＣカードに設けられ、整流回路は、アンテナによって受信された交流信号を整流する。
【００１７】
また好ましくは、ＩＣカードには、さらに、外部から電源電位を与えるための外部電源端子が設けられている。
【００１８】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１による非接触ＩＣカード１の構成を示す回路ブロック図である。図１において、この非接触ＩＣカード１は、ＩＣチップ２および送受信アンテナ３を備え、ＩＣチップ２は、整流回路４、レギュレータ５、ＩＣＣ変動吸収回路６、ＩＣＣ変動吸収制御回路７、基準電位発生回路８および内部回路９を含む。
【００１９】
送受信アンテナ３は、リーダライタ（図示せず）の送受信アンテナと非接触状態で電磁誘導結合される。送受信アンテナ３は、ＩＣチップ２の整流回路４に接続される。整流回路４は、リーダライタから送受信アンテナ３を介して与えられた高周波信号を整流して第１電源電圧ＶＤＤ１（たとえば５Ｖ）を生成し、その第１電源電圧ＶＤＤ１をレギュレータ５、ＩＣＣ変動吸収回路６、ＩＣＣ変動吸収制御回路７、基準電位発生回路８および内部回路９に与える。
【００２０】
レギュレータ５は、整流回路４からの第１電源電圧ＶＤＤ１とＩＣＣ変動吸収制御回路７からの制御電位ＶＣに基づいて第２電源電圧ＶＤＤ２（たとえば２．５Ｖ）を生成し、その第２電源電圧ＶＤＤ２をＩＣＣ変動吸収回路６、ＩＣＣ変動吸収制御回路７および内部回路９に与える。ＩＣＣ変動吸収回路６は、内部回路９の動作電流ＩＣＣの変動分を吸収してレギュレータ５の出力電圧ＶＤＤ２の安定化を図る。ＩＣＣ変動吸収制御回路７は、レギュレータ５の出力電圧ＶＤＤ２が一定になるように、レギュレータ５およびＩＣＣ変動吸収回路６を制御する。基準電位発生回路８は、整流回路４からの第１電源電圧ＶＤＤ１に基づいて、ＩＣチップ２内で用いられる種々の基準電位ＶＲ１〜ＶＲ４を生成する。
【００２１】
内部回路９は、変調回路１０、復調回路１１、ＵＡＲＴ（universal asynchronous receiver and transmitter）１２、ＣＰＵ（central processing unit）１３および不揮発性メモリ１４を含み、レギュレータ５の出力電圧ＶＤＤ２によって駆動される。
【００２２】
変調回路１０は、ＵＡＲＴ１２からのシリアルデジタル信号に従って整流回路４のインピーダンスを変化させる。リーダライタは、アンテナを介して整流回路４のインピーダンス変化を検出し、その検出結果に基づいてＵＡＲＴ１２から出力されたシリアルデジタル信号を復元する。復調回路１１は、整流回路４で整流された高周波信号を復調してリーダライタから送信されたシリアルデジタル信号を復元し、そのシリアルデジタル信号をＵＡＲＴ１２に与える。
【００２３】
ＵＡＲＴ１２は、復調回路１１からのシリアルデジタル信号をパラレルデジタル信号に変換してＣＰＵ１３に与えるとともに、ＣＰＵ１３からのパラレルデジタル信号をシリアルデジタル信号に変換して変調回路１０に与える。
【００２４】
ＣＰＵ１３は、ＵＡＲＴ１２からのパラレルデジタル信号に含まれているコマンドを解読し、その解読結果に基づいて種々の処理を実行する。不揮発性メモリ１４は、ＣＰＵ１３と結合され、デジタル信号を記憶する。
【００２５】
たとえば、リーダライタからＩＤコードの出力が指示された場合は、ＣＰＵ１３は、不揮発性メモリ１４からＩＤコードを読出してＵＡＲＴ１２に与える。パラレルデジタル信号であるＩＤコードは、ＵＡＲＴ１２によってシリアルデジタル信号に変換され、変調回路１０、整流回路４およびアンテナ３を介してリーダライタに伝達される。また、リーダライタから情報の書込が指示された場合は、ＣＰＵ１３は、リーダライタからアンテナ３、整流回路４、復調回路１１、ＵＡＲＴ１２を介して与えられたパラレルデジタル信号（情報）を不揮発性メモリ１４に書込む。
【００２６】
以下、このＩＣカード１の特徴となる第２電源電圧ＶＤＤ２の安定化方法について詳細に説明する。ＩＣＣ変動吸収制御回路７は、図２に示すように、ＰチャネルＭＯＳトランジスタ２１〜２３およびＮチャネルＭＯＳトランジスタ２７〜３０を含む。ＰチャネルＭＯＳトランジスタ２１，２２は、それぞれ第１電源電位ＶＤＤ１のラインとノードＮ２１，Ｎ２２との間に接続され、それらのゲートはともにノードＮ２２に接続される。ＰチャネルＭＯＳトランジスタ２１，２２は、カレントミラー回路を構成する。ＮチャネルＭＯＳトランジスタ２７，２８は、それぞれノードＮ２１，Ｎ２２とノードＮ２９との間に接続され、それらのゲートはそれぞれ第２電源電位ＶＤＤ２および基準電位ＶＲ２を受ける。
【００２７】
ＮチャネルＭＯＳトランジスタ２９は、ノードＮ２９と接地電位ＧＮＤのラインとの間に接続され、そのゲートは基準電位ＶＲ１を受ける。ＮチャネルＭＯＳトランジスタ２９は、定電流源を構成する。ＭＯＳトランジスタ２１，２２，２７〜２９は、差動増幅器を構成する。差動増幅器の応答速度は、ＮチャネルＭＯＳトランジスタ２９に流れる電流の値により、所定速度に設定されている。ＰチャネルＭＯＳトランジスタ２３は、第１電源電位ＶＤＤ１のラインと出力ノードＮ２３との間に接続され、そのゲートはノードＮ２１の電位Ｖ２１を受ける。ＮチャネルＭＯＳトランジスタ３０は、ノードＮ２３と接地電位ＧＮＤのラインとの間に接続され、そのゲートは基準電位ＶＲ３を受ける。ＮチャネルＭＯＳトランジスタ３０は、定電流源を構成する。ノードＮ２３の電位は、制御電位ＶＣとなる。
【００２８】
ＮチャネルＭＯＳトランジスタ２９に流れる電流は、ＭＯＳトランジスタ２１，２７とＭＯＳトランジスタ２２，２８に分流される。ＮチャネルＭＯＳトランジスタ２８には、基準電位ＶＲ２に応じた値の電流が流れる。ＮチャネルＭＯＳトランジスタ２８とＰチャネルＭＯＳトランジスタ２２は直列接続され、ＰチャネルＭＯＳトランジスタ２２と２１はカレントミラー回路を構成するので、ＭＯＳトランジスタ２１，２２，２８には同じ値の電流が流れる。ＮチャネルＭＯＳトランジスタ２７には、第２電源電位ＶＤＤ２に応じた値の電流が流れる。第２電源電位ＶＤＤ２と基準電位ＶＲ２が同じレベルの場合は、ＭＯＳトランジスタ２１，２２，２８に流れる電流とＮチャネルＭＯＳトランジスタ２７に流れる電流が等しくなってノードＮ２１の電位Ｖ２１とノードＮ２２の電位とが一致する。このとき、ＰチャネルＭＯＳトランジスタ２３に所定レベルの電流が流れてＩＣＣ変動吸収制御回路７の出力電位ＶＣが基準電位ＶＲ４になるように、ＭＯＳトランジスタ２３と３０のサイズが設定されている。
【００２９】
第２電源電位ＶＤＤ２が基準電位ＶＲ２よりも高くなると、ＭＯＳトランジスタ２１，２２，２８に流れる電流よりもＮチャネルＭＯＳトランジスタ２７に流れる電流の方が大きくなってノードＮ２１の電位Ｖ２１が低下し、ＰチャネルＭＯＳトランジスタ２３に流れる電流が大きくなって制御電位ＶＣが上昇する。第２電源電位ＶＤＤ２が基準電位ＶＲ２よりも低くなると、ＭＯＳトランジスタ２１，２２，２８に流れる電流よりもＮチャネルＭＯＳトランジスタ２７に流れる電流の方が小さくなってノードＮ２１の電位Ｖ２１が上昇し、ＰチャネルＭＯＳトランジスタ２３に流れる電流が小さくなって制御電位ＶＣが低下する。
【００３０】
ＩＣＣ変動吸収回路６は、ＮチャネルＭＯＳトランジスタ３１を含む。ＮチャネルＭＯＳトランジスタ３１は、第２電源電位ＶＤＤ２のラインと接地電位ＧＮＤのラインとの間に接続され、そのゲートは制御電位ＶＣを受ける。ＮチャネルＭＯＳトランジスタ３１には、制御電位ＶＣに応じたレベルの電流Ｉ１が流れる。制御電位ＶＣが基準電位ＶＲ４に等しい場合は、電流Ｉ１は予め定められた値（たとえば２．５ｍＡ）になる。制御電位ＶＣが上昇すると、電流Ｉ１が大きくなって第２電源電位ＶＤＤ２が低下する。制御電位ＶＣが低下すると、電流Ｉ１が小さくなって第２電源電圧ＶＤＤ２が上昇する。
【００３１】
レギュレータ５は、ＰチャネルＭＯＳトランジスタ２４〜２６およびＮチャネルＭＯＳトランジスタ３２，３３を含む。ＰチャネルＭＯＳトランジスタ２４，２５は、それぞれ第１電源電位ＶＤＤ１のラインとノードＮ２４，Ｎ２５との間に接続され、それらのゲートはともにノードＮ２４に接続される。ＰチャネルＭＯＳトランジスタ２４，２５は、カレントミラー回路を構成する。ＮチャネルＭＯＳトランジスタ３２，３３は、それぞれノードＮ２４，Ｎ２５と接地電位ＧＮＤのラインとの間に接続され、それらのゲートはそれぞれ制御電位ＶＣおよび基準電位ＶＲ４を受ける。ＭＯＳトランジスタ２４，２５，３２，３３は、差動増幅器を構成する。ＰチャネルＭＯＳトランジスタ２６は、第１電源電位ＶＤＤ１のラインと第２電源電位ＶＤＤ２のラインとの間に接続され、そのゲートはノードＮ２５の電位Ｖ２５を受ける。
【００３２】
ＮチャネルＭＯＳトランジスタ３２とＰチャネルＭＯＳトランジスタ２４は直列接続され、ＰチャネルＭＯＳトランジスタ２４と２５はカレントミラー回路を構成するので、ＭＯＳトランジスタ２４，２５，３２には同じ値の電流が流れる。ＮチャネルＭＯＳトランジスタ３３には、基準電位ＶＲ４に応じた値の電流が流れる。制御電位ＶＣと基準電位ＶＲ４が同レベルの場合は、ＭＯＳトランジスタ２４，２５，３２に流れる電流とＮチャネルＭＯＳトランジスタ３３に流れる電流とが等しくなってノードＮ２４の電位とノードＮ２５の電位Ｖ２５とが一致する。
【００３３】
制御電位ＶＣが基準電位ＶＲ４よりも高くなると、ＭＯＳトランジスタ２４，２５，３２に流れる電流よりもＮチャネルＭＯＳトランジスタ３３に流れる電流の方が小さくなってノードＮ２５の電位Ｖ２５が上昇し、ＰチャネルＭＯＳトランジスタ２６に流れる電流Ｉ２が小さくなって第２電源電位ＶＤＤ２が低下する。制御電位ＶＣが基準電位ＶＲ４よりも低くなると、ＭＯＳトランジスタ２４，２５，３２に流れる電流よりもＮチャネルＭＯＳトランジスタ３３に流れる電流の方が大きくなってノードＮ２５の電位Ｖ２５が低下し、ＰチャネルＭＯＳトランジスタ２６に流れる電流Ｉ２が大きくなって第２電源電位ＶＤＤ２が上昇する。
【００３４】
内部回路９の等価回路は、第２電源電位ＶＤＤ２のラインと接地電位ＧＮＤのラインとの間に直列接続された電流源９ａおよびスイッチ９ｂを含む。内部回路９の非動作時はスイッチ９ｂが非導通になって動作電流ＩＣＣは０ｍＡになり、内部回路９の動作時はスイッチ９ｂが導通して動作電流ＩＣＣは内部回路９の動作状態に応じた電流（たとえば２．５ｍＡ）になる。
【００３５】
図３は、図２に示した第２電源電位ＶＤＤ２の安定化に関連する部分の動作を示すタイムチャートである。図３において、初期状態では、内部回路９は動作しておらず、内部回路９の動作電流ＩＣＣは０ｍＡであったものとする。このとき、レギュレータ５の出力電流Ｉ２とＩＣＣ変動吸収回路６の吸収電流Ｉ１とはともに２．５ｍＡになっている。
【００３６】
ある時刻ｔ０において、内部回路９のスイッチ９ｂが導通すると、内部回路９の電流源９ａの抵抗値はＮチャネルＭＯＳトランジスタ３１の抵抗値よりも十分に低いので、レギュレータ５の出力電流Ｉ２はＩＣＣ変動吸収回路６から内部回路９に転流し、ＩＣＣ変動吸収回路６の吸収電流Ｉ１が０ｍＡになるとともに内部回路９の動作電流ＩＣＣは２．５ｍＡになる。
【００３７】
また、このとき第２電源電位ＶＤＤ２のレベルが低下して基準電位ＶＲ２よりも低くなり、ノードＮ２１の電位Ｖ２１が徐々に上昇して制御電位ＶＣが低下し、ＮチャネルＭＯＳトランジスタ３１，３２の抵抗値が徐々に増大する。ＮチャネルＭＯＳトランジスタ３２の抵抗値が増大すると、ＮチャネルＭＯＳトランジスタ２４，２５，３２に流れる電流が減少し、ノードＮ２５の電位Ｖ２５が低下する。ノードＮ２５の電位Ｖ２５が低下すると、ＰチャネルＭＯＳトランジスタ２６の電流Ｉ２が増加する。電流Ｉ２の増加分は、ＩＣＣ変動吸収回路６の吸収電流Ｉ１の増加分となる。
【００３８】
また、電流Ｉ２が増加すると第２電源電位ＶＤＤ２が上昇し、時刻ｔ０から所定時間Ｔ１の経過後（時刻ｔ１）に第２電源電位ＶＤＤ２が基準電位ＶＲ２に等しくなり、制御電位ＶＣが基準電位ＶＲ４に等しくなってＩＣＣ変動吸収回路６の吸収電流Ｉ１は初期値（２．５ｍＡ）に戻る。このとき、レギュレータ５の出力電流Ｉ２は、Ｉ１＋ＩＣＣ＝２．５＋２．５＝５．０ｍＡになっている。なお、所定時間Ｔ１は、時刻ｔ０において吸収電流Ｉ１が２．５ｍＡから０ｍＡに変化する時間よりも十分に長い時間に設定されている。
【００３９】
次に、時刻ｔ２において、内部回路９のスイッチ９ｂが非導通になると、内部回路９に流れていた電流ＩＣＣがＩＣＣ変動吸収回路６に転流し、内部回路９の動作電流ＩＣＣが０ｍＡになるとともにＩＣＣ変動吸収回路６の吸収電流Ｉ１が５．０ｍＡになる。
【００４０】
また、このとき第２電源電位ＶＤＤ２のレベルが上昇して基準電位ＶＲ２よりも高くなり、ノードＮ２１の電位Ｖ２１が徐々に低下して制御電位ＶＣが上昇し、ＮチャネルＭＯＳトランジスタ３１，３２の抵抗値が徐々に減少する。ＮチャネルＭＯＳトランジスタ３２の抵抗値が減少すると、ＮチャネルＭＯＳトランジスタ２４，２５，３２に流れる電流が増大し、ノードＮ２５の電位が上昇する。ノードＮ２５の電位Ｖ２５が上昇すると、ＰチャネルＭＯＳトランジスタ２６の電流Ｉ２が減少する。電流Ｉ２の減少分は、ＩＣＣ変動吸収回路６の吸収電流Ｉ１の減少分となる。また、電流Ｉ２が減少すると第２電源電位ＶＤＤ２が低下し、時刻ｔ２から所定時間Ｔ１の経過後（時刻ｔ３）に第２電源電位ＶＤＤ２が基準電位ＶＲ２に等しくなり、制御電位ＶＣが基準電位ＶＲ４に等しくなってＩＣＣ変動吸収回路６の吸収電流Ｉ１は初期値（２．５ｍＡ）に戻る。このとき、レギュレータ５の出力電流Ｉ２は、Ｉ１＋ＩＣＣ＝２．５＋０＝２．５ｍＡになっている。なお、所定時間Ｔ１は、時刻ｔ２において吸収電流Ｉ１が２．５ｍＡから５.０ｍＡに変化する時間よりも十分に長い時間に設定されている。
【００４１】
なお、たとえば時刻ｔ１において内部回路９の動作電流ＩＣＣが２．５ｍＡから５．０ｍＡに増加する場合は、ＩＣＣ変動吸収回路６の吸収電流Ｉ１が再度０ｍＡにされるとともにレギュレータ５の出力電流Ｉ２は徐々に増加する。レギュレータ５の出力電流Ｉ２の変化速度は、電流Ｉ２の変化によって電源電位ＶＤＤ１，ＶＤＤ２が変化しない程度の速度に抑えられる。
【００４２】
この実施の形態１では、内部回路９の動作電流が増加／減少したことに応じてその増加／減少分だけＩＣＣ変動吸収回路６の吸収電流Ｉ１を減少／増加させ、その後にレギュレータ５の出力電流Ｉ２を徐々に増加／減少させてＩＣＣ変動吸収回路６の吸収電流Ｉ１を初期設定値に戻すので、レギュレータ５の出力電流Ｉ２が急激に変化するのを防止することができる。したがって、第２電源電位ＶＤＤ２を安定化させることができ、内部回路９を安定に動作させることができる。
【００４３】
また、ＩＣＣ変動吸収回路６に流れる電流Ｉ１を必要最小限の一定値（２．５ｍＡ）に設定したので、レギュレータの出力電流を内部回路の消費電流の最大値に固定し、内部回路の消費電流の増加／減少分だけＩＣＣ変動吸収回路の消費電流を減少／増加させる従来技術に比べ、ＩＣカードの消費電流の低減化を図ることができる。
【００４４】
また、消費電流の変化が整流後の電圧ＶＤＤ１に影響を与えないようにしたので、整流後の電圧ＶＤＤ１を用いて復調する場合に通信異常が生じることがない。
【００４５】
［実施の形態２］
図４は、この発明の実施の形態２による非接触ＩＣカードの要部を示す回路ブロック図である。図４において、この非接触ＩＣカードが図１〜図３で示した非接触ＩＣカード１と異なる点は、ＩＣＣ変動吸収回路６がＩＣＣ変動吸収回路４０で置換され、電流レベル設定レジスタ４３が追加されている点である。
【００４６】
ＩＣＣ変動吸収回路４０は、ｎ個（ただし、ｎは２以上の整数である）のスイッチ４１．１〜４１．ｎとｎ個のＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎとを含む。ＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎは、互いに異なるサイズを有する。スイッチ４１．１〜４１．ｎの一方端子は、ともに第２電源電位ＶＤＤ２のラインに接続される。ＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎは、それぞれスイッチ４１．１〜４１．ｎの他方端子と接地電位ＧＮＤのラインとの間に接続され、それらのゲートはともに制御電位ＶＣを受ける。スイッチ４１．１〜４１．ｎは、電流レベル設定レジスタ４３の出力信号によって制御される。
【００４７】
電流レベル設定レジスタ４３は、ＣＰＵ１３から与えられたセレクト信号を保持し、そのセレクト信号に従ってスイッチ４１．１〜４１．ｎのうちのいずれか１つのスイッチを導通させる。ＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎは互いに異なるサイズを有するので、どのスイッチを導通させるかによってＩＣＣ変動吸収回路４０の吸収電流Ｉ１の初期値を変えることができる。たとえば、スイッチ４２．１を導通させた場合はＩ１＝２．５ｍＡとなり、スイッチ４２．２を導通させた場合はＩ１＝５．０ｍＡとなり、スイッチ４２．３を導通させた場合はＩ１＝７．５ｍＡとなる。他の構成および動作は、実施の形態１の非接触ＩＣカード１と同じであるので、その説明は繰返さない。
【００４８】
この実施の形態２では、ＩＣＣ変動吸収回路４０の吸収電流Ｉ１の初期値を所望の値に設定できるので、ＩＣカードの用途などに応じて内部回路９の動作電流ＩＣＣが変わる場合でも、その用途などに応じてＩＣＣ変動吸収回路４０の吸収電流Ｉ１の初期値を最適値に設定することができる。
【００４９】
なお、この実施の形態２では、ｎ個のスイッチ４１．１〜４１.ｎのうちの１つのスイッチのみ導通させたが２つ以上のスイッチを同時に導通させてもよい。この場合は、吸収電流Ｉ１の初期値をより多段階で変えることができる。また、ＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎのサイズを同じにして２つ以上のスイッチを同時に導通させてもよい。
【００５０】
［実施の形態３］
図５は、この発明の実施の形態３による非接触ＩＣカードの要部を示す回路ブロック図である。図５において、この非接触ＩＣカードが図１〜図３で示した非接触ＩＣカード１と異なる点は、ＩＣＣ変動吸収制御回路７がＩＣＣ変動吸収制御回路５０で置換され、復帰時間設定レジスタ５３が追加されている点である。
【００５１】
ＩＣＣ変動吸収制御回路５０は、ＩＣＣ変動吸収回路６のＮチャネルＭＯＳトランジスタ２９をｍ個（ただし、ｍは２以上の整数である）のスイッチ５１．１〜５１．ｍおよびｍ個のＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍで置換したものである。ＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍは、互いに異なるサイズを有する。スイッチ５１．１〜５１．ｍの一方端子は、ともにノードＮ２９に接続される。ＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍは、それぞれスイッチ５１．１〜５１．ｍの他方端子と接地電位ＧＮＤのラインとの間に接続され、それらのゲートはともに基準電位ＶＲ１を受ける。スイッチ５１．１〜５１．ｍは、復帰時間設定レジスタ５３の出力信号によって制御される。
【００５２】
復帰時間設定レジスタ５３は、ＣＰＵ１３から与えられたセレクト信号を保持し、そのセレクト信号に従ってスイッチ５１．１〜５１．ｍのうちのいずれかのスイッチを導通させる。ＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍは互いに異なるサイズを有するので、どのスイッチを選択するかによってＭＯＳトランジスタ２１，２２，２７，２８からなる差動増幅器の応答速度を変えることができる。差動増幅器の応答速度を変えると、Ｖ２１，ＶＣ，Ｉ１，Ｖ２５，Ｉ２の変化速度を変えることができ、図３の復帰時間Ｔ１を変えることができる。たとえば、復帰時間Ｔ１は、スイッチ５１．１の導通時に最短になり、スイッチ５１．ｍの導通時に最長になる。
【００５３】
この実施の形態３では、Ｉ１，Ｉ２の復帰時間Ｔ１を所望の時間に設定できるので、電源電位ＶＤＤ１，ＶＤＤ２がＩ１，Ｉ２の増加／減少の影響を受けない最高速度にＩ１，Ｉ２の変化速度を設定することができ、非接触ＩＣカードの動作の安定化および信頼性の向上を図ることができる。
【００５４】
なお、この実施の形態３では、ｍ個のスイッチ５１．１〜５１.ｍのうちの１つのスイッチのみ導通させたが２つ以上のスイッチを同時に導通させてもよい。この場合は、Ｉ１，Ｉ２の復帰時間Ｔ１をより多段階で変えることができる。また、ＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍのサイズを同じにして２つ以上のスイッチを同時に導通させてもよい。
【００５５】
なお、実施の形態２と３を組合わせ、ＩＣＣ変動吸収回路４０の吸収電流Ｉ１の初期値を変更可能にするとともに、Ｉ１，Ｉ２の復帰時間Ｔ１を変更可能にしてもよいことは言うまでもない。
【００５６】
［実施の形態４］
図６は、この発明の実施の形態４によるコンビカード５５の構成を示す回路ブロック図である。図６において、このコンビカード５５は、図１の非接触ＩＣカード１に外部電源端子５６を追加したものである。外部電源端子５６は、第１電源電位ＶＤＤ１のラインに接続される。コンビカード５５は、接触型リーダライタと非接触型リーダライタの両方で使用可能になっている。非接触型リーダライタに対しては、コンビカード５５は非接触ＩＣカード１と同様に動作する。接触型リーダライタにセットされた場合は、コンビカード５５の第１電源電位ＶＤＤ１は整流回路４からではなくリーダライタから外部電源端子５６を介して与えられる。
【００５７】
このようなコンビカードでは、外部電源端子５６に流入する微小電流の変化を解析することにより、ＣＰＵ１３の暗号・復号動作を解析する（たとえば他人のカードのキーを読出す）ことも可能である。しかし、このコンビカードでは、ＣＰＵ１３の動作時にＩ１，Ｉ２が変動するので、ＣＰＵ１３の動作による電流変化を解析することが困難となり、耐タンパ性の向上を図ることができる。
【００５８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５９】
【発明の効果】
以上のように、この発明に係る半導体装置では、電源ノードから駆動電流を受け、所定の動作を行なう内部回路と、電源電位のラインと電源ノードとの間に接続され、電源ノードに電流を供給するための第１のトランジスタを含む電流供給回路と、電源ノードと接地電位のラインとの間に接続され、電源ノードから電流を流出させるための第２のトランジスタを含む電流吸収回路と、電源ノードが予め定められた電位になるように第１および第２のトランジスタの制御電極の電位の各々を制御する制御回路とが設けられる。ここで、内部回路の駆動電流は、第１のレベルと、第１のレベルよりも低い第２のレベルとの間で変化する。内部回路の駆動電流が安定していて電源ノードが予め定められた電位である場合は、第２のトランジスタは第１のレベルのバイアス電流を流出させ、第１のトランジスタは内部回路の駆動電流と第２のトランジスタのバイアス電流を供給する。内部回路の駆動電流が増加／減少して電源ノードの電位が予め定められた電位から低下／上昇した場合は、第１のトランジスタの電流が増加／減少するとともに、第２のトランジスタの電流が第１のレベルから一旦減少／増加した後に増加／減少して第１のレベルに回復し、電源ノードの電位が予め定められた電位に復帰する。したがって、電源ノードの電位の安定化を図ることができ、内部回路の動作の安定化を図ることができる。また、駆動電流の増加／減少分を流しておけばよいので、駆動電流の最大値に等しい電流を常時流す必要があった従来に比べ、消費電流が小さくて済む。
【００６０】
好ましくは、第２のトランジスタの電流駆動能力は変更可能になっていて、さらに、第２のトランジスタのバイアス電流が第１のレベルになるように第２のトランジスタの電流駆動能力を設定するための第１の設定回路が設けられる。この場合は、半導体装置の用途に応じて第２のトランジスタのバイアス電流の値を最適値に設定することができる。
【００６１】
また好ましくは、内部回路の駆動電流が増加／減少した場合に第１および第２のトランジスタの電流が増加／減少する速度は変更可能になっていて、さらに、内部回路の駆動電流が増加／減少した場合に第１および第２のトランジスタの電流が増加／減少する速度を所望の速度に設定するための第２の設定回路が設けられる。この場合は、電源ノードの電位が安定化し、かつ第１および第２のトランジスタの電流を迅速に一定値にすることができるように、第１および第２のトランジスタの電流の増加／減少速度を最適値に設定することができる。
【００６２】
また好ましくは、内部回路の駆動電流が増加／減少した場合に、駆動電流の増加／減少分だけ第１のトランジスタの電流が増加／減少するとともに、第２のトランジスタの電流が第１のレベルから一旦別のレベルに変化した後に第１のレベルに回復する。この場合は、駆動電流の増加／減少分だけ供給電流を増加／減少させるので、電源ノードの電位の一層の安定化を図ることができるとともに、消費電力が小さくて済む。
【００６３】
また好ましくは、第２のトランジスタの電流が第１のレベルから別のレベルに変化する時間よりも第２のトランジスタの電流が別のレベルから第１のレベルに回復する時間の方が長い。この場合は、第２のトランジスタの電流が急激に変化するのを防止することができる。
【００６４】
また好ましくは、制御回路は、電源ノードの電位と基準電位とを比較し、その比較結果に基づいて第１および第２のトランジスタの制御電極の電位の各々を制御する。この場合は、第１および第２のトランジスタの電流を容易に制御することができる。
【００６５】
また好ましくは、さらに、第２のトランジスタのバイアス電流が第１のレベルになるように第２のトランジスタの電流駆動能力を設定するための第１の設定信号を保持する保持信号の変更が可能な第１のレジスタを備える。電流吸収回路は、複数の第３のトランジスタと、第１のレジスタに保持された第１の設定信号に従って複数の第３のトランジスタのうちのいずれか少なくともひとつの第３のトランジスタを選択し、選択した少なくとも１つの第３のトランジスタを電源ノードと接地電位のラインとの間に第２のトランジスタとして並列接続する第１の切換回路とを含む。この場合は、第２のトランジスタのバイアス電流を容易に変更および設定することができる。
【００６６】
また好ましくは、さらに、第１および第２のトランジスタの電流が増加／減少する速度を設定するための第２の設定信号を保持する保持信号の変更が可能な第２のレジスタが設けられる。制御回路は、それらの制御電極がそれぞれ電源ノードの電位および基準電位を受け、それらの一方電極が共通接続された差動トランジスタ対と、複数の抵抗素子と、第２のレジスタに保持された第２の設定信号に従って複数の抵抗素子のうちのいずれか少なくともひとつの抵抗素子を選択し、選択した各抵抗素子を差動トランジスタ対の一方電極と接地電位のラインとの間に接続する第２の切換回路とを含む。この場合は、第１および第２のトランジスタの電流の増加／減少速度を容易に変更および設定することができる。
【００６７】
また好ましくは、さらに、交流電流を整流して電源電位を生成する整流回路が設けられる。この場合は、交流電流から電源電位を生成することができる。
【００６８】
また好ましくは、半導体装置は、アンテナとともにＩＣカードに設けられ、整流回路はアンテナによって受信された交流信号を整流する。この場合は、非接触状態でリーダライタから電流供給を受けることができる。
【００６９】
また好ましくは、ＩＣカードには、さらに、外部から電源電位を与えるための外部電源端子が設けられている。この場合は、非接触状態および接触状態のいずれの状態でもリーダライタから電力供給を受けることができる。また、電源電流が徐々に変化するので、暗号機能が外部から電流解析されるのを防止することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による非接触ＩＣカードの構成を示す回路ブロック図である。
【図２】 図１に示したレギュレータ、ＩＣＣ変動吸収回路およびＩＣＣ変動吸収制御回路の構成を示す回路図である。
【図３】 図１および図２に示した非接触ＩＣカードにおける第２電源電位の安定化方法を説明するためのタイムチャートである。
【図４】 この発明の実施の形態２による非接触ＩＣカードの要部を示す回路ブロック図である。
【図５】 この発明の実施の形態３による非接触ＩＣカードの要部を示す回路ブロック図である。
【図６】 この発明の実施の形態４によるコンビカードの構成を示す回路ブロック図である。
【符号の説明】
１ 非接触ＩＣカード、２ ＩＣチップ、３ 送受信アンテナ、４ 整流回路、５ レギュレータ、６，４０ ＩＣＣ変動吸収回路、７，５０ ＩＣＣ変動吸収制御回路、８ 基準電位発生回路、９ 内部回路、９ａ 電流源、９ｂ，４１．１〜４１．ｎ，５１．１〜５１．ｍ スイッチ、１０ 変調回路、１１ 復調回路、１２ ＵＡＲＴ、１３ ＣＰＵ、１４ 不揮発性メモリ、２１〜２６ ＰチャネルＭＯＳトランジスタ、２７〜３３，４２．１〜４２．ｎ，５２．１〜５２．ｍ ＮチャネルＭＯＳトランジスタ、４３ 電流レベル設定レジスタ、５３復帰時間設定レジスタ、５５ コンビカード、５６ 外部電源端子。
【発明の属する技術分野】
この発明は半導体装置に関し、特に、ＩＣカード用の半導体装置に関する。
【０００２】
【従来の技術】
従来より、非接触状態でリーダライタから電力供給を受けるとともにデータの授受を行なう非接触ＩＣカードが知られている。この非接触ＩＣカードでは、アンテナで受信した高周波信号を整流して電源電圧を生成し、その電源電圧で内部回路を駆動させている。
【０００３】
【発明が解決しようとする課題】
しかし、従来の非接触ＩＣカードでは、内部回路の動作電流の増加／減少によって電源電圧が変動し、内部回路の動作が不安定になるという問題があった。電源電圧を安定化させる方法としては、電源電圧に充電されるコンデンサを設けるのが一般的であるが、ＩＣカード用のＩＣチップに大容量のコンデンサを設けることは困難である。
【０００４】
そこで、内部回路に可変電流源を並列接続し、内部回路の動作電流の増加／減少に応答して可変電流源の電流を減少／増加させ、電源電流を一定にして電源電圧を安定化させる方法が提案された。このような電源電圧安定化方法は、たとえば特開平９−２５８８３６号公報に開示されている。
【０００５】
しかし、この方法では、電源電流を常に内部回路の動作電流の最大値に保っておく必要があったので、ＩＣカードの消費電流が大きくなるという問題があった。
【０００６】
それゆえに、この発明の主たる目的は、内部回路が安定に動作し、消費電流が小さな半導体装置を提供することである。
【０００７】
【課題を解決するための手段】
この発明に係る半導体装置は、電源ノードから駆動電流を受け、所定の動作を行なう内部回路と、電源電位のラインと電源ノードとの間に接続され、電源ノードに電流を供給するための第１のトランジスタを含む電流供給回路と、電源ノードと接地電位のラインとの間に接続され、電源ノードから電流を流出させるための第２のトランジスタを含む電流吸収回路と、電源ノードが予め定められた電位になるように第１および第２のトランジスタの制御電極の電位の各々を制御する制御回路とを備えたものである。ここで、内部回路の駆動電流は、第１のレベルと、第１のレベルよりも低い第２のレベルとの間で変化する。内部回路の駆動電流が安定していて電源ノードが予め定められた電位である場合は、第２のトランジスタは第１のレベルのバイアス電流を流出させ、第１のトランジスタは内部回路の駆動電流と第２のトランジスタのバイアス電流を供給する。内部回路の駆動電流が増加／減少して電源ノードの電位が予め定められた電位から低下／上昇した場合は、第１のトランジスタの電流が増加／減少するとともに、第２のトランジスタの電流が第１のレベルから一旦減少／増加した後に増加／減少して第１のレベルに回復し、電源ノードの電位が予め定められた電位に復帰する。
【０００８】
好ましくは、第２のトランジスタの電流駆動能力は変更可能になっていて、さらに、第２のトランジスタのバイアス電流が第１のレベルになるように第２のトランジスタの電流駆動能力を設定するための第１の設定回路が設けられる。
【０００９】
また好ましくは、内部回路の駆動電流が増加／減少した場合に第１および第２のトランジスタの電流が増加／減少する速度は変更可能になっていて、さらに、内部回路の駆動電流が増加／減少した場合に第１および第２のトランジスタの電流が増加／減少する速度を所望の速度に設定するための第２の設定回路が設けられる。
【００１０】
また好ましくは、内部回路の駆動電流が増加／減少した場合に、駆動電流の増加／減少分だけ第１のトランジスタの電流が増加／減少するとともに、第２のトランジスタの電流が第１のレベルから一旦別のレベルに変化した後に第１のレベルに回復する。
【００１１】
また好ましくは、第２のトランジスタの電流が第１のレベルから別のレベルに変化する時間よりも第２のトランジスタの電流が別のレベルから第１のレベルに回復する時間の方が長い。
【００１２】
また好ましくは、制御回路は、電源ノードの電位と基準電位とを比較し、その比較結果に基づいて第１および第２のトランジスタの制御電極の電位の各々を制御する。
【００１３】
また好ましくは、さらに、第２のトランジスタのバイアス電流が第１のレベルになるように第２のトランジスタの電流駆動能力を設定するための第１の設定信号を保持する保持信号の変更が可能な第１のレジスタを備える。電流吸収回路は、複数の第３のトランジスタと、第１のレジスタに保持された第１の設定信号に従って複数の第３のトランジスタのうちのいずれか少なくともひとつの第３のトランジスタを選択し、選択した少なくとも１つの第３のトランジスタを電源ノードと接地電位のラインとの間に第２のトランジスタとして並列接続する第１の切換回路を含む。
【００１４】
また好ましくは、さらに、第１および第２のトランジスタの電流が増加／減少する速度を設定するための第２の設定信号を保持する保持信号の変更が可能な第２のレジスタが設けられる。制御回路は、それらの制御電極がそれぞれ電源ノードの電位および基準電位を受け、それらの一方電極が共通接続された差動トランジスタ対と、複数の抵抗素子と、第２のレジスタに保持された第２の設定信号に従って複数の抵抗素子のうちのいずれか少なくともひとつの抵抗素子を選択し、選択した各抵抗素子を差動トランジスタ対の一方電極と接地電位のラインとの間に接続する第２の切換回路とを含む。
【００１５】
また好ましくは、さらに、交流電流を整流して電源電位を生成する整流回路を備える。
【００１６】
また好ましくは、半導体装置は、アンテナとともにＩＣカードに設けられ、整流回路は、アンテナによって受信された交流信号を整流する。
【００１７】
また好ましくは、ＩＣカードには、さらに、外部から電源電位を与えるための外部電源端子が設けられている。
【００１８】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１による非接触ＩＣカード１の構成を示す回路ブロック図である。図１において、この非接触ＩＣカード１は、ＩＣチップ２および送受信アンテナ３を備え、ＩＣチップ２は、整流回路４、レギュレータ５、ＩＣＣ変動吸収回路６、ＩＣＣ変動吸収制御回路７、基準電位発生回路８および内部回路９を含む。
【００１９】
送受信アンテナ３は、リーダライタ（図示せず）の送受信アンテナと非接触状態で電磁誘導結合される。送受信アンテナ３は、ＩＣチップ２の整流回路４に接続される。整流回路４は、リーダライタから送受信アンテナ３を介して与えられた高周波信号を整流して第１電源電圧ＶＤＤ１（たとえば５Ｖ）を生成し、その第１電源電圧ＶＤＤ１をレギュレータ５、ＩＣＣ変動吸収回路６、ＩＣＣ変動吸収制御回路７、基準電位発生回路８および内部回路９に与える。
【００２０】
レギュレータ５は、整流回路４からの第１電源電圧ＶＤＤ１とＩＣＣ変動吸収制御回路７からの制御電位ＶＣに基づいて第２電源電圧ＶＤＤ２（たとえば２．５Ｖ）を生成し、その第２電源電圧ＶＤＤ２をＩＣＣ変動吸収回路６、ＩＣＣ変動吸収制御回路７および内部回路９に与える。ＩＣＣ変動吸収回路６は、内部回路９の動作電流ＩＣＣの変動分を吸収してレギュレータ５の出力電圧ＶＤＤ２の安定化を図る。ＩＣＣ変動吸収制御回路７は、レギュレータ５の出力電圧ＶＤＤ２が一定になるように、レギュレータ５およびＩＣＣ変動吸収回路６を制御する。基準電位発生回路８は、整流回路４からの第１電源電圧ＶＤＤ１に基づいて、ＩＣチップ２内で用いられる種々の基準電位ＶＲ１〜ＶＲ４を生成する。
【００２１】
内部回路９は、変調回路１０、復調回路１１、ＵＡＲＴ（universal asynchronous receiver and transmitter）１２、ＣＰＵ（central processing unit）１３および不揮発性メモリ１４を含み、レギュレータ５の出力電圧ＶＤＤ２によって駆動される。
【００２２】
変調回路１０は、ＵＡＲＴ１２からのシリアルデジタル信号に従って整流回路４のインピーダンスを変化させる。リーダライタは、アンテナを介して整流回路４のインピーダンス変化を検出し、その検出結果に基づいてＵＡＲＴ１２から出力されたシリアルデジタル信号を復元する。復調回路１１は、整流回路４で整流された高周波信号を復調してリーダライタから送信されたシリアルデジタル信号を復元し、そのシリアルデジタル信号をＵＡＲＴ１２に与える。
【００２３】
ＵＡＲＴ１２は、復調回路１１からのシリアルデジタル信号をパラレルデジタル信号に変換してＣＰＵ１３に与えるとともに、ＣＰＵ１３からのパラレルデジタル信号をシリアルデジタル信号に変換して変調回路１０に与える。
【００２４】
ＣＰＵ１３は、ＵＡＲＴ１２からのパラレルデジタル信号に含まれているコマンドを解読し、その解読結果に基づいて種々の処理を実行する。不揮発性メモリ１４は、ＣＰＵ１３と結合され、デジタル信号を記憶する。
【００２５】
たとえば、リーダライタからＩＤコードの出力が指示された場合は、ＣＰＵ１３は、不揮発性メモリ１４からＩＤコードを読出してＵＡＲＴ１２に与える。パラレルデジタル信号であるＩＤコードは、ＵＡＲＴ１２によってシリアルデジタル信号に変換され、変調回路１０、整流回路４およびアンテナ３を介してリーダライタに伝達される。また、リーダライタから情報の書込が指示された場合は、ＣＰＵ１３は、リーダライタからアンテナ３、整流回路４、復調回路１１、ＵＡＲＴ１２を介して与えられたパラレルデジタル信号（情報）を不揮発性メモリ１４に書込む。
【００２６】
以下、このＩＣカード１の特徴となる第２電源電圧ＶＤＤ２の安定化方法について詳細に説明する。ＩＣＣ変動吸収制御回路７は、図２に示すように、ＰチャネルＭＯＳトランジスタ２１〜２３およびＮチャネルＭＯＳトランジスタ２７〜３０を含む。ＰチャネルＭＯＳトランジスタ２１，２２は、それぞれ第１電源電位ＶＤＤ１のラインとノードＮ２１，Ｎ２２との間に接続され、それらのゲートはともにノードＮ２２に接続される。ＰチャネルＭＯＳトランジスタ２１，２２は、カレントミラー回路を構成する。ＮチャネルＭＯＳトランジスタ２７，２８は、それぞれノードＮ２１，Ｎ２２とノードＮ２９との間に接続され、それらのゲートはそれぞれ第２電源電位ＶＤＤ２および基準電位ＶＲ２を受ける。
【００２７】
ＮチャネルＭＯＳトランジスタ２９は、ノードＮ２９と接地電位ＧＮＤのラインとの間に接続され、そのゲートは基準電位ＶＲ１を受ける。ＮチャネルＭＯＳトランジスタ２９は、定電流源を構成する。ＭＯＳトランジスタ２１，２２，２７〜２９は、差動増幅器を構成する。差動増幅器の応答速度は、ＮチャネルＭＯＳトランジスタ２９に流れる電流の値により、所定速度に設定されている。ＰチャネルＭＯＳトランジスタ２３は、第１電源電位ＶＤＤ１のラインと出力ノードＮ２３との間に接続され、そのゲートはノードＮ２１の電位Ｖ２１を受ける。ＮチャネルＭＯＳトランジスタ３０は、ノードＮ２３と接地電位ＧＮＤのラインとの間に接続され、そのゲートは基準電位ＶＲ３を受ける。ＮチャネルＭＯＳトランジスタ３０は、定電流源を構成する。ノードＮ２３の電位は、制御電位ＶＣとなる。
【００２８】
ＮチャネルＭＯＳトランジスタ２９に流れる電流は、ＭＯＳトランジスタ２１，２７とＭＯＳトランジスタ２２，２８に分流される。ＮチャネルＭＯＳトランジスタ２８には、基準電位ＶＲ２に応じた値の電流が流れる。ＮチャネルＭＯＳトランジスタ２８とＰチャネルＭＯＳトランジスタ２２は直列接続され、ＰチャネルＭＯＳトランジスタ２２と２１はカレントミラー回路を構成するので、ＭＯＳトランジスタ２１，２２，２８には同じ値の電流が流れる。ＮチャネルＭＯＳトランジスタ２７には、第２電源電位ＶＤＤ２に応じた値の電流が流れる。第２電源電位ＶＤＤ２と基準電位ＶＲ２が同じレベルの場合は、ＭＯＳトランジスタ２１，２２，２８に流れる電流とＮチャネルＭＯＳトランジスタ２７に流れる電流が等しくなってノードＮ２１の電位Ｖ２１とノードＮ２２の電位とが一致する。このとき、ＰチャネルＭＯＳトランジスタ２３に所定レベルの電流が流れてＩＣＣ変動吸収制御回路７の出力電位ＶＣが基準電位ＶＲ４になるように、ＭＯＳトランジスタ２３と３０のサイズが設定されている。
【００２９】
第２電源電位ＶＤＤ２が基準電位ＶＲ２よりも高くなると、ＭＯＳトランジスタ２１，２２，２８に流れる電流よりもＮチャネルＭＯＳトランジスタ２７に流れる電流の方が大きくなってノードＮ２１の電位Ｖ２１が低下し、ＰチャネルＭＯＳトランジスタ２３に流れる電流が大きくなって制御電位ＶＣが上昇する。第２電源電位ＶＤＤ２が基準電位ＶＲ２よりも低くなると、ＭＯＳトランジスタ２１，２２，２８に流れる電流よりもＮチャネルＭＯＳトランジスタ２７に流れる電流の方が小さくなってノードＮ２１の電位Ｖ２１が上昇し、ＰチャネルＭＯＳトランジスタ２３に流れる電流が小さくなって制御電位ＶＣが低下する。
【００３０】
ＩＣＣ変動吸収回路６は、ＮチャネルＭＯＳトランジスタ３１を含む。ＮチャネルＭＯＳトランジスタ３１は、第２電源電位ＶＤＤ２のラインと接地電位ＧＮＤのラインとの間に接続され、そのゲートは制御電位ＶＣを受ける。ＮチャネルＭＯＳトランジスタ３１には、制御電位ＶＣに応じたレベルの電流Ｉ１が流れる。制御電位ＶＣが基準電位ＶＲ４に等しい場合は、電流Ｉ１は予め定められた値（たとえば２．５ｍＡ）になる。制御電位ＶＣが上昇すると、電流Ｉ１が大きくなって第２電源電位ＶＤＤ２が低下する。制御電位ＶＣが低下すると、電流Ｉ１が小さくなって第２電源電圧ＶＤＤ２が上昇する。
【００３１】
レギュレータ５は、ＰチャネルＭＯＳトランジスタ２４〜２６およびＮチャネルＭＯＳトランジスタ３２，３３を含む。ＰチャネルＭＯＳトランジスタ２４，２５は、それぞれ第１電源電位ＶＤＤ１のラインとノードＮ２４，Ｎ２５との間に接続され、それらのゲートはともにノードＮ２４に接続される。ＰチャネルＭＯＳトランジスタ２４，２５は、カレントミラー回路を構成する。ＮチャネルＭＯＳトランジスタ３２，３３は、それぞれノードＮ２４，Ｎ２５と接地電位ＧＮＤのラインとの間に接続され、それらのゲートはそれぞれ制御電位ＶＣおよび基準電位ＶＲ４を受ける。ＭＯＳトランジスタ２４，２５，３２，３３は、差動増幅器を構成する。ＰチャネルＭＯＳトランジスタ２６は、第１電源電位ＶＤＤ１のラインと第２電源電位ＶＤＤ２のラインとの間に接続され、そのゲートはノードＮ２５の電位Ｖ２５を受ける。
【００３２】
ＮチャネルＭＯＳトランジスタ３２とＰチャネルＭＯＳトランジスタ２４は直列接続され、ＰチャネルＭＯＳトランジスタ２４と２５はカレントミラー回路を構成するので、ＭＯＳトランジスタ２４，２５，３２には同じ値の電流が流れる。ＮチャネルＭＯＳトランジスタ３３には、基準電位ＶＲ４に応じた値の電流が流れる。制御電位ＶＣと基準電位ＶＲ４が同レベルの場合は、ＭＯＳトランジスタ２４，２５，３２に流れる電流とＮチャネルＭＯＳトランジスタ３３に流れる電流とが等しくなってノードＮ２４の電位とノードＮ２５の電位Ｖ２５とが一致する。
【００３３】
制御電位ＶＣが基準電位ＶＲ４よりも高くなると、ＭＯＳトランジスタ２４，２５，３２に流れる電流よりもＮチャネルＭＯＳトランジスタ３３に流れる電流の方が小さくなってノードＮ２５の電位Ｖ２５が上昇し、ＰチャネルＭＯＳトランジスタ２６に流れる電流Ｉ２が小さくなって第２電源電位ＶＤＤ２が低下する。制御電位ＶＣが基準電位ＶＲ４よりも低くなると、ＭＯＳトランジスタ２４，２５，３２に流れる電流よりもＮチャネルＭＯＳトランジスタ３３に流れる電流の方が大きくなってノードＮ２５の電位Ｖ２５が低下し、ＰチャネルＭＯＳトランジスタ２６に流れる電流Ｉ２が大きくなって第２電源電位ＶＤＤ２が上昇する。
【００３４】
内部回路９の等価回路は、第２電源電位ＶＤＤ２のラインと接地電位ＧＮＤのラインとの間に直列接続された電流源９ａおよびスイッチ９ｂを含む。内部回路９の非動作時はスイッチ９ｂが非導通になって動作電流ＩＣＣは０ｍＡになり、内部回路９の動作時はスイッチ９ｂが導通して動作電流ＩＣＣは内部回路９の動作状態に応じた電流（たとえば２．５ｍＡ）になる。
【００３５】
図３は、図２に示した第２電源電位ＶＤＤ２の安定化に関連する部分の動作を示すタイムチャートである。図３において、初期状態では、内部回路９は動作しておらず、内部回路９の動作電流ＩＣＣは０ｍＡであったものとする。このとき、レギュレータ５の出力電流Ｉ２とＩＣＣ変動吸収回路６の吸収電流Ｉ１とはともに２．５ｍＡになっている。
【００３６】
ある時刻ｔ０において、内部回路９のスイッチ９ｂが導通すると、内部回路９の電流源９ａの抵抗値はＮチャネルＭＯＳトランジスタ３１の抵抗値よりも十分に低いので、レギュレータ５の出力電流Ｉ２はＩＣＣ変動吸収回路６から内部回路９に転流し、ＩＣＣ変動吸収回路６の吸収電流Ｉ１が０ｍＡになるとともに内部回路９の動作電流ＩＣＣは２．５ｍＡになる。
【００３７】
また、このとき第２電源電位ＶＤＤ２のレベルが低下して基準電位ＶＲ２よりも低くなり、ノードＮ２１の電位Ｖ２１が徐々に上昇して制御電位ＶＣが低下し、ＮチャネルＭＯＳトランジスタ３１，３２の抵抗値が徐々に増大する。ＮチャネルＭＯＳトランジスタ３２の抵抗値が増大すると、ＮチャネルＭＯＳトランジスタ２４，２５，３２に流れる電流が減少し、ノードＮ２５の電位Ｖ２５が低下する。ノードＮ２５の電位Ｖ２５が低下すると、ＰチャネルＭＯＳトランジスタ２６の電流Ｉ２が増加する。電流Ｉ２の増加分は、ＩＣＣ変動吸収回路６の吸収電流Ｉ１の増加分となる。
【００３８】
また、電流Ｉ２が増加すると第２電源電位ＶＤＤ２が上昇し、時刻ｔ０から所定時間Ｔ１の経過後（時刻ｔ１）に第２電源電位ＶＤＤ２が基準電位ＶＲ２に等しくなり、制御電位ＶＣが基準電位ＶＲ４に等しくなってＩＣＣ変動吸収回路６の吸収電流Ｉ１は初期値（２．５ｍＡ）に戻る。このとき、レギュレータ５の出力電流Ｉ２は、Ｉ１＋ＩＣＣ＝２．５＋２．５＝５．０ｍＡになっている。なお、所定時間Ｔ１は、時刻ｔ０において吸収電流Ｉ１が２．５ｍＡから０ｍＡに変化する時間よりも十分に長い時間に設定されている。
【００３９】
次に、時刻ｔ２において、内部回路９のスイッチ９ｂが非導通になると、内部回路９に流れていた電流ＩＣＣがＩＣＣ変動吸収回路６に転流し、内部回路９の動作電流ＩＣＣが０ｍＡになるとともにＩＣＣ変動吸収回路６の吸収電流Ｉ１が５．０ｍＡになる。
【００４０】
また、このとき第２電源電位ＶＤＤ２のレベルが上昇して基準電位ＶＲ２よりも高くなり、ノードＮ２１の電位Ｖ２１が徐々に低下して制御電位ＶＣが上昇し、ＮチャネルＭＯＳトランジスタ３１，３２の抵抗値が徐々に減少する。ＮチャネルＭＯＳトランジスタ３２の抵抗値が減少すると、ＮチャネルＭＯＳトランジスタ２４，２５，３２に流れる電流が増大し、ノードＮ２５の電位が上昇する。ノードＮ２５の電位Ｖ２５が上昇すると、ＰチャネルＭＯＳトランジスタ２６の電流Ｉ２が減少する。電流Ｉ２の減少分は、ＩＣＣ変動吸収回路６の吸収電流Ｉ１の減少分となる。また、電流Ｉ２が減少すると第２電源電位ＶＤＤ２が低下し、時刻ｔ２から所定時間Ｔ１の経過後（時刻ｔ３）に第２電源電位ＶＤＤ２が基準電位ＶＲ２に等しくなり、制御電位ＶＣが基準電位ＶＲ４に等しくなってＩＣＣ変動吸収回路６の吸収電流Ｉ１は初期値（２．５ｍＡ）に戻る。このとき、レギュレータ５の出力電流Ｉ２は、Ｉ１＋ＩＣＣ＝２．５＋０＝２．５ｍＡになっている。なお、所定時間Ｔ１は、時刻ｔ２において吸収電流Ｉ１が２．５ｍＡから５.０ｍＡに変化する時間よりも十分に長い時間に設定されている。
【００４１】
なお、たとえば時刻ｔ１において内部回路９の動作電流ＩＣＣが２．５ｍＡから５．０ｍＡに増加する場合は、ＩＣＣ変動吸収回路６の吸収電流Ｉ１が再度０ｍＡにされるとともにレギュレータ５の出力電流Ｉ２は徐々に増加する。レギュレータ５の出力電流Ｉ２の変化速度は、電流Ｉ２の変化によって電源電位ＶＤＤ１，ＶＤＤ２が変化しない程度の速度に抑えられる。
【００４２】
この実施の形態１では、内部回路９の動作電流が増加／減少したことに応じてその増加／減少分だけＩＣＣ変動吸収回路６の吸収電流Ｉ１を減少／増加させ、その後にレギュレータ５の出力電流Ｉ２を徐々に増加／減少させてＩＣＣ変動吸収回路６の吸収電流Ｉ１を初期設定値に戻すので、レギュレータ５の出力電流Ｉ２が急激に変化するのを防止することができる。したがって、第２電源電位ＶＤＤ２を安定化させることができ、内部回路９を安定に動作させることができる。
【００４３】
また、ＩＣＣ変動吸収回路６に流れる電流Ｉ１を必要最小限の一定値（２．５ｍＡ）に設定したので、レギュレータの出力電流を内部回路の消費電流の最大値に固定し、内部回路の消費電流の増加／減少分だけＩＣＣ変動吸収回路の消費電流を減少／増加させる従来技術に比べ、ＩＣカードの消費電流の低減化を図ることができる。
【００４４】
また、消費電流の変化が整流後の電圧ＶＤＤ１に影響を与えないようにしたので、整流後の電圧ＶＤＤ１を用いて復調する場合に通信異常が生じることがない。
【００４５】
［実施の形態２］
図４は、この発明の実施の形態２による非接触ＩＣカードの要部を示す回路ブロック図である。図４において、この非接触ＩＣカードが図１〜図３で示した非接触ＩＣカード１と異なる点は、ＩＣＣ変動吸収回路６がＩＣＣ変動吸収回路４０で置換され、電流レベル設定レジスタ４３が追加されている点である。
【００４６】
ＩＣＣ変動吸収回路４０は、ｎ個（ただし、ｎは２以上の整数である）のスイッチ４１．１〜４１．ｎとｎ個のＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎとを含む。ＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎは、互いに異なるサイズを有する。スイッチ４１．１〜４１．ｎの一方端子は、ともに第２電源電位ＶＤＤ２のラインに接続される。ＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎは、それぞれスイッチ４１．１〜４１．ｎの他方端子と接地電位ＧＮＤのラインとの間に接続され、それらのゲートはともに制御電位ＶＣを受ける。スイッチ４１．１〜４１．ｎは、電流レベル設定レジスタ４３の出力信号によって制御される。
【００４７】
電流レベル設定レジスタ４３は、ＣＰＵ１３から与えられたセレクト信号を保持し、そのセレクト信号に従ってスイッチ４１．１〜４１．ｎのうちのいずれか１つのスイッチを導通させる。ＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎは互いに異なるサイズを有するので、どのスイッチを導通させるかによってＩＣＣ変動吸収回路４０の吸収電流Ｉ１の初期値を変えることができる。たとえば、スイッチ４２．１を導通させた場合はＩ１＝２．５ｍＡとなり、スイッチ４２．２を導通させた場合はＩ１＝５．０ｍＡとなり、スイッチ４２．３を導通させた場合はＩ１＝７．５ｍＡとなる。他の構成および動作は、実施の形態１の非接触ＩＣカード１と同じであるので、その説明は繰返さない。
【００４８】
この実施の形態２では、ＩＣＣ変動吸収回路４０の吸収電流Ｉ１の初期値を所望の値に設定できるので、ＩＣカードの用途などに応じて内部回路９の動作電流ＩＣＣが変わる場合でも、その用途などに応じてＩＣＣ変動吸収回路４０の吸収電流Ｉ１の初期値を最適値に設定することができる。
【００４９】
なお、この実施の形態２では、ｎ個のスイッチ４１．１〜４１.ｎのうちの１つのスイッチのみ導通させたが２つ以上のスイッチを同時に導通させてもよい。この場合は、吸収電流Ｉ１の初期値をより多段階で変えることができる。また、ＮチャネルＭＯＳトランジスタ４２．１〜４２．ｎのサイズを同じにして２つ以上のスイッチを同時に導通させてもよい。
【００５０】
［実施の形態３］
図５は、この発明の実施の形態３による非接触ＩＣカードの要部を示す回路ブロック図である。図５において、この非接触ＩＣカードが図１〜図３で示した非接触ＩＣカード１と異なる点は、ＩＣＣ変動吸収制御回路７がＩＣＣ変動吸収制御回路５０で置換され、復帰時間設定レジスタ５３が追加されている点である。
【００５１】
ＩＣＣ変動吸収制御回路５０は、ＩＣＣ変動吸収回路６のＮチャネルＭＯＳトランジスタ２９をｍ個（ただし、ｍは２以上の整数である）のスイッチ５１．１〜５１．ｍおよびｍ個のＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍで置換したものである。ＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍは、互いに異なるサイズを有する。スイッチ５１．１〜５１．ｍの一方端子は、ともにノードＮ２９に接続される。ＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍは、それぞれスイッチ５１．１〜５１．ｍの他方端子と接地電位ＧＮＤのラインとの間に接続され、それらのゲートはともに基準電位ＶＲ１を受ける。スイッチ５１．１〜５１．ｍは、復帰時間設定レジスタ５３の出力信号によって制御される。
【００５２】
復帰時間設定レジスタ５３は、ＣＰＵ１３から与えられたセレクト信号を保持し、そのセレクト信号に従ってスイッチ５１．１〜５１．ｍのうちのいずれかのスイッチを導通させる。ＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍは互いに異なるサイズを有するので、どのスイッチを選択するかによってＭＯＳトランジスタ２１，２２，２７，２８からなる差動増幅器の応答速度を変えることができる。差動増幅器の応答速度を変えると、Ｖ２１，ＶＣ，Ｉ１，Ｖ２５，Ｉ２の変化速度を変えることができ、図３の復帰時間Ｔ１を変えることができる。たとえば、復帰時間Ｔ１は、スイッチ５１．１の導通時に最短になり、スイッチ５１．ｍの導通時に最長になる。
【００５３】
この実施の形態３では、Ｉ１，Ｉ２の復帰時間Ｔ１を所望の時間に設定できるので、電源電位ＶＤＤ１，ＶＤＤ２がＩ１，Ｉ２の増加／減少の影響を受けない最高速度にＩ１，Ｉ２の変化速度を設定することができ、非接触ＩＣカードの動作の安定化および信頼性の向上を図ることができる。
【００５４】
なお、この実施の形態３では、ｍ個のスイッチ５１．１〜５１.ｍのうちの１つのスイッチのみ導通させたが２つ以上のスイッチを同時に導通させてもよい。この場合は、Ｉ１，Ｉ２の復帰時間Ｔ１をより多段階で変えることができる。また、ＮチャネルＭＯＳトランジスタ５２．１〜５２．ｍのサイズを同じにして２つ以上のスイッチを同時に導通させてもよい。
【００５５】
なお、実施の形態２と３を組合わせ、ＩＣＣ変動吸収回路４０の吸収電流Ｉ１の初期値を変更可能にするとともに、Ｉ１，Ｉ２の復帰時間Ｔ１を変更可能にしてもよいことは言うまでもない。
【００５６】
［実施の形態４］
図６は、この発明の実施の形態４によるコンビカード５５の構成を示す回路ブロック図である。図６において、このコンビカード５５は、図１の非接触ＩＣカード１に外部電源端子５６を追加したものである。外部電源端子５６は、第１電源電位ＶＤＤ１のラインに接続される。コンビカード５５は、接触型リーダライタと非接触型リーダライタの両方で使用可能になっている。非接触型リーダライタに対しては、コンビカード５５は非接触ＩＣカード１と同様に動作する。接触型リーダライタにセットされた場合は、コンビカード５５の第１電源電位ＶＤＤ１は整流回路４からではなくリーダライタから外部電源端子５６を介して与えられる。
【００５７】
このようなコンビカードでは、外部電源端子５６に流入する微小電流の変化を解析することにより、ＣＰＵ１３の暗号・復号動作を解析する（たとえば他人のカードのキーを読出す）ことも可能である。しかし、このコンビカードでは、ＣＰＵ１３の動作時にＩ１，Ｉ２が変動するので、ＣＰＵ１３の動作による電流変化を解析することが困難となり、耐タンパ性の向上を図ることができる。
【００５８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５９】
【発明の効果】
以上のように、この発明に係る半導体装置では、電源ノードから駆動電流を受け、所定の動作を行なう内部回路と、電源電位のラインと電源ノードとの間に接続され、電源ノードに電流を供給するための第１のトランジスタを含む電流供給回路と、電源ノードと接地電位のラインとの間に接続され、電源ノードから電流を流出させるための第２のトランジスタを含む電流吸収回路と、電源ノードが予め定められた電位になるように第１および第２のトランジスタの制御電極の電位の各々を制御する制御回路とが設けられる。ここで、内部回路の駆動電流は、第１のレベルと、第１のレベルよりも低い第２のレベルとの間で変化する。内部回路の駆動電流が安定していて電源ノードが予め定められた電位である場合は、第２のトランジスタは第１のレベルのバイアス電流を流出させ、第１のトランジスタは内部回路の駆動電流と第２のトランジスタのバイアス電流を供給する。内部回路の駆動電流が増加／減少して電源ノードの電位が予め定められた電位から低下／上昇した場合は、第１のトランジスタの電流が増加／減少するとともに、第２のトランジスタの電流が第１のレベルから一旦減少／増加した後に増加／減少して第１のレベルに回復し、電源ノードの電位が予め定められた電位に復帰する。したがって、電源ノードの電位の安定化を図ることができ、内部回路の動作の安定化を図ることができる。また、駆動電流の増加／減少分を流しておけばよいので、駆動電流の最大値に等しい電流を常時流す必要があった従来に比べ、消費電流が小さくて済む。
【００６０】
好ましくは、第２のトランジスタの電流駆動能力は変更可能になっていて、さらに、第２のトランジスタのバイアス電流が第１のレベルになるように第２のトランジスタの電流駆動能力を設定するための第１の設定回路が設けられる。この場合は、半導体装置の用途に応じて第２のトランジスタのバイアス電流の値を最適値に設定することができる。
【００６１】
また好ましくは、内部回路の駆動電流が増加／減少した場合に第１および第２のトランジスタの電流が増加／減少する速度は変更可能になっていて、さらに、内部回路の駆動電流が増加／減少した場合に第１および第２のトランジスタの電流が増加／減少する速度を所望の速度に設定するための第２の設定回路が設けられる。この場合は、電源ノードの電位が安定化し、かつ第１および第２のトランジスタの電流を迅速に一定値にすることができるように、第１および第２のトランジスタの電流の増加／減少速度を最適値に設定することができる。
【００６２】
また好ましくは、内部回路の駆動電流が増加／減少した場合に、駆動電流の増加／減少分だけ第１のトランジスタの電流が増加／減少するとともに、第２のトランジスタの電流が第１のレベルから一旦別のレベルに変化した後に第１のレベルに回復する。この場合は、駆動電流の増加／減少分だけ供給電流を増加／減少させるので、電源ノードの電位の一層の安定化を図ることができるとともに、消費電力が小さくて済む。
【００６３】
また好ましくは、第２のトランジスタの電流が第１のレベルから別のレベルに変化する時間よりも第２のトランジスタの電流が別のレベルから第１のレベルに回復する時間の方が長い。この場合は、第２のトランジスタの電流が急激に変化するのを防止することができる。
【００６４】
また好ましくは、制御回路は、電源ノードの電位と基準電位とを比較し、その比較結果に基づいて第１および第２のトランジスタの制御電極の電位の各々を制御する。この場合は、第１および第２のトランジスタの電流を容易に制御することができる。
【００６５】
また好ましくは、さらに、第２のトランジスタのバイアス電流が第１のレベルになるように第２のトランジスタの電流駆動能力を設定するための第１の設定信号を保持する保持信号の変更が可能な第１のレジスタを備える。電流吸収回路は、複数の第３のトランジスタと、第１のレジスタに保持された第１の設定信号に従って複数の第３のトランジスタのうちのいずれか少なくともひとつの第３のトランジスタを選択し、選択した少なくとも１つの第３のトランジスタを電源ノードと接地電位のラインとの間に第２のトランジスタとして並列接続する第１の切換回路とを含む。この場合は、第２のトランジスタのバイアス電流を容易に変更および設定することができる。
【００６６】
また好ましくは、さらに、第１および第２のトランジスタの電流が増加／減少する速度を設定するための第２の設定信号を保持する保持信号の変更が可能な第２のレジスタが設けられる。制御回路は、それらの制御電極がそれぞれ電源ノードの電位および基準電位を受け、それらの一方電極が共通接続された差動トランジスタ対と、複数の抵抗素子と、第２のレジスタに保持された第２の設定信号に従って複数の抵抗素子のうちのいずれか少なくともひとつの抵抗素子を選択し、選択した各抵抗素子を差動トランジスタ対の一方電極と接地電位のラインとの間に接続する第２の切換回路とを含む。この場合は、第１および第２のトランジスタの電流の増加／減少速度を容易に変更および設定することができる。
【００６７】
また好ましくは、さらに、交流電流を整流して電源電位を生成する整流回路が設けられる。この場合は、交流電流から電源電位を生成することができる。
【００６８】
また好ましくは、半導体装置は、アンテナとともにＩＣカードに設けられ、整流回路はアンテナによって受信された交流信号を整流する。この場合は、非接触状態でリーダライタから電流供給を受けることができる。
【００６９】
また好ましくは、ＩＣカードには、さらに、外部から電源電位を与えるための外部電源端子が設けられている。この場合は、非接触状態および接触状態のいずれの状態でもリーダライタから電力供給を受けることができる。また、電源電流が徐々に変化するので、暗号機能が外部から電流解析されるのを防止することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による非接触ＩＣカードの構成を示す回路ブロック図である。
【図２】 図１に示したレギュレータ、ＩＣＣ変動吸収回路およびＩＣＣ変動吸収制御回路の構成を示す回路図である。
【図３】 図１および図２に示した非接触ＩＣカードにおける第２電源電位の安定化方法を説明するためのタイムチャートである。
【図４】 この発明の実施の形態２による非接触ＩＣカードの要部を示す回路ブロック図である。
【図５】 この発明の実施の形態３による非接触ＩＣカードの要部を示す回路ブロック図である。
【図６】 この発明の実施の形態４によるコンビカードの構成を示す回路ブロック図である。
【符号の説明】
１ 非接触ＩＣカード、２ ＩＣチップ、３ 送受信アンテナ、４ 整流回路、５ レギュレータ、６，４０ ＩＣＣ変動吸収回路、７，５０ ＩＣＣ変動吸収制御回路、８ 基準電位発生回路、９ 内部回路、９ａ 電流源、９ｂ，４１．１〜４１．ｎ，５１．１〜５１．ｍ スイッチ、１０ 変調回路、１１ 復調回路、１２ ＵＡＲＴ、１３ ＣＰＵ、１４ 不揮発性メモリ、２１〜２６ ＰチャネルＭＯＳトランジスタ、２７〜３３，４２．１〜４２．ｎ，５２．１〜５２．ｍ ＮチャネルＭＯＳトランジスタ、４３ 電流レベル設定レジスタ、５３復帰時間設定レジスタ、５５ コンビカード、５６ 外部電源端子。
Claims (11)
- 半導体装置であって、
電源ノードから駆動電流を受け、所定の動作を行なう内部回路、
電源電位のラインと前記電源ノードとの間に接続され、前記電源ノードに電流を供給するための第１のトランジスタを含む電流供給回路、
前記電源ノードと接地電位のラインとの間に接続され、前記電源ノードから電流を流出させるための第２のトランジスタを含む電流吸収回路、および
前記電源ノードが予め定められた電位になるように前記第１および第２のトランジスタの制御電極の電位の各々を制御する制御回路を備え、
前記内部回路の駆動電流は、第１のレベルと、該第１のレベルよりも低い第２のレベルとの間で変化し、
前記内部回路の駆動電流が安定していて前記電源ノードが前記予め定められた電位である場合は、前記第２のトランジスタは前記第１のレベルのバイアス電流を流出させ、前記第１のトランジスタは前記内部回路の駆動電流と前記第２のトランジスタのバイアス電流を供給し、
前記内部回路の駆動電流が増加／減少して前記電源ノードの電位が前記予め定められた電位から低下／上昇した場合は、前記第１のトランジスタの電流が増加／減少するとともに、前記第２のトランジスタの電流が前記第１のレベルから一旦減少／増加した後に増加／減少して前記第１のレベルに回復し、前記電源ノードの電位が前記予め定められた電位に復帰する、半導体装置。 - 前記第２のトランジスタの電流駆動能力は変更可能になっていて、
さらに、前記第２のトランジスタのバイアス電流が前記第１のレベルになるように前記第２のトランジスタの電流駆動能力を設定するための第１の設定回路を備える、請求項１に記載の半導体装置。 - 前記内部回路の駆動電流が増加／減少した場合に前記第１および第２のトランジスタの電流が増加／減少する速度は変更可能になっていて、
さらに、前記内部回路の駆動電流が増加／減少した場合に前記第１および第２のトランジスタの電流が増加／減少する速度を所望の速度に設定するための第２の設定回路を備える、請求項１または請求項２に記載の半導体装置。 - 前記内部回路の駆動電流が増加／減少した場合に、前記駆動電流の増加／減少分だけ前記第１のトランジスタの電流が増加／減少するとともに、前記第２のトランジスタの電流が前記第１のレベルから一旦別のレベルに変化した後に前記第１のレベルに回復する、請求項１に記載の半導体装置。
- 前記第２のトランジスタの電流が前記第１のレベルから前記別のレベルに変化する時間よりも前記第２のトランジスタの電流が前記別のレベルから前記第１のレベルに回復する時間の方が長い、請求項４に記載の半導体装置。
- 前記制御回路は、前記電源ノードの電位と基準電位とを比較し、その比較結果に基づいて前記第１および第２のトランジスタの制御電極の電位の各々を制御する、請求項１に記載の半導体装置。
- さらに、前記第２のトランジスタのバイアス電流が前記第１のレベルになるように前記第２のトランジスタの電流駆動能力を設定するための第１の設定信号を保持する保持信号の変更が可能な第１のレジスタを備え、
前記電流吸収回路は、
複数の第３のトランジスタ、および
前記第１のレジスタに保持された第１の設定信号に従って前記複数の第３のトランジスタのうちのいずれか少なくともひとつの第３のトランジスタを選択し、選択した少なくとも１つの第３のトランジスタを前記電源ノードと前記接地電位のラインとの間に前記第２のトランジスタとして並列接続する第１の切換回路を含む、請求項６に記載の半導体装置。 - さらに、前記第１および第２のトランジスタの電流が増加／減少する速度を設定するための第２の設定信号を保持する保持信号の変更が可能な第２のレジスタを備え、
前記制御回路は、
それらの制御電極がそれぞれ前記電源ノードの電位および前記基準電位を受け、それらの一方電極が共通接続された差動トランジスタ対、
複数の抵抗素子、および
前記第２のレジスタに保持された第２の設定信号に従って前記複数の抵抗素子のうちのいずれか少なくともひとつの抵抗素子を選択し、選択した各抵抗素子を前記差動トランジスタ対の一方電極と前記接地電位のラインとの間に接続する第２の切換回路を含む、請求項６または請求項７に記載の半導体装置。 - さらに、交流電流を整流して前記電源電位を生成する整流回路を備える、請求項１から請求項８のいずれかに記載の半導体装置。
- 前記半導体装置は、アンテナとともにＩＣカードに設けられ、
前記整流回路は、前記アンテナによって受信された交流信号を整流する、請求項９に記載の半導体装置。 - 前記ＩＣカードには、さらに、外部から前記電源電位を与えるための外部電源端子が設けられている、請求項１０に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001337624A JP3964182B2 (ja) | 2001-11-02 | 2001-11-02 | 半導体装置 |
| TW091109018A TW580641B (en) | 2001-11-02 | 2002-04-30 | Semiconductor device with small current consumption having stably operating internal circuitry |
| US10/135,380 US6661215B2 (en) | 2001-11-02 | 2002-05-01 | Semiconductor device with small current consumption having stably operating internal circuitry |
| DE10230119A DE10230119A1 (de) | 2001-11-02 | 2002-07-04 | Halbleitervorrichtung mit einem geringen Stromverbrauch und einer stabil arbeitenden internen Schaltung |
| KR10-2002-0038785A KR100435135B1 (ko) | 2001-11-02 | 2002-07-05 | 내부 회로가 안정하게 동작하고, 소비 전류가 작은 반도체장치 |
| CNB021411379A CN1206608C (zh) | 2001-11-02 | 2002-07-05 | 内部电路稳定工作,消耗电流小的半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001337624A JP3964182B2 (ja) | 2001-11-02 | 2001-11-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003141482A JP2003141482A (ja) | 2003-05-16 |
| JP3964182B2 true JP3964182B2 (ja) | 2007-08-22 |
Family
ID=19152228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001337624A Expired - Fee Related JP3964182B2 (ja) | 2001-11-02 | 2001-11-02 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6661215B2 (ja) |
| JP (1) | JP3964182B2 (ja) |
| KR (1) | KR100435135B1 (ja) |
| CN (1) | CN1206608C (ja) |
| DE (1) | DE10230119A1 (ja) |
| TW (1) | TW580641B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019353A1 (de) * | 1998-09-30 | 2000-04-06 | Koninklijke Philips Electronics N.V. | Datenträger |
| KR100591759B1 (ko) * | 2003-12-03 | 2006-06-22 | 삼성전자주식회사 | 반도체 메모리의 전원 공급장치 |
| US8281158B2 (en) * | 2007-05-30 | 2012-10-02 | Lapis Semiconductor Co., Ltd. | Semiconductor integrated circuit |
| CN102171710B (zh) * | 2008-10-02 | 2014-01-08 | 株式会社半导体能源研究所 | 半导体器件及使用该半导体器件的rfid标签 |
| WO2010082449A1 (en) | 2009-01-16 | 2010-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Regulator circuit and rfid tag including the same |
| JP6108808B2 (ja) | 2011-12-23 | 2017-04-05 | 株式会社半導体エネルギー研究所 | 基準電位生成回路 |
| EP2677474A1 (en) * | 2012-06-21 | 2013-12-25 | ST-Ericsson SA | Secure element power management system |
| DE102013104142B4 (de) | 2013-04-24 | 2023-06-15 | Infineon Technologies Ag | Chipkarte |
| JP2023073158A (ja) | 2021-11-15 | 2023-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59109923A (ja) | 1982-12-15 | 1984-06-25 | Nec Corp | 並列式直流電圧調整器 |
| US5235520A (en) | 1989-10-20 | 1993-08-10 | Seiko Epson Corporation | Integrated circuit having a function for generating a constant voltage |
| JP2978226B2 (ja) | 1990-09-26 | 1999-11-15 | 三菱電機株式会社 | 半導体集積回路 |
| KR930009148B1 (ko) * | 1990-09-29 | 1993-09-23 | 삼성전자 주식회사 | 전원전압 조정회로 |
| KR940003406B1 (ko) | 1991-06-12 | 1994-04-21 | 삼성전자 주식회사 | 내부 전원전압 발생회로 |
| US5124632A (en) * | 1991-07-01 | 1992-06-23 | Motorola, Inc. | Low-voltage precision current generator |
| JP2776652B2 (ja) | 1991-08-06 | 1998-07-16 | 日本電気アイシーマイコンシステム株式会社 | 定電圧回路装置 |
| KR940008286B1 (ko) * | 1991-08-19 | 1994-09-09 | 삼성전자 주식회사 | 내부전원발생회로 |
| JPH05289760A (ja) * | 1992-04-06 | 1993-11-05 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| US5260644A (en) | 1992-05-29 | 1993-11-09 | Motorola, Inc. | Self-adjusting shunt regulator and method |
| JPH06119074A (ja) | 1992-10-02 | 1994-04-28 | Nec Corp | 電源装置 |
| US5606287A (en) * | 1994-06-17 | 1997-02-25 | Fujitsu Limited | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
| CN1154032C (zh) * | 1999-09-02 | 2004-06-16 | 深圳赛意法微电子有限公司 | 预调节器、产生参考电压的电路和方法 |
| JP2001134331A (ja) | 1999-11-01 | 2001-05-18 | Seiko Epson Corp | 半導体集積回路及びそれを用いた装置 |
| ATE386310T1 (de) | 2000-07-20 | 2008-03-15 | Infineon Technologies Ag | Chipkarte mit einer kontaktschnittstelle und einer kontaktlosen schnittstelle |
| DE10115813B4 (de) * | 2001-03-30 | 2004-02-26 | Infineon Technologies Ag | Parallelspannungsregler |
| DE10118813C2 (de) | 2001-04-17 | 2003-07-03 | Wilhelm Bahmueller Maschb Prae | Vorrichtung zum Abstapeln von Faltschachtelschläuchen |
-
2001
- 2001-11-02 JP JP2001337624A patent/JP3964182B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-30 TW TW091109018A patent/TW580641B/zh not_active IP Right Cessation
- 2002-05-01 US US10/135,380 patent/US6661215B2/en not_active Expired - Fee Related
- 2002-07-04 DE DE10230119A patent/DE10230119A1/de not_active Ceased
- 2002-07-05 CN CNB021411379A patent/CN1206608C/zh not_active Expired - Fee Related
- 2002-07-05 KR KR10-2002-0038785A patent/KR100435135B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030038331A (ko) | 2003-05-16 |
| DE10230119A1 (de) | 2003-05-15 |
| CN1206608C (zh) | 2005-06-15 |
| JP2003141482A (ja) | 2003-05-16 |
| TW580641B (en) | 2004-03-21 |
| CN1416100A (zh) | 2003-05-07 |
| US6661215B2 (en) | 2003-12-09 |
| US20030086278A1 (en) | 2003-05-08 |
| KR100435135B1 (ko) | 2004-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4854604B2 (ja) | 半導体集積回路、それを搭載したカードおよびその動作方法 | |
| JP4786316B2 (ja) | 半導体集積回路装置及びそれを用いたｉｃカード | |
| CN100530068C (zh) | 包括模式检测的多模式集成电路器件和使它工作的方法 | |
| US8157180B2 (en) | Integrated circuit device with multiple communication modes and operating method thereof | |
| JP5258490B2 (ja) | 半導体集積回路及びそれを用いたｉｃカード | |
| US6967470B2 (en) | Voltage regulator combining a series type regulator with a shunt type regulator having a constant current source | |
| EP1551031B1 (en) | Semiconductor device card | |
| US20090308937A1 (en) | Noncontact data communications device | |
| JP3964182B2 (ja) | 半導体装置 | |
| AU731174B2 (en) | Apparatus and method for reducing energy fluctuations in a portable data device | |
| JP4574683B2 (ja) | 信号抽出回路 | |
| US6027029A (en) | Smart card capable of adjusting voltages supplied from external device | |
| US7417496B2 (en) | Demodulator circuit of RFID system | |
| JP4455079B2 (ja) | 電源回路 | |
| JP4022401B2 (ja) | Ｉｃチップおよびｉｃカード | |
| JP2006025155A (ja) | 通信装置及び半導体集積回路 | |
| US20020089319A1 (en) | Current mirror circuit | |
| CN113919468A (zh) | 内部电压发生器和包括该发生器的智能卡 | |
| JP2001222696A (ja) | 非接触型ｉｃカードおよび非接触型ｉｃカード通信システム | |
| WO2006117834A1 (ja) | 半導体装置及びicカード | |
| JP2005222278A (ja) | 非接触ｉｃ媒体用インレットおよび非接触ｉｃ媒体ならびにそれを用いた通信システム | |
| KR100426303B1 (ko) | 스마트 카드 | |
| JP3850297B2 (ja) | 接触式データキャリア | |
| JP3955832B2 (ja) | 変調回路および非接触ｉｃカード用リーダライタ | |
| JP2002222399A (ja) | 非接触式ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |