JP2023073158A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023073158A JP2023073158A JP2021186023A JP2021186023A JP2023073158A JP 2023073158 A JP2023073158 A JP 2023073158A JP 2021186023 A JP2021186023 A JP 2021186023A JP 2021186023 A JP2021186023 A JP 2021186023A JP 2023073158 A JP2023073158 A JP 2023073158A
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor device
- information
- control circuit
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 230000006870 function Effects 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims 2
- 230000007704 transition Effects 0.000 abstract description 19
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 102100035475 Blood vessel epicardial substance Human genes 0.000 description 1
- 101001094636 Homo sapiens Blood vessel epicardial substance Proteins 0.000 description 1
- 101000942586 Homo sapiens CCR4-NOT transcription complex subunit 8 Proteins 0.000 description 1
- 101001094629 Homo sapiens Popeye domain-containing protein 2 Proteins 0.000 description 1
- 101000608194 Homo sapiens Pyrin domain-containing protein 1 Proteins 0.000 description 1
- 101000608230 Homo sapiens Pyrin domain-containing protein 2 Proteins 0.000 description 1
- 101000595404 Homo sapiens Ribonucleases P/MRP protein subunit POP1 Proteins 0.000 description 1
- 102100035482 Popeye domain-containing protein 2 Human genes 0.000 description 1
- ROJMAHHOFDIQTI-UHFFFAOYSA-L calcium;2-[2-[bis(carboxylatomethyl)amino]ethyl-(carboxylatomethyl)amino]acetate;hydron;piperazine Chemical compound [Ca+2].C1CNCCN1.OC(=O)CN(CC([O-])=O)CCN(CC(O)=O)CC([O-])=O ROJMAHHOFDIQTI-UHFFFAOYSA-L 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
- G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
Abstract
【課題】通常の動作状態からスタンバイモードへの遷移時またはスタンバイモードから通常の動作状態への復帰時において、電流変動量を最適な幅(値)かつ、最短時間で制御することが可能な技術を提供する。【解決手段】半導体装置は、スタンバイモードへの遷移時において、定電流源をオンまたはオフしての電流変動を抑制する制御回路を有する。制御回路は、レジスタ情報と、電流プロファイルの情報から電流変動値を予測する機能を有する。制御回路は、予測した電流変動値に基づいて、定電流源の一度の制御量と制御回数を最適化する機能を有する。【選択図】図5
Description
本開示は、半導体装置に関し、スタンバイモードを有する半導体装置に適用して有効な技術である。
半導体装置の消費電流を制御して内部電圧を安定化させる技術が提案されている。この種の提案として、例えば、米国特許出願公開第2003/86278号明細書、米国特許出願公開第2019/198062号明細書等がある。
本開示者は、スタンバイモードを有する半導体装置において、通常の動作状態からスタンバイモードへの遷移時またはスタンバイモードから通常の動作状態への復帰時において、電流変動量(電流変動値)が所定の規定値を超えてしまう場合があることを見出した。つまり、例えば、スタンバイモードへの遷移時において、電流変動をある決まった設定で制御するため、スタンバイモードの前(通常の動作状態)に動作していたアプリケーションによっては、無駄な電流源によって無駄な電流を流す場合があり、また、スタンバイモードへの遷移の開始からスタンバイモードへの遷移の完了までの時間も無駄があることが分かった。
本開示の課題は、通常の動作状態からスタンバイモードへの遷移時またはスタンバイモードから通常の動作状態への復帰時において、電流変動量(電流変動値)を最適な幅(値)かつ、最短時間で制御することが可能な技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
一実施の形態によれば、半導体装置は、スタンバイモードへの遷移時において、定電流源をオンまたはオフして電流変動を抑制する制御回路を有する。前記制御回路は、レジスタ情報と、電流プロファイルの情報から電流変動値を予測する機能を有する。前記制御回路は、予測した電流変動値に基づいて、定電流源の一度の制御量と制御回数を最適化する機能を有する。
上記一実施の形態に係る半導体装置によれば、モニタ回路のような専用のハードウエア回路を用いることなく、スタンバイ遷移前のアプリケーション設定から事前に精度の高い電流変動量(電流変動値)を予測し、通常の動作状態からスタンバイモードへの遷移時またはスタンバイモードから通常の動作状態への復帰時において、電流変動量(電流変動値)を最適な幅(値)かつ、最短時間で制御することができる。
以下、実施形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
本開示に係る実施形態の説明前に、本開示の理解を容易とするために、図1を用いて本開示者らによって検討された技術(以下、比較例という。)に係る半導体装置について説明する。図1は、比較例に係る半導体装置の電流変動を説明する図である。図1には、半導体装置10Sが通常の動作状態OPMからスタンバイモード(スタンバイ状態とも言う)STBへ遷移する場合の半導体装置10Sの電流変動が示されている。縦軸は、電流(I(A))を示し、横軸は時間(t)を示す。図1では、半導体装置10Sは、通常の動作状態OPMから、第1状態ST1~第6状態ST6の6つの動作状態を経由して、スタンバイモードSTBへ遷移する。半導体装置10Sが通常の動作状態OPMの時の消費電流はIopとして示され、半導体装置10Sがスタンバイ状態STBとされた時の消費電流がIstbとして示される。SINKは、オン状態の電流源を示している。
図1に示すように、比較例の半導体装置10Sでは、通常の動作状態OPMから第1状態ST1へ遷移すると、4個の電流源SINKがONし、半導体装置10Sの消費電流は通常の動作状態OPMの時の消費電流Iopより、SINK1個分多い消費電流となる。その後、第1状態ST1から第2状態ST2へ遷移すると、5個の電流源SINKがONし、半導体装置10Sの消費電流は通常の動作状態OPMの時の消費電流Iopとほぼ同じになる。その後、半導体装置10Sの状態は、第2状態ST2から、第3状態ST3、第4状態ST4、第5状態ST5、第6状態ST6へと順次へ変化して、スタンバイ状態STBへ遷移する。ここでは、オン状態の電流源SINKの個数が、4個から0個へ、1つずつ減っていく。
このように、比較例の半導体装置10Sでは、電流変動を決まった設定で制御するので、アプリケーションによっては、無駄な電流源SINKによって電流を流してしまう。また、通常の動作状態OPMからスタンバイモードSTBへの遷移時間も無駄がある。図1では、矩形の点線11によって囲まれた状態ST1,ST2が無駄な状態および無駄な時間ということができる。
(実施態様)
図2は、実施形態に係る半導体装置の電流変動を説明する図である。図2には、実施形態に係る半導体装置10が通常の動作状態OPMからスタンバイモードSTBへ遷移する場合の半導体装置10の電流変動が示されている。縦軸は、電流(I(A))を示し、横軸は時間(t)を示す。図2では、半導体装置10は、通常の動作状態OPMから、第1状態ST1~第4状態ST4の4つの動作状態を経由して、スタンバイモードSTBへ遷移する。半導体装置10が通常の動作状態OPMの時の消費電流はIopとして示され、半導体装置10がスタンバイ状態STBとされた時の消費電流がIstbとして示される。SINKは、オン状態の電流源を示している。
図2は、実施形態に係る半導体装置の電流変動を説明する図である。図2には、実施形態に係る半導体装置10が通常の動作状態OPMからスタンバイモードSTBへ遷移する場合の半導体装置10の電流変動が示されている。縦軸は、電流(I(A))を示し、横軸は時間(t)を示す。図2では、半導体装置10は、通常の動作状態OPMから、第1状態ST1~第4状態ST4の4つの動作状態を経由して、スタンバイモードSTBへ遷移する。半導体装置10が通常の動作状態OPMの時の消費電流はIopとして示され、半導体装置10がスタンバイ状態STBとされた時の消費電流がIstbとして示される。SINKは、オン状態の電流源を示している。
図2に示すように、半導体装置10では、通常の動作状態OPMから第1状態ST1へ遷移すると、2個の電流源SINKがONし、半導体装置10の消費電流は通常の動作状態OPMの時の消費電流Iopより低い消費電流となる。その後、第1状態ST1から第2状態ST2へ遷移すると、3個の電流源SINKがONするが、半導体装置10の第2状態ST2時の消費電流は第1状態ST1時の消費電流より、例えば、電流源SINKの1個分だけ低い消費電流となる。その後、半導体装置10の状態は、第2状態ST2から、第3状態ST3、第4状態ST4へと順次へ変化して、スタンバイ状態STBへ遷移する。ここでは、オン状態の電流源SINKの個数が、3個から0個へ、1つずつ減っていく。
このように、実施形態に係る半導体装置10では、一回の処理で制御する電流源SINKの個数とステップ数を変動予測し、制御を行うように構成されている。また、実施形態に係る半導体装置10では、通常の動作状態OPMからスタンバイモードSTBへの遷移時間にも無駄がない構成とされている。
(半導体装置の構成例)
図3は、実施形態に係る半導体装置の構成例を示すブロック図である。半導体装置10は、単結晶シリコンから構成された矩形の半導体チップ30に形成されている。半導体装置10は、中央処理装置(CPU)31と、スタティック型ランダムアクセスメモリ(SRAM)のような揮発性メモリ(RAM)32と、フラッシュメモリやリードオンリメモリのような不揮発性メモリ(ROM)33を含む。半導体装置10は、また、複数の周辺回路(RERI1、PERI2,PERIn)34、35,36および制御回路(CNT)37と、バス39とを含む。バス39は、中央処理装置31、揮発性メモリ32、不揮発性メモリ33、周辺回路34、35、36および制御回路37を相互に接続する。
図3は、実施形態に係る半導体装置の構成例を示すブロック図である。半導体装置10は、単結晶シリコンから構成された矩形の半導体チップ30に形成されている。半導体装置10は、中央処理装置(CPU)31と、スタティック型ランダムアクセスメモリ(SRAM)のような揮発性メモリ(RAM)32と、フラッシュメモリやリードオンリメモリのような不揮発性メモリ(ROM)33を含む。半導体装置10は、また、複数の周辺回路(RERI1、PERI2,PERIn)34、35,36および制御回路(CNT)37と、バス39とを含む。バス39は、中央処理装置31、揮発性メモリ32、不揮発性メモリ33、周辺回路34、35、36および制御回路37を相互に接続する。
中央処理装置31は、不揮発性メモリ33に格納された動作制御プログラムを実行し、所望の制御を実施する。揮発性メモリ32は、中央処理装置31の一時的なデータの格納場所に利用される。周辺回路34、35、36は、タイマ回路、通信回路、アナログデジタル変換回路、デジタルアナログ変換回路などのとすることができる。
制御回路37は、図2で説明した通常の動作状態OPMからスタンバイモードSTBへ遷移する場合の半導体装置10の電流変動を制御または抑制する制御回路である。
次に、図4,図5を用いて、制御回路37の構成例および動作例を説明する。図4は、図3の制御回路の構成例を説明する図である。図5は、図3の制御回路の構成例を説明する他の図である。
図4、図5に示すように、制御回路37は、電流プロファイルIPFの情報を格納するメモリ装置41と、設定レジスタ(REG)42と、電流変動値を予測する演算回路(OPU)43と、電流源SINKのオン・オフを制御するシーケンサ(SEQ)44と、を含む。演算回路43は電流変動予測制御装置と、シーケンサ44は電流源制御装置と、言うこともできる。
メモリ装置41は、中央処理装置31、揮発性メモリ32、不揮発性メモリ33、周辺回路34、35、36などの半導体装置10に搭載された複数の回路ブロック(ここでは、回路ブロックをIPと言うことにする)について、そのIPの設計時の電流評価結果よりテーブル化された電流プロファイルIPF、保証可能な電流変動幅、各IP(31,34-36)の電流源SINKの搭載個数情報などの第1情報を格納する。つまり、メモリ装置41には、各IPの電流プロファイルIPFの情報が格納されている。電流プロファイルIPFの情報は、テーブルデータと言い換えることも可能である。
電流プロファイルIPFは製品により変更または変化するので、メモリ装置41は、例えばフラッシュメモリ等の電気的に書き換え可能な不揮発メモリにより構成するのが好ましい。これにより、電気的に書き換え可能な不揮発メモリに格納された電流プロファイルIPFの情報は、例えば、読み出しが可能な情報および書き換えが可能な情報とすることができる。
図5には、例示的に、メモリ装置41が4つのIP(IP1-IP4)の電流プロファイルIPFを格納する状態を示している。各IP1-IP4の電流プロファイルIPFは、IPF_IP1,IPF_IP2,IPF_IP3,IPF_IPnとして示されている。電流プロファイルIPF_IP1,IPF_IP2,IPF_IP3,IPF_IPnは、IP1-IP4の電流プロファイルIPF_IP1に代表的に示すように、スタンバイ状態のIP1の電流値I1(または電流範囲)、一部動作POP2時のIP1の電流値I2(または電流範囲)、一部動作POP1時のIP1の電流値I3(または電流範囲)、フル動作OPF時のIP1の電流値I4(または電流範囲)の情報を備えるテーブルとすることができる。図5の電流プロファイルIPF_IP1では、例示的に、縦軸がIPの電流I(A)、横軸がIPの動作率OPRのグラフが示されている。
設定レジスタ42は、中央処理装置31や周辺回路34、35、36の各動作クロックソースおよび分周比などの情報(周波数設定に関するクロック設定情報とも言う)、各IP(31,34-36)がスタンバイ中に動作を継続するか否かなどの情報(スタンバイ中の活性化有無に関するスタンバイ設定情報とも言う)、および、各IPの動作モードの情報などのレジスタ情報が格納されている。設定レジスタ42に格納されるレジスタ情報は、第2情報と言い換えることも可能である。設定レジスタ42は、メモリ装置41と同様に、例えばフラッシュメモリ等の電気的に書き換え可能な不揮発メモリにより構成されても、もちろんよい。
なお、図4には、揮発性メモリ32と不揮発性メモリ33が記載されていないが、揮発性メモリ32と不揮発性メモリ33をスタンバイモードに遷移させる場合には、揮発性メモリ32と不揮発性メモリ33の電流プロファイルIPFをメモリ装置41に格納し、設定レジスタ42に揮発性メモリ32と不揮発性メモリ33の動作クロックソースおよび分周比などの情報、揮発性メモリ32と不揮発性メモリ33のスタンバイ中に動作を継続するか否かなどの情報、および、揮発性メモリ32と不揮発性メモリ33の動作モードの情報など格納すればよい。
演算回路43は、メモリ装置41の各電流プロファイルIPFおよび設定レジスタ42の内容などの入力情報に基づいて、通常の動作状態OPMからスタンバイモードSTBへ遷移する場合の一連のシーケンス中における電流変動幅を予測してシーケンス情報を決定する。ここで、シーケンス情報とは、オン状態(またはオフ状態)とさせる電流源SINKの個数(電流源SINKの一度の制御量とも言う)、および、通常の動作状態OPMからスタンバイモードSTBへ遷移する場合のステップ数(制御回数または状態数:ST1-ST4、図2参照)を決定する。
シーケンサ44は、演算回路43によって演算されたシーケンス情報に従って、任意の電流源SINKの個数やステップ数で、図5に示すように、各IP(IP1-IP4)に設けられた電流源SINKの電流のオンやオフを制御する。図5では、各IPに1つの電流源SINKが設けられているように示されているが、電流源SINKの数は2個、3個など複数個の場合もあり得る。
これにより、図2に示すように、半導体装置10が通常の動作状態OPMからスタンバイモードSTBへ遷移する場合の電流変動を実現することができる。
(半導体装置の制御方法)
次に、図6、図7を用いて、実施形態に係る半導体装置10の制御方法を説明する。図6は、実施形態に係る半導体装置の制御方法を説明する図である。図7は、図6のステップS3の制御方法を説明する図である。
次に、図6、図7を用いて、実施形態に係る半導体装置10の制御方法を説明する。図6は、実施形態に係る半導体装置の制御方法を説明する図である。図7は、図6のステップS3の制御方法を説明する図である。
(ステップS1)
制御回路37のメモリ装置41に第1情報が格納される。メモリ装置41は、製品によって変わるのでフラッシュメモリ等に第1情報を格納し、柔軟に対応できるようするのが良い。メモリ装置41に格納される第1情報は、各IP(IP1-IPn:31,34-36)の電流プロファイルIPFのテーブル化された情報、保証可能な電流変動幅、各IP(IP1-IPn)の電流源SINKの搭載個数情報などである。
制御回路37のメモリ装置41に第1情報が格納される。メモリ装置41は、製品によって変わるのでフラッシュメモリ等に第1情報を格納し、柔軟に対応できるようするのが良い。メモリ装置41に格納される第1情報は、各IP(IP1-IPn:31,34-36)の電流プロファイルIPFのテーブル化された情報、保証可能な電流変動幅、各IP(IP1-IPn)の電流源SINKの搭載個数情報などである。
(ステップS2)
次に、設定レジスタ42にレジスタ情報(第2情報)が格納される。第2情報は、各IP(IP1-IPn)のクロックの情報、各IP(IP1-IPn)の通常の動作時(OPM)およびスタンバイ時(STB)の動作許可情報、各IP(IP1-IPn)の動作モードの情報などである。
次に、設定レジスタ42にレジスタ情報(第2情報)が格納される。第2情報は、各IP(IP1-IPn)のクロックの情報、各IP(IP1-IPn)の通常の動作時(OPM)およびスタンバイ時(STB)の動作許可情報、各IP(IP1-IPn)の動作モードの情報などである。
(ステップS3)
次に、演算回路43は、メモリ装置41の第1情報と設定レジスタ42の第2情報とを元に最適な制御を演算する。演算回路43は、オン状態(またはオフ状態)とさせる電流源SINKの個数、および、通常の動作状態OPMからスタンバイモードSTBへ遷移する場合のステップ数(状態数:ST1-ST4、図2参照)を決定する。
次に、演算回路43は、メモリ装置41の第1情報と設定レジスタ42の第2情報とを元に最適な制御を演算する。演算回路43は、オン状態(またはオフ状態)とさせる電流源SINKの個数、および、通常の動作状態OPMからスタンバイモードSTBへ遷移する場合のステップ数(状態数:ST1-ST4、図2参照)を決定する。
ステップS3は、図7に示すように、ステップS31、S32、S33を含む。
(ステップS31)
演算回路43は、設定レジスタ42に格納した各IP(IP1-IPn:31,34-36)の電流プロファイルIPFのテーブル化された情報を使って、通常の動作状態(OPM)およびスタンバイ状態(STB)の電流予測を算出する。
演算回路43は、設定レジスタ42に格納した各IP(IP1-IPn:31,34-36)の電流プロファイルIPFのテーブル化された情報を使って、通常の動作状態(OPM)およびスタンバイ状態(STB)の電流予測を算出する。
例えば、テーブル化された情報(テーブルデータ)は、この例では、中央処理装置CPUは、通常の動作時(OPM)の消費電流は400mA,スタンバイ時(STB)の消費電流は10mAである。周辺回路1(PERI1)は、通常の動作時(OPM)の消費電流は200mA,スタンバイ時(STB)の消費電流は200mAである。周辺回路2(PERI2)は、通常の動作時(OPM)の消費電流は100mA,スタンバイ時(STB)の消費電流は50mAである。また、周辺回路2(PERI2)は、クロック設定により動作率OPRが変動する構成とされている。
(ステップS32)
演算回路43は、ステップS31により、2つの予想した電流(通常の動作状態(OPM)の電流とスタンバイ状態(STB)の電流)の差分の値(Δ値)から時間および電流変化の最適化を実施する。図7のステップS32の部分に、演算回路43により最適化された制御順が示されている。ここでは、電流源SINKの1個分の電流は、例えば、125mAとし、許容電流幅は、例えば、150mAとする。
演算回路43は、ステップS31により、2つの予想した電流(通常の動作状態(OPM)の電流とスタンバイ状態(STB)の電流)の差分の値(Δ値)から時間および電流変化の最適化を実施する。図7のステップS32の部分に、演算回路43により最適化された制御順が示されている。ここでは、電流源SINKの1個分の電流は、例えば、125mAとし、許容電流幅は、例えば、150mAとする。
制御順が1の部分は、通常の動作状態(OPM)であり、消費電流は700mAである。
制御順が2の部分は、通常の動作状態(OPM)からの第1ステップとされ、例えば、中央処理装置CPUを通常の動作状態(OPM)からスタンバイ状態(400mA-390mA=10mA)とする。この場合、この第1ステップにおける半導体装置10の消費電流値は310mAであり、半導体装置10の通常の動作状態(OPM)消費電流値700mAから-390mAの電流値が低減される。電流値の変化は390mAであり、許容電流幅は150mAなので、電流値の変化幅(390mA)は許容電流幅(150mA)より大きい(390mA>150mA)。したがって、中央処理装置CPU内(IP内)の電流源SINKまたは半導体装置10内の電流源SINKを2個だけオン状態とする。2個の電流源SINKをオンさせた時の電流は125mA×2=250mAなので、390mA-250mA=140mA<150mAである。したがって、制御順が2の部分では、中央処理装置CPUをスタンバイ状態としつつ、2個の電流源SINKをオンさせる構成とするのが良い。
制御順が3の部分は、通常の動作状態(OPM)からの第2ステップとされ、例えば、周辺回路2(PERI2)を通常の動作状態(OPM)からスタンバイ状態とする。ここで、周辺回路2(PERI2)を通常の動作状態(OPM)からスタンバイ状態とすると、第1ステップの消費電流値310mAから、-170mAの電流が低減されるものとする。この第2ステップでの半導体装置10の消費電流を250mAとする。電流値の変化は170mAであり、許容電流幅は150mAなので、電流値の変化幅(170mA)は許容電流幅(150mA)より大きい(170mA>150mA)。したがって、PERI2内(IP内)の電流源SINKまたは半導体装置10内の電流源SINKを1個だけオン状態とする。1個の電流源SINKをオンさせた時の電流は125mAなので、170mA-125mA=45mA<150mAである。したがって、制御順が3の部分では、CPUとPERI2とをスタンバイ状態としつつ、1個の電流源SINKをオンさせる構成とするのが良い。
(ステップS33)
演算回路43は、ステップS32の結果から、電流源SINKの制御量と回数(ステップ数)とを制御順1,2,3に従うシーケンス情報として算出する。そして、演算回路43は、算出したシーケンス情報に基づいて、シーケンサ44を制御する。つまり、制御回路37の演算回路43は、許容電流値や電流源SINKの性能に合わせた調整機能を有する。
演算回路43は、ステップS32の結果から、電流源SINKの制御量と回数(ステップ数)とを制御順1,2,3に従うシーケンス情報として算出する。そして、演算回路43は、算出したシーケンス情報に基づいて、シーケンサ44を制御する。つまり、制御回路37の演算回路43は、許容電流値や電流源SINKの性能に合わせた調整機能を有する。
(ステップS4)
シーケンサ44は、演算回路43によって演算されたシーケンス情報に従って、任意の電流源SINKの個数やステップ数で、各IP(IP1-IPn)に設けられた電流源SINKの電流のオン状態およびオフ状態を制御する。
シーケンサ44は、演算回路43によって演算されたシーケンス情報に従って、任意の電流源SINKの個数やステップ数で、各IP(IP1-IPn)に設けられた電流源SINKの電流のオン状態およびオフ状態を制御する。
図8は、実施形態に係る半導体装置の電流変動を説明する図である。図8には、通常の動作状態OPMから状態ST1,ST2,ST3,ST4を経てスタンバイモードSTBへ遷移し、その後、スタンバイモードSTBから状態ST5,ST6,ST7,ST8を経て通常の動作状態OPMへの復帰する場合の半導体装置10の電流変動を示している。
このように、実施形態に係る半導体装置10の電流変動では、スタンバイモードSTBへの遷移前のアプリケーション設定(メモリ装置41の第1情報、設定レジスタ42の第2情報)から、ユーザが意識する必要なく、演算回路43が事前に精度の高い電流変動量(電流変動値)の予測を行う。これにより、専用のモニタ・クロック回路が不要であり、かつ、スタンバイモードSTBへの遷移時およびスタンバイモードSTBへの復帰時の電流変動量を最適な幅かつ、最短時間で制御することができる。
自動車向けMCU(マイクロコントローラ)などの半導体装置10はクロスドメイン対応や、上位システム統合により大規模化の一途をたどっており、消費電流増加とともに、電流変動に対する重要性も高まってきている。電流変動に対応するには、一般的には半導体装置の外部に電流変動に強い高価な電源制御システムや大容量のキャパシタを必要とする。もしくは、特許文献1,2のように、半導体装置の内部に専用のモニタ部品を搭載した制御が必要となっている。
実施形態に係る半導体装置10では、その内部に専用のモニタ回路を必要とせず、電流調整のための電流源SINKの仕様および個数も最適化できるため、半導体装置10の製造コストを最低限に抑えるとともに、安価な外部電源部品による制御が可能となるため、半導体装置10を採用する自動車向け電子制御装置(ECU)トータルでのコスト低減が可能となる。
また、実施形態に係る半導体装置10では、制御回路37が事前に精度の高い電流変動量が予測を行い、スタンバイモードSTBへの遷移時およびスタンバイモードSTBへの復帰時の電流変動量を最適な幅かつ、最短時間で制御する。そのため、電子制御装置(ECU)を設計する顧客が電流変動量などをチューニングする必要がないので、顧客の電子制御装置(ECU)の開発コストにも影響しない。
以上、本開示者によってなされた開示を実施形態および実施例に基づき具体的に説明したが、本開示は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
10:半導体装置
37:制御回路
41:メモリ装置
42:設定レジスタ(REG)
43:演算回路(OPU)
44:シーケンサ(SEQ)
37:制御回路
41:メモリ装置
42:設定レジスタ(REG)
43:演算回路(OPU)
44:シーケンサ(SEQ)
Claims (8)
- スタンバイモードへの遷移時において、電流源をオンまたはオフして電流変動を抑制する制御回路を有し、
前記制御回路は、レジスタ情報と、電流プロファイルの情報から電流変動値を予測する機能を有し、
前記制御回路は、予測した電流変動値に基づいて、電流源の一度の制御量と制御回数を最適化する機能を有する、半導体装置。 - 請求項1の半導体装置において、
前記レジスタ情報は、周波数設定に関するクロック設定情報と、スタンバイ中の活性化有無に関するスタンバイ設定情報と、を含む、半導体装置。 - 請求項1の半導体装置において、
前記電流プロファイルの情報は、前記半導体装置内に設けられた複数のIPごとのテーブルデータから構成される、半導体装置。 - 請求項3の半導体装置において、
前記電流プロファイルの情報を格納する電気的に書き換え可能な不揮発性メモリを有する、半導体装置。 - 請求項1の半導体装置において、
前記制御回路は、許容電流値や電流源の性能に合わせた調整機能を有する、半導体装置。 - 電流源を含む複数の回路ブロックと、
スタンバイモードへの遷移時において、前記電流源をオンまたはオフして電流変動を抑制する制御回路と、を含み、
前記制御回路は、
前記複数の回路ブロックのおのおのの電流プロファイルの情報を格納するメモリ装置と、
前記複数の回路ブロックのおのおののレジスタ情報を格納する設定レジスタと、
前記レジスタ情報と、前記電流プロファイルの情報から電流変動値を予測し、前記電流源の一度の制御量と制御回数とをシーケンス情報として算出する演算回路と、
前記シーケンス情報に基づいて、任意の電流源の個数およびステップ数で、前記複数の回路ブロックに設けられた前記電流源のオンやオフを制御するシーケンサと、を有する、半導体装置。 - 請求項6において、
前記メモリ装置は、電気的に書き換え可能な不揮発性メモリから構成される、半導体装置。 - 請求項6において、
前記レジスタ情報は、
前記複数の回路ブロックのおのおのの動作クロックソースおよび分周比の情報と、
前記複数の回路ブロックのおのおののスタンバイ中の活性化有無に関するスタンバイ設定情報と、
前記複数の回路ブロックのおのおのの動作モードの情報と、を含む、半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021186023A JP2023073158A (ja) | 2021-11-15 | 2021-11-15 | 半導体装置 |
US18/052,384 US20230206960A1 (en) | 2021-11-15 | 2022-11-03 | Semiconductor device |
DE102022211893.6A DE102022211893A1 (de) | 2021-11-15 | 2022-11-10 | Halbleitervorrichtung |
CN202211424345.0A CN116126128A (zh) | 2021-11-15 | 2022-11-14 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021186023A JP2023073158A (ja) | 2021-11-15 | 2021-11-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023073158A true JP2023073158A (ja) | 2023-05-25 |
Family
ID=86144189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021186023A Pending JP2023073158A (ja) | 2021-11-15 | 2021-11-15 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230206960A1 (ja) |
JP (1) | JP2023073158A (ja) |
CN (1) | CN116126128A (ja) |
DE (1) | DE102022211893A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3964182B2 (ja) | 2001-11-02 | 2007-08-22 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2019114011A (ja) | 2017-12-22 | 2019-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の制御方法 |
JP7083179B2 (ja) | 2020-05-26 | 2022-06-10 | 株式会社ニューギン | 遊技機 |
-
2021
- 2021-11-15 JP JP2021186023A patent/JP2023073158A/ja active Pending
-
2022
- 2022-11-03 US US18/052,384 patent/US20230206960A1/en active Pending
- 2022-11-10 DE DE102022211893.6A patent/DE102022211893A1/de active Pending
- 2022-11-14 CN CN202211424345.0A patent/CN116126128A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102022211893A1 (de) | 2023-05-17 |
US20230206960A1 (en) | 2023-06-29 |
CN116126128A (zh) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7587622B2 (en) | Power management of components having clock processing circuits | |
US7516344B2 (en) | Memory system | |
US8051312B2 (en) | Apparatus and method for reducing power consumption by an integrated circuit | |
US7720621B2 (en) | Application of multiple voltage droop detection | |
US9213397B2 (en) | Changing power modes of a microcontroller system | |
US20030009701A1 (en) | Computer system and computer-readable recording medium | |
EP1711878A2 (en) | Method and apparatus for over clocking in a digital processing system | |
JP2002215599A (ja) | マルチプロセッサシステムおよびその制御方法 | |
US10936005B2 (en) | Event controlled clock switching | |
EP1723675A2 (en) | Adaptive voltage control for performance and energy optimization | |
JP5130904B2 (ja) | 電子回路装置及び電子回路装置の制御方法 | |
US8117466B2 (en) | Data processing device and power supply voltage generator that control a power supply voltage during an auxiliary period, and method of controlling the power supply voltage thereof during an auxiliary period | |
US20130127550A1 (en) | Frequency scaling of variable speed systems for fast response and power reduction | |
JP2023073158A (ja) | 半導体装置 | |
JP2010044460A (ja) | 電源制御装置、計算機システム、電源制御方法、電源制御プログラムおよび記録媒体 | |
US7281152B2 (en) | Processor, control device for a processor, clock frequency determining method and source voltage controlling method of a processor | |
JP4094576B2 (ja) | オシレータ回路 | |
US20120262143A1 (en) | Semiconductor integrated circuit for controlling regulator circuit and signal processor which operates based on output voltage thereof | |
JP7269073B2 (ja) | 電源制御回路、パワーマネージメント回路および電子機器 | |
JP6477535B2 (ja) | 電子制御装置 | |
JP2006202172A (ja) | バスタイミング制御回路 | |
JP2007259588A (ja) | 消費電力削減回路 | |
JP5314577B2 (ja) | 半導体集積回路 | |
WO2012004863A1 (ja) | データ処理装置およびデータ処理システム | |
JP2019074848A (ja) | 半導体装置、電力制御システム及び電力制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240424 |