JPS59109923A - 並列式直流電圧調整器 - Google Patents
並列式直流電圧調整器Info
- Publication number
- JPS59109923A JPS59109923A JP21977082A JP21977082A JPS59109923A JP S59109923 A JPS59109923 A JP S59109923A JP 21977082 A JP21977082 A JP 21977082A JP 21977082 A JP21977082 A JP 21977082A JP S59109923 A JPS59109923 A JP S59109923A
- Authority
- JP
- Japan
- Prior art keywords
- load
- potential
- voltage
- transistor
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は並列式直流電圧調整器（シャントレギュレータ
）、特に、直流入力電位とアース電位との供給を受けて
負荷にカレントモードロジック（ＣＭＬ）用基準直流電
圧を安定出力する並列式直流電圧調整器に関する。
）、特に、直流入力電位とアース電位との供給を受けて
負荷にカレントモードロジック（ＣＭＬ）用基準直流電
圧を安定出力する並列式直流電圧調整器に関する。
高速コンピュータの論理回路に使用されるＣＭＬ回路は
、周知のように、３ボルト程度の直流電圧と２５０ ミ
！ｊボルト程度の低位置流電圧とが必要となる。このよ
うな低位置流電圧は、電圧分配系における降下電圧の影
響を強く受けるため、電圧発生部の安定化が重要な技術
的課題になる。
、周知のように、３ボルト程度の直流電圧と２５０ ミ
！ｊボルト程度の低位置流電圧とが必要となる。このよ
うな低位置流電圧は、電圧分配系における降下電圧の影
響を強く受けるため、電圧発生部の安定化が重要な技術
的課題になる。
従来のこの種の並列式直流電圧調整器は、第１図にその
一例を示すように、エミッタが負極性の直流入力電位Ｖ
ｌ（−３，３ボルト程度）に保たれかつ負荷Ｌ１と並列
接続された負荷トランジスタＴＬｌと、該負荷トランジ
スタＴＬＩのコレクタとアース電位Ｇとの間に接続され
た抵抗器ＲＬＩと、対をなす初段のトランジスタＴＩお
よびＴ２それぞれのベースが前記負荷トランジスタＴＬ
ｌのエミッタ・コレクタ間電圧の少なくとも一部からな
る帰還電位■３と該帰還電位■３にはソ等しい少なくと
も半固定の基準電位■２とに保たれかつ前記初段のトラ
ンジスタＴ１およびＴ２それぞれがエミッタホロワ接続
された第１増幅回路Ａ１と、該第１増幅回路Ａｌの一方
の出力を同位相に増幅して前記負荷トランジスタ丁Ｌ１
のベースに供給する第２増幅回路Ａ２とを備えている。
一例を示すように、エミッタが負極性の直流入力電位Ｖ
ｌ（−３，３ボルト程度）に保たれかつ負荷Ｌ１と並列
接続された負荷トランジスタＴＬｌと、該負荷トランジ
スタＴＬＩのコレクタとアース電位Ｇとの間に接続され
た抵抗器ＲＬＩと、対をなす初段のトランジスタＴＩお
よびＴ２それぞれのベースが前記負荷トランジスタＴＬ
ｌのエミッタ・コレクタ間電圧の少なくとも一部からな
る帰還電位■３と該帰還電位■３にはソ等しい少なくと
も半固定の基準電位■２とに保たれかつ前記初段のトラ
ンジスタＴ１およびＴ２それぞれがエミッタホロワ接続
された第１増幅回路Ａ１と、該第１増幅回路Ａｌの一方
の出力を同位相に増幅して前記負荷トランジスタ丁Ｌ１
のベースに供給する第２増幅回路Ａ２とを備えている。
参照記号Ｃ１は負荷電位ｖＬ とアース電位Ｇとの間の
交流インピーダンスを小さくするためのコンデンサであ
シ、参照記号ＲＶｌはアース電位Ｇと直流入力電位■１
との間の電位差を分割して、初段のトランジスタＴＩに
供給する基準電位■２を生成するための可変抵抗器であ
る。
交流インピーダンスを小さくするためのコンデンサであ
シ、参照記号ＲＶｌはアース電位Ｇと直流入力電位■１
との間の電位差を分割して、初段のトランジスタＴＩに
供給する基準電位■２を生成するための可変抵抗器であ
る。
この可変抵抗器ＲＶｌの調節により生成される基準電位
Ｖ２と、帰還電位ｖ３（この場合には負荷Ｌ１に供給さ
れる約−２５０ミリボルトの狛荷電位ＶＬに等しい）と
が一致するように、第１増幅回路ＡＩと第２増幅回路Ａ
２とが動作する。すなわち、基準電位Ｖ２と負荷電位Ｖ
Ｌとの間に僅かの相異があっても、第１増幅回路ＡＩと
第２増幅回路Ａ２とが動作して、この僅差の電圧を増幅
し、負荷トランジスタＴＬＩに負帰還をかけることによ
シ、負荷電位ＶＬの安定化を図っている。
Ｖ２と、帰還電位ｖ３（この場合には負荷Ｌ１に供給さ
れる約−２５０ミリボルトの狛荷電位ＶＬに等しい）と
が一致するように、第１増幅回路ＡＩと第２増幅回路Ａ
２とが動作する。すなわち、基準電位Ｖ２と負荷電位Ｖ
Ｌとの間に僅かの相異があっても、第１増幅回路ＡＩと
第２増幅回路Ａ２とが動作して、この僅差の電圧を増幅
し、負荷トランジスタＴＬＩに負帰還をかけることによ
シ、負荷電位ＶＬの安定化を図っている。
このような従来構成においては、負荷トランジスタＴＬ
Ｉは負荷Ｌ１を流れる電流を制御する能力を有しかつ電
圧増幅機能を発揮するように動作するが、比較的大電流
を流せるトランジスタは周波数特性が悪いため、上記の
電圧増幅機能により帰還電位■３の位相ズレが発生して
、高周波領域において負荷トランジスタＴＬＩへの帰還
が正帰還気味になり、負荷電位ＶＬの安定性を欠くよう
になるという欠点がある。
Ｉは負荷Ｌ１を流れる電流を制御する能力を有しかつ電
圧増幅機能を発揮するように動作するが、比較的大電流
を流せるトランジスタは周波数特性が悪いため、上記の
電圧増幅機能により帰還電位■３の位相ズレが発生して
、高周波領域において負荷トランジスタＴＬＩへの帰還
が正帰還気味になり、負荷電位ＶＬの安定性を欠くよう
になるという欠点がある。
本発明の目的は負荷電位ＶＬを安定化させる並列式直流
電圧調整器を提供させることにある。
電圧調整器を提供させることにある。
本発明の電圧調整器は直流入力電位とアース電位との供
給を受けて負荷にカレントモードロジック用基準直流電
圧を安定出力する並列式直流電圧調整器において、 コレクタが前記直流入力電位に保たれかつ前記負荷と並
列接続された負荷トランジスタと、該負荷トランジスタ
のエミッタと前記アース電位との間に接続された抵抗器
と、 対をなす初段のトランジスタそれぞれのベースが前記負
荷トランジスタのエミッタ・コレクタ間電圧の少々くと
も一部からなる帰還電位と該帰還電位にはｙ等しい少な
くとも半固定の基準電位とに保たれかつ前記初段のトラ
ンジスタそれぞれが次段トランジスタとダーリントン接
続された第１増幅回路と、 該第１増幅回路の出力を同位相に増幅して前記負荷トラ
ンジスタのベースに供給する第２増幅回路 とを含むことを特徴とする。
給を受けて負荷にカレントモードロジック用基準直流電
圧を安定出力する並列式直流電圧調整器において、 コレクタが前記直流入力電位に保たれかつ前記負荷と並
列接続された負荷トランジスタと、該負荷トランジスタ
のエミッタと前記アース電位との間に接続された抵抗器
と、 対をなす初段のトランジスタそれぞれのベースが前記負
荷トランジスタのエミッタ・コレクタ間電圧の少々くと
も一部からなる帰還電位と該帰還電位にはｙ等しい少な
くとも半固定の基準電位とに保たれかつ前記初段のトラ
ンジスタそれぞれが次段トランジスタとダーリントン接
続された第１増幅回路と、 該第１増幅回路の出力を同位相に増幅して前記負荷トラ
ンジスタのベースに供給する第２増幅回路 とを含むことを特徴とする。
５−
次に本発明について図面を参照して詳細に説明する。
本発明の第１の実施例を示す第２図において、本実施例
は負荷トランジスタＴＬ２．と、抵抗器ＲＬ２と、第１
増幅回路Ａ３と、第２増幅回路Ａ４と、コンデンサＣ２
と、可変抵抗器ＲＶ２と、２個の抵抗器Ｒ１１およびＲ
１２とから構成されている。負荷Ｌ１と、コンデンサＣ
２と、可変抵抗器ＲＶ２と、直流入力電位Ｖｌとは第１
図に示したそれぞれと同様である。
は負荷トランジスタＴＬ２．と、抵抗器ＲＬ２と、第１
増幅回路Ａ３と、第２増幅回路Ａ４と、コンデンサＣ２
と、可変抵抗器ＲＶ２と、２個の抵抗器Ｒ１１およびＲ
１２とから構成されている。負荷Ｌ１と、コンデンサＣ
２と、可変抵抗器ＲＶ２と、直流入力電位Ｖｌとは第１
図に示したそれぞれと同様である。
第１増幅回路Ａ３において、対となる初段のトランジス
タＴｌｌとＴＩ２それぞれのエミッタと、次段のトラン
ジスタＴ１３とＴ’１４それぞれのベースとは直結され
てダーリントン接続になっている。
タＴｌｌとＴＩ２それぞれのエミッタと、次段のトラン
ジスタＴ１３とＴ’１４それぞれのベースとは直結され
てダーリントン接続になっている。
このようなダーリントン接続は一般に差動増幅器よシミ
圧増幅率が高くなることが知られている。
圧増幅率が高くなることが知られている。
次段のトランジスタＴ１３とＴ１４とのエミッタは、定
電流源８１から共通的に電流の供給を受けるようになっ
ておフ、それぞれのトランジスタＴ１３とＴ１４とが流
す電流量は、基準電位■４と帰６− 還電位Ｖ５との相対的な大小に応答して定まる。
電流源８１から共通的に電流の供給を受けるようになっ
ておフ、それぞれのトランジスタＴ１３とＴ１４とが流
す電流量は、基準電位■４と帰６− 還電位Ｖ５との相対的な大小に応答して定まる。
トランジスタＴＩ５とＴ１６とは、同一構成のトランジ
スタであり、温度変化によるトランジスタＴ１３とＴ１
４ との出力変化を補償する。
スタであり、温度変化によるトランジスタＴ１３とＴ１
４ との出力変化を補償する。
第２増幅回路Ａ４は、トランジスタＴ１７とＴｌＢとに
よシ、トランジスタＴ１４における電圧を同位相に増幅
して、負荷トランジスタＴＬ２．に供給する。トランジ
スタＴ１７のコレクタとトランジスタＴ１８のベースと
は、定電流源Ｓ２から共通的に電流の供給を受けている
。
よシ、トランジスタＴ１４における電圧を同位相に増幅
して、負荷トランジスタＴＬ２．に供給する。トランジ
スタＴ１７のコレクタとトランジスタＴ１８のベースと
は、定電流源Ｓ２から共通的に電流の供給を受けている
。
第１増幅回路Ａ３と第２増幅回路Ａ４とは、μに３３９
Ｃなる品名で市販されている４回路収容のコンパレータ
集積回路のうちの１回路で構成される。
Ｃなる品名で市販されている４回路収容のコンパレータ
集積回路のうちの１回路で構成される。
帰還電位ｖ５は、負荷電位Ｖ Ｌを抵抗器Ｒ１ｘとＲ１
２とで分割したものになっているが、これは基準電位■
４を第１増幅器Ａ３の動作可能コモンモードレベル壕で
下けるようにするための配慮からである。
２とで分割したものになっているが、これは基準電位■
４を第１増幅器Ａ３の動作可能コモンモードレベル壕で
下けるようにするための配慮からである。
さて、負荷電流の変動等により負荷電位■Ｌｌが変動、
たとえば、設定値から高くなると、この変化分が抵抗器
Ｒ１１とＲ１２とで分割された分だけ、帰還電位■５も
高くなりで、トランジスタＴ１２のベースに帰還される
。
たとえば、設定値から高くなると、この変化分が抵抗器
Ｒ１１とＲ１２とで分割された分だけ、帰還電位■５も
高くなりで、トランジスタＴ１２のベースに帰還される
。
このため、トランジスタＴ１２とＴ１４とは、それぞれ
トランジスタ’Ｉ’ｌｌとＴ１３に比べて、定電流源８
１から流入する電流が少くなる、言い換えればインピー
ダンスが大きくなＱｌ トランジスタ’Ｉ”１４のコレ
クタ、すなわち、トランジスタＴ１７のベースに流れ込
む電流が減少し、トランジスタＴ１７のコレクタインピ
ーダンスが大きくなる。
トランジスタ’Ｉ’ｌｌとＴ１３に比べて、定電流源８
１から流入する電流が少くなる、言い換えればインピー
ダンスが大きくなＱｌ トランジスタ’Ｉ”１４のコレ
クタ、すなわち、トランジスタＴ１７のベースに流れ込
む電流が減少し、トランジスタＴ１７のコレクタインピ
ーダンスが大きくなる。
これにより、定電流源Ｓ２からのトランジスタＴ１７へ
の流入電流は設定値より少なく、トランジスタＴ１８へ
の流入電流は多くなる。
の流入電流は設定値より少なく、トランジスタＴ１８へ
の流入電流は多くなる。
この結果により、負荷トランジスタＴＬ２のインピーダ
ンスは低下して、負荷電位ＶＬはや＼低くなシ、最終的
には帰還電位Ｖ５と基準電位■４とが等しくなる。すな
わち、負帰還がか＼ったことになシ、安定化する。
ンスは低下して、負荷電位ＶＬはや＼低くなシ、最終的
には帰還電位Ｖ５と基準電位■４とが等しくなる。すな
わち、負帰還がか＼ったことになシ、安定化する。
負荷トランジスタＴＬ’ｌは、エミッタが負荷抵抗器Ｒ
Ｌ２に接続されて、エミッタホロワ構成になっているた
め電圧増幅作用はなく、その周波数特性による位相ズレ
は少なく、帰還電位ｖ５が９荷トランジスタＴＬ２＝に
対して高周波領域においても正帰還気味になることはな
い。第１増幅回路Ａ３と第２増幅回路Ａ４との総合した
電圧増幅度は１００デシベル程度であり、この種の増幅
回路における増幅度としては充分な大きさである。
Ｌ２に接続されて、エミッタホロワ構成になっているた
め電圧増幅作用はなく、その周波数特性による位相ズレ
は少なく、帰還電位ｖ５が９荷トランジスタＴＬ２＝に
対して高周波領域においても正帰還気味になることはな
い。第１増幅回路Ａ３と第２増幅回路Ａ４との総合した
電圧増幅度は１００デシベル程度であり、この種の増幅
回路における増幅度としては充分な大きさである。
第３図は、正極性の直流入力電位ｖ６から負荷Ｌ２に対
して、＋２５０ミリボルト程度のＣＭＬ用基準直流電圧
を安定的に供給するようにした、第２の実施例を示す。
して、＋２５０ミリボルト程度のＣＭＬ用基準直流電圧
を安定的に供給するようにした、第２の実施例を示す。
第２の実施例においては、負荷トランジスタＴＬ３がＮ
Ｐ Ｎ’ ）ランジスタになっている点のみが、第１
の実施例と異っている。
Ｐ Ｎ’ ）ランジスタになっている点のみが、第１
の実施例と異っている。
第１の実施例と第２の実施例との第１の効果は、第１増
幅回路と第２増幅回路とを一つの集積回路で構成するこ
とにより、部品点数が少々くなるため、回路の信頼度を
向上できることである。
幅回路と第２増幅回路とを一つの集積回路で構成するこ
とにより、部品点数が少々くなるため、回路の信頼度を
向上できることである。
第１の実施例と第２の実施例との第２の効果は、可変抵
抗器を用いて基準電位を生成しているため、９− 負荷電位を容易に変化させることができるようになＱ１
負荷の電圧マージンテストを容易化できることである。
抗器を用いて基準電位を生成しているため、９− 負荷電位を容易に変化させることができるようになＱ１
負荷の電圧マージンテストを容易化できることである。
上述の第１の実施例および第２の実施例においては、そ
れぞれ基準電位Ｖ２とＶ４とを生成するのに、半固定式
の可変抵抗器ＲＶＩとＲＶ２とを使用しているが、基準
電位は、もちろん、固定化してもよい。
れぞれ基準電位Ｖ２とＶ４とを生成するのに、半固定式
の可変抵抗器ＲＶＩとＲＶ２とを使用しているが、基準
電位は、もちろん、固定化してもよい。
本発明の第１の効果は、以上のような構成の採用により
、周波数特性が比較的悪い大電流用負荷トランジスタの
電圧増幅機能の発揮を不要化できるため、負荷電位の帰
還が正帰還気味に負荷トランジスタに作用することがな
くなり、負荷電位を安定化することができるようになる
ことである。
、周波数特性が比較的悪い大電流用負荷トランジスタの
電圧増幅機能の発揮を不要化できるため、負荷電位の帰
還が正帰還気味に負荷トランジスタに作用することがな
くなり、負荷電位を安定化することができるようになる
ことである。
本発明の第２の効果は、第１段増ｌ１１Ｍ器にダーリン
トン接続の増幅回路を採用することにより、回路素子数
を少なくすることができるようになることである。
トン接続の増幅回路を採用することにより、回路素子数
を少なくすることができるようになることである。
１０−
第１図は従来の一例、第２図は本発明の第１の実施例お
よび第３図は本発明の第２の実施例をそれぞれ示す。 ＡＩ、Ａ−３，Ａ５・・・・・・第１増幅回路、Ａ、２
．Ａ、４．Ａ６・・・・・・第２増幅回路、ＴＬｌ、Ｔ
Ｌ２．ＴＬ３・・・・・・負荷トランジスタ、Ｔ １−
’Ｉ’ ９ ＋ Ｔ １１〜Ｔ１８．Ｔ２１〜Ｔ２８・
・・００．トランジスタ、ＲＬＩ、ＲＬ２．ＲＬａ・・
・・・・負荷抵抗器、Ｒ１−Ｒ１４・・・・・・抵抗器
、ＲＶｘ、ａ■２．ＲＶ３０．。 ・・・可変抵抗器、Ｃ１，Ｃ２，Ｃ３・・・・・・コン
デンサ、Ｓｌ、ｓ２．ｓ３．ｓ４・・・・・・定電流源
、Ｌｌ、Ｌ２・・・・・・負荷、■ｌ、■２・・・・・
・直流入力電位、Ｇ・・・・・・アース電位、Ｖ２．Ｖ
４・・・・・・基準電位、Ｖ３．Ｖ５・・・・・・帰還
電位、ＶＬ・・・・・・負荷電位。 １１−
よび第３図は本発明の第２の実施例をそれぞれ示す。 ＡＩ、Ａ−３，Ａ５・・・・・・第１増幅回路、Ａ、２
．Ａ、４．Ａ６・・・・・・第２増幅回路、ＴＬｌ、Ｔ
Ｌ２．ＴＬ３・・・・・・負荷トランジスタ、Ｔ １−
’Ｉ’ ９ ＋ Ｔ １１〜Ｔ１８．Ｔ２１〜Ｔ２８・
・・００．トランジスタ、ＲＬＩ、ＲＬ２．ＲＬａ・・
・・・・負荷抵抗器、Ｒ１−Ｒ１４・・・・・・抵抗器
、ＲＶｘ、ａ■２．ＲＶ３０．。 ・・・可変抵抗器、Ｃ１，Ｃ２，Ｃ３・・・・・・コン
デンサ、Ｓｌ、ｓ２．ｓ３．ｓ４・・・・・・定電流源
、Ｌｌ、Ｌ２・・・・・・負荷、■ｌ、■２・・・・・
・直流入力電位、Ｇ・・・・・・アース電位、Ｖ２．Ｖ
４・・・・・・基準電位、Ｖ３．Ｖ５・・・・・・帰還
電位、ＶＬ・・・・・・負荷電位。 １１−
Claims (1)
- 【特許請求の範囲】 直流入力電位とアース電位との供給を受けて負荷にカレ
ントモードロジック用基準直流電圧を安定出力する並列
式直流電圧調整器において、コレクタが前記直流入力電
位に保たれかつ前記負荷と並列接続された負荷トランジ
スタと、該負荷トランジスタのエミッタと前記アース電
位との間に接続された抵抗器と、 対をなす初段のトランジスタそれぞれのベースが前記負
荷トランジスタのエミッタ・コレクタ間電圧の少なくと
も一部からなる帰還電位と該帰還電位にはソ等しい少な
くとも半固定の基準電位とに保たれかつ前記初段のトラ
ンジスタそれぞれが次段トランジスタとダーリントン接
続された第１増幅回路と、 該第１増幅回路の出力を同位相に増幅して前記負荷トラ
ンジスタのベースに供給する第２増幅回路 とを含むことを特徴とする並列式直流電圧調整器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21977082A JPS59109923A (ja) | 1982-12-15 | 1982-12-15 | 並列式直流電圧調整器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21977082A JPS59109923A (ja) | 1982-12-15 | 1982-12-15 | 並列式直流電圧調整器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59109923A true JPS59109923A (ja) | 1984-06-25 |
Family
ID=16740728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21977082A Pending JPS59109923A (ja) | 1982-12-15 | 1982-12-15 | 並列式直流電圧調整器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59109923A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10230119A1 (de) * | 2001-11-02 | 2003-05-15 | Mitsubishi Electric Corp | Halbleitervorrichtung mit einem geringen Stromverbrauch und einer stabil arbeitenden internen Schaltung |
-
1982
- 1982-12-15 JP JP21977082A patent/JPS59109923A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10230119A1 (de) * | 2001-11-02 | 2003-05-15 | Mitsubishi Electric Corp | Halbleitervorrichtung mit einem geringen Stromverbrauch und einer stabil arbeitenden internen Schaltung |
| US6661215B2 (en) | 2001-11-02 | 2003-12-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with small current consumption having stably operating internal circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3564228B2 (ja) | 電源バランス回路 | |
| JPH03259611A (ja) | アクティブ・フィルタ | |
| JPH0152783B2 (ja) | ||
| US5661395A (en) | Active, low Vsd, field effect transistor current source | |
| JPH0583003B2 (ja) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPS59109923A (ja) | 並列式直流電圧調整器 | |
| JP2003533082A (ja) | 低電力バイアス回路を装備するｆｔ周波数逓倍増幅器 | |
| US6724234B1 (en) | Signal-level compensation for communications circuits | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| JPH10163770A (ja) | 直流制御差動ベース電圧発生回路 | |
| JPH0358508A (ja) | 増幅装置 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPH03154508A (ja) | 増幅器回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| JP2875698B2 (ja) | 電子ボリューム | |
| JPS605622Y2 (ja) | 増幅器のバイアス回路 | |
| US5834963A (en) | Circuit configuration for parameter adjustment | |
| JP2762466B2 (ja) | 可変減衰回路 | |
| JPS6358404B2 (ja) | ||
| JPH0345568B2 (ja) |