KR20030038331A - 내부 회로가 안정하게 동작하고, 소비 전류가 작은 반도체장치 - Google Patents

내부 회로가 안정하게 동작하고, 소비 전류가 작은 반도체장치 Download PDF

Info

Publication number
KR20030038331A
KR20030038331A KR1020020038785A KR20020038785A KR20030038331A KR 20030038331 A KR20030038331 A KR 20030038331A KR 1020020038785 A KR1020020038785 A KR 1020020038785A KR 20020038785 A KR20020038785 A KR 20020038785A KR 20030038331 A KR20030038331 A KR 20030038331A
Authority
KR
South Korea
Prior art keywords
current
circuit
absorption
icc
potential
Prior art date
Application number
KR1020020038785A
Other languages
English (en)
Other versions
KR100435135B1 (ko
Inventor
아사미가즈오
Original Assignee
미쓰비시덴키 가부시키가이샤
미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤, 미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030038331A publication Critical patent/KR20030038331A/ko
Application granted granted Critical
Publication of KR100435135B1 publication Critical patent/KR100435135B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Credit Cards Or The Like (AREA)
  • Electronic Switches (AREA)

Abstract

이 비접촉 IC 카드(1)에서는, 내부 회로(9)의 동작 전류 ICC가 증가/감소함에 따라, 그 증가/감소분만큼 ICC 변동 흡수 회로(6)의 흡수 전류 I1을 일단 감소/증가시키고, 그 후에 흡수 전류 I1을 서서히 증가/감소시켜 초기값으로 되돌리고 또한 레귤레이터(5)의 출력 전류 I2를 서서히 증가/감소시킨다. 따라서, 레귤레이터(5)의 출력 전류 I2가 급격히 변화하는 것을 방지할 수 있고, 내부 전원 전위 VDD2의 안정화를 도모할 수 있다.

Description

내부 회로가 안정하게 동작하고, 소비 전류가 작은 반도체 장치{SEMICONDUCTOR DEVICE WITH SMALL CURRENT CONSUMPTION HAVING STABLY OPERATING INTERNAL CIRCUITRY}
본 발명은 반도체 장치에 관한 것으로, 특히 IC 카드용의 반도체 장치에 관한 것이다.
종래부터, 비접촉 상태로 리더/라이터(reader/writer)로부터 전력 공급을 수취하고 또한 데이터의 수수를 실행하는 비접촉 IC 카드가 알려져 있다. 이 비접촉 IC 카드에서는, 안테나에서 수신한 고주파 신호를 정류하여 전원 전압을 생성하고, 그 전원 전압으로 내부 회로를 구동시키고 있다.
그러나, 종래의 비접촉 IC 카드에서는 내부 회로의 동작 전류의 증가/감소에 따라 전원 전압이 변동하여, 내부 회로의 동작이 불안정하게 된다고 하는 문제가 있었다. 전원 전압을 안정화시키는 방법으로서는, 전원 전압으로 충전되는 콘덴서를 마련하는 것이 일반적이지만, IC 카드용의 IC 칩에 대용량의 콘덴서를 마련하는 것은 곤란하다.
그래서, 내부 회로에 가변 전류원을 병렬로 접속하고, 내부 회로의 동작 전류의 증가/감소에 응답하여 가변 전류원의 전류를 감소/증가시켜, 전원 전류를 일정하게 하여 전원 전압을 안정화시키는 방법이 제안되었다. 이러한 전원 전압 안정화 방법은, 예를 들면 일본 특허 공개 평성 제 9-258836 호 공보에 개시되어 있다.
그러나, 이 방법에서는 전원 전류를 항상 내부 회로의 동작 전류의 최대값으로 유지해 둘 필요가 있었기 때문에, IC 카드의 소비 전류가 커진다고 하는 문제가 있었다.
그러므로, 본 발명의 주된 목적은 내부 회로가 안정하게 동작하고 소비 전류가 작은 반도체 장치를 제공하는 것이다.
도 1은 본 발명의 실시예 1에 따른 비접촉 IC 카드의 구성을 나타내는 회로 블럭도,
도 2는 도 1에 나타낸 레귤레이터, ICC 변동 흡수 회로 및 ICC 변동 흡수 제어 회로의 구성을 나타내는 회로도,
도 3(a)~(c)는 도 1 및 도 2에 나타낸 비접촉 IC 카드에서의 제 2 전원 전위의 안정화 방법을 설명하기 위한 흐름도,
도 4는 본 발명의 실시예 2에 따른 비접촉 IC 카드의 주요부를 나타내는 회로 블럭도,
도 5는 본 발명의 실시예 3에 따른 비접촉 IC 카드의 주요부를 나타내는 회로 블럭도,
도 6은 본 발명의 실시예 4에 따른 의한 콤비 카드의 구성을 나타내는 회로 블럭도.
도면의 주요 부분에 대한 부호의 설명
1 : 비접촉 IC 카드2 : IC 칩
3 : 송수신 안테나4 : 정류 회로
5 : 레귤레이터6, 40 : ICC 변동 흡수 회로
7, 50 : ICC 변동 흡수 제어 회로8 : 기준 전위 발생 회로
9 : 내부 회로10 : 변조 회로
11 : 복조 회로12 : UART
13 : CPU14 : 비휘발성 메모리
본 발명에 따른 반도체 장치에서는, 전원 노드로부터 구동 전류를 수취하여 소정의 동작을 실행하는 내부 회로와, 전원 노드에 전류를 공급하기 위한 공급 전류의 제어가 가능한 전류 공급 회로와, 전원 노드로부터 전류를 흡수하기 위한 흡수 전류의 제어가 가능한 전류 흡수 회로와, 전원 노드가 미리 정해진 전위로 되도록 전류 공급 회로의 공급 전류 및 전류 흡수 회로의 흡수 전류의 각각을 제어하는 제어 회로가 마련된다. 여기서, 제어 회로는 내부 회로의 구동 전류가 증가/감소함에 따라, 흡수 전류를 일단 감소/증가시킨 후에 증가/감소시키고, 또한 공급 전류를 증가/감소시킨다. 따라서, 전원 노드의 전위의 안정화를 도모할 수 있고, 내부 회로의 동작의 안정화를 도모할 수 있다. 또한, 구동 전류의 증가/감소분을 흘리면 되기 때문에, 구동 전류의 최대값과 동등한 전류를 상시 흘릴 필요가 있었던 종래에 비하여, 소비 전류가 작게 끝난다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 비접촉 IC 카드(1)의 구성을 나타내는 회로 블럭도이다. 도 1에서, 이 비접촉 IC 카드(1)는 IC 칩(2) 및 송수신 안테나(3)를 구비하고, IC 칩(2)은 정류 회로(4), 레귤레이터(5), ICC 변동 흡수 회로(6), ICC 변동 흡수 제어 회로(7), 기준 전위 발생 회로(8) 및 내부 회로(9)를 포함한다.
송수신 안테나(3)는 리더/라이터(도시하지 않음)의 송수신 안테나와 비접촉 상태로 전자 유도 결합된다. 송수신 안테나(3)는 IC 칩(2)의 정류 회로(4)에 접속된다. 정류 회로(4)는 리더/라이터로부터 송수신 안테나(3)를 거쳐서 인가된 고주파 신호를 정류하여 제 1 전원 전압 VDD1(예를 들면, 5V)을 생성하고, 그 제 1 전원 전압 VDD1을 레귤레이터(5), ICC 변동 흡수 회로(6), ICC 변동 흡수 제어 회로(7), 기준 전위 발생 회로(8) 및 내부 회로(9)에 인가한다.
레귤레이터(5)는, 정류 회로(4)로부터의 제 1 전원 전압 VDD1과 ICC 변동 흡수 제어 회로(7)로부터의 제어 전위 VC에 근거하여 제 2 전원 전압 VDD2(예를 들면, 2.5 V)를 생성하고, 그 제 2 전원 전압 VDD2를 ICC 변동 흡수 회로(6), ICC 변동 흡수 제어 회로(7) 및 내부 회로(9)에 인가한다. ICC 변동 흡수 회로(6)는 내부 회로(9)의 동작 전류 ICC의 변동분을 흡수하여 레귤레이터(5)의 출력 전압 VDD2의 안정화를 도모한다. ICC 변동 흡수 제어 회로(7)는 레귤레이터(5)의 출력 전압 VDD2가 일정하게 되도록 레귤레이터(5) 및 ICC 변동 흡수 회로(6)를 제어한다. 기준 전위 발생 회로(8)는 정류 회로(4)로부터의 제 1 전원 전압 VDD1에 근거하여, IC 칩(2) 내에서 이용되는 여러 가지의 기준 전위 VR1∼VR4를 생성한다.
내부 회로(9)는 변조 회로(10), 복조 회로(11), UART(universal asynchronous receiver and transmitter)(12), CPU(central processing unit)(13) 및 비휘발성 메모리(14)를 포함하며, 레귤레이터(5)의 출력 전압 VDD2에 의해서 구동된다.
변조 회로(10)는 UART(12)으로부터의 시리얼 디지털 신호에 따라서 정류 회로(4)의 임피던스를 변화시킨다. 리더/라이터는 안테나를 거쳐서 정류 회로(4)의 임피던스 변화를 검출하고, 그 검출 결과에 근거하여 UART(12)로부터 출력된 시리얼 디지털 신호를 복원한다. 복조 회로(11)는 정류 회로(4)에 의해 정류된 고주파 신호를 복조하여 리더/라이터로부터 송신된 시리얼 디지털 신호를 복원하고, 그 시리얼 디지털 신호를 UART(12)에 인가한다.
UART(12)는 복조 회로(11)로부터의 시리얼 디지털 신호를 패러렐 디지털 신호로 변환하여 CPU(13)에 인가하고, 또한 CPU(13)로부터의 패러렐 디지털 신호를 시리얼 디지털 신호로 변환하여 변조 회로(10)에 인가한다.
CPU(13)는 UART(12)으로부터의 패러렐 디지털 신호에 포함되고 있는 커맨드를 해독하고, 그 해독 결과에 근거하여 여러 가지의 처리를 실행한다. 비휘발성 메모리(14)는 CPU(13)과 결합되고, 디지털 신호를 기억한다.
예를 들면, 리더/라이터로부터 ID 코드의 출력이 지시된 경우는, CPU(13)가 비휘발성 메모리(14)로부터 ID 코드를 판독하여 UART(12)에 인가한다. 패러렐 디지털 신호인 ID 코드는 UART(12)에 의해서 시리얼 디지털 신호로 변환되어, 변조 회로(10), 정류 회로(4) 및 안테나(3)를 거쳐서 리더/라이터에 전달된다. 또한, 리더/라이터로부터 정보의 기입이 지시된 경우, CPU(13)은 리더/라이터로부터 안테나(3), 정류 회로(4), 복조 회로(11), UART(12)를 거쳐서 인가된 패러렐 디지털 신호(정보)를 비휘발성 메모리(14)에 기입한다.
이하, 이 IC 카드(1)의 특징으로 되는 제 2 전원 전압 VDD2의 안정화 방법에 대하여 상세히 설명한다. ICC 변동 흡수 제어 회로(7)는, 도 2에 나타내는 바와 같이, P 채널 MOS 트랜지스터(21∼23) 및 N 채널 MOS 트랜지스터(27∼30)를 포함한다. P 채널 MOS 트랜지스터(21, 22)는 각각 제 1 전원 전위 VDD1의 라인과 노드N21, N22 사이에 접속되며, 그들의 게이트는 모두 노드 N22에 접속된다. P 채널 MOS 트랜지스터(21, 22)는 커런트 미러 회로를 구성한다. N 채널 MOS 트랜지스터(27, 28)는 각각 노드 N21, N22와 노드 N29 사이에 접속되며, 그들의 게이트는 각각 제 2 전원 전위 VDD2 및 기준 전위 VR2를 수취한다.
N 채널 MOS 트랜지스터(29)는 노드 N29와 접지 전위 GND의 라인 사이에 접속되고, 그 게이트는 기준 전위 VR1을 수취한다. N 채널 MOS 트랜지스터(29)는 정전류원을 구성한다. MOS 트랜지스터(21, 22, 27∼29)는 차동 증폭기를 구성한다. 차동 증폭기의 응답 속도는 N 채널 MOS 트랜지스터(29)에 흐르는 전류의 값에 의해 소정 속도로 설정되어 있다. P 채널 MOS 트랜지스터(23)는 제 1 전원 전위 VDD1의 라인과 출력 노드 N23 사이에 접속되고, 그 게이트는 노드 N21의 전위 V21을 수취한다. N 채널 MOS 트랜지스터(30)는 노드 N23과 접지 전위 GND의 라인 사이에 접속되고, 그 게이트는 기준 전위 VR3을 수취한다. N 채널 MOS 트랜지스터(30)는 정전류원을 구성한다. 노드 N23의 전위는 제어 전위 VC로 된다.
N 채널 MOS 트랜지스터(29)에 흐르는 전류는 MOS 트랜지스터(21, 27)와 MOS 트랜지스터(22, 28)로 분류된다. N 채널 MOS 트랜지스터(28)에는 기준 전위 VR2에 따른 값의 전류가 흐른다. N 채널 MOS 트랜지스터(28)와 P 채널 MOS 트랜지스터(22)는 직렬로 접속되고, P 채널 MOS 트랜지스터(22, 21)는 커런트 미러 회로를 구성하기 때문에, MOS 트랜지스터(21, 22, 28)에는 동일한 값의 전류가 흐른다. N 채널 MOS 트랜지스터(27)에는 제 2 전원 전위 VDD2에 따른 값의 전류가 흐른다. 제 2 전원 전위 VDD2와 기준 전위 VR2가 동일한 레벨인 경우에는, MOS 트랜지스터(21, 22, 28)에 흐르는 전류와 N 채널 MOS 트랜지스터(27)에 흐르는 전류가 동등하게 되어 노드 N21의 전위 V21과 노드 N22의 전위가 일치한다. 이 때, P 채널 MOS 트랜지스터(23)에 소정 레벨의 전류가 흘러 ICC 변동 흡수 제어 회로(7)의 출력 전위 VC가 기준 전위 VR4로 되도록, MOS 트랜지스터(23, 30)의 사이즈가 설정되어 있다.
제 2 전원 전위 VDD2가 기준 전위 VR2보다도 높아지면, MOS 트랜지스터(21, 22, 28)에 흐르는 전류보다도 N 채널 MOS 트랜지스터(27)에 흐르는 전류쪽이 커져 노드 N21의 전위 V21이 저하하고, P 채널 MOS 트랜지스터(23)에 흐르는 전류가 커져 제어 전위 VC가 상승한다. 제 2 전원 전위 VDD2가 기준 전위 VR2보다도 낮아지면, MOS 트랜지스터(21, 22, 28)에 흐르는 전류보다도 N 채널 MOS 트랜지스터(27)에 흐르는 전류쪽이 작게 되어 노드 N21의 전위 V21이 상승하고, P 채널 MOS 트랜지스터(23)에 흐르는 전류가 작게 되어 제어 전위 VC가 저하한다.
ICC 변동 흡수 회로(6)는 N 채널 MOS 트랜지스터(31)를 포함한다. N 채널 MOS 트랜지스터(31)는 제 2 전원 전위 VDD2의 라인과 접지 전위 GND의 라인 사이에 접속되고, 그 게이트는 제어 전위 VC를 수취한다. N 채널 MOS 트랜지스터(31)에는 제어 전위 VC에 따른 레벨의 전류 I1이 흐른다. 제어 전위 VC가 기준 전위 VR4와 동등한 경우에는, 전류 I1은 미리 정해진 값(예를 들면, 2.5㎃)으로 된다. 제어 전위 VC가 상승하면, 전류 I1이 커져 제 2 전원 전위 VDD2가 저하한다. 제어 전위 VC가 저하하면, 전류 I1이 작게 되어 제 2 전원 전압 VDD2가 상승한다.
레귤레이터(5)는 P 채널 MOS 트랜지스터(24∼26) 및 N 채널 MOS트랜지스터(32, 33)를 포함한다. P 채널 MOS 트랜지스터(24, 25)는 각각 제 1 전원 전위 VDD1의 라인과 노드 N24, N25 사이에 접속되고, 그들의 게이트는 모두 노드 N24에 접속된다. P 채널 MOS 트랜지스터(24, 25)는 커런트 미러 회로를 구성한다. N 채널 MOS 트랜지스터(32, 33)는 각각 노드 N24, N25와 접지 전위 GND의 라인 사이에 접속되고, 그들의 게이트는 각각 제어 전위 VC 및 기준 전위 VR4를 수취한다. MOS 트랜지스터(24, 25, 32, 33)는 차동 증폭기를 구성한다. P 채널 MOS 트랜지스터(26)는 제 1 전원 전위 VDD1의 라인과 제 2 전원 전위 VDD2의 라인 사이에 접속되고, 그 게이트는 노드 N25의 전위 V25를 수취한다.
N 채널 MOS 트랜지스터(32)와 P 채널 MOS 트랜지스터(24)는 직렬로 접속되고, P 채널 MOS 트랜지스터(24, 25)는 커런트 미러 회로를 구성하기 때문에, MOS 트랜지스터(24, 25, 32)에는 동일한 값의 전류가 흐른다. N 채널 MOS 트랜지스터(33)에는 기준 전위 VR4에 따른 값의 전류가 흐른다. 제어 전위 VC와 기준 전위 VR4가 동일 레벨인 경우에는, MOS 트랜지스터(24, 25, 32)에 흐르는 전류와 N 채널 MOS 트랜지스터(33)에 흐르는 전류가 동등하게 되어 노드 N24의 전위와 노드 N25의 전위 V25가 일치한다.
제어 전위 VC가 기준 전위 VR4보다도 높아지면, MOS 트랜지스터(24, 25, 32)에 흐르는 전류보다도 N 채널 MOS 트랜지스터(33)에 흐르는 전류쪽이 작게 되어 노드 N25의 전위 V25가 상승하고, P 채널 MOS 트랜지스터(26)에 흐르는 전류 I2가 작게 되어 제 2 전원 전위 VDD2가 저하한다. 제어 전위 VC가 기준 전위 VR4보다도 낮게 되면, MOS 트랜지스터(24, 25, 32)에 흐르는 전류보다도 N 채널 MOS 트랜지스터(33)에 흐르는 전류쪽이 커져 노드 N25의 전위 V25가 저하하고, P 채널 MOS 트랜지스터(26)에 흐르는 전류 I2가 커져 제 2 전원 전위 VDD2가 상승한다.
내부 회로(9)의 등가 회로는 제 2 전원 전위 VDD2의 라인과 접지 전위 GND의 라인 사이에 직렬로 접속된 전류원(9a) 및 스위치(9b)를 포함한다. 내부 회로(9)의 비동작시에는 스위치(9b)가 비도통으로 되어 동작 전류 ICC는 0㎃가 되고, 내부 회로(9)의 동작시에는 스위치(9b)가 도통하여 동작 전류 ICC는 내부 회로(9)의 동작 상태에 따른 전류(예를 들면, 2.5㎃)로 된다.
도 3(a)~(c)는 도 2에 나타낸 제 2 전원 전위 VDD2의 안정화에 관련되는 부분의 동작을 나타내는 타임챠트이다. 도 3(a)~(c)에 있어서, 초기 상태에서는, 내부 회로(9)는 동작하고 있지 않고, 내부 회로(9)의 동작 전류 ICC는 0㎃이었던 것으로 한다. 이 때, 레귤레이터(5)의 출력 전류 I2와 ICC 변동 흡수 회로(6)의 흡수 전류 I1은 모두 2.5㎃로 되어 있다.
임의의 시각 t0에 있어서, 내부 회로(9)의 스위치(9b)가 도통하면, 내부 회로(9)의 전류원(9a)의 저항값은 N 채널 MOS 트랜지스터(31)의 저항값보다도 충분히 낮기 때문에, 레귤레이터(5)의 출력 전류 I2는 ICC 변동 흡수 회로(6)로부터 내부 회로(9)로 전류(轉流)되며, ICC 변동 흡수 회로(6)의 흡수 전류 I1이 0㎃로 되고 또한 내부 회로(9)의 동작 전류 ICC는 2.5㎃로 된다.
또한, 이 때 제 2 전원 전위 VDD2의 레벨이 저하하여 기준 전위 VR2보다도 낮게 되고, 노드 N21의 전위 V21이 서서히 상승하여 제어 전위 VC가 저하하며, N 채널 MOS 트랜지스터(31, 32)의 저항값이 서서히 증대한다. N 채널 MOS 트랜지스터(32)의 저항값이 증대하면, N 채널 MOS 트랜지스터(24, 25, 32)에 흐르는 전류가 감소하고, 노드 N25의 전위 V25가 저하한다. 노드 N25의 전위 V25가 저하하면, P 채널 MOS 트랜지스터(26)의 전류 I2가 증가한다. 전류 I2의 증가분은 ICC 변동 흡수 회로(6)의 흡수 전류 I1의 증가분으로 된다.
또한, 전류 I2가 증가하면 제 2 전원 전위 VDD2가 상승하고, 시각 t0으로부터 소정 시간 T1의 경과 후(시각 t1)에 제 2 전원 전위 VDD2가 기준 전위 VR2와 동등하게 되고, 제어 전위 VC가 기준 전위 VR4와 동등하게 되며 ICC 변동 흡수 회로(6)의 흡수 전류 I1은 초기값(2.5㎃)으로 되돌아간다. 이 때, 레귤레이터(5)의 출력 전류 I2는 I1 + ICC = 2.5 + 2.5 = 5.0㎃로 되어 있다. 또, 소정 시간 T1은 시각 t0에서 흡수 전류 I1이 2.5㎃로부터 0㎃로 변화하는 시간보다도 충분히 긴 시간으로 설정되어 있다.
다음에, 시각 t2에 있어서, 내부 회로(9)의 스위치(9b)가 비도통으로 되면, 내부 회로(9)에 흐르고 있었던 전류 ICC가 ICC 변동 흡수 회로(6)에 전류되며, 내부 회로(9)의 동작 전류 ICC가 0㎃으로 되고 또한 ICC 변동 흡수 회로(6)의 흡수 전류 I1이 5.0㎃로 된다.
또한, 이 때 제 2 전원 전위 VDD2의 레벨이 상승하여 기준 전위 VR2보다도 높아지고, 노드 N21의 전위 V21이 서서히 저하하여 제어 전위 VC가 상승하며, N 채널 MOS 트랜지스터(31, 32)의 저항값이 서서히 감소한다. N 채널 MOS 트랜지스터(32)의 저항값이 감소하면, N 채널 MOS 트랜지스터(24, 25, 32)에 흐르는 전류가 증대하여, 노드 N25의 전위가 상승한다. 노드 N25의 전위 V25가 상승하면, P 채널 MOS 트랜지스터(26)의 전류 I2가 감소한다. 전류 I2의 감소분은 ICC 변동 흡수 회로(6)의 흡수 전류 I1의 감소분으로 된다. 또한, 전류 I2가 감소하면 제 2 전원 전위 VDD2가 저하하여, 시각 t2로부터 소정 시간 T1의 경과 후(시각 t3)에 제 2 전원 전위 VDD2가 기준 전위 VR2와 동등하게 되고, 제어 전위 VC가 기준 전위 VR4와 동등하게 되어 ICC 변동 흡수 회로(6)의 흡수 전류 I1은 초기값(2.5㎃)으로 되돌아간다. 이 때, 레귤레이터(5)의 출력 전류 I2는 I1 + ICC = 2.5 + 0 = 2.5㎃로 되어 있다. 또, 소정 시간 T1은, 시각 t2에서 흡수 전류 I1이 2.5㎃로부터 5.0㎃로 변화되는 시간보다도 충분히 긴 시간으로 설정되어 있다.
또, 예를 들면 시각 t1에서 내부 회로(9)의 동작 전류 ICC가 2.5㎃로부터 5.0㎃로 증가하는 경우에는, ICC 변동 흡수 회로(6)의 흡수 전류 I1이 다시 0㎃로 되고 또한 레귤레이터(5)의 출력 전류 I2는 서서히 증가한다. 레귤레이터(5)의 출력 전류 I2의 변화 속도는, 전류 I2의 변화에 따라서 전원 전위 VDD1, VDD2가 변화하지 않을 정도의 속도로 억제된다.
이 실시예 1에서는, 내부 회로(9)의 동작 전류가 증가/감소함에 따라 그 증가/감소분만큼 ICC 변동 흡수 회로(6)의 흡수 전류 I1을 감소/증가시키고, 그 후에 레귤레이터(5)의 출력 전류 I2를 서서히 증가/감소시켜 ICC 변동 흡수 회로(6)의 흡수 전류 I1을 초기 설정값으로 되돌리기 때문에, 레귤레이터(5)의 출력 전류 I2가 급격히 변화되는 것을 방지할 수 있다. 따라서, 제 2 전원 전위 VDD2를 안정화시킬 수 있고, 내부 회로(9)를 안정하게 동작시킬 수 있다.
또한, ICC 변동 흡수 회로(6)에 흐르는 전류 I1을 필요 최소한의 일정값(2.5㎃)으로 설정했기 때문에, 레귤레이터의 출력 전류를 내부 회로의 소비 전류의 최대값으로 고정하고, 내부 회로의 소비 전류의 증가/감소분만큼 ICC 변동 흡수 회로의 소비 전류를 감소/증가시키는 종래 기술에 비하여, IC 카드의 소비 전류의 저감화를 도모할 수 있다.
또한, 소비 전류의 변화가 정류 후의 전압 VDD1에 영향을 주지 않도록 했기 때문에, 정류 후의 전압 VDD1을 이용하여 복조하는 경우에 통신 이상이 발생하는 일이 없다.
(실시예 2)
도 4는 본 발명의 실시예 2에 따른 비접촉 IC 카드의 주요부를 나타내는 회로 블럭도이다. 도 4에 있어서, 이 비접촉 IC 카드가 도 1∼도 3에서 나타낸 비접촉 IC 카드(1)와 다른 점은, ICC 변동 흡수 회로(6)가 ICC 변동 흡수 회로(40)로 치환되고, 전류 레벨 설정 레지스터(43)가 추가되어 있는 점이다.
ICC 변동 흡수 회로(40)는 n개(단, n은 2 이상의 정수임)의 스위치(41.1∼41.n)와 n개의 N 채널 MOS 트랜지스터(42.1∼42.n)를 포함한다. N 채널 MOS 트랜지스터(42.1∼42.n)는 서로 다른 사이즈를 갖는다. 스위치(41.1∼41.n)의 한쪽 단자는 모두 제 2 전원 전위 VDD2의 라인에 접속된다. N 채널 MOS 트랜지스터(42.1∼42.n)는 각각 스위치(41.1∼41.n)의 다른쪽 단자와 접지 전위 GND의 라인 사이에 접속되고, 그들의 게이트는 모두 제어 전위 VC를 수취한다. 스위치(41.1∼41.n)는 전류 레벨 설정 레지스터(43)의 출력 신호에 의해서 제어된다.
전류 레벨 설정 레지스터(43)는 CPU(13)으로부터 인가된 선택 신호를 유지하고, 그 선택 신호에 따라서 스위치(41.1∼41.n) 중 어느 하나의 스위치를 도통시킨다. N 채널 MOS 트랜지스터(42.1∼42.n)는 서로 다른 사이즈를 갖기 때문에, 어떤 스위치를 도통시킬지에 따라서 ICC 변동 흡수 회로(40)의 흡수 전류 I1의 초기값을 바꿀 수 있다. 예를 들면, 스위치(41.1)를 도통시킨 경우에는 I1 = 2.5㎃로 되고, 스위치(41.2)를 도통시킨 경우에는 I1 = 5.0㎃로 되며, 스위치(41.3)를 도통시킨 경우에는 I1 = 7.5㎃로 된다. 다른 구성 및 동작은 실시예 1의 비접촉 IC 카드(1)와 동일하기 때문에, 그 설명은 반복하지 않는다.
이 실시예 2에서는, ICC 변동 흡수 회로(40)의 흡수 전류 I1의 초기값을 소망하는 값으로 설정할 수 있기 때문에, IC 카드의 용도 등에 따라 내부 회로(9)의 동작 전류 ICC가 변하는 경우에도, 그 용도 등에 따라 ICC 변동 흡수 회로(40)의 흡수 전류 I1의 초기값을 최적값으로 설정할 수 있다.
또, 이 실시예 2에서는, n개의 스위치(41.1∼41.n) 중 하나의 스위치만 도통시켰지만, 2개 이상의 스위치를 동시에 도통시키더라도 된다. 이 경우에는, 흡수 전류 I1의 초기값을 보다 다단계로 바꿀 수 있다. 또한, N 채널 MOS 트랜지스터(42.1∼42.n)의 사이즈를 동일하게 하여 2개 이상의 스위치를 동시에 도통시키더라도 된다.
(실시예 3)
도 5는 본 발명의 실시예 3에 따른 비접촉 IC 카드의 주요부를 나타내는 회로 블럭도이다. 도 5에 있어서, 이 비접촉 IC 카드가 도 1∼도 3에서 나타낸 비접촉 IC 카드(1)와 다른 점은, ICC 변동 흡수 제어 회로(7)가 ICC 변동 흡수 제어 회로(50)로 치환되고, 복귀 시간 설정 레지스터(53)가 추가되어 있는 점이다.
ICC 변동 흡수 제어 회로(50)는 ICC 변동 흡수 회로(6)의 N 채널 MOS 트랜지스터(29)를 m개(단, m은 2 이상의 정수임)의 스위치(51.1∼51.m) 및 m개의 N 채널 MOS 트랜지스터(52.1∼52.m)로 치환한 것이다. N 채널 MOS 트랜지스터(52.1∼52.m)는 서로 다른 사이즈를 갖는다. 스위치(51.1∼51.m)의 한쪽 단자는 모두 노드 N29에 접속된다. N 채널 MOS 트랜지스터(52.1∼52.m)는 각각 스위치(51.1∼51.m)의 다른쪽 단자와 접지 전위 GND의 라인 사이에 접속되고, 그들의 게이트는 모두 기준 전위 VR1을 수취한다. 스위치(51.1∼51.m)는 복귀 시간 설정 레지스터(53)의 출력 신호에 의해서 제어된다.
복귀 시간 설정 레지스터(53)는 CPU(13)으로부터 인가된 선택 신호를 유지하고, 그 선택 신호에 따라서 스위치(51.1∼51.m) 중 어느 하나의 스위치를 도통시킨다. N 채널 MOS 트랜지스터(52.1∼52.m)는 서로 다른 사이즈를 갖기 때문에, 어떤 스위치를 선택하는지에 의해서 MOS 트랜지스터(21, 22, 27, 28)로 이루어지는 차동 증폭기의 응답 속도를 바꿀 수 있다. 차동 증폭기의 응답 속도를 바꾸면, V21, VC, I1, V25, I2의 변화 속도를 바꿀 수 있어, 도 3의 복귀 시간 T1을 바꿀 수 있다. 예를 들면, 복귀 시간 T1은 스위치(51.1)의 도통시에 가장 짧고,스위치(51.m)의 도통시에 가장 길게 된다.
이 실시예 3에서는, I1, I2의 복귀 시간 T1을 소망하는 시간으로 설정할 수 있기 때문에, 전원 전위 VDD1, VDD2가 I1, I2의 증가/감소의 영향을 받지 않는 최고 속도로 I1, I2의 변화 속도를 설정할 수 있어, 비접촉 IC 카드의 동작의 안정화 및 신뢰성의 향상을 도모할 수 있다.
또, 이 실시예 3에서는, m개의 스위치(51.1∼51.m) 중 하나의 스위치만 도통시켰지만, 2개 이상의 스위치를 동시에 도통시키더라도 된다. 이 경우에는, I1, I2의 복귀 시간 T1을보다 다단계로 바꿀 수 있다. 또한, N 채널 MOS 트랜지스터(52.1∼52.m)의 사이즈를 동일하게 하여 2개 이상의 스위치를 동시에 도통시키더라도 된다.
또, 실시예 2와 3을 조합하여, ICC 변동 흡수 회로(40)의 흡수 전류 I1의 초기값을 변경 가능하게 하고, 또한 I1, I2의 복귀 시간 T1을 변경 가능하게 하더라도 무방한 것은 말할 필요도 없다.
(실시예 4)
도 6은 본 발명의 실시예 4에 따른 콤비 카드(55)의 구성을 나타내는 회로 블럭도이다. 도 6에 있어서, 이 콤비 카드(55)는 도 1의 비접촉 IC 카드(1)에 외부 전원 단자(56)를 추가한 것이다. 외부 전원 단자(56)는 제 1 전원 전위 VDD1의 라인에 접속된다. 콤비 카드(55)는 접촉형 리더/라이터와 비접촉형 리더/라이터의 양쪽에서 사용 가능하게 되어 있다. 비접촉형 리더/라이터에 대해서는, 콤비카드(55)가 비접촉 IC 카드(1)와 마찬가지로 동작한다. 접촉형 리더/라이터에 세트된 경우에는, 콤비 카드(55)의 제 1 전원 전위 VDD1은 정류 회로(4)로부터가 아니라 리더/라이터로부터 외부 전원 단자(56)를 거쳐서 인가된다.
이러한 콤비 카드에서는, 외부 전원 단자(56)에 유입하는 미소 전류의 변화를 해석하는 것에 의해, CPU(13)의 암호·복호 동작을 해석하는 것(예를 들면, 타인의 카드의 키를 판독하는 것)도 가능하다. 그러나, 이 콤비 카드에서는, CPU(13)의 동작시에 I1, I2가 변동하기 때문에, CPU(13)의 동작에 의한 전류 변화를 해석하기 어렵게 되어, 내(耐)간섭성의 향상을 도모할 수 있다.
이번 개시된 실시예는 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는 상기한 설명이 아니라 특허청구범위에 의해서 나타내어지고, 특허청구범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것을 의도한다.
이상 설명한 바와 같이, 본 발명에 의하면, 내부 회로가 안정하게 동작하고 소비 전류가 작은 반도체 장치를 얻을 수 있다.

Claims (3)

  1. 반도체 장치로서,
    전원 노드로부터 구동 전류를 수취하여, 소정의 동작을 실행하는 내부 회로와,
    상기 전원 노드에 전류를 공급하기 위한 공급 전류의 제어가 가능한 전류 공급 회로와,
    상기 전원 노드로부터 전류를 흡수하기 위한 흡수 전류의 제어가 가능한 전류 흡수 회로와,
    상기 전원 노드가 미리 정해진 전위로 되도록 상기 전류 공급 회로의 공급 전류 및 상기 전류 흡수 회로의 흡수 전류 각각을 제어하는 제어 회로
    를 구비하되,
    상기 제어 회로는, 상기 내부 회로의 구동 전류가 증가/감소함에 따라서, 상기 흡수 전류를 일단 감소/증가시킨 후에 증가/감소시키고, 또한 상기 공급 전류를 증가/감소시키는
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 제어 회로는, 상기 내부 회로의 구동 전류가 증가/감소함에 따라서, 상기 흡수 전류를 미리 정해진 값으로부터 일단 감소/증가시킨 후에 상기 미리 정해진 값의 전류로 회복시키고,
    상기 미리 정해진 값은 변경 가능하게 되어 있으며,
    상기 미리 정해진 값을 소망하는 값으로 설정하기 위한 제 1 설정 회로를 더 구비하는
    반도체 장치.
  3. 제 1 항에 있어서,
    상기 구동 전류가 증가/감소함에 따라서 상기 공급 전류 및 상기 흡수 전류를 증가/감소시키는 속도는 변경 가능하게 되어 있고,
    상기 구동 전류가 증가/감소함에 따라 상기 공급 전류 및 상기 흡수 전류를 증가/감소시키는 속도를 소망하는 속도로 설정하기 위한 제 2 설정 회로를 더 구비하는
    반도체 장치.
KR10-2002-0038785A 2001-11-02 2002-07-05 내부 회로가 안정하게 동작하고, 소비 전류가 작은 반도체장치 KR100435135B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001337624A JP3964182B2 (ja) 2001-11-02 2001-11-02 半導体装置
JPJP-P-2001-00337624 2001-11-02

Publications (2)

Publication Number Publication Date
KR20030038331A true KR20030038331A (ko) 2003-05-16
KR100435135B1 KR100435135B1 (ko) 2004-06-11

Family

ID=19152228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038785A KR100435135B1 (ko) 2001-11-02 2002-07-05 내부 회로가 안정하게 동작하고, 소비 전류가 작은 반도체장치

Country Status (6)

Country Link
US (1) US6661215B2 (ko)
JP (1) JP3964182B2 (ko)
KR (1) KR100435135B1 (ko)
CN (1) CN1206608C (ko)
DE (1) DE10230119A1 (ko)
TW (1) TW580641B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59914939D1 (de) * 1998-09-30 2009-02-05 Nxp Bv Datenträger
KR100591759B1 (ko) * 2003-12-03 2006-06-22 삼성전자주식회사 반도체 메모리의 전원 공급장치
US8281158B2 (en) * 2007-05-30 2012-10-02 Lapis Semiconductor Co., Ltd. Semiconductor integrated circuit
CN102171710B (zh) * 2008-10-02 2014-01-08 株式会社半导体能源研究所 半导体器件及使用该半导体器件的rfid标签
CN102282523A (zh) 2009-01-16 2011-12-14 株式会社半导体能源研究所 调节器电路以及包含调节器电路的rfid标签
JP6108808B2 (ja) 2011-12-23 2017-04-05 株式会社半導体エネルギー研究所 基準電位生成回路
EP2677474A1 (en) * 2012-06-21 2013-12-25 ST-Ericsson SA Secure element power management system
DE102013104142B4 (de) 2013-04-24 2023-06-15 Infineon Technologies Ag Chipkarte
JP2023073158A (ja) 2021-11-15 2023-05-25 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59109923A (ja) 1982-12-15 1984-06-25 Nec Corp 並列式直流電圧調整器
US5235520A (en) 1989-10-20 1993-08-10 Seiko Epson Corporation Integrated circuit having a function for generating a constant voltage
JP2978226B2 (ja) 1990-09-26 1999-11-15 三菱電機株式会社 半導体集積回路
KR930009148B1 (ko) * 1990-09-29 1993-09-23 삼성전자 주식회사 전원전압 조정회로
KR940003406B1 (ko) 1991-06-12 1994-04-21 삼성전자 주식회사 내부 전원전압 발생회로
US5124632A (en) * 1991-07-01 1992-06-23 Motorola, Inc. Low-voltage precision current generator
JP2776652B2 (ja) 1991-08-06 1998-07-16 日本電気アイシーマイコンシステム株式会社 定電圧回路装置
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
JPH05289760A (ja) * 1992-04-06 1993-11-05 Mitsubishi Electric Corp 基準電圧発生回路
US5260644A (en) 1992-05-29 1993-11-09 Motorola, Inc. Self-adjusting shunt regulator and method
JPH06119074A (ja) 1992-10-02 1994-04-28 Nec Corp 電源装置
US5606287A (en) * 1994-06-17 1997-02-25 Fujitsu Limited Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements
CN1154032C (zh) * 1999-09-02 2004-06-16 深圳赛意法微电子有限公司 预调节器、产生参考电压的电路和方法
JP2001134331A (ja) 1999-11-01 2001-05-18 Seiko Epson Corp 半導体集積回路及びそれを用いた装置
EP1174820B1 (de) 2000-07-20 2008-02-13 Infineon Technologies AG Chipkarte mit einer Kontaktschnittstelle und einer kontaktlosen Schnittstelle
DE10115813B4 (de) * 2001-03-30 2004-02-26 Infineon Technologies Ag Parallelspannungsregler
DE10118813C2 (de) 2001-04-17 2003-07-03 Wilhelm Bahmueller Maschb Prae Vorrichtung zum Abstapeln von Faltschachtelschläuchen

Also Published As

Publication number Publication date
JP2003141482A (ja) 2003-05-16
JP3964182B2 (ja) 2007-08-22
US20030086278A1 (en) 2003-05-08
TW580641B (en) 2004-03-21
KR100435135B1 (ko) 2004-06-11
CN1206608C (zh) 2005-06-15
DE10230119A1 (de) 2003-05-15
US6661215B2 (en) 2003-12-09
CN1416100A (zh) 2003-05-07

Similar Documents

Publication Publication Date Title
US8635472B2 (en) Semiconductor integrated circuit device and IC card using the same
JP4786316B2 (ja) 半導体集積回路装置及びそれを用いたｉｃカード
US7808387B1 (en) Voltage reference circuit with low-power bandgap
US7003680B2 (en) Contactless apparatus and card-type device having clock rectifier that is independent of power rectifier and demodulator with RC time constant based on selectable resistor
JP4574683B2 (ja) 信号抽出回路
US20040150382A1 (en) Voltage regulator and semiconductor integrated circuit
KR100435135B1 (ko) 내부 회로가 안정하게 동작하고, 소비 전류가 작은 반도체장치
EP0838694A1 (en) Non-contact information storage medium and data transmission method for the medium
US20090308937A1 (en) Noncontact data communications device
AU731174B2 (en) Apparatus and method for reducing energy fluctuations in a portable data device
US8072329B1 (en) Voltage regulators using a resistive chain to bias a native transistor
JP2007518339A (ja) 無線周波数認識及び通信素子
WO2006025229A1 (ja) 半導体集積回路および無線通信装置
US6659352B1 (en) Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit
US7141939B2 (en) Power supply circuit that is stable against sudden load change
JP2004040797A (ja) トランスポンダにおける小電力制御式増幅器
CN116757240B (zh) 一种高能效低功耗无源射频识别标签芯片
KR20020021142A (ko) 듀얼 인터페이스 ｉｃ 카드
JP2006025155A (ja) 通信装置及び半導体集積回路
JP3833121B2 (ja) データ送受信装置
WO2006117834A1 (ja) 半導体装置及びicカード
Oh et al. A CMOS transponder IC using a new damping circuit
JP2004046345A (ja) 非接触型ｉｃカードリーダライタ装置
KR20220006831A (ko) 스마트 카드의 내부 전압 생성 회로 및 이를 포함하는 스마트 카드
JP3955832B2 (ja) 変調回路および非接触ｉｃカード用リーダライタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee