JP6108808B2 - 基準電位生成回路 - Google Patents

Description

本明細書などで開示する発明は基準電位生成回路に関する。

各種電子機器は接地して接地電位を基準電位として動作させることが広く知られている。そのため各種電子機器は、接地するための端子を有することが多い。

特許文献１には、基準電圧を発生するために必要な入力信号線の数を減らすための技術が開示されている。特許文献１に開示されている技術では、パルス信号をローパスフィルタに通し、この信号の電圧を基準電圧として用いている。しかし、特許文献１に開示される技術では、電子機器に外部から接地電位を供給する必要がある。そのため、接地電位を供給するための外部端子が必要である。

特開平６−２６１６００号公報

本発明の一態様は、接地電位を外部から供給することなく動作させることが可能な基準電位生成回路を提供することを課題とする。

本発明の一態様は、第１の入力端子乃至第３の入力端子と、第１の出力端子及び第２の出力端子と、第１の端子乃至第３の端子が設けられたローパスフィルタと、第１の端子乃至第４の端子が設けられたリニアレギュレータと、を有し、ローパスフィルタの第１の端子は第２の入力端子に電気的に接続され、ローパスフィルタの第２の端子は第１の入力端子または第３の入力端子に電気的に接続され、ローパスフィルタの第３の端子はリニアレギュレータの第１の端子に電気的に接続され、リニアレギュレータの第２の端子は第１の入力端子及び第１の出力端子に電気的に接続され、リニアレギュレータの第３の端子は第２の出力端子に電気的に接続され、リニアレギュレータの第４の端子は第３の入力端子に電気的に接続され、第２の入力端子にはスタートパルス信号が供給され、第３の入力端子には第１の入力端子とは逆の極性の電位が供給され、第２の出力端子から供給される電位が基準電位となる基準電位生成回路である。

前記構成において、ローパスフィルタが、抵抗素子と容量素子を有し、ローパスフィルタの第１の端子は抵抗素子の一端に電気的に接続され、抵抗素子の他端は、ローパスフィルタの第３の端子と容量素子の第１の電極に電気的に接続され、容量素子の第２の電極はローパスフィルタの第２の端子に電気的に接続されていてもよい。

前記構成において、リニアレギュレータが、抵抗素子と、第１のｐチャネル型トランジスタ乃至第３のｐチャネル型トランジスタと、第１のｎチャネル型トランジスタ乃至第６のｎチャネル型トランジスタと、を有し、リニアレギュレータの第１の端子は第２のｎチャネル型トランジスタのゲートに電気的に接続され、リニアレギュレータの第２の端子はリニアレギュレータの抵抗素子の一端と、第１のｐチャネル型トランジスタ乃至第３のｐチャネル型トランジスタのソース及びドレインの一方のすべてに電気的に接続され、第１のｐチャネル型トランジスタのソース及びドレインの他方は、第１のｐチャネル型トランジスタ及び第２のｐチャネル型トランジスタのゲートと、第１のｎチャネル型トランジスタのソース及びドレインの一方に電気的に接続され、第２のｐチャネル型トランジスタのソース及びドレインの他方は第３のｐチャネル型トランジスタのゲートと、第２のｎチャネル型トランジスタのソース及びドレインの一方に電気的に接続され、第２のｎチャネル型トランジスタのソース及びドレインの他方と第１のｎチャネル型トランジスタのソース及びドレインの他方は第４のｎチャネル型トランジスタのソース及びドレインの一方に電気的に接続され、リニアレギュレータの抵抗素子の他端は、第３のｎチャネル型トランジスタのソース及びドレインの一方と、第３のｎチャネル型トランジスタのゲートと、第４のｎチャネル型トランジスタのゲートと、第５のｎチャネル型トランジスタのゲートに電気的に接続され、第３のｐチャネル型トランジスタのソース及びドレインの他方は第５のｎチャネル型トランジスタのソース及びドレインの一方と、第６のｎチャネル型トランジスタのゲートに電気的に接続され、第３のｎチャネル型トランジスタ乃至第５のｎチャネル型トランジスタのソース及びドレインの他方のすべてと前記第６のｎチャネル型トランジスタのソース及びドレインの一方はリニアレギュレータの第４の端子に電気的に接続され、第６のｎチャネル型トランジスタのソース及びドレインの他方と、第１のｎチャネル型トランジスタのゲートは、リニアレギュレータの第３の端子に電気的に接続されていてもよい。

前記構成において、生成される基準電位は接地電位と概ね等しいことが好ましい。

接地電位を外部から供給することなく電子機器を動作させることができる。

本発明の一態様である基準電位生成回路を説明する図。 図１に示すローパスフィルタ１０２の回路構成の一例を示す図。 図１に示すリニアレギュレータ１０４の回路構成の一例を示す図。 図１に示すリニアレギュレータ１０４の回路構成の一例を示す図。 第１の入力端子１０６に対する第２の出力端子１１４の電位の変化を示す図。 第３の入力端子１１０に対する第２の出力端子１１４の電位の変化を示す図。 スタートパルス入力時の第２の入力端子１０８の電位の経時変化を示す図。 スタートパルス入力時の第１の端子１０４Ａの電位の経時変化を示す図。 スタートパルス入力時の第２の出力端子１１４の電位の経時変化を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下の説明では、便宜上、構成要素に序数詞を付して区別しているが、これに限定されるものではない。例えば、第１の端子を第２の端子と呼んでもよい。

なお、本明細書では、電位と電圧を特に区別することなく用いている。

図１には、本発明の一態様である基準電位生成回路のブロック図を示す。

図１に示す基準電位生成回路１００は、ローパスフィルタ１０２と、リニアレギュレータ１０４と、第１の入力端子１０６と、第２の入力端子１０８と、第３の入力端子１１０と、第１の出力端子１１２と、第２の出力端子１１４と、を有する。ローパスフィルタ１０２は、第１の端子１０２Ａと、第２の端子１０２Ｂと、第３の端子１０２Ｃと、を有する。リニアレギュレータ１０４は、第１の端子１０４Ａと、第２の端子１０４Ｂと、第３の端子１０４Ｃと、第４の端子１０４Ｄと、を有する。

図１に示す基準電位生成回路１００では、第２の入力端子１０８にはスタートパルス信号が供給され、第３の入力端子１１０には第１の入力端子１０６とは逆の極性の電位が供給され、第２の出力端子１１４から供給される電位が基準電位となる。

ローパスフィルタ１０２の第１の端子１０２Ａは第２の入力端子１０８に電気的に接続され、ローパスフィルタ１０２の第２の端子１０２Ｂは第３の入力端子１１０に電気的に接続され、ローパスフィルタ１０２の第３の端子１０２Ｃはリニアレギュレータ１０４の第１の端子１０４Ａに電気的に接続され、リニアレギュレータ１０４の第２の端子１０４Ｂは第１の入力端子１０６及び第１の出力端子１１２に電気的に接続され、リニアレギュレータ１０４の第３の端子１０４Ｃは第２の出力端子１１４に電気的に接続され、リニアレギュレータ１０４の第４の端子１０４Ｄは第３の入力端子１１０に電気的に接続されている。なお、図１に示すローパスフィルタ１０２では、第２の端子１０２Ｂが第３の入力端子１１０に電気的に接続されているが、第２の端子１０２Ｂが第１の入力端子１０６に電気的に接続されていてもよい。

図２には、ローパスフィルタ１０２の回路構成の一例を示す。

図２に示すローパスフィルタ１０２は、抵抗素子１１６と、容量素子１１８と、第１の端子１０２Ａと、第２の端子１０２Ｂと、第３の端子１０２Ｃと、を有する。

ローパスフィルタ１０２の第１の端子１０２Ａは抵抗素子１１６の一端に電気的に接続され、抵抗素子１１６の他端は、ローパスフィルタ１０２の第３の端子１０２Ｃと容量素子１１８の第１の電極に電気的に接続され、容量素子１１８の第２の電極はローパスフィルタ１０２の第２の端子１０２Ｂに電気的に接続されている。

図３には、リニアレギュレータ１０４の回路構成の一例を示す。

図３に示すリニアレギュレータ１０４は、抵抗素子１２０と、第１のｐチャネル型トランジスタ１２２と、第２のｐチャネル型トランジスタ１２４と、第３のｐチャネル型トランジスタ１２６と、第１のｎチャネル型トランジスタ１２８と、第２のｎチャネル型トランジスタ１３０と、第３のｎチャネル型トランジスタ１３２と、第４のｎチャネル型トランジスタ１３４と、第５のｎチャネル型トランジスタ１３６と、第６のｎチャネル型トランジスタ１３８と、第１の端子１０４Ａと、第２の端子１０４Ｂと、第３の端子１０４Ｃと、第４の端子１０４Ｄと、を有し、リニアレギュレータ１０４の第１の端子１０４Ａは、第２のｎチャネル型トランジスタ１３０のゲートに電気的に接続され、第２の端子１０４Ｂは、抵抗素子１２０の一端と、第１のｐチャネル型トランジスタ１２２のソース及びドレインの一方と、第２のｐチャネル型トランジスタ１２４のソース及びドレインの一方と、第３のｐチャネル型トランジスタ１２６のソース及びドレインの一方に電気的に接続され、第１のｐチャネル型トランジスタ１２２のソース及びドレインの他方は、第１のｐチャネル型トランジスタ１２２のゲートと、第２のｐチャネル型トランジスタ１２４のゲートと、第１のｎチャネル型トランジスタ１２８のソース及びドレインの一方に電気的に接続され、第２のｐチャネル型トランジスタ１２４のソース及びドレインの他方は、第３のｐチャネル型トランジスタ１２６のゲートと、第２のｎチャネル型トランジスタ１３０のソース及びドレインの一方に電気的に接続され、第２のｎチャネル型トランジスタ１３０のソース及びドレインの他方は、第１のｎチャネル型トランジスタ１２８のソース及びドレインの他方と、第４のｎチャネル型トランジスタ１３４のソース及びドレインの一方に電気的に接続され、抵抗素子１２０の他端は、第３のｎチャネル型トランジスタ１３２のソース及びドレインの一方と、第３のｎチャネル型トランジスタ１３２のゲートと、第４のｎチャネル型トランジスタ１３４のゲートと、第５のｎチャネル型トランジスタ１３６のゲートに電気的に接続され、第３のｐチャネル型トランジスタ１２６のソース及びドレインの他方は、第５のｎチャネル型トランジスタ１３６のソース及びドレインの一方と、第６のｎチャネル型トランジスタ１３８のゲートに電気的に接続され、第３のｎチャネル型トランジスタ１３２のソース及びドレインの他方と、第４のｎチャネル型トランジスタ１３４のソース及びドレインの他方と、第５のｎチャネル型トランジスタ１３６のソース及びドレインの他方と、第６のｎチャネル型トランジスタ１３８のソース及びドレインの一方は、リニアレギュレータ１０４の第４の端子１０４Ｄに電気的に接続され、第６のｎチャネル型トランジスタ１３８のソース及びドレインの他方と、第１のｎチャネル型トランジスタ１２８のゲートは、リニアレギュレータ１０４の第３の端子１０４Ｃに電気的に接続されている。

なお、図２に示すローパスフィルタと図３に示すリニアレギュレータの回路構成は一例であって、これに限定されるものではない。

図２に示すローパスフィルタ１０２はＲＣフィルタであるが、ローパスフィルタ１０２の回路構成は一例であってこれに限定されるものではない。ローパスフィルタ１０２は、図２に示すものに代えて、ＲＬフィルタ、ＬＣフィルタ、ＲＬＣフィルタまたは差動増幅回路（オペアンプ）であってもよい。

リニアレギュレータとして、図３に示すリニアレギュレータ１０４に代えて図４に示すものを用いてもよい。図４に示すリニアレギュレータ１０４は、差動増幅回路１４０とｎチャネル型トランジスタ１４２を有し、第１の端子１０４Ａは差動増幅回路１４０の正の入力端子に電気的に接続され、第２の端子１０４Ｂは差動増幅回路１４０の正電源電圧端子に電気的に接続され、第３の端子１０４Ｃは、差動増幅回路１４０の負の入力端子とｎチャネル型トランジスタ１４２のソース及びドレインの一方に電気的に接続され、第４の端子１０４Ｄは、差動増幅回路１４０の負電源電圧端子とｎチャネル型トランジスタ１４２のソース及びドレインの他方に電気的に接続され、差動増幅回路１４０の出力は、ｎチャネル型トランジスタ１４２のゲートに電気的に接続されている。

図１に示す基準電位生成回路１００は、例えば、第１の入力端子１０６に正の電位を供給し、第３の入力端子１１０に負の電位を供給し、第２の入力端子１０８にスタートパルス信号を供給することで、第２の出力端子１１４の電位を所定の基準電位とすることができる。なお、第１の出力端子１１２は第１の入力端子１０６に電気的に接続されているため、第１の出力端子１１２の電位は第１の入力端子１０６の電位と等しい。

ローパスフィルタ１０２により、スタートパルス信号の少なくとも一部をカットすることができる。すなわち、第２の入力端子１０８から高電位の信号が供給されることを防止し、概ね一定の電位を供給することが可能になる。

なお、前記説明では、第１の入力端子１０６から供給する信号を正の電位とし、第３の入力端子１１０から供給する信号を負の電位としたが、本発明はこれに限定されない。生成する基準電位が、第１の入力端子１０６から供給する信号の電位と第２の入力端子１０８から供給する信号の電位の範囲内に収まればよい。ただし、第１の入力端子１０６から供給する信号の電位と第２の入力端子１０８から供給する信号の電位にはある程度の差（少なくとも１Ｖ以上）があることが好ましい。

なお、第１の入力端子１０６から供給する信号を正の電位とし、第３の入力端子１１０から供給する信号を負の電位とすると、基準電位として接地電位と概ね等しい電位を生成することも可能である。なお、本明細書等で「接地電位と概ね等しい電位」とは、回路が正常に動作する範囲の電位を含むものとする。基準電位として接地電位を生成することで、基準電位生成回路が設けられた電子機器に接地電位を供給するための端子を設けることなく動作させることができるため、特に好ましい。

なお、スタートパルス信号とは、電子機器などの電源をオンにすることによって発生するパルス信号のことをいう。第２の入力端子１０８に供給する信号をスタートパルス信号とするため、第２の入力端子１０８に供給する信号を生成するための回路などを別途設ける必要がなく、好ましい。

以上説明した基準電位生成回路を動作させることで、各種電子機器に供給する基準電位を生成することができる。

このような基準電位生成回路が生成する電位は、ローパスフィルタ１０２及びリニアレギュレータ１０４の構成により異なる。一例として、図１乃至図３に示す構成の基準電位生成回路を用いて計算を行った結果について、図５乃至図９を参照して説明する。

図５乃至図９の計算結果は以下の条件で行ったものである。
抵抗素子１１６の抵抗値＝１．０×１０^７Ω
抵抗素子１２０の抵抗値＝１．０×１０^６Ω
容量素子１１８の容量値＝１．０×１０^−１０Ｆ
すべてのトランジスタのチャネル長＝５μｍ

ここで、第１の出力端子１１２と第２の出力端子１１４の間には３００Ωの抵抗素子を接続した。

なお、ここで、「すべてのトランジスタ」は、第１のｐチャネル型トランジスタ１２２、第２のｐチャネル型トランジスタ１２４、第３のｐチャネル型トランジスタ１２６、第１のｎチャネル型トランジスタ１２８、第２のｎチャネル型トランジスタ１３０、第３のｎチャネル型トランジスタ１３２、第４のｎチャネル型トランジスタ１３４、第５のｎチャネル型トランジスタ１３６及び第６のｎチャネル型トランジスタ１３８である。

図５には、第１の入力端子１０６の電位（１Ｖ〜５Ｖ）に対する第２の出力端子１１４の電位の変化を示す。計算条件を以下に示す。
第２の入力端子１０８の電位＝０Ｖ
第３の入力端子１１０の電位＝−７Ｖ

図５によれば、第１の入力端子１０６の電位を１Ｖ〜５Ｖの範囲で変化させると、第２の出力端子１１４の電位も変化している。このとき、第２の出力端子１１４の電位は、１．０×１０^−４Ｖ〜１．２×１０^−３Ｖの範囲で変化している。

図６には、第３の入力端子１１０の電位（−９Ｖ〜−５Ｖ）に対する第２の出力端子１１４の電位の変化を示す。計算条件を以下に示す。
第１の入力端子１０６の電位＝３Ｖ
第２の入力端子１０８の電位＝０Ｖ

図６によれば、第３の入力端子１１０の電位を−９Ｖ〜−５Ｖの範囲で変化させると、第２の出力端子１１４の電位も変化している。このとき、第２の出力端子１１４の電位は、２．３×１０^−４Ｖ〜２．７×１０^−４Ｖの範囲で変化している。

このように、図５及び図６によれば、第２の入力端子１０８の電位を０Ｖに固定しているとき、第１の入力端子１０６または第３の入力端子１１０の電位を変動させても第２の出力端子１１４の電位の変動は第１の入力端子１０６または第３の入力端子１１０の電位の変動に対して大きくない。

次に、スタートパルス信号を入力した場合について説明する。図７乃至図９には、スタートパルス信号を入力した際の各端子の電位の変化を示す。

図７には、スタートパルス信号を入力させた際の第２の入力端子１０８の電位の変化を示す。図７において、スタートパルス信号は１．０×１０^−６秒前後に入力されている。

図８には、スタートパルス信号を入力させた際の第１の端子１０４Ａの電位の変化を示す。図８によれば、スタートパルス信号の入力により第１の端子１０４Ａの電位は０Ｖから１．８×１０^−４Ｖまで上昇しているが、パルスが存在する場合のように急激な電位の変動は生じていない。

図９には、スタートパルス信号を入力させた際の第２の出力端子１１４の電位の変化を示す。図９によれば、スタートパルス信号の入力により第１の端子１０４Ａの電位は２．５×１０^−４Ｖからやや低下した後に４．５×１０^−４Ｖまで上昇し、その後４．３×１０^−４Ｖまで低下し、安定している。

以上説明したように本発明の一態様である基準電位生成回路により、接地電位を外部から供給することなく電子機器を動作させることができる。本発明の一態様である基準電位生成回路は、あらゆる電子機器に搭載させることができる。

１００ 基準電位生成回路
１０２ ローパスフィルタ
１０２Ａ 第１の端子
１０２Ｂ 第２の端子
１０２Ｃ 第３の端子
１０４ リニアレギュレータ
１０４Ａ 第１の端子
１０４Ｂ 第２の端子
１０４Ｃ 第３の端子
１０４Ｄ 第４の端子
１０６ 第１の入力端子
１０８ 第２の入力端子
１１０ 第３の入力端子
１１２ 第１の出力端子
１１４ 第２の出力端子
１１６ 抵抗素子
１１８ 容量素子
１２０ 抵抗素子
１２２ 第１のｐチャネル型トランジスタ
１２４ 第２のｐチャネル型トランジスタ
１２６ 第３のｐチャネル型トランジスタ
１２８ 第１のｎチャネル型トランジスタ
１３０ 第２のｎチャネル型トランジスタ
１３２ 第３のｎチャネル型トランジスタ
１３４ 第４のｎチャネル型トランジスタ
１３６ 第５のｎチャネル型トランジスタ
１３８ 第６のｎチャネル型トランジスタ
１４０ 差動増幅回路
１４２ ｎチャネル型トランジスタ

Claims (3)

1. 第１の入力端子乃至第３の入力端子と、
   第１の出力端子及び第２の出力端子と、
   第１の端子乃至第３の端子が設けられたローパスフィルタと、
   第１の端子乃至第４の端子が設けられたリニアレギュレータと、を有し、
   前記ローパスフィルタの前記第１の端子は前記第２の入力端子に電気的に接続され、
   前記ローパスフィルタの前記第２の端子は前記第１の入力端子または前記第３の入力端子に電気的に接続され、
   前記ローパスフィルタの前記第３の端子は前記リニアレギュレータの前記第１の端子に電気的に接続され、
   前記リニアレギュレータの前記第２の端子は前記第１の入力端子及び前記第１の出力端子に電気的に接続され、
   前記リニアレギュレータの前記第３の端子は前記第２の出力端子に電気的に接続され、
   前記リニアレギュレータの前記第４の端子は前記第３の入力端子に電気的に接続され、
   前記第２の入力端子にはスタートパルス信号が供給され、
   前記第３の入力端子には前記第１の入力端子とは逆の極性の電位が供給され、
   前記第２の出力端子から供給される電位が基準電位となり、
   前記基準電位は、接地電位と概ね等しいことを特徴とする基準電位生成回路。
2. 前記ローパスフィルタが、抵抗素子と容量素子を有し、
   前記ローパスフィルタの前記第１の端子は前記抵抗素子の一端に電気的に接続され、
   前記抵抗素子の他端は、前記ローパスフィルタの前記第３の端子と前記容量素子の第１の電極に電気的に接続され、
   前記容量素子の第２の電極は前記ローパスフィルタの前記第２の端子に電気的に接続されていることを特徴とする請求項１に記載の基準電位生成回路。
3. 前記リニアレギュレータが、抵抗素子と、第１のｐチャネル型トランジスタ乃至第３のｐチャネル型トランジスタと、第１のｎチャネル型トランジスタ乃至第６のｎチャネル型トランジスタと、を有し、
   前記リニアレギュレータの前記第１の端子は前記第２のｎチャネル型トランジスタのゲートに電気的に接続され、
   前記リニアレギュレータの前記第２の端子は前記リニアレギュレータの前記抵抗素子の一端と、前記第１のｐチャネル型トランジスタ乃至第３のｐチャネル型トランジスタのソース及びドレインの一方のすべてに電気的に接続され、
   前記第１のｐチャネル型トランジスタのソース及びドレインの他方は、前記第１のｐチャネル型トランジスタ及び第２のｐチャネル型トランジスタのゲートと、前記第１のｎチャネル型トランジスタのソース及びドレインの一方に電気的に接続され、
   前記第２のｐチャネル型トランジスタのソース及びドレインの他方は前記第３のｐチャネル型トランジスタのゲートと、前記第２のｎチャネル型トランジスタのソース及びドレインの一方に電気的に接続され、
   前記第２のｎチャネル型トランジスタのソース及びドレインの他方と前記第１のｎチャネル型トランジスタのソース及びドレインの他方は前記第４のｎチャネル型トランジスタのソース及びドレインの一方に電気的に接続され、
   前記リニアレギュレータの前記抵抗素子の他端は、前記第３のｎチャネル型トランジスタのソース及びドレインの一方と、前記第３のｎチャネル型トランジスタのゲートと、前記第４のｎチャネル型トランジスタのゲートと、前記第５のｎチャネル型トランジスタのゲートに電気的に接続され、
   前記第３のｐチャネル型トランジスタのソース及びドレインの他方は前記第５のｎチャネル型トランジスタのソース及びドレインの一方と、前記第６のｎチャネル型トランジスタのゲートに電気的に接続され、
   前記第３のｎチャネル型トランジスタ乃至第５のｎチャネル型トランジスタのソース及びドレインの他方のすべてと前記第６のｎチャネル型トランジスタのソース及びドレインの一方は前記リニアレギュレータの前記第４の端子に電気的に接続され、
   前記第６のｎチャネル型トランジスタのソース及びドレインの他方と、前記第１のｎチャネル型トランジスタのゲートは、前記リニアレギュレータの前記第３の端子に電気的に接続されていることを特徴とする請求項１または請求項２に記載の基準電位生成回路。

Images