KR102035346B1 - 기준 전위 생성 회로 - Google Patents

기준 전위 생성 회로 Download PDF

Info

Publication number
KR102035346B1
KR102035346B1 KR1020120150549A KR20120150549A KR102035346B1 KR 102035346 B1 KR102035346 B1 KR 102035346B1 KR 1020120150549 A KR1020120150549 A KR 1020120150549A KR 20120150549 A KR20120150549 A KR 20120150549A KR 102035346 B1 KR102035346 B1 KR 102035346B1
Authority
KR
South Korea
Prior art keywords
terminal
channel transistor
electrically connected
drain
source
Prior art date
Application number
KR1020120150549A
Other languages
English (en)
Other versions
KR20130073842A (ko
Inventor
가즈노리 와타나베
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130073842A publication Critical patent/KR20130073842A/ko
Application granted granted Critical
Publication of KR102035346B1 publication Critical patent/KR102035346B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 접지 전위를 생성하는 기준 전위 생성 회로를 제공한다.
제 1 입력 단자 내지 제 3 입력 단자와, 제 1 출력 단자 및 제 2 출력 단자와, 제 1 단자 내지 제 3 단자가 형성된 로패스 필터와, 제 1 단자 내지 제 4 단자가 형성된 리니어 레귤레이터를 갖는 기준 전위 생성 회로에서 로패스 필터의 제 1 단자는 제 2 입력 단자에 전기적으로 접속되고, 로패스 필터의 제 2 단자는 제 1 단자 또는 제 3 입력 단자에 전기적으로 접속되고, 로패스 필터의 제 3 단자는 리니어 레귤레이터의 제 1 단자에 전기적으로 접속되고, 리니어 레귤레이터의 제 2 단자는 제 1 입력 단자 및 제 1 출력 단자에 전기적으로 접속되고, 리니어 레귤레이터의 제 3 단자는 제 2 출력 단자에 전기적으로 접속되고, 리니어 레귤레이터의 제 4 단자는 제 3 입력 단자에 전기적으로 접속된다.

Description

기준 전위 생성 회로{REFERENCE POTENTIAL GENERATION CIRCUIT}
본 명세서 등에 기재되는 발명은 기준 전위 생성 회로에 관한 것이다.
각종 전자 기기는 접지하여 접지 전위를 기준 전위로서 동작시키는 것이 널리 알려져 있다. 그러므로 각종 전자 기기는 접지하기 위한 단자를 갖는 경우가 많다.
특허 문헌 1에서는 기준 전압을 발생하기 위하여 필요한 입력 신호선의 수를 줄이기 위한 기술이 기재되어 있다. 특허 문헌 1에 기재되어 있는 기술에서는 펄스 신호를 로패스 필터(low-pass filter)에 통하여, 이 신호의 전압을 기준 전압으로서 사용하고 있다. 그러나, 특허 문헌 1에 기재되어 있는 기술에서는 전자 기기에 외부로부터 접지 전위를 공급할 필요가 있다. 그러므로 접지 전위를 공급하기 위한 외부 단자가 필요하다.
일본국 특개평6-261600호 공보
본 발명의 일 형태는 접지 전위를 외부로부터 공급할 일이 없이 동작시킬 수 있는 기준 전위 생성 회로를 제공하는 것을 과제로 한다.
본 발명의 일 형태는 제 1 입력 단자 내지 제 3 입력 단자와, 제 1 출력 단자 및 제 2 출력 단자와, 제 1 단자 내지 제 3 단자가 형성된 로패스 필터와, 제 1 단자 내지 제 4 단자가 형성된 리니어 레귤레이터를 갖고, 로패스 필터의 제 1 단자는 제 2 입력 단자에 전기적으로 접속되고, 로패스 필터의 제 2 단자는 제 1 입력 단자 또는 제 3 입력 단자에 전기적으로 접속되고, 로패스 필터의 제 3 단자는 리니어 레귤레이터의 제 1 단자에 전기적으로 접속되고, 리니어 레귤레이터의 제 2 단자는 제 1 입력 단자 및 제 1 출력 단자에 전기적으로 접속되고, 리니어 레귤레이터의 제 3 단자는 제 2 출력 단자에 전기적으로 접속되고, 리니어 레귤레이터의 제 4 단자는 제 3 입력 단자에 전기적으로 접속되고, 제 2 입력 단자에는 스타트 펄스 신호가 공급되고, 제 3 입력 단자에는 제 1 입력 단자와 반대 극성의 전위가 공급되고, 제 2 출력 단자로부터 공급되는 전위가 기준 전위가 되는 기준 전위 생성 회로다.
상술한 구성에서 로패스 필터가 저항 소자와 용량 소자를 갖고, 로패스 필터의 제 1 단자는 저항 소자의 일단(一端)에 전기적으로 접속되고, 저항 소자의 타단(他端)은 로패스 필터의 제 3 단자와 용량 소자의 제 1 전극에 전기적으로 접속되고, 용량 소자의 제 2 전극은 로패스 필터의 제 2 단자에 전기적으로 접속되어 있어도 좋다.
상술한 구성에서, 리니어 레귤레이터가 저항 소자와, 제 1 p채널형 트랜지스터 내지 제 3 p채널형 트랜지스터와, 제 1 n채널형 트랜지스터 내지 제 6 n채널형 트랜지스터를 갖고, 리니어 레귤레이터의 제 1 단자는 제 2 n채널형 트랜지스터의 게이트에 전기적으로 접속되고, 리니어 레귤레이터의 제 2 단자는 리니어 레귤레이터의 저항 소자의 일단과 제 1 p채널형 트랜지스터 내지 제 3 p채널형 트랜지스터의 소스 및 드레인 중 한쪽 모두에 전기적으로 접속되고, 제 1 p채널형 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 p채널형 트랜지스터 및 제 2 p채널형 트랜지스터의 게이트와 제 1 n채널형 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 2 p채널형 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 3 p채널형 트랜지스터의 게이트와 제 2 n채널형 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 2 n채널형 트랜지스터의 소스 및 드레인 중 다른 쪽과 제 1 n채널형 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 4 n채널형 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 리니어 레귤레이터의 저항 소자의 타단은 제 3 n채널형 트랜지스터의 소스 및 드레인 중 한쪽과, 제 3 n채널형 트랜지스터의 게이트와, 제 4 n채널형 트랜지스터의 게이트와, 제 5 n채널형 트랜지스터의 게이트에 전기적으로 접속되고, 제 3 p채널형 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 5 n채널형 트랜지스터의 소스 및 드레인 중 한쪽과 제 6 n채널형 트랜지스터의 게이트에 전기적으로 접속되고, 제 3 n채널형 트랜지스터 내지 제 5 n채널형 트랜지스터의 소스 및 드레인 중 다른 쪽 모두와 상기 제 6 n채널형 트랜지스터의 소스 및 드레인 중 한쪽은 리니어 레귤레이터의 제 4 단자에 전기적으로 접속되고, 제 6 n채널형 트랜지스터의 소스 및 드레인 중 다른 쪽과 제 1 n채널형 트랜지스터의 게이트는 리니어 레귤레이터의 제 3 단자에 전기적으로 접속되어 있어도 좋다.
상술한 구성에서 생성되는 기준 전위는 접지 전위와 대략 같은 것이 바람직하다.
접지 전위를 외부로부터 공급할 필요 없이, 전자 기기를 동작시킬 수 있다.
도 1은 본 발명의 일 형태인 기준 전위 생성 회로를 설명하기 위한 도면.
도 2는 도 1에 도시된 로패스 필터(102)의 회로 구성의 일례를 도시한 도면.
도 3은 도 1에 도시된 리니어 레귤레이터(104)의 회로 구성의 일례를 도시한 도면.
도 4는 도 1에 도시된 리니어 레귤레이터(104)의 회로 구성의 일례를 도시한 도면.
도 5는 제 1 입력 단자(106)에 대한 제 2 출력 단자(114)의 전위의 변화를 도시한 도면.
도 6은 제 3 입력 단자(110)에 대한 제 2 출력 단자(114)의 전위의 변화를 도시한 도면.
도 7은 스타트 펄스 입력시의 제 2 입력 단자(108)의 전위의 시간에 따른 변화를 도시한 도면.
도 8은 스타트 펄스 입력시의 제 1 단자(104A)의 전위의 시간에 따른 변화를 도시한 도면.
도 9는 스타트 펄스 입력시의 제 2 출력 단자(114)의 전위의 시간에 따른 변화를 도시한 도면.
이하에서는 본 발명의 실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되는 것이 아니고, 본 발명의 취지 및 그 범위에서 벗어나는 일이 없이 그 형태 및 자세한 사항을 다양하게 바꿀 수 있는 것을 당업자라면 쉽게 이해할 수 있다. 따라서, 본 발명은 이하에 기재된 실시형태의 기재 내용에 한정되고 해석되는 것이 아니다.
또한, 이하의 설명에서는 편의상, 구성 요소에 서수사를 부여하여 구별하고 있지만 이것에 한정되는 것이 아니다. 예를 들어, 제 1 단자를 제 2 단자라고 불러도 좋다.
또한, 본 명세서에서는 전위와 전압을 특별히 구별하지 않고 사용한다.
도 1에는 본 발명의 일 형태인 기준 전위 생성 회로의 블록도를 도시하였다.
도 1에 도시된 기준 전위 생성 회로(100)는 로패스 필터(102)와, 리니어 레귤레이터(104)와, 제 1 입력 단자(106)와, 제 2 입력 단자(108)와, 제 3 입력 단자(110)와, 제 1 출력 단자(112)와, 제 2 출력 단자(114)를 갖는다. 로패스 필터(102)는 제 1 단자(102A)와, 제 2 단자(102B)와, 제 3 단자(102C)를 갖는다. 리니어 레귤레이터(104)는 제 1 단자(104A)와, 제 2 단자(104B)와, 제 3 단자(104C)와, 제 4 단자(104D)를 갖는다.
도 1에 도시된 기준 전위 생성 회로(100)에서는 제 2 입력 단자(108)에는 스타트 펄스 신호가 공급되고, 제 3 입력 단자(110)에는 제 1 입력 단자(106)와 반대 극성의 전위가 공급되고, 제 2 출력 단자(114)로부터 공급되는 전위가 기준 전위가 된다.
로패스 필터(102)의 제 1 단자(102A)는 제 2 입력 단자(108)에 전기적으로 접속되고, 로패스 필터(102)의 제 2 단자(102B)는 제 3 입력 단자(110)에 전기적으로 접속되고, 로패스 필터(102)의 제 3 단자(102C)는 리니어 레귤레이터(104)의 제 1 단자(104A)에 전기적으로 접속되고, 리니어 레귤레이터(104)의 제 2 단자(104B)는 제 1 입력 단자(106) 및 제 1 출력 단자(112)에 전기적으로 접속되고, 리니어 레귤레이터(104)의 제 3 단자(104C)는 제 2 출력 단자(114)에 전기적으로 접속되고, 리니어 레귤레이터(104)의 제 4 단자(104D)는 제 3 입력 단자(110)에 전기적으로 접속되어 있다. 또한, 도 1에 도시된 로패스 필터(102)에서는 제 2 단자(102B)가 제 3 입력 단자(110)에 전기적으로 접속되어 있지만, 제 2 단자(102B)가 제 1 입력 단자(106)에 전기적으로 접속되어 있어도 좋다.
도 2에는 로패스 필터(102)의 회로 구성의 일례를 도시하였다.
도 2에 도시된 로패스 필터(102)는 저항 소자(116)와, 용량 소자(118)와, 제 1 단자(102A)와, 제 2 단자(102B)와, 제 3 단자(102C)를 갖는다.
로패스 필터(102)의 제 1 단자(102A)는 저항 소자(116)의 일단에 전기적으로 접속되고, 저항 소자(116)의 타단은 로패스 필터(102)의 제 3 단자(102C)와 용량 소자(118)의 제 1 전극에 전기적으로 접속되고, 용량 소자(118)의 제 2 전극은 로패스 필터(102)의 제 2 단자(102B)에 전기적으로 접속되어 있다.
도 3에는 리니어 레귤레이터(104)의 회로 구성의 일례를 도시하였다.
도 3에 도시된 리니어 레귤레이터(104)는 저항 소자(120)와, 제 1 p채널형 트랜지스터(122)와, 제 2 p채널형 트랜지스터(124)와, 제 3 p채널형 트랜지스터(126)와, 제 1 n채널형 트랜지스터(128)와, 제 2 n채널형 트랜지스터(130)와, 제 3 n채널형 트랜지스터(132)와, 제 4 n채널형 트랜지스터(134)와, 제 5 n채널형 트랜지스터(136)와, 제 6 n채널형 트랜지스터(138)와, 제 1 단자(104A)와, 제 2 단자(104B)와, 제 3 단자(104C)와, 제 4 단자(104D)를 갖고, 리니어 레귤레이터(104)의 제 1 단자(104A)는 제 2 n채널형 트랜지스터(130)의 게이트에 전기적으로 접속되고, 제 2 단자(104B)는 저항 소자(120)의 일단과 제 1 p채널형 트랜지스터(122)의 소스 및 드레인 중 한쪽과, 제 2 p채널형 트랜지스터(124)의 소스 및 드레인 중 한쪽과, 제 3 p채널형 트랜지스터(126)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 1 p채널형 트랜지스터(122)의 소스 및 드레인 중 다른 쪽은 제 1 p채널형 트랜지스터(122)의 게이트와, 제 2 p채널형 트랜지스터(124)의 게이트와, 제 1 n채널형 트랜지스터(128)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 2 p채널형 트랜지스터(124)의 소스 및 드레인 중 다른 쪽은 제 3 p채널형 트랜지스터(126)의 게이트와, 제 2 n채널형 트랜지스터(130)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 2 n채널형 트랜지스터(130)의 소스 및 드레인 중 다른 쪽은 제 1 n채널형 트랜지스터(128)의 소스 및 드레인 중 다른 쪽과, 제 4 n채널형 트랜지스터(134)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 저항 소자(120)의 타단은 제 3 n채널형 트랜지스터(132)의 소스 및 드레인 중 한쪽과, 제 3 n채널형 트랜지스터(132)의 게이트와, 제 4 n채널형 트랜지스터(134)의 게이트와, 제 5 n채널형 트랜지스터(136)의 게이트에 전기적으로 접속되고, 제 3 p채널형 트랜지스터(126)의 소스 및 드레인 중 다른 쪽은 제 5 n채널형 트랜지스터(136)의 소스 및 드레인 중 한쪽과, 제 6 n채널형 트랜지스터(138)의 게이트에 전기적으로 접속되고, 제 3 n채널형 트랜지스터(132)의 소스 및 드레인 중 다른 쪽과, 제 4 n채널형 트랜지스터(134)의 소스 및 드레인 중 다른 쪽과, 제 5 n채널형 트랜지스터(136)의 소스 및 드레인 중 다른 쪽과, 제 6 n채널형 트랜지스터(138)의 소스 및 드레인 중 한쪽은 리니어 레귤레이터(104)의 제 4 단자(104D)에 전기적으로 접속되고, 제 6 n채널형 트랜지스터(138)의 소스 및 드레인 중 다른 쪽과, 제 1 n채널형 트랜지스터(128)의 게이트는 리니어 레귤레이터(104)의 제 3 단자(104C)에 전기적으로 접속된다.
또한, 도 2에 도시된 로패스 필터와 도 3에 도시된 리니어 레귤레이터의 회로 구성은 일례이고, 이것에 한정되는 것이 아니다.
도 2에 도시된 로패스 필터(102)는 RC 필터이지만 로패스 필터(102)의 회로 구성은 일례이고 이것에 한정되는 것이 아니다. 로패스 필터(102)는 도 2에 도시된 것을 대신하여 RL 필터, LC 필터, RLC 필터 또는 차동 증폭 회로(연산 증폭기)이어도 좋다.
리니어 레귤레이터로서 도 3에 도시된 리니어 레귤레이터(104)를 대신하여 도 4에 도시된 리니어 레귤레이터를 사용하여도 좋다. 도 4에 도시된 리니어 레귤레이터(104)는 차동 증폭 회로(140)와 n채널형 트랜지스터(142)를 갖고 제 1 단자(104A)는 차동 증폭 회로(140)의 양의 입력 단자(positive input terminal)에 전기적으로 접속되고, 제 2 단자(104B)는 차동 증폭 회로(140)의 정(正)전원 전압 단자에 전기적으로 접속되고, 제 3 단자(104C)는 차동 증폭 회로(140)의 음의 입력 단자(negative input terminal)와 n채널형 트랜지스터(142)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 4 단자(104D)는 차동 증폭 회로(140)의 부(負)전원 전압 단자와, n채널형 트랜지스터(142)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 차동 증폭 회로(140)의 출력은 n채널형 트랜지스터(142)의 게이트에 전기적으로 접속된다.
도 1에 도시된 기준 전위 생성 회로(100)는 예를 들어, 제 1 입력 단자(106)에 정전위를 공급하고, 제 3 입력 단자(110)에 부전위를 공급하고, 제 2 입력 단자(108)에 스타트 펄스 신호를 공급함으로써 제 2 출력 단자(114)의 전위를 소정의 기준 전위로 할 수 있다. 또한 제 1 출력 단자(112)는 제 1 입력 단자(106)에 전기적으로 접속되어 있으므로, 제 1 출력 단자(112)의 전위는 제 1 입력 단자(106)의 전위와 같다.
로패스 필터(102)에 의하여 스타트 펄스 신호 중 적어도 일부를 차단할 수 있다. 즉 제 2 입력 단자(108)로부터 고전위 신호가 공급되는 것을 방지하여, 대략 일정한 전위를 공급할 수 있다.
또한 상술한 설명에서는 제 1 입력 단자(106)로부터 공급하는 신호를 정전위로 하고, 제 3 입력 단자(110)로부터 공급하는 신호를 부전위로 하였지만 본 발명은 이것에 한정되지 않는다. 생성하는 기준 전위가 제 1 입력 단자(106)로부터 공급하는 신호의 전위와 제 2 입력 단자(108)로부터 공급하는 신호의 전위 범위 내에 들 수 있으면 좋다. 다만 제 1 입력 단자(106)로부터 공급하는 신호의 전위와 제 2 입력 단자(108)로부터 공급하는 신호의 전위 사이에는 어느 정도 차이(적어도 1V 이상)가 있는 것이 바람직하다.
또한, 제 1 입력 단자(106)로부터 공급하는 신호를 정전위로 하고, 제 3 입력 단자(110)로부터 공급하는 신호를 부전위로 하면 기준 전위로서 접지 전위와 대략 같은 전위를 생성할 수도 있다. 또한, 본 명세서 등에서 "접지 전위와 대략 같은 전위"란 본원발명의 회로가 정상적으로 동작하는 경우의 출력 전위로서, 접지 전위의 허용 오차 범위를 포함하는 것으로 한다. 기준 전위로서 접지 전위를 생성함으로써 기준 전위 생성 회로가 제공된 전자 기기에 접지 전위를 공급하기 위한 단자를 형성하지 않고 동작시킬 수 있으므로 특히 바람직하다.
또한, 스타트 펄스 신호란 전자 기기 등의 전원을 온으로 함으로써 발생하는 펄스 신호를 가리킨다. 제 2 입력 단자(108)에 공급하는 신호를 스타트 펄스 신호로 하므로 제 2 입력 단자(108)에 공급하는 신호를 생성하기 위한 회로 등을 별도로 형성할 필요가 없으므로 바람직하다.
상술에서 설명한 기준 전위 생성 회로를 동작시킴으로써 각종 전자 기기에 공급하는 기준 전위를 생성할 수 있다.
이와 같은 기준 전위 생성 회로가 생성하는 전위는 로패스 필터(102) 및 리니어 레귤레이터(104)의 구성에 따라 다르다. 일례로서 도 1 내지 도 3에 도시된 기준 전위 생성 회로를 사용하여 계산을 한 결과에 대하여 도 5 내지 도 9를 참조하여 설명한다.
도 5 내지 도 9의 계산 결과는 이하의 조건으로 수행한 것이다.
저항 소자(116)의 저항 값= 1.0×107Ω
저항 소자(120)의 저항 값= 1.0×106Ω
용량 소자(118)의 용량 값= 1.0×10-10F
모두의 트랜지스터의 채널 길이= 5μｍ
여기서 제 1 출력 단자(112)와 제 2 출력 단자(114) 사이에는 300Ω의 저항 소자를 접속하였다.
또한, 여기서 “모두의 트랜지스터”란 제 1 p채널형 트랜지스터(122), 제 2 p채널형 트랜지스터(124), 제 3 p채널형 트랜지스터(126), 제 1 n채널형 트랜지스터(128), 제 2 n채널형 트랜지스터(130), 제 3 n채널형 트랜지스터(132), 제 4 n채널형 트랜지스터(134), 제 5 n채널형 트랜지스터(136), 및 제 6 n채널형 트랜지스터(138)다.
도 5에는 제 1 입력 단자(106)의 전위(1V 내지 5V)에 대한 제 2 출력 단자(114)의 전위의 변화를 도시하였다. 계산 조건을 이하에 나타낸다.
제 2 입력 단자(108)의 전위= 0V
제 3 입력 단자(110)의 전위= -7V
도 5에 따르면 제 1 입력 단자(106)의 전위를 1V 내지 5V 범위로 변화시키면 제 2 출력 단자(114)의 전위도 변화한다. 이때, 제 2 출력 단자(114)의 전위는 1.0×10-4V 내지 1.2×10-3V의 범위에서 변화한다.
도 6에는 제 3 입력 단자(110)의 전위(-9V 내지 -5V)에 대한 제 2 출력 단자(114)의 전위의 변화를 도시하였다. 계산 조건을 이하에 나타낸다.
제 1 입력 단자(106)의 전위= 3V
제 2 입력 단자(108)의 전위= 0V
도 6에 따르면 제 3 입력 단자(110)의 전위를 -9V 내지 -5V의 범위에서 변화시키면 제 2 출력 단자(114)의 전위도 변화한다. 이때, 제 2 출력 단자(114)의 전위는 2.3×10-4V 내지 2.7×10-4V의 범위에서 변화한다.
이와 같이, 도 5 및 도 6에 따르면 제 2 입력 단자(108)의 전위를 0V로 고정하고 있을 때, 제 1 입력 단자(106) 또는 제 3 입력 단자(110)의 전위를 변동시켜도 제 2 출력 단자(114)의 전위의 변동은 제 1 입력 단자(106) 또는 제 3 입력 단자(110)의 전위의 변동에 비하여 크지 않다.
다음에 스타트 펄스 신호를 입력한 경우에 대하여 설명한다. 도 7 내지 도 9에는 스타트 펄스 신호를 입력한 경우의 각 단자의 전위 변화를 도시하였다.
도 7에는 스타트 펄스 신호를 입력시킨 경우의 제 2 입력 단자(108)의 전위 변화를 도시하였다. 도 7에서 스타트 펄스 신호는 1.0×10-6초 전후에 입력된다.
도 8에는 스타트 펄스 신호를 입력시켰을 때의 제 1 단자(104A)의 전위 변화를 도시하였다. 도 8에 따르면 스타트 펄스 신호를 입력시킴으로써 제 1 단자(104A)의 전위는 0V로부터 1.8×10-4V까지 상승하지만 펄스가 존재하는 경우와 같이, 급격한 전위 변화는 일어나지 않는다.
도 9에는 스타트 펄스 신호를 입력시켰을 때의 제 2 출력 단자(114)의 전위 변화를 도시하였다. 도 9에 따르면 스타트 펄스 신호를 입력시킴으로써 제 1 단자(104A)의 전위는 2.5×10-4V로부터 약간 저하한 후, 4.5×10-4V까지 상승하고, 그 후, 4.3×10-4V까지 저하하여 안정된다.
상술에서 설명한 바와 같이, 본 발명의 일 형태인 기준 전위 생성 회로에 의하여 접지 전위를 외부로부터 공급할 일이 없이, 전자 기기를 동작시킬 수 있다. 본 발명의 일 형태인 기준 전위 생성 회로는 여러 가지 전자 기기에 탑재시킬 수 있다.
100: 기준 전위 생성 회로
102: 로패스 필터
102A: 제 1 단자
102B: 제 2 단자
102C: 제 3 단자
104: 리니어 레귤레이터
104A: 제 1 단자
104B: 제 2 단자
104C: 제 3 단자
104D: 제 4 단자
106: 제 1 입력 단자
108: 제 2 입력 단자
110: 제 3 입력 단자
112: 제 1 출력 단자
114: 제 2 출력 단자
116: 저항 소자
118: 용량 소자
120: 저항 소자
122: 제 1 p채널형 트랜지스터
124: 제 2 p채널형 트랜지스터
126: 제 3 p채널형 트랜지스터
128: 제 1 n채널형 트랜지스터
130: 제 2 n채널형 트랜지스터
132: 제 3 n채널형 트랜지스터
134: 제 4 n채널형 트랜지스터
136: 제 5 n채널형 트랜지스터
138: 제 6 n채널형 트랜지스터
140: 차동 증폭 회로
142: n채널형 트랜지스터

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 회로에 있어서,
    제 1 저항 소자와;
    용량 소자로서, 상기 용량 소자의 전극이 상기 제 1 저항 소자의 일단에 전기적으로 접속되는, 상기 용량 소자와;
    제 2 저항 소자와;
    제 1 p채널형 트랜지스터로서, 상기 제 1 p채널형 트랜지스터의 제 1 단자가 상기 제 2 저항 소자의 일단에 전기적으로 접속되고, 상기 제 1 p채널형 트랜지스터의 제 2 단자가 상기 제 1 p채널형 트랜지스터의 게이트 단자에 전기적으로 접속되는, 상기 제 1 p채널형 트랜지스터와;
    제 2 p채널형 트랜지스터로서, 상기 제 2 p채널형 트랜지스터의 제 1 단자가 상기 제 1 p채널형 트랜지스터의 상기 제 1 단자에 전기적으로 접속되고, 상기 제 2 p채널형 트랜지스터의 게이트 단자가 상기 제 1 p채널형 트랜지스터의 상기 게이트 단자에 전기적으로 접속되는, 상기 제 2 p채널형 트랜지스터와;
    제 3 p채널형 트랜지스터로서, 상기 제 3 p채널형 트랜지스터의 제 1 단자가 상기 제 1 p채널형 트랜지스터의 상기 제 1 단자에 전기적으로 접속되고, 상기 제 3 p채널형 트랜지스터의 게이트 단자가 상기 제 2 p채널형 트랜지스터의 제 2 단자에 전기적으로 접속되는, 상기 제 3 p채널형 트랜지스터와;
    제 1 n채널형 트랜지스터로서, 상기 제 1 n채널형 트랜지스터의 제 1 단자가 상기 제 1 p채널형 트랜지스터의 상기 제 2 단자에 전기적으로 접속되는, 상기 제 1 n채널형 트랜지스터와;
    제 2 n채널형 트랜지스터로서, 상기 제 2 n채널형 트랜지스터의 제 1 단자가 상기 제 2 p채널형 트랜지스터의 상기 제 2 단자에 전기적으로 접속되고, 상기 제 2 n채널형 트랜지스터의 제 2 단자가 상기 제 1 n채널형 트랜지스터의 제 2 단자에 전기적으로 접속되고, 상기 제 2 n채널형 트랜지스터의 게이트 단자가 상기 제 1 저항 소자의 상기 일단에 전기적으로 접속되는, 상기 제 2 n채널형 트랜지스터와;
    제 3 n채널형 트랜지스터로서, 상기 제 3 n채널형 트랜지스터의 제 1 단자가 상기 제 2 저항 소자의 타단 및 상기 제 3 n채널형 트랜지스터의 게이트 단자에 전기적으로 접속되는, 상기 제 3 n채널형 트랜지스터와;
    제 4 n채널형 트랜지스터로서, 상기 제 4 n채널형 트랜지스터의 제 1 단자가 상기 제 1 n채널형 트랜지스터의 상기 제 2 단자에 전기적으로 접속되고, 상기 제 4 n채널형 트랜지스터의 제 2 단자가 상기 제 3 n채널형 트랜지스터의 제 2 단자에 전기적으로 접속되고, 상기 제 4 n채널형 트랜지스터의 게이트 단자가 상기 제 3 n채널형 트랜지스터의 상기 제 1 단자에 전기적으로 접속되는, 상기 제 4 n채널형 트랜지스터와;
    제 5 n채널형 트랜지스터로서, 상기 제 5 n채널형 트랜지스터의 제 1 단자가 상기 제 3 p채널형 트랜지스터의 제 2 단자에 전기적으로 접속되고, 상기 제 5 n채널형 트랜지스터의 제 2 단자가 상기 제 3 n채널형 트랜지스터의 상기 제 2 단자에 전기적으로 접속되고, 상기 제 5 n채널형 트랜지스터의 게이트 단자가 상기 제 3 n채널형 트랜지스터의 상기 제 1 단자에 전기적으로 접속되는, 상기 제 5 n채널형 트랜지스터와;
    제 6 n채널형 트랜지스터로서, 상기 제 6 n채널형 트랜지스터의 제 1 단자가 상기 제 1 n채널형 트랜지스터의 게이트 단자에 전기적으로 접속되고, 상기 제 6 n채널형 트랜지스터의 제 2 단자가 상기 제 3 n채널형 트랜지스터의 상기 제 2 단자에 전기적으로 접속되고, 상기 제 6 n채널형 트랜지스터의 게이트 단자가 상기 제 3 p채널형 트랜지스터의 상기 제 2 단자에 전기적으로 접속되는, 상기 제 6 n채널형 트랜지스터를 포함하는, 회로.
  11. 제10항에 있어서,
    상기 제 1 저항 소자와 상기 용량 소자는 로패스 필터를 형성하고,
    상기 제 2 저항 소자, 상기 제 1 내지 제 3 p채널형 트랜지스터, 및 상기 제 1 내지 제 6 n채널형 트랜지스터는 리니어 레귤레이터를 형성하는, 회로.
  12. 기준 전위 생성 회로에 있어서,
    제 1 입력 단자, 제 2 입력 단자, 및 제 3 입력 단자와;
    제 1 출력 단자, 및 제 2 출력 단자와;
    제 1 단자, 제 2 단자, 및 제 3 단자를 포함한 로패스 필터와;
    제 1 단자, 제 2 단자, 제 3 단자, 및 제 4 단자를 포함한 리니어 레귤레이터를 포함하고,
    상기 로패스 필터의 상기 제 1 단자는 상기 제 2 입력 단자에 전기적으로 접속되고,
    상기 로패스 필터의 상기 제 2 단자는 상기 제 1 입력 단자 및 상기 제 3 입력 단자 중 하나에 전기적으로 접속되고,
    상기 로패스 필터의 상기 제 3 단자는 상기 리니어 레귤레이터의 상기 제 1 단자에 전기적으로 접속되고,
    상기 리니어 레귤레이터의 상기 제 2 단자는 상기 제 1 입력 단자 및 상기 제 1 출력 단자에 전기적으로 접속되고,
    상기 리니어 레귤레이터의 상기 제 3 단자는 상기 제 2 출력 단자에 전기적으로 접속되고,
    상기 리니어 레귤레이터의 상기 제 4 단자는 상기 제 3 입력 단자에 전기적으로 접속되고,
    스타트 펄스 신호는 상기 제 2 입력 단자에 공급되고,
    상기 제 1 입력 단자에 공급되는 전위와 반대 극성의 전위는 상기 제 3 입력 단자에 공급되고,
    상기 제 2 출력 단자로부터 공급되는 전위는 기준 전위인, 기준 전위 생성 회로.
  13. 제12항에 있어서,
    상기 로패스 필터는 저항 소자와 용량 소자를 포함하고,
    상기 로패스 필터의 상기 제 1 단자는 상기 저항 소자의 일단에 전기적으로 접속되고,
    상기 저항 소자의 타단은 상기 로패스 필터의 상기 제 3 단자 및 상기 용량 소자의 제 1 전극에 전기적으로 접속되고,
    상기 용량 소자의 제 2 전극은 상기 로패스 필터의 상기 제 2 단자에 전기적으로 접속되는, 기준 전위 생성 회로.
  14. 제12항에 있어서,
    상기 리니어 레귤레이터는 저항 소자, 제 1 p채널형 트랜지스터, 제 2 p채널형 트랜지스터, 제 3 p채널형 트랜지스터, 제 1 n채널형 트랜지스터, 제 2 n채널형 트랜지스터, 제 3 n채널형 트랜지스터, 제 4 n채널형 트랜지스터, 제 5 n채널형 트랜지스터, 및 제 6 n채널형 트랜지스터를 포함하고,
    상기 리니어 레귤레이터의 상기 제 1 단자는 상기 제 2 n채널형 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 리니어 레귤레이터의 상기 제 2 단자는 상기 리니어 레귤레이터의 상기 저항 소자의 일단, 상기 제 1 p채널형 트랜지스터의 소스와 드레인 중 하나, 상기 제 2 p채널형 트랜지스터의 소스와 드레인 중 하나, 및 상기 제 3 p채널형 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되고,
    상기 제 1 p채널형 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 제 1 p채널형 트랜지스터의 게이트, 상기 제 2 p채널형 트랜지스터의 게이트, 및 상기 제 1 n채널형 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되고,
    상기 제 2 p채널형 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 제 3 p채널형 트랜지스터의 게이트 및 상기 제 2 n채널형 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되고,
    상기 제 2 n채널형 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나 및 상기 제 1 n채널형 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 제 4 n채널형 트랜지스터의 소스와 드레인 중 하나에 전기적으로 접속되고,
    상기 리니어 레귤레이터의 상기 저항 소자의 타단은 상기 제 3 n채널형 트랜지스터의 소스와 드레인 중 하나, 상기 제 3 n채널형 트랜지스터의 게이트, 상기 제 4 n채널형 트랜지스터의 게이트, 및 상기 제 5 n채널형 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 3 p채널형 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나는 상기 제 5 n채널형 트랜지스터의 소스와 드레인 중 하나 및 상기 제 6 n채널형 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 3 n채널형 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나, 상기 제 4 n채널형 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나, 상기 제 5 n채널형 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나, 및 상기 제 6 n채널형 트랜지스터의 소스와 드레인 중 하나는 상기 리니어 레귤레이터의 상기 제 4 단자에 전기적으로 접속되고,
    상기 제 6 n채널형 트랜지스터의 상기 소스와 상기 드레인 중 다른 하나 및 상기 제 1 n채널형 트랜지스터의 게이트는 상기 리니어 레귤레이터의 상기 제 3 단자에 전기적으로 접속되는, 기준 전위 생성 회로.
  15. 제12항에 있어서,
    상기 기준 전위는 접지 전위와 대략 같은, 기준 전위 생성 회로.
KR1020120150549A 2011-12-23 2012-12-21 기준 전위 생성 회로 KR102035346B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011282466 2011-12-23
JPJP-P-2011-282466 2011-12-23

Publications (2)

Publication Number Publication Date
KR20130073842A KR20130073842A (ko) 2013-07-03
KR102035346B1 true KR102035346B1 (ko) 2019-10-22

Family

ID=48653871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120150549A KR102035346B1 (ko) 2011-12-23 2012-12-21 기준 전위 생성 회로

Country Status (3)

Country Link
US (1) US9939835B2 (ko)
JP (1) JP6108808B2 (ko)
KR (1) KR102035346B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3007909A4 (en) 2013-06-15 2017-03-01 Ronald Thompson Annular ring and non-pneumatic tire
US9477246B2 (en) * 2014-02-19 2016-10-25 Texas Instruments Incorporated Low dropout voltage regulator circuits
CA2976055A1 (en) 2015-02-04 2016-08-11 Advancing Mobility, Llc. Non-pneumatic tire and other annular devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140254A (ja) * 2008-12-11 2010-06-24 Renesas Electronics Corp ボルテージレギュレータ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261600A (ja) 1993-03-09 1994-09-16 Seikosha Co Ltd チョッパ式モータ駆動回路
JP3071654B2 (ja) * 1994-12-28 2000-07-31 日本電気アイシーマイコンシステム株式会社 パワーオン・リセット回路
JP3646472B2 (ja) 1997-05-19 2005-05-11 株式会社日立製作所 非接触型ｉｃカードおよび送受信回路
FR2800214B1 (fr) 1999-10-22 2001-12-28 St Microelectronics Sa Circuit elevateur de tension de type pompe de charge
JP3602028B2 (ja) * 2000-03-27 2004-12-15 沖電気工業株式会社 半導体集積回路
JP2002150250A (ja) 2000-11-16 2002-05-24 Matsushita Electric Ind Co Ltd 非接触ｉｃカード用ｉｃチップ
JP3927788B2 (ja) * 2001-11-01 2007-06-13 株式会社ルネサステクノロジ 半導体装置
JP3964182B2 (ja) 2001-11-02 2007-08-22 株式会社ルネサステクノロジ 半導体装置
JP4156863B2 (ja) * 2002-05-14 2008-09-24 株式会社ルネサステクノロジ 半導体集積回路およびｉｃカード
TW591367B (en) * 2003-01-23 2004-06-11 Via Tech Inc Regulator and related method capable of performing pre-charging
US6984969B1 (en) * 2003-03-20 2006-01-10 Analog Devices, Inc. High efficiency high speed low noise regulator
JP3870922B2 (ja) 2003-04-01 2007-01-24 セイコーエプソン株式会社 非接触タグ用の電子回路及び非接触タグ
US7494066B2 (en) 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005242989A (ja) 2004-01-28 2005-09-08 Toshiba Microelectronics Corp 非接触ｉｃカードのリーダライタ端末装置、通信システム及び非接触データキャリア
US7368896B2 (en) 2004-03-29 2008-05-06 Ricoh Company, Ltd. Voltage regulator with plural error amplifiers
JP4127259B2 (ja) 2004-09-30 2008-07-30 日本電気株式会社 電源ノイズ低減回路およびその低減方法
KR100605258B1 (ko) 2005-02-28 2006-07-31 삼성전자주식회사 초 저전력 소모 특성을 갖는 기준전압 발생회로
US7068019B1 (en) * 2005-03-23 2006-06-27 Mediatek Inc. Switchable linear regulator
JP2006318327A (ja) 2005-05-16 2006-11-24 Fuji Electric Device Technology Co Ltd 差動増幅回路およびシリーズレギュレータ
KR20060119410A (ko) 2005-05-20 2006-11-24 한국전자통신연구원 가변 정전압을 발생하는 장치 및 방법
US7589507B2 (en) 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
JP4855841B2 (ja) 2006-06-14 2012-01-18 株式会社リコー 定電圧回路及びその出力電圧制御方法
US7832647B2 (en) 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101523419B (zh) 2006-10-02 2014-06-04 株式会社半导体能源研究所 半导体器件
JP5412034B2 (ja) 2006-12-26 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
US7675273B2 (en) 2007-09-28 2010-03-09 Qualcomm Incorporated Wideband low dropout voltage regulator
TWI359342B (en) 2008-04-25 2012-03-01 Univ Nat Taiwan Reference voltage circuit and voltage stabilizing/

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140254A (ja) * 2008-12-11 2010-06-24 Renesas Electronics Corp ボルテージレギュレータ

Also Published As

Publication number Publication date
JP2013150308A (ja) 2013-08-01
US9939835B2 (en) 2018-04-10
US20130162238A1 (en) 2013-06-27
KR20130073842A (ko) 2013-07-03
JP6108808B2 (ja) 2017-04-05

Similar Documents

Publication Publication Date Title
US8330504B2 (en) Dynamic biasing systems and methods
JP5723469B2 (ja) バッファ回路
US10483922B2 (en) Photoelectric conversion device
JP6672063B2 (ja) Ｄｃｄｃコンバータ
EP3236339B1 (en) Driving circuit and driving method for touch device, touch device and display device
US20140028274A1 (en) Regulator
KR102035346B1 (ko) 기준 전위 생성 회로
JP2018512812A5 (ko)
US7511541B2 (en) Electronic driver device for an external load for which the slew rate of the output signal is independent of the external load capacity and the corresponding integrated component
US9246459B2 (en) Variable gain amplifier
EP2824835B1 (en) Impedance component having low sensitivity to power supply variations
CN105788559A (zh) 稳压装置
US20140043282A1 (en) Capacitive touch apparatus and sensing method thereof
US8854097B2 (en) Load switch
CN108880233B (zh) 一种电荷泵电路
CN103019288A (zh) 电压调节器
EP2881832A1 (en) System and method for generating cascode current source bias voltage
CN107688368B (zh) 缓冲级和控制电路
US9356513B2 (en) Sequence circuit
CN106708149A (zh) 缓冲器电路及应用其的电压产生器
EP2824534A2 (en) Bulk-modulated current source
CN203573622U (zh) 电压比较电路及包括该电压比较电路的液晶显示器
CN101887696A (zh) 液晶显示器的共同信号的准位调整电路
JP4427566B2 (ja) 半導体装置
JP2010231498A (ja) 定電圧電源

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant