JP2978226B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2978226B2
JP2978226B2 JP2256320A JP25632090A JP2978226B2 JP 2978226 B2 JP2978226 B2 JP 2978226B2 JP 2256320 A JP2256320 A JP 2256320A JP 25632090 A JP25632090 A JP 25632090A JP 2978226 B2 JP2978226 B2 JP 2978226B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
diode
bias
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2256320A
Other languages
English (en)
Other versions
JPH04133469A (ja
Inventor
敦男 山口
悦志 竹林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2256320A priority Critical patent/JP2978226B2/ja
Priority to GB9106707A priority patent/GB2248320B/en
Priority to US07/683,223 priority patent/US5160856A/en
Priority to DE4113931A priority patent/DE4113931C3/de
Publication of JPH04133469A publication Critical patent/JPH04133469A/ja
Application granted granted Critical
Publication of JP2978226B2 publication Critical patent/JP2978226B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば非接触ICカードのマイクロコンピ
ュータのように、アナログ回路を有する半導体集積回路
に係わり、特にアナログ回路に流すバイアス電流を生成
するバイアス回路（定電流回路）に関するものである。
［従来の技術］ 第３図に非接触ICカードの概略構成を示す。図示のよ
うに、CPU1にROM2a,RAM2b,送信回路３及び受信回路４が
それぞれ接続されており、これらによりマイクロコンピ
ュータ５が構成されている。このマイクロコンピュータ
５の送信回路３及び受信回路４にはそれぞれデータ送信
アンテナ６及びデータ受信アンテナ７が接続され、CPU1
にはバッテリ８及び発振子９が接続され、バッテリ８は
他の各部にも接続されている。そして、ICカードは、耐
環境性の向上を図るため、その全体が樹脂等により封止
されている。このICカードは、電波を用いて外部とのデ
ータの授受を非接触で行うものであり、電波を受信する
際に受信アンテナ７に発生する微小な電圧を処理するた
め受信回路４にはアナログ回路が必要となり、アナログ
回路にはそれに流すバイアス電流を生成するバイアス回
路が必要となる。アナログ回路は、流すバイアス電流に
よって特性が変動するので、バイアス電流を電源電圧の
変動や温度の変動に対して出来るだけ変化しないように
するのがよい。
第４図にCMOS構造のIC内に構成される従来のバイアス
回路の一例を示す。この例では、バイアス電流がバッテ
リ等による電源電圧の変動に対して出来るだけ変化しな
いように構成してある。図中、101と102は各々ゲート・
ドレインが接続されたｎチャネルトランジスタで、直列
に接続されている。ｎチャネルトランジスタ101のソー
スは接地され、ｎチャネルトランジスタ102のドレイン
はｎチャネルトランジスタ103のゲートに接続されてい
る。ｎチャネルトランジスタ103のソースは接地され、
ドレインはカレントミラー回路を構成するｐチャネルト
ランジスタ104のゲート及びドレインとｐチャネルトラ
ンジスタ105のゲートに接続されている。ｐチャネルト
ランジスタ105のドレインは、直列に接続された前記ｎ
チャネルトランジスタ101,102に接続されている。ま
た、ｐチャネルトランジスタ104のゲートはｐチャネル
トランジスタ106のゲートにも接続され、これらのｐチ
ャネルトランジスタ104,106もカレントミラー回路を構
成しており、ｐチャネルトランジスタ106のドレインは
アナログ回路へ接続される。なお、２個のｎチャネルト
ランジスタ101,102が直列に接続されているのは、１個
だけでは単なるカレントミラー回路になってしまって安
定しないからである。
以上の構成において、ｎチャネルトランジスタ103の
ゲートに加わる電圧は、ｎチャネルトランジスタ101,10
2の２つのトランジスタの和で決まり、ｎチャネルトラ
ンジスタ103のドレイン電流は、このｎチャネルトラン
ジスタ103のゲート電圧とトランジスタ特性で決まる。
そして、このｎチャネルトランジスタ103のドレイン電
流は、カレントミラー回路によってｎチャネルトランジ
スタ101,102にフィードバックされるとともに、アナロ
グ回路にバイアス電流として供給される。
以上により、バッテリ８等による電源電圧の変動に対
して、バイアス電流の変動を抑えることが出来るので、
アナログ回路の特性変動を抑えることが出来る。
［発明が解決しようとする課題］ 従来回路は以上のように構成されているが、以下のよ
うな課題があった。すなわち、ｎチャネルトランジスタ
103のゲート電圧はｎチャネルトランジスタ101,102の和
のVTHの温度特性となり、ｎチャネルトランジスタ103の
ドレイン電流は、ｎチャネルトランジスタ103のゲート
に印加される電圧のVTHとｎチャネルトランジスタ103の
VTHの温度特性の差になるので、ｎチャネルトランジス
タ103のドレイン電流はVTH1つ分の温度特性となる。ア
ナログ回路のバイアス電流の温度特性は、より一層減ら
すことがアナログ回路の特性変動を抑えるために必要で
ある。
この発明は上記のような課題を解決するためになされ
たもので、温度の変動に対してもアナログ回路の特性の
変動を抑えることが出来る半導体集積回路を得ることを
目的とする。
［課題を解決するための手段］ この発明に係る半導体集積回路は、アナログ回路を含
み、当該アナログ回路に流すバイアス電流を生成するバ
イアス回路を備えたMOS構造の半導体集積回路におい
て、上記バイアス回路は、MOS構造におけるアイランド
とフィールドをダイオードとして用い、ゲート・ドレイ
ン間を接続した第１のトランジスタと上記ダイオードを
直列に接続し、この直列回路により発生する電圧を電流
値を設定するための第２のトランジスタのゲートに印加
し、この第２のトランジスタで発生した定電流をカレン
トミラー回路により上記ダイオードと第１のトランジス
タの直列回路にフィードバックするとともに、アナログ
回路へのバイアス電流とする構成としたものである。
［作用］ この発明における半導体集積回路では、第２のトラン
ジスタのゲート電圧を決めるため、第１のトランジスタ
１個とダイオード１個を直列にし、ゲート電圧の温度特
性を減らすようにしたもので、第１のトランジスタと第
２のトランジスタの特性が相殺するために、第２のトラ
ンジスタのドレイン電流を決める際の温度特性はダイオ
ードだけとなり、ダイオードの温度特性はトランジスタ
よりも小さいので、温度特性の改善が出来る。
［実施例］ 以下、この発明の一実施例を図について説明する。
第１図は実施例におけるバイアス回路を示す回路図で
あり、102〜106は前記第４図の従来例と同じである。こ
の回路では、従来例のｎチャネルトランジスタ101の代
りにダイオード107が接続されている。このダイオード1
07のアノードは本願における第１のトランジスタに相当
するｎチャネルトランジスタ102のソースに接続され、
カソードは接地される。なお、ｎチャネルトランジスタ
103は本願における第２のトランジスタに相当し、ｐチ
ャネルトランジスタ104〜106により本願におけるカレン
トミラー回路が構成されている。
上記ダイオード107は、第２図に示すように、CMOS構
造のIC内で次のように構成する。なお、CMOS構造では、
構造上，トランジスタを作る方がより容易であるため、
基本的に、ダイオードを作るということはあまり行われ
ていない。ここでは、基板がｐチャネルで、ｎチャネル
のアイランドを有する構造で作る例を示す。先ず、ｐチ
ャネルの基板201は構造上，接地レベルである。ｎチャ
ネルのアイランド202とこのアイランド202内のｐチャネ
ルのフィールド203でダイオード107を作る。アイランド
202がダイオード107のカソードとなり、ｐチャネルのフ
ィールド203がアノードとなる。
すなわち、本実施例においては、第２図に示すよう
に、CMOS構造のIC内でｎチャネルのアイランド202とｐ
チャネルのフィールド203をダイオード107として用いる
とともに、第１図に示すように、ゲート・ドレイン間を
接続したｎチャネルトランジスタ102と上記ダイオード1
07を直列に接続し、この直列回路とｐチャネルトランジ
スタ105との接続点より発生する電圧を電流値を設定す
るためのｎチャネルトランジスタ103のゲートに印加
し、このｎチャネルトランジスタ103で発生した定電流
をｐチャネルトランジスタ104〜106で構成されるカレン
トミラー回路により上記ダイオード107とｎチャネルト
ランジスタ102の直列回路にフィードバックするととも
に、アナログ回路へのバイアス電流とするようにバイア
ス回路を構成したものである。
以上の構成において、バイアス回路としての動作は従
来例と同様であり、また、電源電圧の変動に対してもCM
OS構造において構成したダイオード107は従来のｎチャ
ネルトランジスタ101と同様に機能するので、電源電圧
の変動に対するバイアス電流の変動は従来と同程度に抑
えられる。一方、温度変動に対しては、ｎチャネルトラ
ンジスタ102と103の温度特性が相殺し、ダイオード107
の温度特性のみとなる。ダイオードの温度特性は約2mV/
℃と,nチャネルトランジスタの温度特性より一桁ぐらい
小さくなるので、ｎチャネルトランジスタ103のドレイ
ン電流の温度特性が改善されて、アナログ回路へのバイ
アス電流の温度特性も改善され、アナログ回路の特性の
温度依存性を大幅に減らすことが出来る。
なお、上記説明では、本発明を非接触ICカードのマイ
クロコンピュータに適用するものとしたが、本発明はこ
れに限定されず、MOS構造の半導体集積回路でアナログ
回路を含むものであれば種々のものに適用可能である。
［発明の効果］ 以上のように、この発明によれば、アナログ回路を含
み、当該アナログ回路に流すバイアス電流を生成するバ
イアス回路を備えたMOS構造の半導体集積回路におい
て、上記バイアス回路は、MOS構造におけるアイランド
とフィールドをダイオードとして用い、ゲート・ドレイ
ン間を接続した第１のトランジスタと上記ダイオードを
直列に接続し、この直列回路により発生する電圧を電流
値を設定するための第２のトランジスタのゲートに印加
し、この第２のトランジスタで発生した定電流をカレン
トミラー回路により上記ダイオードと第１のトランジス
タの直列回路にフィードバックするとともに、アナログ
回路へのバイアス電流とするようにしたので、電源電圧
のみならず、温度の変動に対してもアナログ回路の特性
変動を抑えることが出来る効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例におけるバイアス回路を示す
回路図、第２図はCMOS構造のIC内での上記実施例のダイ
オードの構成を示す概略図、第３図は本発明が適用され
る非接触ICカードのブロック図、第４図は従来例におけ
るバイアス回路を示す回路図である。 １はCPU、2aはROM、2bはRAM、３は送信回路、４は受信
回路、５はマイクロコンピュータ、６はデータ送信アン
テナ、７はデータ受信アンテナ、８はバッテリ、９は発
振子、102はｎチャネルトランジスタ（第１のトランジ
スタ）、103はｎチャネルトランジスタ（第２のトラン
ジスタ）、104〜106はカレントミラー回路を構成するｐ
チャネルトランジスタ、107はダイオード、201は基板、
202はアイランド、203はフィールド。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】アナログ回路を含み、当該アナログ回路に
    流すバイアス電流を生成するバイアス回路を備えたMOS
    構造の半導体集積回路において、 上記バイアス回路は、MOS構造におけるアイランドとフ
    ィールドをダイオードとして用い、ゲート・ドレイン間
    を接続した第１のトランジスタと上記ダイオードを直列
    に接続し、この直列回路により発生する電圧を電流値を
    設定するための第２のトランジスタのゲートに印加し、
    この第２のトランジスタで発生した定電流をカレントミ
    ラー回路により上記ダイオードと第１のトランジスタの
    直列回路にフィードバックするとともに、アナログ回路
    へのバイアス電流とすることを特徴とする半導体集積回
    路。
JP2256320A 1990-09-26 1990-09-26 半導体集積回路 Expired - Lifetime JP2978226B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2256320A JP2978226B2 (ja) 1990-09-26 1990-09-26 半導体集積回路
GB9106707A GB2248320B (en) 1990-09-26 1991-03-28 Semiconductor integrated circuit
US07/683,223 US5160856A (en) 1990-09-26 1991-04-10 Reference voltage regulator semiconductor integrated circuit
DE4113931A DE4113931C3 (de) 1990-09-26 1991-04-29 Integrierter Halbleiterschaltkreis, insbesondere zur Verwendung innerhalb des Empfangsschaltkreises einer kontaktlosen IC-Karte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2256320A JP2978226B2 (ja) 1990-09-26 1990-09-26 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH04133469A JPH04133469A (ja) 1992-05-07
JP2978226B2 true JP2978226B2 (ja) 1999-11-15

Family

ID=17291034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2256320A Expired - Lifetime JP2978226B2 (ja) 1990-09-26 1990-09-26 半導体集積回路

Country Status (4)

Country Link
US (1) US5160856A (ja)
JP (1) JP2978226B2 (ja)
DE (1) DE4113931C3 (ja)
GB (1) GB2248320B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583464A (en) * 1994-05-13 1996-12-10 Thinking Machines Corporation Resistor circuit for integrated circuit chip using insulated field effect transistors
JPH08293744A (ja) * 1995-04-21 1996-11-05 Mitsubishi Electric Corp 半導体回路
JPH11511280A (ja) * 1996-05-22 1999-09-28 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 供給の独立のバイアス電圧および電流を発生するための低電圧バイアス回路
SE512555C2 (sv) * 1997-09-29 2000-04-03 Ericsson Telefon Ab L M Diodanordning med liten eller försumbar tröskelspänning och användning av sådan diodanordning i en frekvensblandare eller i en signaldetektor
JP3964182B2 (ja) * 2001-11-02 2007-08-22 株式会社ルネサステクノロジ 半導体装置
EP2498161B1 (en) 2011-03-07 2020-02-19 Dialog Semiconductor GmbH Power efficient generation of band gap referenced supply rail, voltage and current references, and method for dynamic control.

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899693A (en) * 1974-02-14 1975-08-12 Minnesota Mining & Mfg Temperature compensated voltage reference device
US4298811A (en) * 1979-07-20 1981-11-03 Signetics Corporation MOS Voltage divider
US4280885A (en) * 1979-11-09 1981-07-28 Savery James W Method of and apparatus for active electro-chemical water and similar environmental contaminant elimination in semi-conductor and other electronic and electrical devices and the like
FR2494519A1 (fr) * 1980-11-14 1982-05-21 Efcis Generateur de courant integre en technologie cmos
US4342926A (en) * 1980-11-17 1982-08-03 Motorola, Inc. Bias current reference circuit
DE3108726A1 (de) * 1981-03-07 1982-09-16 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte referenzspannungsquelle
US4450367A (en) * 1981-12-14 1984-05-22 Motorola, Inc. Delta VBE bias current reference circuit
US4495425A (en) * 1982-06-24 1985-01-22 Motorola, Inc. VBE Voltage reference circuit
US4461991A (en) * 1983-02-28 1984-07-24 Motorola, Inc. Current source circuit having reduced error
US4609833A (en) * 1983-08-12 1986-09-02 Thomson Components-Mostek Corporation Simple NMOS voltage reference circuit
NL8600306A (nl) * 1986-02-10 1987-09-01 Philips Nv Schakeling voor het leveren van een stuurspanning aan een stroombronschakeling.
US4792750A (en) * 1987-04-13 1988-12-20 Teledyne Industries, Inc. Resistorless, precision current source
US4769589A (en) * 1987-11-04 1988-09-06 Teledyne Industries, Inc. Low-voltage, temperature compensated constant current and voltage reference circuit
KR900007190A (ko) * 1988-10-31 1990-05-09 쥬디스 알 낼슨 Cmos 호환성 밴드갭 기준전압 제공회로 및 그 방법
US4849684A (en) * 1988-11-07 1989-07-18 American Telephone And Telegraph Company, At&T Bell Laaboratories CMOS bandgap voltage reference apparatus and method
US4943737A (en) * 1989-10-13 1990-07-24 Advanced Micro Devices, Inc. BICMOS regulator which controls MOS transistor current

Also Published As

Publication number Publication date
DE4113931C2 (de) 1994-05-11
GB9106707D0 (en) 1991-05-15
GB2248320B (en) 1994-06-01
US5160856A (en) 1992-11-03
DE4113931A1 (de) 1992-04-02
JPH04133469A (ja) 1992-05-07
GB2248320A (en) 1992-04-01
DE4113931C3 (de) 1997-07-03

Similar Documents

Publication Publication Date Title
US4460835A (en) Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
EP0573240B1 (en) Reference voltage generator
US7999603B2 (en) Semiconductor integrated circuit apparatus which is capable of controlling a substrate voltage under the low source voltage driving of a miniaturized MOSFET
JP3097899B2 (ja) Ｃｍｏｓ電流源回路
US4318040A (en) Power supply circuit
JPH0412649B2 (ja)
US6211725B1 (en) Low powder CMOS circuit
JPH11231951A (ja) 内部電圧発生回路
JP2724872B2 (ja) 半導体集積回路用入力回路
JPH11202955A (ja) 半導体素子の内部電圧発生回路
EP0472202A2 (en) Current mirror type constant current source circuit having less dependence upon supplied voltage
JP2978226B2 (ja) 半導体集積回路
JPH0679262B2 (ja) 参照電圧回路
US5923211A (en) Reference voltage generation scheme for gate oxide protected circuits
JP2912660B2 (ja) ＢｉＣＭＯＳ基準回路
US6184745B1 (en) Reference voltage generating circuit
JPS61118023A (ja) Ｍｏｓ型半導体集積回路の入力ゲ−ト回路
EP0218710B1 (en) Cmos circuit
US6809575B2 (en) Temperature-compensated current reference circuit
US6680605B2 (en) Single-seed wide-swing current mirror
US20060170477A1 (en) Semiconductor integrated circuit having output circuit
US5774014A (en) Integrated buffer circuit which functions independently of fluctuations on the supply voltage
US6404221B1 (en) Threshold invariant voltage detecting device
JPS6299817A (ja) 定電圧回路
JPH0624319B2 (ja) 入力回路

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12