JP2003141482A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003141482A
JP2003141482A JP2001337624A JP2001337624A JP2003141482A JP 2003141482 A JP2003141482 A JP 2003141482A JP 2001337624 A JP2001337624 A JP 2001337624A JP 2001337624 A JP2001337624 A JP 2001337624A JP 2003141482 A JP2003141482 A JP 2003141482A
Authority
JP
Japan
Prior art keywords
current
circuit
absorption
potential
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001337624A
Other languages
English (en)
Other versions
JP3964182B2 (ja
Inventor
Kazuo Asami
和生 朝見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP2001337624A priority Critical patent/JP3964182B2/ja
Priority to TW091109018A priority patent/TW580641B/zh
Priority to US10/135,380 priority patent/US6661215B2/en
Priority to DE10230119A priority patent/DE10230119A1/de
Priority to CNB021411379A priority patent/CN1206608C/zh
Priority to KR10-2002-0038785A priority patent/KR100435135B1/ko
Publication of JP2003141482A publication Critical patent/JP2003141482A/ja
Application granted granted Critical
Publication of JP3964182B2 publication Critical patent/JP3964182B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Credit Cards Or The Like (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 内部回路が安定に動作し、消費電流が小さな
半導体装置を提供する。 【解決手段】 この非接触ＩＣカード１では、内部回路
９の動作電流ＩＣＣが増加／減少したことに応じて、そ
の増加／減少分だけＩＣＣ変動吸収回路６の吸収電流Ｉ
１を一旦減少／増加させ、その後に吸収電流Ｉ１を徐々
に増加／減少させて初期値に戻すとともにレギュレータ
５の出力電流Ｉ２を徐々に増加／減少させる。したがっ
て、レギュレータ５の出力電流Ｉ２が急激に変化するの
を防止することができ、第２電源電位ＶＤＤ２の安定化
を図ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、特に、ＩＣカード用の半導体装置に関する。
【０００２】
【従来の技術】従来より、非接触状態でリーダライタか
ら電力供給を受けるとともにデータの授受を行なう非接
触ＩＣカードが知られている。この非接触ＩＣカードで
は、アンテナで受信した高周波信号を整流して電源電圧
を生成し、その電源電圧で内部回路を駆動させている。
【０００３】
【発明が解決しようとする課題】しかし、従来の非接触
ＩＣカードでは、内部回路の動作電流の増加／減少によ
って電源電圧が変動し、内部回路の動作が不安定になる
という問題があった。電源電圧を安定化させる方法とし
ては、電源電圧に充電されるコンデンサを設けるのが一
般的であるが、ＩＣカード用のＩＣチップに大容量のコ
ンデンサを設けることは困難である。
【０００４】そこで、内部回路に可変電流源を並列接続
し、内部回路の動作電流の増加／減少に応答して可変電
流源の電流を減少／増加させ、電源電流を一定にして電
源電圧を安定化させる方法が提案された。このような電
源電圧安定化方法は、たとえば特開平９−２５８８３６
号公報に開示されている。
【０００５】しかし、この方法では、電源電流を常に内
部回路の動作電流の最大値に保っておく必要があったの
で、ＩＣカードの消費電流が大きくなるという問題があ
った。
【０００６】それゆえに、この発明の主たる目的は、内
部回路が安定に動作し、消費電流が小さな半導体装置を
提供することである。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、電源ノードから駆動電流を受け、所定の動作を行
なう内部回路と、電源ノードに電流を供給するための供
給電流の制御が可能な電流供給回路と、電源ノードから
電流を吸収するための吸収電流の制御が可能な電流吸収
回路と、電源ノードが予め定められた電位になるように
電流供給回路の供給電流および電流吸収回路の吸収電流
の各々を制御する制御回路とを備えたものである。ここ
で、制御回路は、内部回路の駆動電流が増加／減少した
ことに応じて、吸収電流を一旦減少／増加させた後に増
加／減少させるとともに、供給電流を増加／減少させ
る。
【０００８】好ましくは、制御回路は、内部回路の駆動
電流が増加／減少したことに応じて、吸収電流を予め定
められた値から一旦減少／増加させた後に予め定められ
た値の電流に回復させる。予め定められた値は変更可能
になっていて、さらに、予め定められた値を所望の値に
設定するための第１の設定回路が設けられる。
【０００９】また好ましくは、駆動電流が増加／減少し
たことに応じて供給電流および吸収電流を増加／減少さ
せる速度は変更可能になっていて、さらに、駆動電流が
増加／減少したことに応じて供給電流および吸収電流を
増加／減少させる速度を所望の速度に設定するための第
２の設定回路が設けられる。
【００１０】また好ましくは、制御回路は、内部回路の
駆動電流が増加／減少したことに応じて、駆動電流の増
加／減少分だけ供給電流を増加／減少させるとともに、
吸収電流の値を予め定められた値から一旦別の値に変化
させた後に予め定められた値の電流に回復させる。
【００１１】また好ましくは、制御回路は、吸収電流が
予め定められた値から別の値に変化する時間よりも吸収
電流が別の値から予め定められた値に回復する時間の方
が長くなるように供給電流および吸収電流を制御する。
【００１２】また好ましくは、制御回路は、電源ノード
の電位と第１の基準電位とを比較し、その比較結果に応
じたレベルの制御電位を生成する。電流吸収回路は、電
源ノードと接地電位のノードとの間に接続され、制御電
位に応じたレベルの電流を流すトランジスタを含む。電
流供給回路は、制御電位に従って供給電流の値を調整す
る。
【００１３】また好ましくは、制御回路は、駆動電流が
増加／減少したことに応じて、吸収電流を予め定められ
た値から一旦減少／増加させた後に予め定められた値の
電流に回復させる。半導体装置は、さらに、予め定めら
れた値を設定するための第１の設定信号を保持する保持
信号の変更が可能な第１のレジスタを備える。電流吸収
回路は、各々の入力電極がともに制御電位を受ける複数
のトランジスタと、第１のレジスタに保持された第１の
設定信号に従って複数のトランジスタのうちのいずれか
少なくともひとつのトランジスタを選択し、選択した各
トランジスタを電源ノードと接地電位のノードとの間に
接続する第１の切換回路とを含む。
【００１４】また好ましくは、さらに、供給電流および
吸収電流を増加／減少させる速度を設定するための第２
の設定信号を保持する保持信号の変更が可能な第２のレ
ジスタが設けられる。制御回路は、それらの入力電極が
それぞれ電源ノードの電位および第１の基準電位を受
け、それらの一方電極が共通接続された差動トランジス
タ対と、複数の抵抗素子と、第２のレジスタに保持され
た第２の設定信号に従って複数の抵抗素子のうちのいず
れか少なくともひとつの抵抗素子を選択し、選択した各
抵抗素子を差動トランジスタ対の一方電極と第２の基準
電位のノードとの間に接続する第２の切換回路とを含
む。
【００１５】また好ましくは、さらに、交流電流を整流
して電源電流を生成し、その電源電流を電流供給回路に
与える整流回路を備える。
【００１６】また好ましくは、半導体装置は、アンテナ
とともにＩＣカードに設けられ、整流回路は、アンテナ
によって受信された交流信号を整流する。
【００１７】また好ましくは、ＩＣカードには、さら
に、外部から電流供給回路に電源電流を与えるための外
部電源端子が設けられている。
【００１８】
【発明の実施の形態】［実施の形態１］図１は、この発
明の実施の形態１による非接触ＩＣカード１の構成を示
す回路ブロック図である。図１において、この非接触Ｉ
Ｃカード１は、ＩＣチップ２および送受信アンテナ３を
備え、ＩＣチップ２は、整流回路４、レギュレータ５、
ＩＣＣ変動吸収回路６、ＩＣＣ変動吸収制御回路７、基
準電位発生回路８および内部回路９を含む。
【００１９】送受信アンテナ３は、リーダライタ（図示
せず）の送受信アンテナと非接触状態で電磁誘導結合さ
れる。送受信アンテナ３は、ＩＣチップ２の整流回路４
に接続される。整流回路４は、リーダライタから送受信
アンテナ３を介して与えられた高周波信号を整流して第
１電源電圧ＶＤＤ１（たとえば５Ｖ）を生成し、その第
１電源電圧ＶＤＤ１をレギュレータ５、ＩＣＣ変動吸収
回路６、ＩＣＣ変動吸収制御回路７、基準電位発生回路
８および内部回路９に与える。
【００２０】レギュレータ５は、整流回路４からの第１
電源電圧ＶＤＤ１とＩＣＣ変動吸収制御回路７からの制
御電位ＶＣに基づいて第２電源電圧ＶＤＤ２（たとえば
２．５Ｖ）を生成し、その第２電源電圧ＶＤＤ２をＩＣ
Ｃ変動吸収回路６、ＩＣＣ変動吸収制御回路７および内
部回路９に与える。ＩＣＣ変動吸収回路６は、内部回路
９の動作電流ＩＣＣの変動分を吸収してレギュレータ５
の出力電圧ＶＤＤ２の安定化を図る。ＩＣＣ変動吸収制
御回路７は、レギュレータ５の出力電圧ＶＤＤ２が一定
になるように、レギュレータ５およびＩＣＣ変動吸収回
路６を制御する。基準電位発生回路８は、整流回路４か
らの第１電源電圧ＶＤＤ１に基づいて、ＩＣチップ２内
で用いられる種々の基準電位ＶＲ１〜ＶＲ４を生成す
る。
【００２１】内部回路９は、変調回路１０、復調回路１
１、ＵＡＲＴ（universal asynchronous receiver and
transmitter）１２、ＣＰＵ（central processing uni
t）１３および不揮発性メモリ１４を含み、レギュレー
タ５の出力電圧ＶＤＤ２によって駆動される。
【００２２】変調回路１０は、ＵＡＲＴ１２からのシリ
アルデジタル信号に従って整流回路４のインピーダンス
を変化させる。リーダライタは、アンテナを介して整流
回路４のインピーダンス変化を検出し、その検出結果に
基づいてＵＡＲＴ１２から出力されたシリアルデジタル
信号を復元する。復調回路１１は、整流回路４で整流さ
れた高周波信号を復調してリーダライタから送信された
シリアルデジタル信号を復元し、そのシリアルデジタル
信号をＵＡＲＴ１２に与える。
【００２３】ＵＡＲＴ１２は、復調回路１１からのシリ
アルデジタル信号をパラレルデジタル信号に変換してＣ
ＰＵ１３に与えるとともに、ＣＰＵ１３からのパラレル
デジタル信号をシリアルデジタル信号に変換して変調回
路１０に与える。
【００２４】ＣＰＵ１３は、ＵＡＲＴ１２からのパラレ
ルデジタル信号に含まれているコマンドを解読し、その
解読結果に基づいて種々の処理を実行する。不揮発性メ
モリ１４は、ＣＰＵ１３と結合され、デジタル信号を記
憶する。
【００２５】たとえば、リーダライタからＩＤコードの
出力が指示された場合は、ＣＰＵ１３は、不揮発性メモ
リ１４からＩＤコードを読出してＵＡＲＴ１２に与え
る。パラレルデジタル信号であるＩＤコードは、ＵＡＲ
Ｔ１２によってシリアルデジタル信号に変換され、変調
回路１０、整流回路４およびアンテナ３を介してリーダ
ライタに伝達される。また、リーダライタから情報の書
込が指示された場合は、ＣＰＵ１３は、リーダライタか
らアンテナ３、整流回路４、復調回路１１、ＵＡＲＴ１
２を介して与えられたパラレルデジタル信号（情報）を
不揮発性メモリ１４に書込む。
【００２６】以下、このＩＣカード１の特徴となる第２
電源電圧ＶＤＤ２の安定化方法について詳細に説明す
る。ＩＣＣ変動吸収制御回路７は、図２に示すように、
ＰチャネルＭＯＳトランジスタ２１〜２３およびＮチャ
ネルＭＯＳトランジスタ２７〜３０を含む。Ｐチャネル
ＭＯＳトランジスタ２１，２２は、それぞれ第１電源電
位ＶＤＤ１のラインとノードＮ２１，Ｎ２２との間に接
続され、それらのゲートはともにノードＮ２２に接続さ
れる。ＰチャネルＭＯＳトランジスタ２１，２２は、カ
レントミラー回路を構成する。ＮチャネルＭＯＳトラン
ジスタ２７，２８は、それぞれノードＮ２１，Ｎ２２と
ノードＮ２９との間に接続され、それらのゲートはそれ
ぞれ第２電源電位ＶＤＤ２および基準電位ＶＲ２を受け
る。
【００２７】ＮチャネルＭＯＳトランジスタ２９は、ノ
ードＮ２９と接地電位ＧＮＤのラインとの間に接続さ
れ、そのゲートは基準電位ＶＲ１を受ける。Ｎチャネル
ＭＯＳトランジスタ２９は、定電流源を構成する。ＭＯ
Ｓトランジスタ２１，２２，２７〜２９は、差動増幅器
を構成する。差動増幅器の応答速度は、ＮチャネルＭＯ
Ｓトランジスタ２９に流れる電流の値により、所定速度
に設定されている。ＰチャネルＭＯＳトランジスタ２３
は、第１電源電位ＶＤＤ１のラインと出力ノードＮ２３
との間に接続され、そのゲートはノードＮ２１の電位Ｖ
２１を受ける。ＮチャネルＭＯＳトランジスタ３０は、
ノードＮ２３と接地電位ＧＮＤのラインとの間に接続さ
れ、そのゲートは基準電位ＶＲ３を受ける。Ｎチャネル
ＭＯＳトランジスタ３０は、定電流源を構成する。ノー
ドＮ２３の電位は、制御電位ＶＣとなる。
【００２８】ＮチャネルＭＯＳトランジスタ２９に流れ
る電流は、ＭＯＳトランジスタ２１，２７とＭＯＳトラ
ンジスタ２２，２８に分流される。ＮチャネルＭＯＳト
ランジスタ２８には、基準電位ＶＲ２に応じた値の電流
が流れる。ＮチャネルＭＯＳトランジスタ２８とＰチャ
ネルＭＯＳトランジスタ２２は直列接続され、Ｐチャネ
ルＭＯＳトランジスタ２２と２１はカレントミラー回路
を構成するので、ＭＯＳトランジスタ２１，２２，２８
には同じ値の電流が流れる。ＮチャネルＭＯＳトランジ
スタ２７には、第２電源電位ＶＤＤ２に応じた値の電流
が流れる。第２電源電位ＶＤＤ２と基準電位ＶＲ２が同
じレベルの場合は、ＭＯＳトランジスタ２１，２２，２
８に流れる電流とＮチャネルＭＯＳトランジスタ２７に
流れる電流が等しくなってノードＮ２１の電位Ｖ２１と
ノードＮ２２の電位とが一致する。このとき、Ｐチャネ
ルＭＯＳトランジスタ２３に所定レベルの電流が流れて
ＩＣＣ変動吸収制御回路７の出力電位ＶＣが基準電位Ｖ
Ｒ４になるように、ＭＯＳトランジスタ２３と３０のサ
イズが設定されている。
【００２９】第２電源電位ＶＤＤ２が基準電位ＶＲ２よ
りも高くなると、ＭＯＳトランジスタ２１，２２，２８
に流れる電流よりもＮチャネルＭＯＳトランジスタ２７
に流れる電流の方が大きくなってノードＮ２１の電位Ｖ
２１が低下し、ＰチャネルＭＯＳトランジスタ２３に流
れる電流が大きくなって制御電位ＶＣが上昇する。第２
電源電位ＶＤＤ２が基準電位ＶＲ２よりも低くなると、
ＭＯＳトランジスタ２１，２２，２８に流れる電流より
もＮチャネルＭＯＳトランジスタ２７に流れる電流の方
が小さくなってノードＮ２１の電位Ｖ２１が上昇し、Ｐ
チャネルＭＯＳトランジスタ２３に流れる電流が小さく
なって制御電位ＶＣが低下する。
【００３０】ＩＣＣ変動吸収回路６は、ＮチャネルＭＯ
Ｓトランジスタ３１を含む。ＮチャネルＭＯＳトランジ
スタ３１は、第２電源電位ＶＤＤ２のラインと接地電位
ＧＮＤのラインとの間に接続され、そのゲートは制御電
位ＶＣを受ける。ＮチャネルＭＯＳトランジスタ３１に
は、制御電位ＶＣに応じたレベルの電流Ｉ１が流れる。
制御電位ＶＣが基準電位ＶＲ４に等しい場合は、電流Ｉ
１は予め定められた値（たとえば２．５ｍＡ）になる。
制御電位ＶＣが上昇すると、電流Ｉ１が大きくなって第
２電源電位ＶＤＤ２が低下する。制御電位ＶＣが低下す
ると、電流Ｉ１が小さくなって第２電源電圧ＶＤＤ２が
上昇する。
【００３１】レギュレータ５は、ＰチャネルＭＯＳトラ
ンジスタ２４〜２６およびＮチャネルＭＯＳトランジス
タ３２，３３を含む。ＰチャネルＭＯＳトランジスタ２
４，２５は、それぞれ第１電源電位ＶＤＤ１のラインと
ノードＮ２４，Ｎ２５との間に接続され、それらのゲー
トはともにノードＮ２４に接続される。ＰチャネルＭＯ
Ｓトランジスタ２４，２５は、カレントミラー回路を構
成する。ＮチャネルＭＯＳトランジスタ３２，３３は、
それぞれノードＮ２４，Ｎ２５と接地電位ＧＮＤのライ
ンとの間に接続され、それらのゲートはそれぞれ制御電
位ＶＣおよび基準電位ＶＲ４を受ける。ＭＯＳトランジ
スタ２４，２５，３２，３３は、差動増幅器を構成す
る。ＰチャネルＭＯＳトランジスタ２６は、第１電源電
位ＶＤＤ１のラインと第２電源電位ＶＤＤ２のラインと
の間に接続され、そのゲートはノードＮ２５の電位Ｖ２
５を受ける。
【００３２】ＮチャネルＭＯＳトランジスタ３２とＰチ
ャネルＭＯＳトランジスタ２４は直列接続され、Ｐチャ
ネルＭＯＳトランジスタ２４と２５はカレントミラー回
路を構成するので、ＭＯＳトランジスタ２４，２５，３
２には同じ値の電流が流れる。ＮチャネルＭＯＳトラン
ジスタ３３には、基準電位ＶＲ４に応じた値の電流が流
れる。制御電位ＶＣと基準電位ＶＲ４が同レベルの場合
は、ＭＯＳトランジスタ２４，２５，３２に流れる電流
とＮチャネルＭＯＳトランジスタ３３に流れる電流とが
等しくなってノードＮ２４の電位とノードＮ２５の電位
Ｖ２５とが一致する。
【００３３】制御電位ＶＣが基準電位ＶＲ４よりも高く
なると、ＭＯＳトランジスタ２４，２５，３２に流れる
電流よりもＮチャネルＭＯＳトランジスタ３３に流れる
電流の方が小さくなってノードＮ２５の電位Ｖ２５が上
昇し、ＰチャネルＭＯＳトランジスタ２６に流れる電流
Ｉ２が小さくなって第２電源電位ＶＤＤ２が低下する。
制御電位ＶＣが基準電位ＶＲ４よりも低くなると、ＭＯ
Ｓトランジスタ２４，２５，３２に流れる電流よりもＮ
チャネルＭＯＳトランジスタ３３に流れる電流の方が大
きくなってノードＮ２５の電位Ｖ２５が低下し、Ｐチャ
ネルＭＯＳトランジスタ２６に流れる電流Ｉ２が大きく
なって第２電源電位ＶＤＤ２が上昇する。
【００３４】内部回路９の等価回路は、第２電源電位Ｖ
ＤＤ２のラインと接地電位ＧＮＤのラインとの間に直列
接続された電流源９ａおよびスイッチ９ｂを含む。内部
回路９の非動作時はスイッチ９ｂが非導通になって動作
電流ＩＣＣは０ｍＡになり、内部回路９の動作時はスイ
ッチ９ｂが導通して動作電流ＩＣＣは内部回路９の動作
状態に応じた電流（たとえば２．５ｍＡ）になる。
【００３５】図３は、図２に示した第２電源電位ＶＤＤ
２の安定化に関連する部分の動作を示すタイムチャート
である。図３において、初期状態では、内部回路９は動
作しておらず、内部回路９の動作電流ＩＣＣは０ｍＡで
あったものとする。このとき、レギュレータ５の出力電
流Ｉ２とＩＣＣ変動吸収回路６の吸収電流Ｉ１とはとも
に２．５ｍＡになっている。
【００３６】ある時刻ｔ０において、内部回路９のスイ
ッチ９ｂが導通すると、内部回路９の電流源９ａの抵抗
値はＮチャネルＭＯＳトランジスタ３１の抵抗値よりも
十分に低いので、レギュレータ５の出力電流Ｉ２はＩＣ
Ｃ変動吸収回路６から内部回路９に転流し、ＩＣＣ変動
吸収回路６の吸収電流Ｉ１が０ｍＡになるとともに内部
回路９の動作電流ＩＣＣは２．５ｍＡになる。
【００３７】また、このとき第２電源電位ＶＤＤ２のレ
ベルが低下して基準電位ＶＲ２よりも低くなり、ノード
Ｎ２１の電位Ｖ２１が徐々に上昇して制御電位ＶＣが低
下し、ＮチャネルＭＯＳトランジスタ３１，３２の抵抗
値が徐々に増大する。ＮチャネルＭＯＳトランジスタ３
２の抵抗値が増大すると、ＮチャネルＭＯＳトランジス
タ２４，２５，３２に流れる電流が減少し、ノードＮ２
５の電位Ｖ２５が低下する。ノードＮ２５の電位Ｖ２５
が低下すると、ＰチャネルＭＯＳトランジスタ２６の電
流Ｉ２が増加する。電流Ｉ２の増加分は、ＩＣＣ変動吸
収回路６の吸収電流Ｉ１の増加分となる。
【００３８】また、電流Ｉ２が増加すると第２電源電位
ＶＤＤ２が上昇し、時刻ｔ０から所定時間Ｔ１の経過後
（時刻ｔ１）に第２電源電位ＶＤＤ２が基準電位ＶＲ２
に等しくなり、制御電位ＶＣが基準電位ＶＲ４に等しく
なってＩＣＣ変動吸収回路６の吸収電流Ｉ１は初期値
（２．５ｍＡ）に戻る。このとき、レギュレータ５の出
力電流Ｉ２は、Ｉ１＋ＩＣＣ＝２．５＋２．５＝５．０
ｍＡになっている。なお、所定時間Ｔ１は、時刻ｔ０に
おいて吸収電流Ｉ１が２．５ｍＡから０ｍＡに変化する
時間よりも十分に長い時間に設定されている。
【００３９】次に、時刻ｔ２において、内部回路９のス
イッチ９ｂが非導通になると、内部回路９に流れていた
電流ＩＣＣがＩＣＣ変動吸収回路６に転流し、内部回路
９の動作電流ＩＣＣが０ｍＡになるとともにＩＣＣ変動
吸収回路６の吸収電流Ｉ１が５．０ｍＡになる。
【００４０】また、このとき第２電源電位ＶＤＤ２のレ
ベルが上昇して基準電位ＶＲ２よりも高くなり、ノード
Ｎ２１の電位Ｖ２１が徐々に低下して制御電位ＶＣが上
昇し、ＮチャネルＭＯＳトランジスタ３１，３２の抵抗
値が徐々に減少する。ＮチャネルＭＯＳトランジスタ３
２の抵抗値が減少すると、ＮチャネルＭＯＳトランジス
タ２４，２５，３２に流れる電流が増大し、ノードＮ２
５の電位が上昇する。ノードＮ２５の電位Ｖ２５が上昇
すると、ＰチャネルＭＯＳトランジスタ２６の電流Ｉ２
が減少する。電流Ｉ２の減少分は、ＩＣＣ変動吸収回路
６の吸収電流Ｉ１の減少分となる。また、電流Ｉ２が減
少すると第２電源電位ＶＤＤ２が低下し、時刻ｔ２から
所定時間Ｔ１の経過後（時刻ｔ３）に第２電源電位ＶＤ
Ｄ２が基準電位ＶＲ２に等しくなり、制御電位ＶＣが基
準電位ＶＲ４に等しくなってＩＣＣ変動吸収回路６の吸
収電流Ｉ１は初期値（２．５ｍＡ）に戻る。このとき、
レギュレータ５の出力電流Ｉ２は、Ｉ１＋ＩＣＣ＝２．
５＋０＝２．５ｍＡになっている。なお、所定時間Ｔ１
は、時刻ｔ２において吸収電流Ｉ１が２．５ｍＡから
５.０ｍＡに変化する時間よりも十分に長い時間に設定
されている。
【００４１】なお、たとえば時刻ｔ１において内部回路
９の動作電流ＩＣＣが２．５ｍＡから５．０ｍＡに増加
する場合は、ＩＣＣ変動吸収回路６の吸収電流Ｉ１が再
度０ｍＡにされるとともにレギュレータ５の出力電流Ｉ
２は徐々に増加する。レギュレータ５の出力電流Ｉ２の
変化速度は、電流Ｉ２の変化によって電源電位ＶＤＤ
１，ＶＤＤ２が変化しない程度の速度に抑えられる。
【００４２】この実施の形態１では、内部回路９の動作
電流が増加／減少したことに応じてその増加／減少分だ
けＩＣＣ変動吸収回路６の吸収電流Ｉ１を減少／増加さ
せ、その後にレギュレータ５の出力電流Ｉ２を徐々に増
加／減少させてＩＣＣ変動吸収回路６の吸収電流Ｉ１を
初期設定値に戻すので、レギュレータ５の出力電流Ｉ２
が急激に変化するのを防止することができる。したがっ
て、第２電源電位ＶＤＤ２を安定化させることができ、
内部回路９を安定に動作させることができる。
【００４３】また、ＩＣＣ変動吸収回路６に流れる電流
Ｉ１を必要最小限の一定値（２．５ｍＡ）に設定したの
で、レギュレータの出力電流を内部回路の消費電流の最
大値に固定し、内部回路の消費電流の増加／減少分だけ
ＩＣＣ変動吸収回路の消費電流を減少／増加させる従来
技術に比べ、ＩＣカードの消費電流の低減化を図ること
ができる。
【００４４】また、消費電流の変化が整流後の電圧ＶＤ
Ｄ１に影響を与えないようにしたので、整流後の電圧Ｖ
ＤＤ１を用いて復調する場合に通信異常が生じることが
ない。
【００４５】［実施の形態２］図４は、この発明の実施
の形態２による非接触ＩＣカードの要部を示す回路ブロ
ック図である。図４において、この非接触ＩＣカードが
図１〜図３で示した非接触ＩＣカード１と異なる点は、
ＩＣＣ変動吸収回路６がＩＣＣ変動吸収回路４０で置換
され、電流レベル設定レジスタ４３が追加されている点
である。
【００４６】ＩＣＣ変動吸収回路４０は、ｎ個（ただ
し、ｎは２以上の整数である）のスイッチ４１．１〜４
１．ｎとｎ個のＮチャネルＭＯＳトランジスタ４２．１
〜４２．ｎとを含む。ＮチャネルＭＯＳトランジスタ４
２．１〜４２．ｎは、互いに異なるサイズを有する。ス
イッチ４１．１〜４１．ｎの一方端子は、ともに第２電
源電位ＶＤＤ２のラインに接続される。ＮチャネルＭＯ
Ｓトランジスタ４２．１〜４２．ｎは、それぞれスイッ
チ４１．１〜４１．ｎの他方端子と接地電位ＧＮＤのラ
インとの間に接続され、それらのゲートはともに制御電
位ＶＣを受ける。スイッチ４１．１〜４１．ｎは、電流
レベル設定レジスタ４３の出力信号によって制御され
る。
【００４７】電流レベル設定レジスタ４３は、ＣＰＵ１
３から与えられたセレクト信号を保持し、そのセレクト
信号に従ってスイッチ４１．１〜４１．ｎのうちのいず
れか１つのスイッチを導通させる。ＮチャネルＭＯＳト
ランジスタ４２．１〜４２．ｎは互いに異なるサイズを
有するので、どのスイッチを導通させるかによってＩＣ
Ｃ変動吸収回路４０の吸収電流Ｉ１の初期値を変えるこ
とができる。たとえば、スイッチ４２．１を導通させた
場合はＩ１＝２．５ｍＡとなり、スイッチ４２．２を導
通させた場合はＩ１＝５．０ｍＡとなり、スイッチ４
２．３を導通させた場合はＩ１＝７．５ｍＡとなる。他
の構成および動作は、実施の形態１の非接触ＩＣカード
１と同じであるので、その説明は繰返さない。
【００４８】この実施の形態２では、ＩＣＣ変動吸収回
路４０の吸収電流Ｉ１の初期値を所望の値に設定できる
ので、ＩＣカードの用途などに応じて内部回路９の動作
電流ＩＣＣが変わる場合でも、その用途などに応じてＩ
ＣＣ変動吸収回路４０の吸収電流Ｉ１の初期値を最適値
に設定することができる。
【００４９】なお、この実施の形態２では、ｎ個のスイ
ッチ４１．１〜４１.ｎのうちの１つのスイッチのみ導
通させたが２つ以上のスイッチを同時に導通させてもよ
い。この場合は、吸収電流Ｉ１の初期値をより多段階で
変えることができる。また、ＮチャネルＭＯＳトランジ
スタ４２．１〜４２．ｎのサイズを同じにして２つ以上
のスイッチを同時に導通させてもよい。
【００５０】［実施の形態３］図５は、この発明の実施
の形態３による非接触ＩＣカードの要部を示す回路ブロ
ック図である。図５において、この非接触ＩＣカードが
図１〜図３で示した非接触ＩＣカード１と異なる点は、
ＩＣＣ変動吸収制御回路７がＩＣＣ変動吸収制御回路５
０で置換され、復帰時間設定レジスタ５３が追加されて
いる点である。
【００５１】ＩＣＣ変動吸収制御回路５０は、ＩＣＣ変
動吸収回路６のＮチャネルＭＯＳトランジスタ２９をｍ
個（ただし、ｍは２以上の整数である）のスイッチ５
１．１〜５１．ｍおよびｍ個のＮチャネルＭＯＳトラン
ジスタ５２．１〜５２．ｍで置換したものである。Ｎチ
ャネルＭＯＳトランジスタ５２．１〜５２．ｍは、互い
に異なるサイズを有する。スイッチ５１．１〜５１．ｍ
の一方端子は、ともにノードＮ２９に接続される。Ｎチ
ャネルＭＯＳトランジスタ５２．１〜５２．ｍは、それ
ぞれスイッチ５１．１〜５１．ｍの他方端子と接地電位
ＧＮＤのラインとの間に接続され、それらのゲートはと
もに基準電位ＶＲ１を受ける。スイッチ５１．１〜５
１．ｍは、復帰時間設定レジスタ５３の出力信号によっ
て制御される。
【００５２】復帰時間設定レジスタ５３は、ＣＰＵ１３
から与えられたセレクト信号を保持し、そのセレクト信
号に従ってスイッチ５１．１〜５１．ｍのうちのいずれ
かのスイッチを導通させる。ＮチャネルＭＯＳトランジ
スタ５２．１〜５２．ｍは互いに異なるサイズを有する
ので、どのスイッチを選択するかによってＭＯＳトラン
ジスタ２１，２２，２７，２８からなる差動増幅器の応
答速度を変えることができる。差動増幅器の応答速度を
変えると、Ｖ２１，ＶＣ，Ｉ１，Ｖ２５，Ｉ２の変化速
度を変えることができ、図３の復帰時間Ｔ１を変えるこ
とができる。たとえば、復帰時間Ｔ１は、スイッチ５
１．１の導通時に最短になり、スイッチ５１．ｍの導通
時に最長になる。
【００５３】この実施の形態３では、Ｉ１，Ｉ２の復帰
時間Ｔ１を所望の時間に設定できるので、電源電位ＶＤ
Ｄ１，ＶＤＤ２がＩ１，Ｉ２の増加／減少の影響を受け
ない最高速度にＩ１，Ｉ２の変化速度を設定することが
でき、非接触ＩＣカードの動作の安定化および信頼性の
向上を図ることができる。
【００５４】なお、この実施の形態３では、ｍ個のスイ
ッチ５１．１〜５１.ｍのうちの１つのスイッチのみ導
通させたが２つ以上のスイッチを同時に導通させてもよ
い。この場合は、Ｉ１，Ｉ２の復帰時間Ｔ１をより多段
階で変えることができる。また、ＮチャネルＭＯＳトラ
ンジスタ５２．１〜５２．ｍのサイズを同じにして２つ
以上のスイッチを同時に導通させてもよい。
【００５５】なお、実施の形態２と３を組合わせ、ＩＣ
Ｃ変動吸収回路４０の吸収電流Ｉ１の初期値を変更可能
にするとともに、Ｉ１，Ｉ２の復帰時間Ｔ１を変更可能
にしてもよいことは言うまでもない。
【００５６】［実施の形態４］図６は、この発明の実施
の形態４によるコンビカード５５の構成を示す回路ブロ
ック図である。図６において、このコンビカード５５
は、図１の非接触ＩＣカード１に外部電源端子５６を追
加したものである。外部電源端子５６は、第１電源電位
ＶＤＤ１のラインに接続される。コンビカード５５は、
接触型リーダライタと非接触型リーダライタの両方で使
用可能になっている。非接触型リーダライタに対して
は、コンビカード５５は非接触ＩＣカード１と同様に動
作する。接触型リーダライタにセットされた場合は、コ
ンビカード５５の第１電源電位ＶＤＤ１は整流回路４か
らではなくリーダライタから外部電源端子５６を介して
与えられる。
【００５７】このようなコンビカードでは、外部電源端
子５６に流入する微小電流の変化を解析することによ
り、ＣＰＵ１３の暗号・復号動作を解析する（たとえば
他人のカードのキーを読出す）ことも可能である。しか
し、このコンビカードでは、ＣＰＵ１３の動作時にＩ
１，Ｉ２が変動するので、ＣＰＵ１３の動作による電流
変化を解析することが困難となり、耐タンパ性の向上を
図ることができる。
【００５８】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００５９】
【発明の効果】以上のように、この発明に係る半導体装
置では、電源ノードから駆動電流を受け、所定の動作を
行なう内部回路と、電源ノードに電流を供給するための
供給電流の制御が可能な電流供給回路と、電源ノードか
ら電流を吸収するための吸収電流の制御が可能な電流吸
収回路と、電源ノードが予め定められた電位になるよう
に電流供給回路の供給電流および電流吸収回路の吸収電
流の各々を制御する制御回路とが設けられる。ここで、
制御回路は、内部回路の駆動電流が増加／減少したこと
に応じて、吸収電流を一旦減少／増加させた後に増加／
減少させるとともに、供給電流を増加／減少させる。し
たがって、電源ノードの電位の安定化を図ることがで
き、内部回路の動作の安定化を図ることができる。ま
た、駆動電流の増加／減少分を流しておけばよいので、
駆動電流の最大値に等しい電流を常時流す必要があった
従来に比べ、消費電流が小さくて済む。
【００６０】好ましくは、制御回路は、内部回路の駆動
電流が増加／減少したことに応じて、吸収電流を予め定
められた値から一旦減少／増加させた後に予め定められ
た値の電流に回復させる。予め定められた値は変更可能
になっていて、さらに、予め定められた値を所望の値に
設定するための第１の設定回路が設けられる。この場合
は、半導体装置の用途に応じて吸収電流の値を最適値に
設定することができる。
【００６１】また好ましくは、駆動電流が増加／減少し
たことに応じて供給電流および吸収電流を増加／減少さ
せる速度は変更可能になっていて、さらに、駆動電流が
増加／減少したことに応じて供給電流および吸収電流を
増加／減少させる速度を所望の速度に設定するための第
２の設定回路が設けられる。この場合は、電源ノードの
電位が安定化し、かつ供給電流および吸収電流を迅速に
一定値にすることができるように、供給電流および吸収
電流の増加／減少速度を最適値に設定することができ
る。
【００６２】また好ましくは、制御回路は、内部回路の
駆動電流が増加／減少したことに応じて、駆動電流の増
加／減少分だけ供給電流を増加／減少させるとともに、
吸収電流の値を予め定められた値から一旦別の値に変化
させた後に予め定められた値の電流に回復させる。この
場合は、駆動電流の増加／減少分だけ供給電流を増加／
減少させるので、電源ノードの電位の一層の安定化を図
ることができるとともに、消費電力が小さくて済む。
【００６３】また好ましくは、制御回路は、吸収電流が
予め定められた値から別の値に変化する時間よりも吸収
電流が別の値から予め定められた値に回復する時間の方
が長くなるように供給電流および吸収電流を制御する。
この場合は、供給電流が急激に変化するのを防止するこ
とができる。
【００６４】また好ましくは、制御回路は、電源ノード
の電位と第１の基準電位とを比較し、その比較結果に応
じたレベルの制御電位を生成する。電流吸収回路は、電
源ノードと接地電位のノードとの間に接続され、制御電
位に応じたレベルの電流を流すトランジスタを含む。電
流供給回路は、制御電位に従って供給電流の値を調整す
る。この場合は、吸収電流および供給電流を容易に制御
することができる。
【００６５】また好ましくは、制御回路は、駆動電流が
増加／減少したことに応じて、吸収電流を予め定められ
た値から一旦減少／増加させた後に予め定められた値の
電流に回復させる。半導体装置は、さらに、予め定めら
れた値を設定するための第１の設定信号を保持する保持
信号の変更が可能な第１のレジスタを備える。電流吸収
回路は、各々の入力電極がともに制御電位を受ける複数
のトランジスタと、第１のレジスタに保持された第１の
設定信号に従って複数のトランジスタのうちのいずれか
少なくともひとつのトランジスタを選択し、選択した各
トランジスタを電源ノードと接地電位のノードとの間に
接続する第１の切換回路とを含む。この場合は、予め定
められた値を容易に変更および設定することができる。
【００６６】また好ましくは、さらに、供給電流および
吸収電流を増加／減少させる速度を設定するための第２
の設定信号を保持する保持信号の変更が可能な第２のレ
ジスタが設けられ、制御回路は、それらの入力電極がそ
れぞれ電源ノードの電位および第１の基準電位を受け、
それらの一方電極が共通接続された差動トランジスタ対
と、複数の抵抗素子と、第２のレジスタに保持された第
２の設定信号に従って複数の抵抗素子のうちのいずれか
少なくともひとつの抵抗素子を選択し、選択した各抵抗
素子を差動トランジスタ対の一方電極と第２の基準電位
のノードとの間に接続する第２の切換回路とを含む。こ
の場合は、供給電流および吸収電流の増加／減少速度を
容易に変更および設定することができる。
【００６７】また好ましくは、さらに、交流電流を整流
して電源電流を生成し、その電源電流を電流供給回路に
与える整流回路が設けられる。この場合は、交流電流か
ら電源電流を生成することができる。
【００６８】また好ましくは、半導体装置は、アンテナ
とともにＩＣカードに設けられ、整流回路はアンテナに
よって受信された交流信号を整流する。この場合は、非
接触状態でリーダライタから電流供給を受けることがで
きる。
【００６９】また好ましくは、ＩＣカードには、さら
に、外部から電流供給回路に電源電流を与えるための外
部電源端子が設けられている。この場合は、非接触状態
および接触状態のいずれの状態でもリーダライタから電
力供給を受けることができる。また、電源電流が徐々に
変化するので、暗号機能が外部から電流解析されるのを
防止することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による非接触ＩＣカ
ードの構成を示す回路ブロック図である。
【図２】 図１に示したレギュレータ、ＩＣＣ変動吸収
回路およびＩＣＣ変動吸収制御回路の構成を示す回路図
である。
【図３】 図１および図２に示した非接触ＩＣカードに
おける第２電源電位の安定化方法を説明するためのタイ
ムチャートである。
【図４】 この発明の実施の形態２による非接触ＩＣカ
ードの要部を示す回路ブロック図である。
【図５】 この発明の実施の形態３による非接触ＩＣカ
ードの要部を示す回路ブロック図である。
【図６】 この発明の実施の形態４によるコンビカード
の構成を示す回路ブロック図である。
【符号の説明】
１ 非接触ＩＣカード、２ ＩＣチップ、３ 送受信ア
ンテナ、４ 整流回路、５ レギュレータ、６，４０
ＩＣＣ変動吸収回路、７，５０ ＩＣＣ変動吸収制御回
路、８ 基準電位発生回路、９ 内部回路、９ａ 電流
源、９ｂ，４１．１〜４１．ｎ，５１．１〜５１．ｍ
スイッチ、１０ 変調回路、１１ 復調回路、１２ Ｕ
ＡＲＴ、１３ ＣＰＵ、１４ 不揮発性メモリ、２１〜
２６ ＰチャネルＭＯＳトランジスタ、２７〜３３，４
２．１〜４２．ｎ，５２．１〜５２．ｍ ＮチャネルＭ
ＯＳトランジスタ、４３ 電流レベル設定レジスタ、５
３復帰時間設定レジスタ、５５ コンビカード、５６
外部電源端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朝見 和生 兵庫県伊丹市中央３丁目１番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 Ｆターム(参考） 2C005 MA25 QA15 5B035 BB09 CA12 CA23

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置であって、電源ノードから駆
    動電流を受け、所定の動作を行なう内部回路、 前記電源ノードに電流を供給するための供給電流の制御
    が可能な電流供給回路、 前記電源ノードから電流を吸収するための吸収電流の制
    御が可能な電流吸収回路、および前記電源ノードが予め
    定められた電位になるように前記電流供給回路の供給電
    流および前記電流吸収回路の吸収電流の各々を制御する
    制御回路を備え、 前記制御回路は、前記内部回路の駆動電流が増加／減少
    したことに応じて、前記吸収電流を一旦減少／増加させ
    た後に増加／減少させるとともに、前記供給電流を増加
    ／減少させる、半導体装置。
  2. 【請求項２】 前記制御回路は、前記内部回路の駆動電
    流が増加／減少したことに応じて、前記吸収電流を予め
    定められた値から一旦減少／増加させた後に前記予め定
    められた値の電流に回復させ、 前記予め定められた値は変更可能になっていて、 さらに、前記予め定められた値を所望の値に設定するた
    めの第１の設定回路を備える、請求項１に記載の半導体
    装置。
  3. 【請求項３】 前記駆動電流が増加／減少したことに応
    じて前記供給電流および前記吸収電流を増加／減少させ
    る速度は変更可能になっていて、 さらに、前記駆動電流が増加／減少したことに応じて前
    記供給電流および前記吸収電流を増加／減少させる速度
    を所望の速度に設定するための第２の設定回路を備え
    る、請求項１または請求項２に記載の半導体装置。
  4. 【請求項４】 前記制御回路は、前記内部回路の駆動電
    流が増加／減少したことに応じて、前記駆動電流の増加
    ／減少分だけ前記供給電流を増加／減少させるととも
    に、前記吸収電流の値を予め定められた値から一旦別の
    値に変化させた後に前記予め定められた値の電流に回復
    させる、請求項１に記載の半導体装置。
  5. 【請求項５】 前記制御回路は、前記吸収電流が前記予
    め定められた値から前記別の値に変化する時間よりも前
    記吸収電流が前記別の値から前記予め定められた値に回
    復する時間の方が長くなるように前記供給電流および前
    記吸収電流を制御する、請求項４に記載の半導体装置。
  6. 【請求項６】 前記制御回路は、前記電源ノードの電位
    と第１の基準電位とを比較し、その比較結果に応じたレ
    ベルの制御電位を生成し、 前記電流吸収回路は、前記電源ノードと接地電位のノー
    ドとの間に接続され、前記制御電位に応じたレベルの電
    流を流すトランジスタを含み、 前記電流供給回路は、前記制御電位に従って前記供給電
    流の値を調整する、請求項１に記載の半導体装置。
  7. 【請求項７】 前記制御回路は、前記駆動電流が増加／
    減少したことに応じて、前記吸収電流を予め定められた
    値から一旦減少／増加させた後に前記予め定められた値
    の電流に回復させ、 前記半導体装置は、さらに、前記予め定められた値を設
    定するための第１の設定信号を保持する保持信号の変更
    が可能な第１のレジスタを備え、 前記電流吸収回路は、 各々の入力電極がともに前記制御電位を受ける複数のト
    ランジスタ、および前記第１のレジスタに保持された第
    １の設定信号に従って前記複数のトランジスタのうちの
    いずれか少なくともひとつのトランジスタを選択し、選
    択した各トランジスタを前記電源ノードと前記接地電位
    のノードとの間に接続する第１の切換回路を含む、請求
    項６に記載の半導体装置。
  8. 【請求項８】さらに、前記供給電流および前記吸収電流
    を増加／減少させる速度を設定するための第２の設定信
    号を保持する保持信号の変更が可能な第２のレジスタを
    備え、 前記制御回路は、 それらの入力電極がそれぞれ前記電源ノードの電位およ
    び前記第１の基準電位を受け、それらの一方電極が共通
    接続された差動トランジスタ対、 複数の抵抗素子、および前記第２のレジスタに保持され
    た第２の設定信号に従って前記複数の抵抗素子のうちの
    いずれか少なくともひとつの抵抗素子を選択し、選択し
    た各抵抗素子を前記差動トランジスタ対の一方電極と第
    ２の基準電位のノードとの間に接続する第２の切換回路
    を含む、請求項６または請求項７に記載の半導体装置。
  9. 【請求項９】 さらに、交流電流を整流して電源電流を
    生成し、その電源電流を前記電流供給回路に与える整流
    回路を備える、請求項１から請求項８のいずれかに記載
    の半導体装置。
  10. 【請求項１０】 前記半導体装置は、アンテナとともに
    ＩＣカードに設けられ、 前記整流回路は、前記アンテナによって受信された交流
    信号を整流する、請求項９に記載の半導体装置。
  11. 【請求項１１】 前記ＩＣカードには、さらに、外部か
    ら前記電流供給回路に電源電流を与えるための外部電源
    端子が設けられている、請求項１０に記載の半導体装
    置。
JP2001337624A 2001-11-02 2001-11-02 半導体装置 Expired - Fee Related JP3964182B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001337624A JP3964182B2 (ja) 2001-11-02 2001-11-02 半導体装置
TW091109018A TW580641B (en) 2001-11-02 2002-04-30 Semiconductor device with small current consumption having stably operating internal circuitry
US10/135,380 US6661215B2 (en) 2001-11-02 2002-05-01 Semiconductor device with small current consumption having stably operating internal circuitry
DE10230119A DE10230119A1 (de) 2001-11-02 2002-07-04 Halbleitervorrichtung mit einem geringen Stromverbrauch und einer stabil arbeitenden internen Schaltung
CNB021411379A CN1206608C (zh) 2001-11-02 2002-07-05 内部电路稳定工作,消耗电流小的半导体装置
KR10-2002-0038785A KR100435135B1 (ko) 2001-11-02 2002-07-05 내부 회로가 안정하게 동작하고, 소비 전류가 작은 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001337624A JP3964182B2 (ja) 2001-11-02 2001-11-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2003141482A true JP2003141482A (ja) 2003-05-16
JP3964182B2 JP3964182B2 (ja) 2007-08-22

Family

ID=19152228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001337624A Expired - Fee Related JP3964182B2 (ja) 2001-11-02 2001-11-02 半導体装置

Country Status (6)

Country Link
US (1) US6661215B2 (ja)
JP (1) JP3964182B2 (ja)
KR (1) KR100435135B1 (ja)
CN (1) CN1206608C (ja)
DE (1) DE10230119A1 (ja)
TW (1) TW580641B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587286B2 (en) 2009-01-16 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Regulator circuit and RFID tag including the same in wireless communication to improve noise margin

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59914939D1 (de) * 1998-09-30 2009-02-05 Nxp Bv Datenträger
KR100591759B1 (ko) * 2003-12-03 2006-06-22 삼성전자주식회사 반도체 메모리의 전원 공급장치
US8281158B2 (en) * 2007-05-30 2012-10-02 Lapis Semiconductor Co., Ltd. Semiconductor integrated circuit
CN102171710B (zh) * 2008-10-02 2014-01-08 株式会社半导体能源研究所 半导体器件及使用该半导体器件的rfid标签
JP6108808B2 (ja) 2011-12-23 2017-04-05 株式会社半導体エネルギー研究所 基準電位生成回路
EP2677474A1 (en) * 2012-06-21 2013-12-25 ST-Ericsson SA Secure element power management system
DE102013104142B4 (de) 2013-04-24 2023-06-15 Infineon Technologies Ag Chipkarte
JP2023073158A (ja) 2021-11-15 2023-05-25 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59109923A (ja) 1982-12-15 1984-06-25 Nec Corp 並列式直流電圧調整器
US5235520A (en) 1989-10-20 1993-08-10 Seiko Epson Corporation Integrated circuit having a function for generating a constant voltage
JP2978226B2 (ja) 1990-09-26 1999-11-15 三菱電機株式会社 半導体集積回路
KR930009148B1 (ko) * 1990-09-29 1993-09-23 삼성전자 주식회사 전원전압 조정회로
KR940003406B1 (ko) 1991-06-12 1994-04-21 삼성전자 주식회사 내부 전원전압 발생회로
US5124632A (en) * 1991-07-01 1992-06-23 Motorola, Inc. Low-voltage precision current generator
JP2776652B2 (ja) 1991-08-06 1998-07-16 日本電気アイシーマイコンシステム株式会社 定電圧回路装置
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
JPH05289760A (ja) * 1992-04-06 1993-11-05 Mitsubishi Electric Corp 基準電圧発生回路
US5260644A (en) 1992-05-29 1993-11-09 Motorola, Inc. Self-adjusting shunt regulator and method
JPH06119074A (ja) 1992-10-02 1994-04-28 Nec Corp 電源装置
US5606287A (en) * 1994-06-17 1997-02-25 Fujitsu Limited Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements
CN1154032C (zh) * 1999-09-02 2004-06-16 深圳赛意法微电子有限公司 预调节器、产生参考电压的电路和方法
JP2001134331A (ja) 1999-11-01 2001-05-18 Seiko Epson Corp 半導体集積回路及びそれを用いた装置
EP1174820B1 (de) 2000-07-20 2008-02-13 Infineon Technologies AG Chipkarte mit einer Kontaktschnittstelle und einer kontaktlosen Schnittstelle
DE10115813B4 (de) * 2001-03-30 2004-02-26 Infineon Technologies Ag Parallelspannungsregler
DE10118813C2 (de) 2001-04-17 2003-07-03 Wilhelm Bahmueller Maschb Prae Vorrichtung zum Abstapeln von Faltschachtelschläuchen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587286B2 (en) 2009-01-16 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Regulator circuit and RFID tag including the same in wireless communication to improve noise margin
US9092042B2 (en) 2009-01-16 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Regulator circuit and RFID tag including the same

Also Published As

Publication number Publication date
JP3964182B2 (ja) 2007-08-22
US20030086278A1 (en) 2003-05-08
TW580641B (en) 2004-03-21
KR20030038331A (ko) 2003-05-16
KR100435135B1 (ko) 2004-06-11
CN1206608C (zh) 2005-06-15
DE10230119A1 (de) 2003-05-15
US6661215B2 (en) 2003-12-09
CN1416100A (zh) 2003-05-07

Similar Documents

Publication Publication Date Title
JP4786316B2 (ja) 半導体集積回路装置及びそれを用いたｉｃカード
US8593254B2 (en) Semiconductor integrated circuit, card comprising the same, and operating method of semiconductor integrated circuit
US6079622A (en) Non-contact information storage medium and data transmission method for the medium
EP2450835B1 (en) Semiconductor device for wireless communication
US6134130A (en) Power reception circuits for a device receiving an AC power signal
EP1282072B1 (en) Voltage regulator and semiconductor integrated circuit
US8635472B2 (en) Semiconductor integrated circuit device and IC card using the same
US7180794B2 (en) Oscillating circuit, booster circuit, nonvolatile memory device, and semiconductor device
JP4574683B2 (ja) 信号抽出回路
AU731174B2 (en) Apparatus and method for reducing energy fluctuations in a portable data device
JPWO2005101304A1 (ja) 半導体集積回路、及びこれを搭載した非接触型情報システム
JP4455079B2 (ja) 電源回路
US6659352B1 (en) Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit
JP2003141482A (ja) 半導体装置
CN116757240B (zh) 一种高能效低功耗无源射频识别标签芯片
JP2005173862A (ja) 非接触式ｉｃカード
JP2004206409A (ja) 非接触式ｉｃカード
JP2001222696A (ja) 非接触型ｉｃカードおよび非接触型ｉｃカード通信システム
JP2007257543A (ja) 複合携帯可能電子装置および複合ｉｃカード
JP2001286080A (ja) 受電回路、無線通信装置及び無線通信システム
JP2005222278A (ja) 非接触ｉｃ媒体用インレットおよび非接触ｉｃ媒体ならびにそれを用いた通信システム
JP2002222399A (ja) 非接触式ｉｃカード
US7023261B2 (en) Current switching for maintaining a constant internal voltage
CN113919468A (zh) 内部电压发生器和包括该发生器的智能卡

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees