JP4455079B2

JP4455079B2 - 電源回路

Info

Publication number: JP4455079B2
Application number: JP2004023982A
Authority: JP
Inventors: 孝之長澤; 信二矢島; 俊幸寺本; 俊介笛木; 博大久保; 正義磯部; 健菊地; ラデスキーアンドリュー
Original assignee: Fujitsu Semiconductor Ltd; Fujitsu Advanced Engineering Ltd
Current assignee: Fujitsu Semiconductor Ltd; Fujitsu Advanced Engineering Ltd
Priority date: 2004-01-30
Filing date: 2004-01-30
Publication date: 2010-04-21
Anticipated expiration: 2024-01-30
Also published as: US7141939B2; KR20050078178A; US20050168159A1; EP1560147A3; KR100693852B1; EP1560147A2; EP1560147B1; JP2005216134A

Description

本発明は一般にレギュレータ回路に関し、詳しくはＩＣカードに使用されるレギュレータ回路に関する。

ICカードは、カード内の情報データを外部装置とやり取りする必要のある各種産業分野で使用され、定期券、住民基本台帳、クレジットカードなどに代表される。外部装置とのデータをやり取りする方式としては、非接触アンテナにより通信する方式と、接触端子により通信する方式とがある。またカード内の回路を駆動するための電源を供給する方式にも、非接触アンテナにより供給する方式と、接触端子により供給する方式とがある。

近年、ＩＣカードの情報のセキュリティを確保するために保護機能を設ける等の高機能化が進み、メモリだけでなくＣＰＵ等の搭載が必要になっている。また利用分野も広がり搭載する回路も増加する傾向がある。このようにＩＣカードに搭載する回路規模が大きくなるにつれ、回路動作による電力の変動が大きくなると共に必要とされる電力も大きくなっている。

従って、急激な負荷変動が発生した場合にも、安定して多くの電力を供給できる電源が必要である。
図１は、従来の電源供給回路の構成の一例を示す図である。

図１の電源供給回路は、アンテナ１０、整流器１１、デジタルボリューム１２、シリ−ズレギュレータ１３、コンデンサＣ、及びツェナーダイオードＺＤ１及びＺＤ２を含む。

アンテナ１０で受信した電力は、アンテナ自身のインダクタンスLと並列に接続された
コンデンサＣとによる共振作用により昇圧され、交流電圧として整流器１１に供給される。ここで負荷がなければ共振の強さが無限大になってしまう可能性があるので、ツェナーダイオードＺＤ１及びＺＤ２を設け、過電圧を防止している。

整流器１１は、アンテナ１０から供給される交流電圧を直流電圧に変換する。デジタルボリューム１２は、擬似負荷として機能し、入力電圧ＶＤＰを適切な電圧に調整している。シリ−ズレギュレータ１３は、負荷の変動に応じた電圧制御をすることにより、一定の直流電圧を負荷に供給する。

また、接触時においてはアンテナを使用せず、N1、N2端子を用いて電力を供給する。

図２は、図１のデジタルボリューム１２及びシリ−ズレギュレータ１３の詳細な回路構成を示す回路図である。

図２においてデジタルボリューム１２は、抵抗２１及び２２、ＡＤ変換器２３、トランジスタ２４−０乃至２４−ｍ、抵抗値Ｒ０乃至Ｒ０／２^ｍの抵抗２５−０乃至２５−ｍ、及びトランジスタ２６を含む。またシリ−ズレギュレータ１３は、オペアンプ３１、トランジスタ３２、抵抗３３及び３４、及びトランジスタ３５を含む。

抵抗２１及び２２は、図１の整流器１１から供給される直流電圧ＶＤＰを分圧する。ＡＤ変換器２３は、分圧された電圧をＤ０乃至Ｄｍからなるデジタル値に変換して、このデジタル値によりトランジスタ２４−０乃至２４−ｍのＯＮ／ＯＦＦを制御する。これにより、抵抗値Ｒ０、Ｒ０／２、・・・、Ｒ０／（２^ｍ）を有する抵抗２５−０乃至２５−ｍを、デジタル値に応じて電圧ＶＤＰに選択的に接続する。この際、直流電圧ＶＤＰの検出値が高いほど、合成抵抗が低くなるように調整することにより、電圧ＶＤＰを一定に保つように制御する。
シリ−ズレギュレータ１３は、以下のようにして、電圧ＶＤＰより低い電圧ＶＤＤＦを生成する。電圧ＶＤＤＦを抵抗３３及び３４により分圧し、分圧された電圧値をオペアンプ３１により基準電圧と比較する。オペアンプ３１は、分圧された電圧が基準電圧より低い場合、トランジスタ３２が導通する方向にゲート電圧を制御し、分圧された電圧が基準電圧より高い場合、トランジスタ３２が遮断する方向にゲート電圧を制御する。このようなオペアンプ３１によるフィードバック制御により電圧ＶＤＤＦが一定となる。

なお制御信号は、その電圧が低いときにトランジスタ３５をＯＦＦにして、オペアンプ３１による制御機能を無効にする。制御信号の電圧が高いときは、オペアンプ３１による制御機能を有効にする。
特開平１０−２４０８８９号公報特開２０００−３４８１５２号公報特開２００２−２８８６１５号公報特開２００２−９９８８７号公報

図1及び図２に示す従来のレギュレータ回路には、以下のような問題点がある。

図１及び図２に示すレギュレータ回路では、シリ−ズレギュレータ１３のオペアンプ３１が制御するトランジスタ３２は、負荷に対して直列に設けられている。負荷が増加し出力電圧ＶＤＤＦが低下した場合には、トランジスタ３２を導通させる方向に制御して供給電流を増やす。負荷が減少し出力電圧ＶＤＤＦが上昇した場合には、トランジスタ３２を遮断させる方向に制御して供給電流を減らすようにする。この構成では、トランジスタ３２を流れる電流を変化させることにより、負荷に流れる電流の変化を介して電圧を制御している。従って、オペアンプ３１の応答速度を早くすると、電圧変動とフィードバック制御との速度差が広がることになり、オペアンプ３１が発振してしまうおそれがある。この理由により、オペアンプ３１の応答速度を早くして急激な負荷の変動に対応するという構成をとることが困難となる。

また図１及び図２のレギュレータ回路の動作中においては、デジタルボリューム１２のデジタル値はある適切な値に設定されている。アンテナ１０が受信する電波には、電力供給目的の電波だけではなく、ＩＣカードで必要な情報の通信目的にＡＭ変調された信号が重畳されている。従って、電圧ＶＤＰを一定に保つためのデジタルボリューム１２の応答速度は、変調信号を吸収しない程度の遅い応答速度に設定されている。

この状態で電圧ＶＤＤＦに接続された負荷が急激に変動した場合、オペアンプ３１による電圧ＶＤＤＦの制御動作が間に合わないとすると、オペアンプ３１の入力側電圧ＶＤＰが変動してしまう。上述のようにデジタルボリューム１２の応答速度は遅いために、電圧ＶＤＰが低下し、電圧を一定に保つことができないという問題が発生する。

以上を鑑みて、本発明は、急激な負荷変動に対しても入力電圧ＶＤＰと出力電圧ＶＤＤＦとを一定に保ち、安定した電力を供給する電源を提供することを目的とする。

本発明による電源回路は、電力を受信するアンテナと、該アンテナに接続され該アンテナからの交流電圧を直流電圧に変換する整流器と、該直流電圧を電圧降下する電圧降下回路と、該電圧降下回路の出力電圧とグランド電圧との間に負荷側の負荷と並列に接続される抵抗値を制御することにより該出力電圧の電圧値を制御するレギュレータを含み、該電圧降下回路は該直流電圧に応じた一定の電流を該負荷側に供給するカレントミラー回路であることを特徴とする。

上記発明では、例えば上記抵抗値をトランジスタのオン抵抗とし、出力電圧に応じて動作するオペアンプによりこのトランジスタのオン抵抗を制御する。トランジスタのオン抵抗は、負荷に対して並列に設けられている。負荷が増加し出力電圧が低下した場合には、トランジスタを遮断させる方向に制御して負荷への電流を増大し、負荷が減少し出力電圧が上昇した場合には、トランジスタを導通させる方向に制御して負荷への電流を減らすようにする。この構成では、出力電圧に負荷の一部として並列に接続されるトランジスタのオン抵抗値を変化させることで、トランジスタの一端に現れる出力電圧を制御することができる。従って、オペアンプの応答速度を早くすれば、その分だけ電圧制御の速度を早くすることができるので、オペアンプが発振することはない。

このように本発明の構成では、オペアンプの応答速度を早くすることにより、急激な負荷の変動に対応することが可能になる。従って、急激な負荷変動に対しても出力電圧を一定に保ち、安定した電力を供給することができる。また出力電圧が変動することは無いので、負荷変動による入力電圧の変動を避けることができる。

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

図３は、本発明による電源供給回路の第１の実施例を示す図である。図３において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。

図３の電源供給回路は、アンテナ１０、整流器１１、電圧降下回路４１、及びシャントレギュレータ４２を含む。なお図３では、共振用のコンデンサＣ及びツェナーダイオードＺＤ１及びＺＤ２は示されていないが、図１の構成と同様に含まれてよい。

アンテナ１０で受信した電力は、交流電圧として整流器１１に供給される。整流器１１は、アンテナ１０から供給される交流電圧を直流電圧に変換する。電圧降下回路４１は、整流器１１からの直流電圧を電圧降下することで、出力電圧ＶＤＤＦを生成する。シャントレギュレータ４２は、出力電圧ＶＤＤＦを一定の電圧に保つように、出力電圧ＶＤＤＦ及びグランドＧＮＤ間に設けられたシャント抵抗値を負荷の変動に応じて制御する。

図４は、図３の電圧降下回路４１及びシャントレギュレータ４２の詳細な回路構成を示す回路図である。

図４において電圧降下回路４１は抵抗５１を含む。またシャントレギュレータ４２は、抵抗５２及び５３、オペアンプ５４、及びトランジスタ５５及び５６を含む。

電圧降下回路４１である抵抗５１は、図３の整流器１１から供給される直流電圧ＶＤＰを電圧降下することで、出力電圧ＶＤＤＦを生成する。シャントレギュレータ４２の抵抗５２及び５３は、出力電圧ＶＤＤＦを抵抗分圧し、オペアンプ５４の非反転入力とする。オペアンプ５４の反転入力には基準電圧が供給される。オペアンプ５４は、分圧された電圧値を基準電圧と比較することで、分圧された電圧が基準電圧より低い場合、トランジスタ５５が遮断する方向にゲート電圧を制御し、分圧された電圧が基準電圧より高い場合、トランジスタ５５が導通する方向にゲート電圧を制御する。このようなオペアンプ５４によるフィードバック制御により電圧ＶＤＤＦが一定となる。

図３及び図４に示すレギュレータ回路では、シャントレギュレータ４２のオペアンプ５４が制御するトランジスタ５５は、負荷に対して並列に設けられている。負荷が増加し出力電圧ＶＤＤＦが低下した場合には、トランジスタ５５を遮断させる方向に制御して負荷への電流を増大し、負荷が減少し出力電圧ＶＤＤＦが上昇した場合には、トランジスタ５５を導通させる方向に制御して負荷への電流を減らすようにする。この構成では、出力電圧ＶＤＤＦに負荷の一部として並列に接続されるトランジスタ５５のオン抵抗値を変化させることで、トランジスタ５５の一端に現れる出力電圧ＶＤＤＦを制御している。従って、トランジスタ５５のサイズが充分大きい場合には、オペアンプ５４の応答速度を早くすれば、その分だけ電圧制御の速度を早くすることができるので、オペアンプ５４が発振することはない。

このように図３及び図４に示す本発明の第１の実施例の構成では、オペアンプ５４の応答速度を早くすることにより、急激な負荷の変動に対応することが可能になる。従って、急激な負荷変動に対しても出力電圧ＶＤＤＦを一定に保ち、安定した電力を供給することができる。

図５は、本発明による電源供給回路の第２の実施例を示す図である。図５において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。

図５の電源供給回路は、アンテナ１０、整流器１１、カレントミラー回路レギュレータ６１、及びデジタルボリューム６２を含む。なお図５では、共振用のコンデンサＣ及びツェナーダイオードＺＤ１及びＺＤ２は示されていないが、図１の構成と同様に含まれてよい。

アンテナ１０で受信した電力は、交流電圧として整流器１１に供給される。整流器１１は、アンテナ１０から供給される交流電圧を直流電圧に変換する。カレントミラー回路レギュレータ６１は、カレントミラー回路を利用して、所定の量の電流を負荷に供給するように機能する。デジタルボリューム６２は、カレントミラー回路レギュレータ６１から負荷に供給される電流量を一定の電流量に制御すると共に、入力電圧ＶＤＰを適切な電圧に調整する。

図６は、図５のカレントミラー回路レギュレータ６１及びデジタルボリューム６２の詳細な回路構成を示す回路図である。

図６においてカレントミラー回路レギュレータ６１は、トランジスタ８１及びｎ個のトランジスタ８２−１乃至８２−ｎを含む。トランジスタ８１のゲートとトランジスタ８２−１乃至８２−ｎのゲートとを共通とすることでカレントミラー回路を構成し、各トランジスタには等しい量の電流が流れる。従って、トランジスタ８１に流れる電流量をＩとすると、負荷側にはｎＩの量の電流が流れることになる。

デジタルボリューム６２は、抵抗７１及び７２、ＡＤ変換器７３、トランジスタ７４−０乃至７４−ｍ、抵抗値Ｒ０乃至Ｒ０／２^ｍの抵抗７５−０乃至７５−ｍ、及びトランジスタ７６を含む。抵抗７１及び７２は、図５の整流器１１から供給される直流電圧ＶＤＰを分圧する。ＡＤ変換器７３は、分圧された電圧をＤ０乃至Ｄｍからなるデジタル値に変換して、このデジタル値によりトランジスタ７４−０乃至７４−ｍのＯＮ／ＯＦＦを制御する。これにより、抵抗値Ｒ０、Ｒ０／２、・・・、Ｒ０／（２^ｍ）を有する抵抗７５−０乃至７５−ｍを、デジタル値に応じて選択的に、カレントミラー回路レギュレータ６１のトランジスタ８１のゲート・ドレイン端に接続する。この際、直流電圧ＶＤＰの検出値が高いほど（即ちＡＤ変換器７３により検出する分圧値が高いほど）、合成抵抗が低くなるように調整する。このフィードバック制御により、電圧ＶＤＰを一定に保つように制御することができる。

このように図５及び図６に示す本発明の第２の実施例の構成では、カレントミラー回路を利用することにより負荷側に供給する電流量を負荷の変動に関らず所定の値に固定すると共に、デジタルボリューム６２により入力側電圧ＶＤＰの値を一定値になるように制御する。負荷が急激に変動した場合であっても、カレントミラー回路は負荷に供給する電流を一定にするように機能し、入力電圧ＶＤＰが変化することは無い。またデジタルボリュームを設けることで、アンテナから供給される電力が変動しても入力電圧ＶＤＰを一定に保ち、安定した電力を供給することができる。

上記構成では、デジタルボリューム６２の代わりに固定抵抗を用い、カレントミラー回路レギュレータ６１のトランジスタ８１のゲート・ドレイン端とグランド電位ＧＮＤとの間をこの固定抵抗で接続するように構成してもよい。この構成では、アンテナから供給される電力が変動した場合に入力電圧ＶＤＰが変化することは避けられないが、上記カレントミラー回路による固定電流供給機能により、負荷の変動に起因して入力電圧ＶＤＰが変化することはない。

図７は、本発明による電源供給回路の第２の実施例の変形例を示す図である。図７において、図５と同一の構成要素は同一の番号で参照し、その説明は省略する。

図７に示す第２の実施例の変形例においては、図５におけるデジタルボリューム６２の代わりに、ハード設定抵抗６５が設けられている。

図８は、図７のカレントミラー回路レギュレータ６１及びハード設定抵抗６５の詳細な回路構成を示す回路図である。図８において、図６と同一の構成要素は同一の番号で参照し、その説明は省略する。

図８において、ハード設定抵抗６５は、ＡＮＤ回路９１−０乃至９１−ｍ、トランジスタ９４−０乃至９４−ｍ、及び抵抗値Ｒ０乃至Ｒ０／２^ｍの抵抗９５−０乃至９５−ｍを含む。ＡＮＤ回路９１−０乃至９１−ｍの一方の入力には、所定の設定値を供給し、他方の入力には制御信号を入力する。制御信号がＨＩＧＨのときに、所定の設定値に応じてトランジスタ９４−０乃至９４−ｍのＯＮ／ＯＦＦを制御する。これにより、抵抗値Ｒ０、Ｒ０／２、・・・、Ｒ０／（２^ｍ）を有する抵抗９５−０乃至９５−ｍを、設定値に応じて選択的に、カレントミラー回路レギュレータ６１のトランジスタ８１の一端に接続する。

上記設定値は、電源供給回路に接続される負荷が必要とする電流値に応じて、予め決定しておく。負荷が急激に変動した場合であっても、カレントミラー回路は負荷に供給する電流を一定にするように機能し、入力電圧ＶＤＰが変化することは無い。

このように図７及び図８に示す本発明の第２の実施例の変形例では、カレントミラー回路を利用することにより負荷側に供給する電流量を負荷の変動に関らず固定すると共に、ハード設定抵抗６５により負荷側に供給する電流量が所望の値になるように制御する。従って、急激な負荷変動に対しても入力電圧ＶＤＰを一定に保ち、安定した電力を供給することができる。

図９は、本発明による電源供給回路の第３の実施例を示す図である。図９において、図１、図３、図５、及び図７と同一の構成要素は同一の番号で参照し、その説明は省略する。

図９の電源供給回路は、アンテナ１０、整流器１１、シャントレギュレータ４２、カレントミラー回路レギュレータ６１、及びデジタルボリューム６２（又はハード設定抵抗６５）を含む。なお図９では、共振用のコンデンサＣ及びツェナーダイオードＺＤ１及びＺＤ２は示されていないが、図１の構成と同様に含まれてよい。

図９に示す構成では、アンテナ１０で受信した電力は、交流電圧として整流器１１に供給される。整流器１１は、アンテナ１０から供給される交流電圧を直流電圧に変換する。カレントミラー回路レギュレータ６１は、定電流源として機能すると共に電圧降下回路としても機能し、整流器１１からの直流電圧を電圧降下することで、出力電圧ＶＤＤＦを生成する。シャントレギュレータ４２は、出力電圧ＶＤＤＦを一定の電圧に保つように、出力電圧ＶＤＤＦ及びグランドＧＮＤ間に設けられたシャント抵抗値を負荷の変動に応じて制御する。

急激な負荷変動が生じても、第１の実施例で説明したのと同様にシャントレギュレータ４２により出力電圧ＶＤＤＦを一定に保ち、安定した電力を供給することができる。また第２の実施例で説明したようにカレントミラー回路レギュレータ６１の定電流供給機能により、負荷変動に起因して入力側電圧ＶＤＰが変動することは無い。またデジタルボリューム６２を設けた場合には、デジタルボリューム６２のフィードバック制御により、アンテナから供給される電力が変動しても入力電圧ＶＤＰを一定に保ち、安定した電力を供給することができる。

図１０は、本発明による電源供給回路の第４の実施例を示す図である。図１０において、図１及び図３と同一の構成要素は同一の番号で参照し、その説明は省略する。

図１０の電源供給回路は、アンテナ１０、整流器１１、デジタルボリューム１２、シリ−ズレギュレータ１３、及びシャントレギュレータ４２を含む。なお図１０では、共振用のコンデンサＣ及びツェナーダイオードＺＤ１及びＺＤ２は示されていないが、図１の構成と同様に含まれてよい。

図１０に示す構成では、アンテナ１０で受信した電力は、交流電圧として整流器１１に供給される。整流器１１は、アンテナ１０から供給される交流電圧を直流電圧に変換する。デジタルボリューム１２は、擬似負荷として機能し、入力電圧ＶＤＰを適切な電圧に調整する。シリ−ズレギュレータ１３は、整流器１１からの直流電圧を電圧降下することで出力電圧ＶＤＤＦを生成すると共に、負荷の変動に応じた電流制御をすることにより一定の直流電流を負荷に供給する。シャントレギュレータ４２は、出力電圧ＶＤＤＦを一定の電圧に保つように、出力電圧ＶＤＤＦ及びグランドＧＮＤ間に設けられたシャント抵抗値を負荷の変動に応じて制御する。

上記の第４の実施例では、図１に示す従来技術の構成にシャントレギュレータ４２を追加で設けた構成となっている。シャントレギュレータ４２に用いるオペアンプ５４（図４参照）を応答速度の速いものとすることで、急激な負荷の変動に対して出力電圧ＶＤＤＦを一定に保ち、安定した電力を供給することができる。

図１１は、本発明による電源供給回路の第５の実施例を示す図である。図１１において、図１、図３、及び図５と同一の構成要素は同一の番号で参照し、その説明は省略する。

図１１の電源供給回路は、アンテナ１０、整流器１１、シリ−ズレギュレータ１３、シャントレギュレータ４２、カレントミラー回路レギュレータ６１、アンテナ信号検出回路１００、及びインバータ１０１を含む。なお図１１では、共振用のコンデンサＣ及びツェナーダイオードＺＤ１及びＺＤ２は示されていないが、図１の構成と同様に含まれてよい。

また図１１の電源供給回路を備えたＩＣカードが、アンテナ１０を介しての非接触電力供給を受けた場合には、アンテナ１０で受信した電力は、交流電圧として整流器１１に供給される。整流器１１は、アンテナ１０から供給される交流電圧を直流電圧に変換する。アンテナ信号検出回路１００は、アンテナ１０からの信号を検出することで、非接触電力供給を示す検出信号を出力する。アンテナ信号検出回路１００が出力する非接触電力供給を示す検出信号に応じて、シャントレギュレータ４２及びカレントミラー回路レギュレータ６１が動作状態となり、シリ−ズレギュレータ１３は動作停止状態となる。

カレントミラー回路レギュレータ６１は、定電流源として機能すると共に電圧降下回路としても機能し、整流器１１からの直流電圧を電圧降下することで、出力電圧ＶＤＤＦを生成する。シャントレギュレータ４２は、出力電圧ＶＤＤＦを一定の電圧に保つように、出力電圧ＶＤＤＦ及びグランドＧＮＤ間に設けられたシャント抵抗値を負荷の変動に応じて制御する。急激な負荷変動が生じても、第１の実施例で説明したのと同様にシャントレギュレータ４２により出力電圧ＶＤＤＦを一定に保ち、安定した電力を供給することができる。また第２の実施例で説明したようにカレントミラー回路レギュレータ６１の定電流供給機能により、負荷変動に起因して入力側電圧ＶＤＰが変動することは無い。

また図１１の電源供給回路を備えたＩＣカードが、アンテナ１０を介しての非接触電力供給ではなく接触端子Ｎ１及びＮ２を介しての接触電力供給を受ける場合には、アンテナ１０からの信号は検出されず、アンテナ信号検出回路１００は非接触電力供給を示す検出信号を出力しない。非接触電力供給を示す検出信号がアサートされないので、シャントレギュレータ４２及びカレントミラー回路レギュレータ６１が非動作状態となり、シリ−ズレギュレータ１３が動作状態となる。

この場合シリ−ズレギュレータ１３は、接触端子Ｎ１及びＮ２からの直流電圧を電圧降下することで出力電圧ＶＤＤＦを生成すると共に、負荷の変動に応じた電流制御をすることにより出力電圧ＶＤＤＦを一定にするように制御する。シリ−ズレギュレータ１３の応答速度が遅く負荷変動に対して電圧ＶＤＤＦの制御動作が間に合わない場合であっても、入力電圧ＶＤＰは接触端子Ｎ１及びＮ２から供給されているので、電圧ＶＤＰが低下してしまうことはない。

カレントミラー回路レギュレータ６１を使用した場合には、負荷側の回路が停止状態にある期間においても常にカレントミラー回路に電流が流れるために、余分な電流が消費されることになる。図１１に示す第５の実施例の構成では、入力側の電圧が安定している接触電力供給の場合には、カレントミラー回路レギュレータ６１及びシャントレギュレータ４２を非駆動としてシリ−ズレギュレータ１３により電圧制御することで、余分な電流消費を避けることができる。

図１２は、本発明による電源供給回路の第６の実施例を示す図である。図１２において、図１１、図５、及び図７と同一の構成要素は同一の番号で参照し、その説明は省略する。

図１２の電源供給回路は、アンテナ１０、整流器１１、シリ−ズレギュレータ１３、シャントレギュレータ４２、カレントミラー回路レギュレータ６１、デジタルボリューム６２、ハード設定抵抗６５、アンテナ信号検出回路１００、インバータ１０１、及びシリーズレギュレータ１０２−１乃至１０２−３を含む。なお図１２では、共振用のコンデンサＣ及びツェナーダイオードＺＤ１及びＺＤ２は示されていないが、図１の構成と同様に含まれてよい。

図１２の構成は、図１１の構成と基本的な動作原理は同一であり、アンテナ１０を介しての非接触電力供給の場合と接触端子Ｎ１及びＮ２を介しての接触電力供給の場合とで、シリ−ズレギュレータ１３とカレントミラー回路レギュレータ６１とを切り替える。図１２の構成では、図１１の構成に加えてデジタルボリューム６２及びハード設定抵抗６５が設けられており、必要に応じてデジタルボリューム６２による入力電圧ＶＤＰの制御又はハード設定抵抗６５によるカレントミラー回路レギュレータ６１の電流設定を行うことができる。

またシリ−ズレギュレータ１０２−１乃至１０２−３はシリ−ズレギュレータ１３と同様の構成であり、これらを介して異なる負荷回路に異なる電圧を供給することができる。また図示されるように入力電圧ＶＤＰを直接に負荷回路に供給する経路を設けてもよい。

上記第６の実施例の構成では、非接触電力供給時には負荷の変動に関らず入力電圧ＶＤＰを一定に制御すると共に、急激な負荷の変動が生じても出力電圧ＶＤＤ１及びＶＤＤ２を一定に制御することができる。また接触電力供給時には、カレントミラー回路レギュレータ６１を非駆動とすることで余計な電流消費を避けることができる。また負荷変動が小さいと予想される負荷に対しては、出力電圧ＶＤＤ３やＶＤＤ４を供給すればよく、必要に応じて柔軟な電力供給を行うことができる。

図１３は、本発明に用いるシャントレギュレータの変形例を示す回路図である。図１３において、図４と同一の構成要素は同一の番号で参照し、その説明は省略する。

図１３のシャントレギュレータにおいては、図４のシャントレギュレータ４２の構成に加えて、トランジスタ５５に直列にトランジスタ１１０を設けてある。このような構成とすることで、トランジスタ５５のゲート電圧をオペアンプ５４により調整する際に、ゲート電圧を調整する電圧幅を狭くすることができる。従って、シャントレギュレータによる電圧調整をより高速に実行することが可能となる。

図１４は、本発明によるレギュレータを組み込んだＩＣカードの構成を示す図である。

図１４（ａ）に示すＩＣカード２００は、アンテナ１０、接触／非接触Ｉ／Ｆ回路２０１、メモリ部２０２、ＯＳ部２０３、暗号回路２０４、ロジック回路２０５、ＣＰＵ２０６、及び接触端子２０７を含む。アンテナ１０は非接触による電力・信号受信のために設けられ、接触端子２０７は接触による電力・信号受信のために設けられる。接触／非接触Ｉ／Ｆ回路２０１は、電源電圧生成や復調動作等を実行する。メモリ部２０２、ＯＳ部２０３、暗号回路２０４、ロジック回路２０５、及びＣＰＵ２０６が、ＩＣカードの用途に応じた種々の処理を実行する回路コア部分である。

図１４（ｂ）に接触／非接触Ｉ／Ｆ回路２０１の構成を示す。接触／非接触Ｉ／Ｆ回路２０１は、共振容量Ｃ、整流回路１１、本発明によるレギュレータ２１０、リセット回路２１１、電圧検出回路２１２、クロック抽出回路２１３、復調回路２１４、及び負荷回路２１５を含む。レギュレータ２１０が生成する電源電圧は、平滑容量２１６に平滑化されてＩＣカード２００の各回路部分に供給される。

図１４（ｂ）に示されるように、アンテナ１０が受信する信号は、クロック抽出回路２１３や復調回路２１４等に供給される。即ち、アンテナ１０が受信する電波には、電力供給目的の電波だけではなく、情報の通信目的にＡＭ変調された信号やクロック信号等が重畳されている。従って、変調信号の損失を防ぐために、図１のデジタルボリューム１２等の応答速度は、ある程度遅い速度に設定しておく必要がある。

本発明によるレギュレータ２１０では、上記各実施例で説明した構成を採用することにより、負荷が急激に変動した場合であっても入力側直流電圧の変動を防ぐことが可能である。これにより、ＩＣカード２００の各回路部分に安定した電源電圧を供給することができる。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

従来の電源供給回路の構成の一例を示す図である。図１のデジタルボリューム及びシリ−ズレギュレータの詳細な回路構成を示す回路図である。本発明による電源供給回路の第１の実施例を示す図である。図３の電圧降下回路及びシャントレギュレータの詳細な回路構成を示す回路図である。本発明による電源供給回路の第２の実施例を示す図である。図５のカレントミラー回路レギュレータ及びデジタルボリュームの詳細な回路構成を示す回路図である。本発明による電源供給回路の第２の実施例の変形例を示す図である。図７のカレントミラー回路レギュレータ及びハード設定抵抗の詳細な回路構成を示す回路図である。本発明による電源供給回路の第３の実施例を示す図である。本発明による電源供給回路の第４の実施例を示す図である。本発明による電源供給回路の第５の実施例を示す図である。本発明による電源供給回路の第６の実施例を示す図である。本発明に用いるシャントレギュレータの変形例を示す回路図である。本発明によるレギュレータを組み込んだＩＣカードの構成を示す図である。

符号の説明

１０アンテナ
１１整流器
１２デジタルボリューム
１３シリ−ズレギュレータ
４１電圧降下回路
４２シャントレギュレータ
６２デジタルボリューム
６５ハード設定抵抗
１００アンテナ信号検出回路

Claims

電力を受信するアンテナと、
該アンテナに接続され該アンテナからの交流電圧を直流電圧に変換する整流器と、
該直流電圧を電圧降下する電圧降下回路と、
該電圧降下回路の出力電圧とグランド電圧との間に負荷側の負荷と並列に接続される抵抗値を制御することにより該出力電圧の電圧値を制御するレギュレータ
を含み、
該電圧降下回路は該直流電圧に応じた一定の電流を該負荷側に供給するカレントミラー回路であることを特徴とする電源回路。
該カレントミラー回路は、
該直流電圧に応じた所定量の電流を流す第１のトランジスタと、
該所定量の電流と同量の電流を流す少なくとも１つの第２のトランジスタ
を含み、該第１のトランジスタに流れる電流の電流量を制御する設定回路を更に含むことを特徴とする請求項１記載の電源回路。
該電圧降下回路である該カレントミラー回路と並列に設けられるシリーズレギュレータと、
該アンテナからの信号の検出に応答して検出信号をアサートするアンテナ信号検出回路と、
外部電源供給端子と接触することで電力を供給される接触電源端子
を更に含み、該検出信号のアサート状態に応じて該カレントミラー回路及び該シリーズレギュレータがそれぞれ動作状態及び非動作状態となり、該検出信号がアサートされない状態に応じて該カレントミラー回路及び該シリーズレギュレータがそれぞれ非動作状態及び動作状態となることを特徴とする請求項１記載の電源回路。
電力を受信するアンテナと、
該アンテナに接続され該アンテナからの交流電圧を直流電圧に変換する整流器と、
該直流電圧を電圧降下する電圧降下回路と、
該電圧降下回路の出力電圧とグランド電圧との間に負荷側の負荷と並列に接続される抵抗値を制御することにより該出力電圧の電圧値を制御するレギュレータ
を含み、
該直流電圧が一定値になるように該直流電圧を制御するデジタルボリュームを更に含むことを特徴とする電源回路。