JP4411199B2

JP4411199B2 - 半導体装置及びｉｃカード

Info

Publication number: JP4411199B2
Application number: JP2004500131A
Authority: JP
Inventors: 一希渡邊; 尚隆角田; 師久山本; 一浩松下
Original assignee: Renesas Technology Corp; Hitachi ULSI Systems Co Ltd
Current assignee: Renesas Technology Corp; Hitachi Solutions Technology Ltd
Priority date: 2002-04-26
Filing date: 2002-04-26
Publication date: 2010-02-10
Anticipated expiration: 2022-04-26
Also published as: US7441711B2; WO2003091819A1; US20050277241A1; CN100394346C; US7168624B2; JPWO2003091819A1; CN1625723A; US20070108301A1

Description

技術分野
本発明は、半導体装置に係り、特に、非接触型ＩＣカード用半導体集積回路装置において、内部に搭載された信号処理機能部が動作できる電力があるか否かを検出する回路に関するものである。
背景技術
この明細書で参照される文献は以下の通りであり、文献はその文献番号によって参照することとする。［文献１］：特開平１０−２０７５８０号公報。［文献１］には外部から供給される交流信号を整流して動作電源を形成して動作する非接触ＩＣカードに搭載される電圧モニタタイプのパワーオンリセット回路（例えば図２）が記載される。このパワーオンリセット回路の出力する信号は、ＩＣカードに搭載されるマイクロコンピュータのリセットに用いられている。
カード内に半導体集積回路装置及びアンテナを搭載した、いわゆる非接触型ＩＣカードは、リーダ・ライタ装置と半導体集積回路装置との間で情報の交換を行い、非接触型ＩＣカードが保持しているデータの送信、リーダ・ライタから送信されたデータの保持など様々な機能を実現する。非接触型ＩＣカードに搭載された半導体集積回路装置は、リーダ・ライタ装置から供給された高周波信号を、非接触型ＩＣカードに搭載されたアンテナで受信し、アンテナの両端に発生した電圧を整流及び平滑化し内部回路の動作に必要な内部電圧を形成する。この場合、過剰な電力がリーダ・ライタから供給され、内部回路を構成する素子の耐圧以上の電源電圧を供給すると、素子を破壊してしまう。これを防ぐために、内部に生成された電源電圧レベルを監視し、素子の耐圧以上の電源電圧を供給しないように制御する回路を搭載しているものが多い。
一方、非接触型ＩＣカードに搭載された半導体集積回路装置に搭載される信号処理回路は、上記のように生成された電源電圧レベルを検出し、内部に搭載される信号処理回路が誤動作しない電源電圧レベルに達したら、信号処理回路を動作させ、誤動作しない電源電圧レベルに達していない場合は、信号処理回路を停止させるものが多い。この種の例として、［文献１］には、電源電圧レベルを検出し、電源電圧が所定の電圧レベル未満であれば、信号処理回路をリセット状態に遷移することで停止させ、電源電圧が所定の電圧レベル以上であれば、リセット状態を解除することで動作させるものが示されている。
本願に先立ち本願発明者等は、［文献１］の電圧モニタタイプのリセット回路を備えた半導体集積回路装置を非接触型ＩＣカードに適用した場合の課題について検討した。
図１には、リーダ・ライタからの電磁波の形態で電力が供給され、非接触型ＩＣカードに備えられるアンテナに整流回路を接続した場合の整流回路から出力される本願発明者が検討した電流（Ｉ）−電圧（Ｖ）特性ＶＬが示されている。ここで特性ＶＬはＶ＝Ｖｏ−Ｉ・Ｒｏｕｔの関係式で表される。これは、整流回路の出力端子に接続される負荷に流れる電流に依存してアンテナの両端の電圧が変化することを表しており、出力インピーダンスＲｏｕｔをもった電圧源と等価であることを示している。Ｖｏは負荷に全く電流が流れ無いと仮定したとに電圧であり、負荷に電流が流れると供給電圧Ｖは低下してしまう。このとき、電流−電圧特性の傾きが、出力インピーダンスＲｏｕｔとなる。
図２には、［文献１］のリセット回路を備えた半導体集積回路装置を、図１に示した電流−電圧特性ＶＬになるリーダ・ライタ及びアンテナを接続した場合の動作波形の一例が示されている。［文献１］の図２に例示されるパワーオンリセット回路は、電源電圧を分圧する抵抗分圧回路で分圧された電圧とバンドギャップ基準電圧発生回路からの基準電圧とを比較することで、パワーオンリセット信号を発生している。これにより、電源電圧が所定の電圧レベルＶＡＣＴ以上になると、信号処理回路はリセット状態が解除され、信号処理回路が動作を開始させるものである。
図２の信号処理回路の動作を開始する前の時間Ｔ０において、［文献１］のリセット回路が出力するリセット信号を確認し、電源電圧が所定の電圧レベルＶＡＣＴ以上であれば、時間Ｔ１からＴ２の間で信号処理回路を動作させる。図２では、時間Ｔ０において電源電圧が所定の電圧レベルＶＡＣＴを超えているため、内部に搭載された信号処理回路の動作が許可され、動作が開始される。これにより、信号処理回路が動作する前に比べ、動作している時は消費電流がＩ１だけ増加する。
ここで、仮に出力インピーダンスＲｏｕｔが０Ωであれば、消費電流の変化による電源電圧レベルの変動はなく、信号処理回路は、所定の電源電圧レベルＶＡＣＴより大きい電源電圧で動作させることができる。しかし、出力インピーダンスＲｏｕｔが大きい場合、電源電圧ＶＤＤは、消費電流の変化分Ｉ１と出力インピーダンスＲｏｕｔの積Ｖ１だけ降下することになる。したがって、信号処理回路には、所定の電源電圧レベルＶＡＣＴより消費電流の変化分Ｉ１と出力インピーダンスＲｏｕｔの積Ｖ１だけ小さい電源電圧が供給されることになるため、所定の電源電圧レベル未満で動作することになり、信号処理回路の特性変化及び特性の劣化による誤動作が起きる可能性がある。
本発明の目的は、信号処理回路が動作することによって発生する電流変化が生じても、信号処理回路を所定の電源電圧で動作させるためのリセット信号出力機能を有する半導体集積回路装置を提供することにある。
発明の開示
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、アンテナで外部から受けた交流信号から電圧制御回路で形成した内部電源で内部回路を動作させるＩＣカードであって、当該内部回路の動作を、供給される内部電源の電流を検出する動作電流検出回路で制御するようにする。ここで、本願の電圧制御回路は電圧制御電流源を含むものであって、当該内部回路が非動作の時には電圧制御電流源に所定の電流Ｉ１よりも大きな電流が流れた時に動作電流検出回路はイネーブル信号を出力する。当該イネーブル信号を受けて当該内部回路が動作するとその内部回路で消費する電流分Ｉ１を電圧制御電流源に流れる電流から減少させるように構成されている。これにより、全体としての内部電源の電流変動が防止される結果、内部電源の出力電圧が実質的に一定に保たれる。
発明を実施するための最良の形態
以下、本発明に係る半導体装置及びＩＣカードの好適な実施の形態について、添付図面を参照しながら説明する。
＜実施例１＞
図３には、本発明に係る動作電流検出回路を備えた半導体集積回路装置及びこれを搭載した非接触型ＩＣカードの一実施例のブロック図が示されている。図示しないリーダ・ライタからアンテナを通して電磁波の形態で出力された信号及び電力は、ＩＣカードＩＣ＿ＣＡＲＤ内に内蔵されるアンテナＡＮＴで受信される。ＡＮＴは典型的にはプリント配線基板の配線により渦巻き状に形成されたアンテナコイルである。このＡＮＴが形成されたプリント配線基板に半導体集積回路ＩＣが搭載される。このプリント配線基板が樹脂モールドされてＩＣカードが形成される。本発明は典型的には外部と入出力のための電極をＩＣカード表面に持たない非接触ＩＣカードに適用される。勿論、非接触インタフェースと入出力のための電極を持つデュアルタイプＩＣカードに用いてもよい。
特に限定はされないが、同図の半導体集積回路ＩＣは、公知の半導体集積回路の製造技術によって、単結晶シリコン等のような１個の半導体基板上において形成される。整流回路ＲＥＣＴは、非接触型ＩＣカードに備えられたアンテナＡＮＴが受信した交流信号を整流し、平滑容量Ｃ１はＲＥＣＴが整流した整流電圧を平滑化し、直流電源電圧を生成する。電圧制御回路（又は電圧制御手段）ＲＥＧは、直流電源電圧に接続される回路を構成する素子の耐圧以上の電源電圧が供給されないように、電源電圧レベルを監視し、電源電圧レベルを制御する手段である。ＲＥＧで制御された電源電圧ＶＤＤ−ＶＳＳの差電圧ＶＯＵＴが、内部回路ＭＣ、パワーオンリセット回路ＰＯＲ、電流検出回路ＰＷＲ、送受信回路ＲＸ／ＴＸの動作電源電圧として供給される。
パワーオンリセット回路ＰＯＲは、電源電圧ＶＤＤを監視し、電源投入時にパワーオンリセット信号ＳＩＧ２を発生するパワーオンリセット発生回路である。パワーオンリセット信号は、マイクロコンピュータＭＣなど、電源投入時に内部状態をリセットする必要がある回路に供給される信号である。
電流検出回路ＰＷＲは、電圧制御回路ＲＥＧに流れる電流が所定の電流以上であることを判定し、検出信号ＳＩＧ１を出力する。ＳＩＧ１は、内部回路としてのマイクロコンピュータＭＣの動作制御に用いられる。内部回路ＭＣは典型的には送受信回路ＲＸ／ＴＸとのインターフェース回路（Ｉ／Ｏ）、中央演算装置（ＣＰＵ）、ＲＡＭ、ＦｌａｓｈメモリやＥＥＰＲＯＭで構成された不揮発性記憶部、及びコプロセッサを含む。ここでコプロセッサはＩＣカードの情報交換では外部との交信は暗号化されることが有り暗号化された受信データの復号のためにコプロセッサが必要となる。コプロセッサは、動作を開始すると比較的多くの動作電流を消費し、電圧低下の原因になりやすい。そこで、本願発明の一つの典型例では、検出信号ＳＩＧ１を内部回路のうちの一つのコプロセッサの動作制御に使用する。コプロセッサは、典型的にはＣＰＵからの動作要求とＳＩＧ１のイネーブル条件がＡＮＤ条件で満たされると動作を開始する。図３の内部回路ＭＣ内のＬＧ１は一般には一つの機能を行う回路ブロックを意味するが、本実施例ではコプロセッサがその典型例となる。
送受信回路ＲＸ／ＴＸは、受信部と送信部とを含む。受信部は、非接触型ＩＣカードに備えられるアンテナＡＮＴによって受信された交流信号に重畳された情報信号を復調してディジタルの情報信号として内部回路ＭＣに供給する。受信部は更に、クロック信号を生成する機能も持つ。これに対して送信部は、内部回路ＭＣから出力されるディジタルの情報信号を受けてアンテナを介して外部に出力するための交流信号を形成するする。
図４には、本発明に係る動作電流検出回路ＰＷＲの一実施例の基本的回路構成図が示されている。図４において、電源電位ＶＤＤと基準電位ＶＳＳの間に、電源電位ＶＤＤと基準電位ＶＳＳの電位差ＶＯＵＴが一定になるように制御する電圧制御回路ＲＥＧが設けられると共に、電源電位ＶＤＤと基準電位ＶＳＳの間に、電圧制御電流源ＶＣＣＳによって形成される出力電圧ＶＯＵＴの変化に対応した検出電圧を形成する電圧比較回路ＶＣＣが設けられる。この電圧比較回路ＶＣＣが出力する検出電圧により、電圧制御電流源ＶＣＣＳは電位差ＶＯＵＴを制御する。
電圧比較回路ＶＣＣは、次の回路により構成される。電源電位ＶＤＤと基準電位ＶＳＳの間に、分圧抵抗Ｒ０１とＲ０２が設けられる。これら分圧抵抗Ｒ０１とＲ０２の接続点Ｎ０１に得られる分圧電圧は、演算増幅回路Ａ０１の非反転入力（＋）に供給される。この演算増幅回路Ａ０１の反転入力（−）と基準電位ＶＳＳの間には基準電圧源ＶＲＥＦが接続される。
図４の電圧制御電流源ＶＣＣＳは、次の回路により構成される。接続点Ｎ０２と基準電位ＶＳＳの間にゲート端子を演算増幅回路Ａ０１の出力端子を接続したＮＭＯＳトランジスタＭ０１を接続する。以下、ＮＭＯＳトランジスタ即ちＮ形ＭＯＳＦＥＴをＮＭＯＳと略記し、ＰＭＯＳトランジスタ即ちＰ形ＭＯＳＦＥＴをＰＭＯＳと略記することとする。本願では典型的に用いられるＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を例に取って説明するが、一般にはＭＩＳＦＥＴ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を用いることができる。
図４の動作電流検出回路ＰＷＲは、次の回路により構成される。電源電位ＶＤＤと接続点Ｎ０２の間にゲート端子とドレイン端子を接続したＰＭＯＳトランジスタＭ０２を接続し、接続点Ｎ０２にゲート端子を接続したＰＭＯＳトランジスタＭ０３を電源電位ＶＤＤと接続点Ｎ０３の間に接続する。ここで、このＰＭＯＳトランジスタＭ０３のサイズは、ＰＭＯＳトランジスタＭ０２のＮ倍とする。Ｍ０２とＭ０３はカレントミラー回路を形成し、Ｍ０１に流れる電流をＭ０２によりモニタしてＭ０３のドレイン電流として転写する。接続点Ｎ０３と基準電位ＶＳＳの間に基準電流源ＩＲＥＦ０１を接続し、接続点Ｎ０２をＰＭＯＳトランジスタＭ０４とＮＭＯＳトランジスタＭ０５によって構成されるインバータＩＮＶ０１の入力端子に接続し、このインバータＩＮＶ０１の出力端子を図４の検出信号ＳＩＧ１とする。ここで、Ｎを１より非常に小さい値とすることで、ＰＭＯＳトランジスタＭ０３に流れる電流が低減されるため、動作電流検出回路ＰＷＲの検出すべき電流電流の誤差を小さくできると共に、消費電流を低減するというメリットもある。これより、Ｎは０．１〜０．０１程度の値に設定することが望ましい。
尚、動作電流検出回路ＰＷＲの動作は以下のようにも理解できる。即ち、電流源ＩＲＥＦ０１により一定電流が流されるようになったＭ０３のゲートがノードＮ０２の電位によって変化を受けると、Ｍ０３のインピーダンス変化が生じてノードＮ０３の電圧変化がおこる。このＮ０３の電位をインバータＩＮＶ１により判定してＳＩＧ１を形成している。
出力電圧ＶＯＵＴの電圧レベルが所定の電圧に達していない場合は、電圧制御電流源ＶＣＣＳには電流は流れない。逆に、出力電圧ＶＯＵＴの電圧レベルが所定の電圧に達した場合は、電圧制御電流源ＶＣＣＳに電流が流れ、上述のリーダ・ライタとアンテナによる電力供給源の出力インピーダンスＲｏｕｔにより、出力電圧ＶＯＵＴが小さくなるように負帰還がかかる。
電圧制御電流源ＶＣＣＳに流れる電流に比例した電流を検出して当該電流が所定の電流に達したことを判定する動作電流検出回路ＰＷＲが設けられる。この動作電流検出回路ＰＷＲは、電圧制御電流源ＶＣＣＳに流れる電流が所定の電流に達したことを判定し、検出信号ＳＩＧ１を発生する。
動作電流検出回路ＰＷＲの検出信号ＳＩＧ１は図３のマイクロコンピュータＭＣに入力され、検出信号ＳＩＧ１によって、図３の回路ブロックＬＧ１の動作及び非動作が制御される。したがって、電圧制御電流源ＶＣＣＳの出力電圧ＶＯＵＴが所定の電圧レベルに達し、更に、電圧制御電流源ＶＣＣＳに流れる電流が所定の電流に達した場合、すなわち、回路ブロックＬＧ１が動作するために必要な電力に達した場合に、検出信号ＳＩＧ１は、ＬＧ１を活性化させることになる。
この実施例においては、接続点Ｎ０１に得られる分圧電圧が基準電圧ＶＲＥＦより大きくなったら、ＮＭＯＳＭ０１及びＰＭＯＳＭ０２に電流が流れ始める。この電流と出力インピーダンスＲｏｕｔにより、出力電圧ＶＯＵＴが小さくなるように負帰還がかかる。
ＮＭＯＳＭ０３に流れる電流が、電流源ＩＲＥＦ１より小さい場合は、接続点Ｎ０３の電位は基準電位ＶＳＳと同等の電位となり、インバータＩＮＶ０１の検出信号ＳＩＧ１には、″Ｈ″が出力される。ＮＭＯＳＭ０３に流れる電流が、電流源ＩＲＥＦ０１より大きくなった場合は、接続点Ｎ０３の電位は基準電位ＶＤＤと同等の電位となり、インバータＩＮＶ０１の検出信号ＳＩＧ１には、″Ｌ″が出力される。このとき、ＮＭＯＳＭ０１に流れる電流は、電流源ＩＲＥＦ１の（１／Ｎ）倍の電流が流れていることになる。ここで、検出信号ＳＩＧ１によって、活性化される回路ブロックＬＧ１の消費電流Ｉ１よりも電流源ＩＲＥＦ１の（１／Ｎ）倍の電流が大きくなるように設定する。
検出信号ＳＩＧ１が″Ｈ″の場合は、回路ブロックＬＧ１を停止する。検出信号ＳＩＧ１が″Ｌ″の場合は、ＬＧ１を動作させる。ＬＧ１が動作することにより、消費電流が増加し、出力インピーダンスＲｏｕｔにより、出力電圧ＶＯＵＴは小さくなろうとするが、負帰還動作により、ＮＭＯＳＭ０１に流れる電流が小さくなり、出力電圧ＶＯＵＴが所定の電圧になるように制御される。
図５には、図４の動作電流検出回路を備えた図３の半導体集積回路装置を、図１に示した電流−電圧特性になるリーダ・ライタ及びアンテナを接続した場合の動作波形の一例が示されている。図５（ａ）はアンテナＡＮＴに入力する交流波形の時間変化、図５（ｂ）は出力電圧ＶＯＵＴの電圧の時間変化、図５（ｃ）は回路ブロック（コプロセッサ）ＬＧ１に流れる電流ＩＬＧ１の時間変化、図５（ｄ）は電圧制御回路ＶＣＣＳ（より具体的にはＭ０１）に流れる電流ＩＶＣＣＳの時間変化をそれぞれ示している。尚、図５（ａ）の交流波形は、正弦波に位相変調されたディジタル信号が重畳されたものである。この正弦波は、典型的には周波数１３．５６ＭＨｚ程度であり、この図では時間軸を拡大して描いている。回路ブロックＬＧ１の動作を開始する前の時間Ｔ０において、図４に示された動作電流検出回路が出力する検出信号ＳＩＧ１を確認し、電圧制御電流源ＶＣＣＳに所定の電流が流れていれば、時間Ｔ１からＴ２の間でＬＧ１を動作させる。このとき、出力電圧ＶＯＵＴは所定の電圧レベルに達し、更に、電圧制御電流源ＶＣＣＳに動作電流Ｉ１以上の電流が流れていれば、内部に搭載された信号処理回路の動作が許可され、時間Ｔ１からＴ２において動作する。
これにより、回路ブロックＬＧ１が活性化され、ＬＧ１の動作電流Ｉ１が流れる。出力インピーダンスＲｏｕｔにより、出力電圧ＶＯＵＴは小さくなろうとするが、負帰還動作により、電圧制御回路に流れる電流が動作電流Ｉ１だけ小さくなり、出力電圧ＶＯＵＴが所定の電圧になるように制御される。したがって、信号処理回路ＬＧ１が動作する時は、常時出力電圧ＶＯＵＴが一定に保持され、ＬＧ１が動作することによって発生する消費電流の変化が生じても、所定の電源電圧レベルで動作させることが可能になる。即ち、本願の電圧制御回路ＲＥＧは、ＬＧ１が非動作の時には、電圧制御電流源ＶＣＣＳのＭ０１には電流Ｉ１よりも大きな電流が流れるようにしておき、ＬＧ１が動作するとＬＧ１で消費する電流Ｉ１をＶＣＣＳに流れる電流から減少させるように構成されている。これにより、全体としての電流変動を防止される結果出力電圧ＶＯＵＴも一定に保たれる。
図６に基準電流源ＩＲＥＦ０１の一例を示す。ここではカレントミラー型の基準電流源を用いた。ＶＤＤとＶＳＳの間に抵抗Ｒ３１とダイオード接続したＮＭＯＳＭ３１を直列に接続して基準電流回路を作りカレントミラー接続されたＮＭＯＳＭ３２が電流源となり接続点Ｎ０３で接続する。また基準電流源ＩＲＥＦ０１の変形例としては、より簡便にはＶＳＳとＮ０３の間に接続した抵抗で代用することができる。
＜実施例２＞
図７には、図４の電圧制御回路ＲＥＧと動作電流検出回路ＰＷＲの他の一実施例の回路図が示されている。この図の電圧比較回路ＶＣＣは、図４のそれと同様に構成される。一方、電圧制御電流源ＶＣＣＳは、ＮＭＯＳＭ１１のドレインを直接ＶＤＤに接続している点が異なる。
図７の動作電流検出回路ＰＷＲは、次の回路により構成される。接続点Ｎ１２と基準電位ＶＳＳの間にゲート端子を演算増幅回路Ａ１１の出力端子に接続したＮＭＯＳＭ１２を接続する。ここで、このＮＭＯＳＭ１２のサイズは、ＮＭＯＳＭ１１のＮ倍とする。電源電位ＶＤＤと接続点Ｎ１２の間に基準電流源ＩＲＥＦ１１を接続し、接続点Ｎ１２をインバータＩＮＶ１１の入力端子に接続し、このインバータＩＮＶ１１の出力端子を図４の検出信号ＳＩＧ１とする。
図７の基準電流源ＩＲＥＦ１１は図６に示した回路でＶＤＤとＶＳＳを反転して、Ｍ３１とＭ３２を各々ＰＭＯＳにした回路で実現される。より簡便には抵抗で代用することもできる。
この実施例においては、接続点Ｎ１１に得られる分圧電圧が基準電圧ＶＲＥＦより大きくなったら、ＮＭＯＳＭ１１に電流が流れ始める。この電流と出力インピーダンスＲｏｕｔにより、出力電圧ＶＯＵＴが小さくなるように負帰還がかかる。ＮＭＯＳＭ１２のサイズはＮＭＯＳＭ１１のＮ倍であるため、ＮＭＯＳＭ１２に流れる電流は、ＮＭＯＳＭ１１に流れる電流のＮ倍になる。
ＮＭＯＳＭ１２に流れる電流が、電流源ＩＲＥＦ１１より小さい場合は、接続点Ｎ１２の電位は電源電位ＶＤＤと同等の電位となり、インバータＩＮＶ１１の検出信号ＳＩＧ１には、″Ｌ″が出力される。ＮＭＯＳＭ１２に流れる電流が、電流源ＩＲＥＦ１１より大きくなった場合は、接続点Ｎ１２の電位は基準電位ＶＳＳと同等の電位となり、インバータＩＮＶ１１の検出信号ＳＩＧ１には、″Ｈ″が出力される。このとき、ＮＭＯＳＭ１１に流れる電流は、電流源ＩＲＥＦ１の（１／Ｎ）倍の電流が流れていることになる。ここで、検出信号ＳＩＧ１によって、活性化される回路ブロックＬＧ１の消費電流が電流源ＩＲＥＦ１の（１／Ｎ）倍の電流より小さくなるように設定する。
検出信号ＳＩＧ１によって回路ブロックＬＧ１は図４に示した回路と同様に制御される。したがって、図７の実施例回路は、図４の実施例と同等の機能を実現することができると共に、トランジスタの使用面積の低減が可能になる。
＜実施例３＞
図８には、本発明に係る半導体集積回路装置に搭載される動作電流検出回路ＰＷＲの他の一実施例の回路図が示されている。この実施例では、図７の動作電流検出回路ＰＷＲの変形例が示されている。
図８の動作電流検出回路ＰＷＲは、次の回路により構成される。次の回路により構成される。接続点Ｎ２１と基準電位ＶＳＳの間にゲート端子を演算増幅回路Ａ２１の出力端子に接続したＮＭＯＳＭ２１を接続する。電源電位ＶＤＤと接続点Ｎ２１の間に基準電流源ＩＲＥＦ２１を接続し、接続点Ｎ２１に抵抗Ｒ２１と容量Ｃ１１によって構成されるローパスフィルタＬＰＦの入力端子を接続し、電源電位ＶＤＤと接続点Ｎ２２の間にローパスフィルタＬＰＦの出力端子にゲート端子を接続したＰＭＯＳＭ２２を接続し、接続点Ｎ２２と基準電位ＶＳＳの間に基準電流源ＩＲＥＦ２２を接続し、接続点Ｎ２２をインバータＩＮＶ２１の入力端子に接続し、このインバータＩＮＶ２１の出力端子を図６の検出信号ＳＩＧ１とする。ここで、ローパスフィルタは接続点Ｎ２２の高周波成分を除去するものであり、その回路構成は回路構成にとらわれないものである。
図８の基準電流源ＩＲＥＦ２１は図６に示した回路でＶＤＤとＶＳＳを反転して、Ｍ３１とＭ３２を各々ＰＭＯＳにした回路で実現される。更に、基準電流源ＩＲＥＦ２２は、図６と同様の回路で実現される。ＩＲＥＦ２１、及びＩＲＥＦ２２は、より簡便には抵抗で代用することもできる。
この実施例において、ＮＭＯＳＭ２１に流れる電流が、電流源ＩＲＥＦ２１より小さい場合は、接続点Ｎ２１の電位は電源電位ＶＤＤと同等の電位となり、インバータＩＮＶ２１の検出信号ＳＩＧ１には、″Ｈ″が出力される。ＮＭＯＳＭ２１に流れる電流が、電流源ＩＲＥＦ２１より大きくなった場合は、接続点Ｎ２１の電位は基準電位ＶＳＳと同等の電位となり、インバータＩＮＶ２１の検出信号ＳＩＧ１には、″Ｌ″が出力される。このとき、ＮＭＯＳＭ１１に流れる電流は、電流源ＩＲＥＦ２１の（１／Ｎ）倍の電流が流れていることになる。
検出信号ＳＩＧ１によって回路ブロックＬＧ１は図４に示した回路と同様に制御される。したがって、図８の実施例回路は、図４の実施例と同等の機能を実現することができると共に、検出回路の貫通電流を低減することができる。
以上、本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は実施例に限定されるものではなく、その要旨を逸脱しない範囲で変更可能であることは言うまでも無い。例えば、動作電流検出回路の検出信号ＳＩＧ１を図３に示されたパワーオンリセット回路ＰＯＲの出力信号に適用することや、動作電流の異なる複数の信号処理回路に対して検出する電流値が異なる複数の動作電流検出回路を設けることも可能である。この場合対象となる回路に応じて電圧制御電流源に流れる基準電圧が調整してもよい。また、非接触型ＩＣカードに搭載される半導体集積回路装置における実施例について説明したが、内部に電圧制御回路を搭載する他の半導体集積回路装置においても同様に、内部に搭載された電圧制御回路の動作状態を検出することで、同様の効果を実現することは可能である。
本願発明によって得られる主な効果は下記の通りである。内部に搭載された電圧制御回路に流れる電流が所定の電流に達したことを判定し、内部に搭載された信号処理回路の動作を許可することによって、内部に搭載された信号処理回路が動作による電流変化が生じても、信号処理回路を所定の電源電圧で動作させることが可能になる。これにより、誤動作しない電源電圧の範囲が狭い信号処理回路を搭載することが容易になり、電源電圧レベルの変動による特性変化及び特性の劣化による誤動作を抑えることが可能になる。
産業上の利用可能性
本願発明は、ＩＣカード等に適用して好適である。
【図面の簡単な説明】
【図１】本発明を説明するためのリーダ・ライタとアンテナの電流−電圧特性である。
【図２】電圧モニタタイプのパワーオンリセット回路の動作を説明するための波形の一例である。
【図３】本発明に係る非接触型ＩＣカードの一実施例を示すブロック図である。
【図４】本発明に係る半導体装置に搭載される動作電流検出回路の一実施例を示す基本的回路構成図である。
【図５】本発明に係る半導体装置に搭載される動作電流検出回路の動作波形の一例である。
【図６】本発明に係る半導体装置に搭載される動作電流検出回路に適用される電流源の一実施例を示す回路図である。
【図７】本発明に係る半導体装置に搭載される動作電流検出回路の他の一実施例を示す回路図である。
【図８】本発明に係る半導体装置に搭載される動作電流検出回路の他の一実施例を示す回路図である。

Claims

ＩＣカードであって、
情報信号が重畳された交流信号を受けるためのアンテナと、
前記アンテナで受けた交流信号を受けて直流電源を得るための整流電圧を出力する整流回路と、
前記整流回路の出力する整流電圧を受けて、第１電位と第２電位の差電圧としての動作電圧を出力する電圧制御回路と、
前記動作電圧が供給される内部回路と、
前記動作電圧によって供給される電流を検出し、所定の電流値より大きいか否かを示す検出信号を出力する動作電流検出回路とを備え、
前記電圧制御回路は、前記整流電圧が所定の電圧を上回った場合に前記電圧制御回路に流れる電流を増大させることで前記動作電圧が所定の電圧を上回らないように制御し、
前記電圧制御回路は、前記検出信号がイネーブルとされて前記内部回路が動作を開始すると、前記内部回路に供給される電流が前記電圧制御回路に流れる電流から減ぜられることにより、前記動作電圧の電圧値を制御し、
前記内部回路は、前記検出信号によってその動作／非動作が制御されるＩＣカード。
請求項１において、
前記電圧制御回路は、前記動作電圧と所定の基準電圧とを比較する電圧比較回路と、前記電圧比較回路の出力により制御される電圧制御電流源とを含み、
前記動作電流検出回路は、前記電圧制御電流源に流れる電流を検知して前記検出信号を出力するＩＣカード。
情報信号が重畳された交流信号を受けるためのアンテナと、
前記アンテナで受けた交流信号を受けて直流電源を得るための整流電圧を出力する整流回路と、
前記整流回路の出力する整流電圧を受けて、第１電位と第２電位の差電圧としての動作電圧を出力する電圧制御回路と、
前記動作電圧が供給される内部回路と、
前記動作電圧によって供給される電流を検出し、所定の電流値より大きいか否かを示す検出信号を出力する動作電流検出回路とを備え、
前記電圧制御回路は、前記動作電圧と所定の基準電圧とを比較する電圧比較回路と、前記電圧比較回路の出力により制御される電圧制御電流源とを含み、前記検出信号がイネーブルとされて前記内部回路が動作を開始すると、当該内部回路に供給される電流が前記電圧制御電流源に流れる電流から減ぜられることにより、前記動作電圧の電圧値を制御し、
前記動作電流検出回路は、前記電圧制御電流源に流れる電流を検知して前記検出信号を出力し、
前記内部回路は、前記検出信号によってその動作／非動作が制御されるＩＣカード。
請求項１に記載の前記内部回路は、中央演算装置（ＣＰＵ）と、コプロセッサとを含み、
前記コプロセッサは、前記検出信号がイネーブルとされる場合に動作可能とされるＩＣカード。
請求項１において、
前記ＩＣカードは更に、前記アンテナから受けた交流信号に重畳された情報信号を復調してディジタルの情報信号として前記内部回路に供給するための受信部と、前記内部回路から出力されるディジタルの情報信号を受けて前記アンテナから外部に出力するための交流信号を形成する送信部とを含む送受信回路を有するＩＣカード。
請求項１に記載の前記ＩＣカードは、前記動作電圧の電圧値をモニタしてリセット信号を出力するパワーオンリセット回路を更に含み、
前記内部回路は、中央演算装置（ＣＰＵ）と、コプロセッサとを含み、
前記中央演算装置は前記リセット信号がイネーブルとされることによって動作が開始され、
前記コプロセッサは、前記検出信号がイネーブルとされる場合に動作可能とされるＩＣカード。
請求項１において、
前記整流回路と、前記電圧制御回路と、前記内部回路と、前記動作電流検出回路とは、１つのシリコン基板の上にモノリシックに半導体集積回路として形成され、
前記アンテナが配線パターンによってアンテナコイルとして形成される配線基盤の上に前記半導体集積回路が搭載され、それらが樹脂により封止されているＩＣカード。
請求項２において、
前記電圧比較回路は、前記動作電圧を分圧して前記基準電圧と比較する演算増幅器を含み、
前記電圧制御電流源は前記演算増幅器の出力によってそのゲートが制御される第１ＭＩＳＦＥＴを含み、
前記動作電流検出回路は、前記第１電位と前記第２電位の間に第２ＭＩＳＦＥＴと直列に接続された第１電流源とを含み、
前記動作電流検出回路は、前記第２ＭＩＳＦＥＴのインピーダンスが前記第１ＭＩＳＦＥＴに流れる電流に応答して変化することにより、前記第１電流源と前記第２ＭＩＳＦＥＴとの接続ノードの電位の変化を検出して前記検出信号を形成するＩＣカード。
請求項８において、前記第２ＭＩＳＦＥＴは、前記第１ＭＩＳＦＥＴに流れる電流に応じてそのゲート電位が制御されるＩＣカード。
半導体装置であって、
外部から供給される交流信号を受けて直流電源を得るための整流電圧を出力する整流回路と、
前記整流電圧を受けて、第１電位と第２電位の差電圧としての動作電圧を出力する電圧制御回路と、
前記動作電圧が供給される内部回路と、
前記動作電圧が供給する電流を検出し、所定の電流値より大きいか否かを示す検出信号を出力する動作電流検出回路とを備え、
前記電圧制御回路は、前記整流電圧が所定の電圧を上回った場合に前記電圧制御回路に流れる電流を増大させることで前記動作電圧が所定の電圧を上回らないように制御し、
前記電圧制御回路は、前記検出信号がイネーブルとされて前記内部回路が動作を開始すると、前記内部回路に供給される電流が前記電圧制御回路に流れる電流から減ぜられることにより、前記動作電圧の電圧値を制御し、
前記内部回路は、前記検出信号によってその動作／非動作が制御される半導体装置。
請求項１０において、
前記電圧制御回路は、前記動作電圧と所定の基準電圧とを比較する電圧比較回路と、前記電圧比較回路の出力により制御される電圧制御電流源とを含み、
前記動作電流検出回路は、前記電圧制御電流源に流れる電流を検知して前記検出信号を出力する半導体装置。
請求項１１において、
電圧比較回路は、前記動作電圧を分圧して前記基準電圧と比較する演算増幅器を含み、
前記電圧制御電流源は前記演算増幅器の出力によってそのゲートが制御される第１ＭＩＳＦＥＴを含み、
前記動作電流検出回路は、前記第１ＭＩＳＦＥＴに流れる電流を第２ＭＩＳＦＥＴのソース・ドレイン電流として転写するカレントミラー回路と、前記第１電位と前記第２電位の間に前記カレントミラー回路の第２ＭＩＳＦＥＴと直列に接続された第１電流源とを含み、
前記動作電流検出回路は、前記第２ＭＩＳＦＥＴに流れる電流が前記第１ＭＩＳＦＥＴに流れる電流に応答して変化することにより、前記第１電流源と前記第２ＭＩＳＦＥＴとの接続ノードの電位の変化を検出して前記検出信号を形成する半導体装置。
外部から供給される交流信号を受けて直流電源を得るための整流電圧を出力する整流回路と、
前記整流電圧を受けて、第１電位と第２電位の差電圧としての動作電圧を出力する電圧制御回路と、
前記動作電圧が供給される内部回路と、
前記動作電圧が供給する電流を検出し、所定の電流値より大きいか否かを示す検出信号を出力する動作電流検出回路とを備え、
前記電圧制御回路は、前記動作電圧と所定の基準電圧とを比較する電圧比較回路と、前記電圧比較回路の出力により制御される電圧制御電流源とを含み、
前記電圧比較回路は、前記動作電圧を分圧して前記基準電圧とを比較する演算増幅器を含み、
前記電圧制御電流源は前記演算増幅器の出力によってそのゲートが制御される第１ＭＩＳＦＥＴを含み、
前記動作電流検出回路は、前記第１ＭＩＳＦＥＴに流れる電流を第２ＭＩＳＦＥＴのソース・ドレイン電流として転写するカレントミラー回路と、前記第１電位と前記第２電位の間に前記カレントミラー回路の第２ＭＩＳＦＥＴと直列接続された第１電流源とを含み、
前記動作電流検出回路は、前記第２ＭＩＳＦＥＴに流れる電流が前記第１ＭＩＳＦＥＴに流れる電流に応答して変換することにより、前記第１電流源と前記第２ＭＩＳＦＥＴとの接続ノードの電位の変化を検出して前記検出信号を形成し、
前記検出信号がイネーブルとされて前記内部回路が動作を開始した場合において、前記電圧制御回路は、当該内部回路に供給される電流分を前記第１ＭＩＳＦＥＴに流れる電流から減少させることにより前記動作電圧の電圧値を制御し、
前記内部回路は、前記検出信号によってその動作／非動作が制御される半導体装置。
請求項１２において、
電圧比較回路は、前記動作電圧を分圧して前記基準電圧と比較する演算増幅器を含み、
前記電圧制御電流源は、前記第１電位と前記第２電位の間にそのソース・ドレインが結合され、前記演算増幅器の出力によってそのゲートが制御される第３ＭＩＳＦＥＴを含み、
前記動作電流検出回路は、前記第１電位と前記第２電位の間に直列に接続された第２電流源及び第４ＭＩＳＦＥＴとを含み、
前記動作電流検出回路は、前記第４ＭＩＳＦＥＴのゲートが前記演算増幅器の出力によって制御されることにより、前記第１電流源と前記第４ＭＩＳＦＥＴとの接続ノードの電位の変化を検出して前記検出信号を形成する半導体装置。
請求項１２において、
電圧比較回路は、前記動作電圧を分圧して前記基準電圧と比較する演算増幅器を含み、
前記電圧制御電流源は、前記第１電位と前記第２電位の間にそのソース・ドレインが結合され、前記演算増幅器の出力によってそのゲートが制御される第５ＭＩＳＦＥＴを含み、
前記動作電流検出回路は、前記第１電位と前記第２電位の間に直列に接続された第３電流源及び第６ＭＩＳＦＥＴと、前記第１電位と前記第２電位の間に直列に接続された第４電流源及び第７ＭＩＳＦＥＴと、前記第３電流源と前記第６ＭＩＳＦＥＴの接続ノードと前記第７ＭＩＳＦＥＴのゲートの間に接続されたローパスフィルタとを含み、
前記動作電流検出回路は、前記第４ＭＩＳＦＥＴのゲートが前記演算増幅器の出力によって制御されることにより、前記第４電流源と前記第７ＭＩＳＦＥＴとの接続ノードの電位の変化を検出して前記検出信号を形成する半導体装置。
半導体装置であって、
外部から供給される交流信号を受けて直流電源を得るための整流電圧を出力する整流回路と、
前記整流電圧を受けて、第１電位と第２電位の差電圧としての動作電圧を出力する電圧制御回路と、
前記動作電圧が供給される内部回路と、
前記電圧制御回路は、電圧制御電流源を含み、前記電圧制御電流源に流れる電流が一定値を超えた場合に前記内部回路を動作可能とし、動作が開始されて前記内部回路に流れる電流分を前記電圧制御電流源に流れる電流から減ずることにより、前記動作電圧を制御する半導体装置。
情報信号が重畳された交流信号を受けるためのアンテナと、
前記アンテナで受けた交流信号を受けて直流電源を得るための整流電圧を出力する整流回路と、
前記整流回路の出力する整流電圧を受けて、第１電位と第２電位の差電圧として動作電圧を出力する電圧制御回路と、
前記動作電圧が供給される内部回路と、
前記動作電圧によって供給される電流を検出し、所定の電流値より大きいか否かを示す検出信号を出力する動作電流検出回路とを備え、
前記電圧制御回路は、前記動作電圧と所定の基準電圧との差により制御される電圧制御電流源を含み、前記検出信号がイネーブルとされて前記内部回路が動作を開始すると、当該内部回路に供給される電流が前記電圧制御電流源に流れる電流から減ぜられることにより、前記動作電圧の電圧値を制御し、
前記動作電流検出回路は、前記電圧制御電流源に流れる電流を検知して前記検出信号を出力し、
前記内部回路は、前記検出信号によってその動作／非動作が制御されるＩＣカード。