1.実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕(接触動作時に整流回路を停止させる(実施の形態1))
本発明の代表的な実施の形態に係る半導体装置(U2)は、外部から電源が入力される電源端子(VCC)及びグランド端子(VSS)と、前記電源端子に与えられる電圧に基づいて第1の電源ライン(VDD)に直流電圧を得る第1の電源回路(B3)と、アンテナ(L0)に接続されるアンテナ端子(LA、LB)と、前記アンテナから前記アンテナ端子に与えられる交流信号を整流する整流回路(B4)と、整流された電圧に基づいて前記第1の電源ラインに直流電圧を得る第2の電源回路(B5)と、を有し、前記電源端子に電圧が与えられたとき、前記整流回路は整流動作を停止する。
前記半導体装置は、接触動作時にアンテナからの電力を供給する手段となる整流回路を停止させるから、接触動作時にアンテナ端子と内部電源ラインとを分離することができる。これにより、接触動作時にアンテナからの電力供給があった場合でも、安定した内部電源を生成することができる。
〔2〕(クランプ回路を備える)
項1の半導体装置において、前記アンテナ端子の電圧の上昇を制限するクランプ回路(B2)を更に有し、前記クランプ回路は、前記整流回路が整流動作を停止するとき動作可能にされる。
例えば、接触動作時にアンテナから電力供給があった場合、前記整流回路の動作が停止していると、前記半導体装置はアンテナから供給された電力を吸収することができず、アンテナ端子に接続される素子の耐圧を超えた電圧がアンテナ端子に発生する可能性がある。そこで、項2の半導体装置によれば、接触動作時にアンテナ端子の電圧が上昇しても、前記クランプ回路が前記アンテナ端子の電圧の上昇を制限するから、耐圧超過による素子破壊を防止することができる。
〔3〕(整流回路の整流素子をMOSトランジスタで構成)
項1又は2の半導体装置において、前記アンテナ端子は、アンテナの両端に接続される第1アンテナ端子(LA)と第2アンテナ端子(LB)である。また、前記整流回路は、前記第1アンテナ端子と前記第1の電源ラインの間に配置された第1のMOSトランジスタ(M1)と、前記第2アンテナ端子と前記第1の電源ラインの間に配置された第2のMOSトランジスタ(M2)と、前記第2アンテナ端子と前記グランド端子の間に配置された第3のMOSトランジスタ(M7)と、前記第1アンテナ端子と前記グランド端子の間に配置された第4のMOSトランジスタ(M8)とを整流素子として有する。前記第1アンテナ端子の電圧が前記第2アンテナ端子の電圧より高いとき、前記第1のMOSトランジスタと前記第3のMOSトランジスタがオン状態とされ、前記第1アンテナ端子の電圧が第2アンテナ端子の電圧より低いとき、前記第2のMOSトランジスタと前記第4のMOSトランジスタがオン状態とされる。
これによれば、MOSトランジスタを用いた回路構成により整流動作が可能となる。
〔4〕(整流素子の動作)
項3の半導体装置において、前記整流回路は前記第1のMOSトランジスタ及び前記第2のMOSトランジスタのゲート電圧を制御するゲート電圧制御部(B6)を更に有する。また、前記第1乃至第4のMOSトランジスタは、NチャネルMOSトランジスタとされ、前記第3のMOSトランジスタのゲート端子は前記第1アンテナ端子と同電位とされ、前記第4のMOSトランジスタのゲート端子は前記第2アンテナ端子と同電位とされる。前記ゲート電圧制御部は、前記第1のMOSトランジスタ及び前記第2のMOSトランジスタに整流動作をさせる場合には、前記第1のMOSトランジスタのゲート端子を前記第1アンテナ端子と同電位とし、前記第2のMOSトランジスタのゲート端子を前記第2アンテナ端子と同電位とする。
これによれば、容易に整流動作を実現することが可能となる。
〔5〕(プルダウン用のMOSTrの制御により整流動作を停止する)
項4の半導体装置において、前記整流回路及び前記クランプ回路の動作を制御する制御部(U11)を更に有し、前記ゲート電圧制御部は、前記第1アンテナ端子と前記第1のMOSトランジスタのゲート端子との間に配置される第1の抵抗素子(R1)と、前記第1のMOSトランジスタのゲート端子とグランド端子の間に配置される第1のスイッチ素子(M5)と、前記第2アンテナ端子と前記第2のMOSトランジスタのゲート端子との間に配置される第2の抵抗素子(R2)と、前記第2のMOSトランジスタのゲート端子とグランド端子の間に配置される第2のスイッチ素子(M6)とを有する。前記電源端子に電圧が与えられたとき、前記制御部は、前記第1のスイッチ素子及び前記第2のスイッチ素子をオン状態にするとともに、前記クランプ回路の動作を可能にする。
前記第1及び第2のスイッチ素子をオン状態とすることで、前記第1のMOSトランジスタ及び前記第2のMOSトランジスタのゲート端子をプルダウンすることができる。これにより、前記第1及び第2のMOSトランジスタはオフ状態となるから、前記整流回路は整流動作を行うことができず、前記アンテナ端子から前記第1の電源ラインへの電流経路が遮断される。これによれば、接触動作時に、整流回路の整流動作を容易に停止させることができ、且つアンテナから前記第1の電源ラインへの電力供給を遮断することができる。
〔6〕(VSS端子からアンテナ端子への漏れ電流の防止)
項5の半導体装置において、前記ゲート電圧制御部は、前記第1の抵抗素子と前記第1のスイッチ素子との間に配置される第5のMOSトランジスタ(M3)と、前記第2の抵抗素子と前記第2のスイッチ素子との間に配置される第6のMOSトランジスタ(M4)を更に有する。前記第5のMOSトランジスタのゲート端子は前記第1アンテナ端子と同電位とされ、前記第6のMOSトランジスタのゲート端子は前記第2アンテナ端子と同電位とされる。
これによれば、前記第1アンテナ端子及び第2アンテナ端子の電圧が前記グランド端子の電圧レベルを下回ったときに、グランド端子から前記第1の抵抗素子及び第2の抵抗素子を介して前記第1アンテナ端子及び前記第2アンテナ端子に至る電流経路を遮断することができる。
〔7〕(接触動作時に整流回路を停止させる(実施例2))
本発明の代表的な実施の形態に係る別の半導体装置(U13)は、外部から電源が入力される電源端子(VCC)及びグランド端子(VSS)と、データの送受信のための接触端子(PIO)と、前記電源端子に与えられる電圧に基づいて第1の電源ライン(VDD)に直流電圧を得る第1の電源回路(B3)と、アンテナ(L0)に接続されるアンテナ端子(LA、LB)と、前記アンテナから前記アンテナ端子に与えられ、データが重畳された交流信号を整流する整流回路(B9)と、整流された電圧に基づいて前記第1の電源ラインに直流電圧を得る第2の電源回路(B5)と、前記アンテナへの交流信号を供給の有無を判別すると共に、前記整流回路の動作を制御する制御部(B8)と、前記第1の電源ラインからの給電により動作し、データ処理を実行する前記データ処理制御部(U4)と、を有する。前記データ処理制御部は、前記判別結果に基づいて、前記接触端子又は前記アンテナ端子の何れか一方からデータを入力することを選択する。前記制御部は、前記データ処理制御部が前記接触端子からデータを入力する場合には、前記整流回路の整流動作を停止させ、前記データ処理制御部が前記アンテナ端子からデータを入力する場合には、前記整流回路の整流動作を可能にさせる。
前記半導体装置は、前記データ処理制御部が前記接触端子からデータを入力する場合には、アンテナからの電力を供給する手段である整流回路を停止させるから、接触動作時にアンテナ端子と内部電源ラインとを分離することができる。これにより、前記データ処理制御部が前記接触端子からデータを入力するときにアンテナからの電力供給があった場合でも、安定した内部電源を生成することができる。
〔8〕(クランプ回路を備える)
項7の半導体装置は、前記アンテナ端子の電圧の上昇を制限するクランプ回路(B2)を更に有し、前記クランプ回路は、前記整流回路が整流動作を停止するとき動作可能にされる、請求項7記載の半導体装置。
これによれば、前記データ処理制御部が前記接触端子からデータを入力するときにアンテナからの電力供給があった場合でも、項2と同様の作用及び効果を奏する。
〔9〕(キャリアの有無の判定)
項8の半導体装置において、前記制御部は、前記アンテナ端子から入力される交流信号によって得られる信号レベルが所定の閾値(VM)より大きい場合には前記交流信号が供給されていることを表わす判別結果を出力し、前記所定の閾値は、前記クランプ回路がクランプ動作を開始する前記交流信号の信号レベル(VL)よりも小さくされる。
前記データ処理制御部が前記接触端子からデータを入力しているとき、前記クランプ回路は動作可能な状態となっている。このとき、前記クランプ回路によりクランプ動作が開始される信号レベルが前記所定の閾値よりも低く設定されていたとすると、データが重畳された交流信号(以下、「キャリア信号」とも称する。)がアンテナ端子に入力されたとしても、その電力は前記クランプ回路により吸収され、前記制御部はキャリア信号の有無を判別することができない。項9の半導体装置によれば、前記データ処理制御部が前記接触端子からデータを入力しているときであっても、前記制御部がアンテナからのキャリア信号の有無を判別することが可能となる。
〔10〕(整流回路の整流素子をMOSTrで構成)
項7乃至9の何れかの半導体装置において、前記アンテナ端子は、アンテナの両端に接続される第1アンテナ端子(LA)と第2アンテナ端子(LB)であって、前記整流回路は、前記第1アンテナ端子と前記第1の電源ラインの間に配置された第1のMOSトランジスタ(M1)と、前記第2アンテナ端子と前記第1の電源ラインの間に配置された第2のMOSトランジスタ(M2)と、前記第2アンテナ端子とグランド端子の間に配置された第3のMOSトランジスタ(M7)と、前記第1アンテナ端子とグランド端子の間に配置された第4のMOSトランジスタ(M8)の夫々を整流素子として有する。前記第1アンテナ端子の電圧が前記第2アンテナ端子の電圧より高いとき、前記第1のMOSトランジスタと前記第3のMOSトランジスタがオン状態とされ、前記第1アンテナ端子の電圧が第2アンテナ端子の電圧より低いとき、前記第2のMOSトランジスタと前記第4のMOSトランジスタがオン状態とされる。
これによれば、項3と同様の作用効果を奏する。
〔11〕(整流素子の動作)
項10の半導体装置において、前記整流回路は、前記第1のMOSトランジスタ及び前記第2のMOSトランジスタのゲート電圧を制御するゲート電圧制御部(B10)を更に有する。また、前記第1乃至第4のMOSトランジスタは、NチャネルMOSトランジスタとされ、前記第3のMOSトランジスタのゲート端子は前記第1アンテナ端子と同電位とされ、前記第4のMOSトランジスタのゲート端子は前記第2アンテナ端子と同電位とされる。前記ゲート電圧制御部は、前記第1のMOSトランジスタ及び前記第2のMOSトランジスタに整流動作をさせる場合には、前記第1のMOSトランジスタのゲート端子を前記第1アンテナ端子と同電位とし、前記第2のMOSトランジスタのゲート端子を前記第2アンテナ端子と同電位とする。
これによれば、項4と同様の作用効果を奏する。
〔12〕(プルダウン用のMOSTrの制御により整流動作を停止する)
項11の半導体装置において、前記ゲート電圧制御部は、前記第1アンテナ端子と前記第1のMOSトランジスタのゲート端子との間に配置される第1の抵抗素子(R1)と、前記第1のMOSトランジスタのゲート端子と前記グランド端子の間に配置される第1のスイッチ素子(M5)と、前記第2アンテナ端子と前記第2のMOSトランジスタのゲート端子との間に配置される第2の抵抗素子(R2)と、前記第2のMOSトランジスタのゲート端子と前記グランド端子の間に配置される第2のスイッチ素子(M6)と、を有する。また、前記制御部は、前記データ処理制御部が前記接触端子からデータを入力する場合には、前記第1のスイッチ素子及び前記第2のスイッチ素子をオン状態とするとともに前記クランプ回路の動作を可能とし、前記データ処理制御部が前記アンテナ端子からデータを入力する場合には、前記第1のスイッチ素子及び前記第2のスイッチ素子をオフ状態とするとともに前記クランプ回路の動作を抑止する。
これによれば、項5と同様の作用効果を奏する。
〔13〕(ゲート駆動用の抵抗素子の抵抗値)
項12の半導体装置において、前記第1の抵抗素子及び前記第2の抵抗素子の抵抗値は、前記交流信号の周波数と前記第1のMOSトランジスタ及び前記第2のMOSトランジスタのゲート端子における寄生容量の大きさを考慮して設定される値である。
〔14〕(ゲート駆動用の抵抗素子と並列にキャパシタ挿入)
項13の半導体装置において、前記整流回路は更に、前記第1の抵抗素子に並列に接続される第1のキャパシタ(C1)と、前記第2の抵抗素子に並列に接続される第2のキャパシタ(C2)とを有する。
例えば、接触動作時においてアンテナ端子から供給されるキャリア信号の電力が小さい場合、アンテナ端子に接続される前記第1及び第2の抵抗素子による電力消費により、キャリア信号の有無を判別する前記所定の閾値電圧が見かけ上大きくなる。これを回避するために、前記第1及び第2の抵抗素子の抵抗値をより高抵抗化することが有効である。しかしながら、抵抗素子の高抵抗化は、整流動作の際、前記第1及び第2の抵抗素子と前記第1及び第2のMOSトランジスタのゲート端子の寄生容量による前記第1及び第2のMOSトランジスタのゲート駆動に要する時間の遅延を招き、当該遅延は、非接触動作時の通信距離の劣化という別の問題を生ずる。そこで、項14の半導体装置のように、前記第1及び第2の抵抗素子に容量を並列に接続することで、整流動作時におけるゲート駆動に係る遅延を防止することができ、前記第1及び第2の抵抗素子を高抵抗化した場合であっても、通信距離の劣化を防止することが可能となる。
2.実施の形態の詳細
実施の形態について更に詳述する。
≪実施の形態1≫
図1は、実施の形態1に係る、アンテナで受けた電磁波から生成した電源電圧と接触端子を介して外部から供給された電源電圧とを選択して動作する半導体装置を搭載した、接触/非接触兼用電子装置の一例を示すブロック図である。
図1に示される接触/非接触電子装置(接触/非接触兼用電子装置)U1は、半導体装置U2、アンテナL0、キャパシタC0、及び接触端子U10を有する。
アンテナL10は、非接触動作時、外部のリーダ・ライタ装置からの電磁波(キャリア信号等)を受信し、アンテナ端子LA及びLBを経由して、半導体装置U2へ供給する。
アンテナL0とキャパシタC0は並列に接続され、共振回路を構成する。このキャパシタC0の共振容量値は、寄生容量等も考慮して調整されるため、必ずしも接続されるものではない。前記共振回路は、例えば、接触/非接触電子装置U1との間で電磁波によりデータの送受信を行うリーダ・ライタ装置から電磁波を受け取ると、アンテナ端子LA及びLBに高周波の交流信号を出力する。ここで、前記交流信号(キャリア信号)は、部分的に変調され、情報信号(データ)が重畳されている。
接触端子U10は、外部から電源電圧を入力する電源端子(電源端子(VCC)及びグランド端子(VSS))と、接触動作時において接触/非接触電子装置U1と外部機器との間でデータの送受信を行うための入出力端子(PIO)である。
半導体装置U2は、アンテナL0からのキャリア信号または接触端子U10からの外部電源に基づいて内部電源電圧VDDを生成すると共に、アンテナL0又は接触端子U10を介したデータの送受信のための制御とデータ処理を実行する。特に制限されないが、半導体装置U2は、公知のCMOS集積回路の製造技術によって1個の単結晶シリコンのような半導体基板に形成されている。
図2は、一例として、接触/非接触電子装置U1を接触型ICカード機能と非接触型ICカード機能とを兼用できる、デュアルウェイICカードに適用した場合の配線基板と、ICカードとのデータの送受信を行うリーダ・ライタ装置を示した説明図である。
図2では、接触/非接触電子装置U1の一例としてカード形状のものを示しているが、その筐体の形状や機能は特に限定されるものではない。
同図に示されるように、接触/非接触電子装置U1は、樹脂モールドされたプリント基板によってカードの形態を成す。アンテナL0は、プリント基板の配線により形成される渦巻き状のコイルによって構成され、リーダ・ライタ装置U15から電磁波を受け取る。電磁波に応じて発生した交流信号がアンテナL0に接続された半導体装置U2に入力される。また、接触端子U10は、接触/非接触電子装置U1の表面上に金属端子により構成され、電源電圧及びデータが接触端子U10を介して半導体装置U2に入力される。
半導体装置U2は、図1に示されるように、電源回路U3、内部回路U4、及び制御部U11を有し、更にアンテナL0を接続するためのアンテナ端子LA及びLBと、接触端子U10に接続される電源端子VCC、グランド端子VSS、及び複数の信号入出力端子PIOを有する。
電源回路U3は、半導体装置U2内の内部電源電圧VDDを生成する。電源回路U3は、非接触用電源回路B1、リミッタ回路(クランプ回路)B2、及び接触用レギュレータ回路B3を備える。
非接触用電源回路B1は、アンテナL0が受けた電磁波に応じて前記共振回路によりアンテナ端子LA及びLBに発生した電圧を入力し、当該電圧に基づいて内部電源電圧VDDを生成する。
接触用レギュレータ回路B3は、外部から接触端子U10を介して電源端子VCCに入力された電源電圧に基づいて、内部電源電圧VDDを生成する。
リミッタ回路B2は、アンテナ端子LA及びLBの電圧の上昇を制限するクランプ回路である。なお、電源回路U3における各機能部の詳細な動作については、後述する。
制御部U11は、非接触用電源回路B1とリミッタ回路B2の動作を制御するための制御信号S1を生成する。具体的には、制御部U11は、電源端子VCCに電源が入力されている場合には、非接触用電源回路B1を停止させると共にリミッタ回路B2を動作可能とするための制御信号S1を生成する。また、電源端子VCCに電源が入力されていない場合(アンテナL0から電磁波を受けている場合)には、制御部U11は、非接触用電源回路B1を動作可能な状態とすると共にリミッタ回路B2を停止させる制御信号S1を生成する。
電源端子VCCに電源が入力されているか否かは、制御部U11が電源端子VCCの電圧を自ら監視して判別してもよいし、又は、別個に設けたセンス回路から電源端子VCCに電源が入力されたことを示す信号を受け取ることで判別してもよい。また、制御部U11は、外部電源の電源電圧VCC又は内部電源電圧VDDの何れかの電源に基づいて動作する。例えば、半導体装置U2が、外部電源の電源電圧VCC又は内部電源電圧VDDを入力し、入力した電圧のうち何れか立ち上がっている電圧に基づいて電圧を発生させる電源回路を更に有し、当該電源回路から供給される電源により制御部U11が動作する。これによれば、電源端子VCC又はアンテナL0の何れかから電力供給があれば、制御部U11は動作可能とされる。
内部回路U4は、受信回路U5、送信回路U6、信号処理回路(データ処理制御部、データ処理回路)U7、メモリ部U8、及びI/O回路U9から構成され、内部電源電圧VDDの給電により動作する。
受信回路U5は、アンテナ端子LA及びLBからキャリア信号を入力し、キャリア信号を復調して情報信号を信号処理回路U7に与える。送信回路U6は、アンテナL0が受信している電磁波を信号処理回路U7により生成されたデータによって変調する。I/O回路U9は、信号入出力端子PIOと接続され、接触端子U10を介して外部からデータを入力し、また、外部へデータを出力するためのインターフェース回路である。
信号処理回路U7は、メモリ部U8に格納されたプログラムに従って処理を実行するプログラム処理装置であり、内部回路U4の統括的な制御を行うと共に、アンテナL0又は接触端子U10から入力されたデータに基づいてデータ処理を実行する。信号処理回路U7は、例えば、CPUコアを含む。メモリ部U8は、信号処理回路U7によって実行されるプログラム等のソフトウェアや、復調された受信データや送信データ等を格納する。
ここで、接触/非接触電子装置U1の動作概要について説明する。
接触/非接触電子装置U1は、大きく分けて2つの動作モードを持つ。一つは、接触/非接触電子装置U1がアンテナ端子LA及びLBを介してデータを送受信する非接触動作と、接触/非接触電子装置U1が接触端子U10を介してデータを送受信する接触動作である。
非接触動作時には、制御部U11により非接触用電源回路B1が活性化され、リミッタ回路B2が停止される。このとき、アンテナ端子LA及びLBにキャリア信号(電磁波)が入力されると、非接触用電源回路B1が内部電源電圧VDDを生成する。そして、受信回路U5は、受信したキャリア信号に重畳された情報信号を復調してディジタル信号の情報信号として信号処理回路U7に与える。また、アンテナL0を介してデータを送信する場合には、送信回路U6は、信号処理回路U7から出力されるディジタル信号の情報信号を入力し、アンテナL0が受信している交流信号を同情報信号によって変調する。そして、リーダ・ライタU15は、アンテナL0からの電磁波の反射が、送信回路U6による上記変調されたことによって変化することを受けて、信号処理回路U7からの情報信号を受信する。
一方、外部から供給された電源電圧がVCC端子を介して入力されると接触動作となり、制御部U11が接触用電源回路B1を停止する共にリミッタ回路B2を活性化し、接触用レギュレータ回路B3が内部電源電圧VDDを生成する。このとき、接触端子U10からディジタル信号の情報信号が入力されると、当該情報信号がI/O回路U9を介して入力され、信号処理回路U7に供給される。また、信号処理回路U7が処理することで得られるディジタル信号の情報信号を送信する場合、信号処理回路U7が、当該情報信号をI/O回路U9を介して接触端子U10に出力する。
次に、電源回路U3について、図3を用いて詳細に説明する。
図3は、電源回路U3の回路構成の一例を示すブロック図である。図3には、説明のため必要な構成要素のみ示している。
同図に示されるように、非接触用電源回路B1は、整流回路B4及び非接触用レギュレータ回路B5を備える。整流回路B4は、アンテナ端子LA及びLBに入力されるキャリア信号を整流することで、内部電源電圧VDDを生成する。整流回路B4は、制御信号S1により、整流機能の活性化と非活性化が制御される。なお、図3では、整流回路B4を活性化・非活性化させる制御方法を概念的に表現するため、制御信号S1により駆動されるスイッチSW1及びSW2を用いて表現しているが、当該制御方法の詳細な原理は後述する。
非接触用レギュレータ回路B5は、整流回路B4から生成された内部電源電圧VDDが所定の電圧以上にならないように制御する。
リミッタ回路B2は、前述したように、アンテナ端子LA及びLBに接続されるクランプ回路である。
接触用レギュレータ回路B3は、接触動作時に電源端子VCCから供給された電圧を所定の電圧レベルに抑圧し、内部電源電圧VDDとして出力する。また、接触用レギュレータ回路B3は、図3に示されるスイッチSW0を備え、非接触動作時にスイッチSW0がオフ状態となることで電源端子VCCと接触用レギュレータ回路B3が分離される。これは、非接触動作時に電源端子VCCからの電力供給を遮断する点で好適である。
ここで、接触動作時及び非接触動作時における電源回路U3の各回路の動作について説明する。
先ず、接触動作時は、接触用レギュレータ回路B3が内部電源電圧VDDを生成する。このとき、制御部U11からの制御信号S1により、整流回路B4が整流動作を停止するとともに、リミッタ回路B2が動作可能な状態となる。これにより、アンテナ端子LA及びLBにキャリア信号が入力されても当該アンテナ端子の電圧上昇は抑圧される。また、整流回路B4の整流動作が停止していることから、非接触用レギュレータ回路B5を動作させる必要がないため、非接触用レギュレータ回路B5の動作も停止させる。
一方、非接触動作時は、制御部U11からの制御信号S1により、整流回路B4及び非接触用レギュレータ回路B5が活性化され、所定レベルの内部電源電圧VDDが生成される。このとき、整流回路B4を介してアンテナ端子LA及びLBから内部電源電圧VDDに電流が流れるため、アンテナ端子LA及びLBから供給された電力は、非接触用電源回路B1によって吸収されることになる。そこで、リミッタ回路B2の動作は停止させる。
以上により、接触動作時には接触用レギュレータ回路B3だけで内部電源電圧VDDを生成し、非接触動作時には非接触用電源回路B1だけで内部電源電圧VDDを生成する。これにより、接触動作時にアンテナ端子LA及びLBにキャリア信号が入力された場合であっても、安定した内部電源電圧VDDを生成することができる。この電源制御方法は、以下に示す方法と比較して好適である。
例えば、接触動作時にアンテナ端子LA及びLBにキャリア信号が入力された場合であっても、安定した内部電源電圧VDDを生成する別の方法として、接触用レギュレータ回路と非接触用レギュレータ回路のレギュレーションレベルに差を設ける方法がある。この方法では、前記接触用レギュレータ回路は、非接触動作時において、スイッチSW0により電源端子VCCからの電源供給が遮断されることにより動作を停止し、非接触用電源回路(整流回路及び非接触用レギュレータ回路)は、接触動作時であっても動作可能とされる。ここで、例えば、前記接触用レギュレータ回路のレギュレーションレベルを1.5Vとし、前記非接触用レギュレータ回路のレギュレーションレベルを1.6Vとした場合の電源回路の動作は以下のようになる。
例えば、非接触動作時は、前記非接触用レギュレータ回路により、内部電源電圧VDDが1.6Vにレギュレーションされ、内部電源電圧1.6Vの下で内部回路が動作する。この状態において電源端子VCCに電圧が印可されても、スイッチSW0がオフ状態であるため、内部回路への悪影響はない。なお、製品の仕様によっては、非接触動作中であっても接触動作が優先されるように電源端子VCCの電圧レベル応じて非接触動作を中断し、接触動作に遷移する場合もあるが、ここでは当該機能は働かないものとする。一方、接触動作時は、前記接触用レギュレータにより、内部電源電圧VDDが1.5Vにレギュレーションされ、内部電源電圧1.5Vの下で前記内部回路が動作する。この状態においてアンテナ端子から電力が供給される(アンテナ端子で電磁波が受信される)と、整流回路を介して内部電源ラインVDDに電流が流れ込むため、内部電源電圧VDDが上昇する。このとき、前記非接触用レギュレータが動作することにより、内部電源電圧VDDは1.6Vにレギュレーションされる。ただし、前記内部回路の動作状態は、接触動作として動作し続けるため、受信回路等の非接触用インターフェース回路を介してのデータ送受信は行わない。
この制御方法によれば、接触動作時にアンテナ端子LA及びLBにキャリア信号が入力された場合であっても、内部電源電圧VDDを安定化させることが可能となる。しかしながら、当該方法では、接触動作時に内部電源電圧が1.5Vであることを期待して設計された内部回路は、内部電源電圧VDDの0.1Vの上昇により、特性誤差が発生することになる。そのため、内部回路を設計する際には、接触動作時は内部電源電圧1.5V、非接触動作時は内部電源電圧1.6Vであることを考慮した設計が必要になり、内部回路の特性マージンの確保が困難になる。一方、実施の形態1に係る電源回路U3によれば、前述のように、内部電源ラインVDDへの電流供給経路を電源端子VCCとアンテナ端子LA及びLBの何れか一方に限定することが可能になるため、接触動作時にアンテナ端子LA及びLBにキャリア信号が入力された場合であっても、安定した内部電源電圧VDDを生成することができる。また、実施の形態1に係る電源回路U3によれば、接触用レギュレータ回路B3と非接触用レギュレータ回路B5のレギュレーションレベルを同レベルに設定することが可能になり、内部電源電圧のレギュレーションレベルの変化に伴う特性誤差は発生しない。更には、接触動作時に、故意にアンテナ端子から電力を供給することで内部電源電圧VDDの電圧レベルを不正に制御したり、非接触動作時に、故意に電源端子VCCから電圧供給することで内部電源電圧VDDの電圧レベルを不正に制御したりすることを防止することができる。また、当該不正操作による誤動作防止機能を、同一チップで接触動作・非接触動作が可能なICカードにおいて実現することが可能になる。
次に、整流回路B4の回路構成について、図4を用いて説明する。
図4は、整流回路B4の回路構成の一例を示すブロック図である。
同図に示される整流回路B4は、NMOS(Negative channel Metal Oxide Semiconductor)トランジスタによって構成される全波整流回路である。同図において、NMOSトランジスタM1及びM2は、高電位側整流素子として動作し、NMOSトランジスタM1のドレイン端子はアンテナ端子LAに接続され、ソース端子は内部電源ラインVDDに接続される。また、NMOSトランジスタM2のドレイン端子はアンテナ端子LBに接続され、ソース端子は内部電源ラインVDDに接続される。一方、NMOSトランジスタM7及びM8は低電位側整流素子として動作し、NMOSトランジスタM7のドレイン端子はグランド端子VSSに接続され、ソース端子はアンテナ端子LBに接続され、ゲート端子はアンテナ端子LAに接続される。また、NMOSトランジスタM8のドレイン端子はグランド端子VSSに接続され、ソース端子はアンテナ端子LAに接続され、ゲート端子はアンテナ端子LBに接続される。NNMOSトランジスタM1及びM2のゲート端子は、抵抗R1及びR2とNMOSトランジスタM3〜M6から構成されるゲート駆動回路B6により制御され、必要に応じて、NNMOSトランジスタM1及びM2のゲート端子はプルダウンされる。なお、ゲート駆動回路の詳細な動作は後述する。
整流回路B4は、アンテナ端子LAの電圧がアンテナ端子LBの電圧より高い場合、アンテナ端子LAからNMOSトランジスタM1を介して内部電源ラインVDDに電流を流し、グランド端子VSSからNMOSトランジスタM7を介してアンテナ端子LBに電流を流すことで、内部電源電圧VDDを生成する。逆にアンテナ端子LBの電圧がアンテナ端子LAの電圧より高い場合には、アンテナ端子LBからNMOSトランジスタM2を介して内部電源ラインVDDに電流を流し、グランド端子VSSからNMOSトランジスタM8を介してアンテナ端子LAに電流を流すことで、内部電源電圧VDDを生成する。以上の動作により、整流回路B4はアンテナ端子LA及びLBに入力される高周波信号を整流する。また、上述の整流回路B4の動作によって整流された内部電源電圧VDDは、内部電源端子VDDとグランド端子VSSの間に設けられるキャパシタCAによって平滑される。平滑された電圧は、前述のように、非接触用レギュレータ回路B5によって所定の電圧にレギュレーションされる。
ここで、ゲート駆動回路(整流器制御回路、スイッチ回路)B6について説明する。
ゲート駆動回路B6は、NMOSトランジスタM1及びM2のゲート端子を制御することにより、整流回路B4の整流動作を制御する。ゲート駆動回路B6は、前述の図3においてスイッチSW1及びSW2を用いて概念的に示した、整流動作の活性化・非活性化の機能を実現する回路である。
図4に示されるように、ゲート駆動回路B6は、抵抗R1及びR2と、プルダウン用のNMOSトランジスタM5及びM6と、電流遮断用のNMOSトランジスタM3及びM4を備える。抵抗R1はNMOSトランジスタM1のゲート端子とドレイン端子間に配置され、整流動作のためにNMOSトランジスタM1がダイオード接続されるように配置される。抵抗R2もNMOSトランジスタM2に対して同様に配置される。また、NMOSトランジスタM5は、NMOSトランジスタM1をプルダウンさせるためのスイッチ素子として動作し、ソース端子がグランド端子VSSに接続され、ドレイン端子はNMOSトランジスタM3を介して、NMOSトランジスタM1のゲート端子及び抵抗R1に接続される。NMOSトランジスタM6もNMOSトランジスタM2のゲート端子及び抵抗R2に対して同様に接続される。更に、NMOSトランジスタM3は、抵抗R1とNMOSトランジスタM5との間に配置され、ソース端子がNMOSトランジスタM5のドレイン端子に接続され、ドレイン端子が抵抗R1に接続され、ゲート端子はアンテナ端子LAに接続される。また、NMOSトランジスタM4も同様に、抵抗R2とNMOSトランジスタM6との間に配置され、ソース端子がNMOSトランジスタM6のドレイン端子に接続され、ドレイン端子が抵抗R2に接続され、ゲート端子はアンテナ端子LBに接続される。
ゲート駆動回路B6よる整流動作の制御方法について、図5を用いて説明する。
図5は、電源端子VCCから電源が供給された後に、アンテナ端子LA及びLBから電力が供給された場合の電源回路U3における電流経路の説明図である。なお、説明の便宜上、アンテナ端子LAの電圧がアンテナ端子LBの電圧よりも高い場合を一例とし、同図には、その場合の電流経路のみが示されている。
整流回路B4の活性化・非活性化の制御は、NMOSトランジスタM5及びM6のゲート端子に入力される制御信号S1により制御される。例えば、制御信号S1としてロー(Low)レベルの信号が入力されると、NMOSトランジスタM5及びM6はオフ状態となり、NMOSトランジスタM1及びM2は、ダイオード接続されたNMOSトランジスタとして動作し、整流回路B4は活性化(動作状態)され、整流動作が行われる。一方、制御信号S1としてハイ(High)レベルの信号が入力されると、NMOSトランジスタM5及びM6はオン状態となる。これにより、同図の実線で示されるように、アンテナ端子LAから抵抗R1、NMOSトランジスタM3、M5、及びM7を介してアンテナ端子LBへ電流が流れる。NMOSトランジスタM1及びM2のゲート端子はプルダウンされ、NMOSトランジスタM1はオフ状態となる。その結果、アンテナ端子LAから内部電源ラインVDDへの電流経路を遮断することが可能になり、整流回路B4は非活性化(停止状態)され、整流動作が停止する。また、アンテナ端子LBの電圧がアンテナ端子LAの電圧よりも高い場合は、上記と同様の原理により、NMOSトランジスタM2はオフ状態となり、アンテナ端子LBから内部電源ラインVDDへの電流経路が遮断される。なお、詳細は後述するが、より大きな電力がアンテナ端子LA及びLBに供給される場合には、同図の破線で示されるように、リミッタ回路B2が動作し、アンテナ端子LA(LB)からの電流がリミッタ回路B2及びNMOSトランジスタM7(M8)を介して流れることで内部電源ラインVDDへの電流供給(電流の流入)を防止する。
図6は、電源端子VCCから電源が供給された後に、アンテナ端子LA及びLBから電力が供給された場合の電源回路U3における動作波形の一例を示した説明図である。なお、同図に示される電圧の波形は、グランド端子VSSの電圧レベルを基準に表わした電圧波形である。
図6において、内部電源電圧VDDは電源端子VCCから供給された電圧に基づいて生成され、制御信号S1がハイレベルとなっている場合が示されている。制御信号S1がハイレベルとなると、前述したように、NMOSトランジスタM1及びM2のゲート端子はプルダウンされ、図6に示されるようにグランド端子VSSと同電位になる。ここで、アンテナ端子LA及びLBからキャリア信号が入力されると、アンテナ端子LA及びLBの端子電圧は、図6に示されるように信号変化するため、NMOSトランジスタM1及びM2がオン状態となる条件は無くなり、オフ状態を維持することが可能になることがわかる。
また、図6に示されるように、アンテナ端子LA及びLBの電位がグラント端子VSSの電位を下回るときがある。これにより、不要な電流経路、すなわち、グランド端子VSSからNMOSトランジスタM5及び抵抗R1を介してアンテナ端子LAに至る電流経路と、グランド端子VSSからNMOSトランジスタM6及び抵抗R2を介してアンテナ端子LBに至る電流経路が形成される。この経路を遮断するには、NMOSトランジスタM3及びM4の挿入が好適である。これによれば、アンテナ端子LA及びLBの電位がグラント端子VSSの電位を下回るときでも、NMOSトランジスタM3及びM4が電流経路を遮断するから、不要な電流が流れることによる損失を防止することが可能となる。
図7は、接触動作時及び非接触動作時における電源回路U3の主要なモジュールの動作状態を示した説明図である。
図7において、参照符号501には、電源端子VCCから電源が供給され、且つアンテナ端子LA及びLBから電力が供給されていない場合が示される。また、参照符号502には、電源端子VCCから電源が供給されず、且つアンテナ端子LA及びLBから電力が供給される場合が示される。
先ず、参照501に示される場合において、接触用レギュレータ回路B3が主として動作することで内部電源電圧VDDを生成する。このとき、整流回路B4及び非接触用レギュレータ回路B5は非活性化される。すなわち、NMOSトランジスタM5及びM6がオン状態となり、整流素子であるNMOSトランジスタM1及びM2が非活性化される。NMOSトランジスタM7及びM8は、特に制限されず、アンテナ端子LA及びLBにキャリア信号が入力されれば動作する。このとき、リミッタ回路B2は制御信号S1により、活性化される。
一方、参照符号502に示される場合において、整流回路B4及び非接触用レギュレータ回路B5が主として動作することで内部電源電圧VDDを生成する。すなわち、整流回路B4において、NMOSトランジスタM5及びM6は制御信号S1によりオフ状態とされ、NMOSトランジスタM1及びM2は、ダイオード接続されたNMOSトランジスタとして動作し、NMOSトランジスタM7及びM8も同様に整流動作を行う。このとき、接触用レギュレータ回路B3は非活性化され、電源端子VCCから内部電源ラインVDDへの電流供給を遮断すると共に、リミッタ回路B2も非活性化される。
以上のように整流回路B4を構成することで、容易に、整流回路B4の活性・非活性を制御することが可能となる。また、整流回路B4の活性・非活性の制御に際し、整流回路B4における低電位側整流素子を構成するNMOSトランジスタM7及びM8は、非活性化に制御する必要はなく、活性化状態を維持しても問題ない。なぜならば、アンテナ端子LA及びLBには1つのアンテナ(コイル)L0が接続されていること、電源端子VDD及びグランド端子VSSに内部回路U4が接続されること、及びキルヒホッフの法則を考慮すると、NMOSトランジスタM1及びM2からの内部電源ラインVDDへの電流供給を遮断すれば、内部電源端子VDDとグランド端子VSSからアンテナ端子LB及びLAに電流が流れることはないからである。したがって、NMOSトランジスタM7及びM8の活性・非活性の制御が不要となるため、別に制御部を設ける必要がなく、回路規模の拡大を抑制することが可能になる。
更に、ゲート制御回路B6によれば、整流回路B4の活性・非活性の制御を実現するために、整流動作時の電流経路内へ素子を挿入する必要がない。例えば、整流回路B4の活性・非活性の制御は、NMOSトランジスタM1及びM2に直列にMOSトランジスタ等のスイッチ素子を挿入することで実現することも可能であるが、整流動作時の電流経路に素子が挿入されるため、整流回路における電圧ロスが増大し、整流効率が低下する。一般に、非接触電子装置(非接触型ICカード)において、整流効率は通信距離に大きな影響を与える。すなわち、整流効率が高ければ、リーダ・ライタ装置U15からの通信距離がより離れた場合においても動作することが可能になり、整流効率が低ければ、リーダ・ライタ装置U15との通信距離は短くなってしまう。このため、NMOSトランジスタM1及びM2に直列にスイッチ素子を挿入する方法では、整流回路における電圧ロスが増大し、通信距離が劣化する。これに対し、実施の形態1に係る回路構成に示すように、整流素子として3端子素子、例えば、MOSトランジスタを使用し、そのゲート電圧を制御する方法によれば、整流回路の活性・非活性の制御を実現することが可能となるとともに、整流回路の電圧ロスにより整流効率が低下することがないから非接触電子装置の性能劣化を防止することができる。
次に、リミッタ回路B2について説明する。
図8は、リミッタ回路B2の回路構成の一例を示した回路図である。
リミッタ回路B2は、アンテナ端子LA及びLBの電圧が所定の電圧レベルを超えた場合に大きな電流を流すことで、アンテナ端子電圧の上昇を抑圧する。当該回路の動作について、図8を用いて詳細に説明する。なお、以下の説明では、制御信号S1がハイレベルであるときにリミッタ回路B2が動作するものとする。
図8において、制御信号S1にハイレベルの信号が入力されると、NMOSトランジスタM11がオン状態となり、NMOSトランジスタM12はオフ状態となり、NMOSトランジスタM13及びM14がオン状態となる。一方、アンテナ端子LA及びLBから交流信号が入力されると、NMOSトランジスタM9a及びM10aによって、当該交流信号を整流した電圧がノードNaに生成される。このノードNaとグランド電位の間には、ダイオード接続されたn(nは1以上の自然数)個のNMOSトランジスタ(M15、M16)が直列に接続され、NMOSトランジスタM16のソース端子に、抵抗R5とNMOSトランジスタM17及びM18によって構成されたカレントミラー回路が接続される。ここで、ノードNaの電圧が上昇し、NMOSトランジスタM17に電流が流れ始めると、NMOSトランジスタM18にも電流が流れる。これにより、NMOSトランジスタM18のドレイン端子と内部電源端子VCCとの間に接続された抵抗R6により電圧降下が発生し、NMOSトランジスタM18のドレイン端子に接続されるNMOSトランジスタM19のゲート電圧が低下する。これにより、ノードNaから、抵抗R7、NMOSトランジスタM13、及びNMOSトランジスタM19を介してグランド端子VSSに至る経路に流れる電流が減少するため、NMOSトランジスタM13のドレイン端子と抵抗R7に接続されるNMOSトランジスタM20のゲート電圧が上昇する。その結果、ノードNaから、NMOSトランジスタM20、NMOSトランジスタM14、及び抵抗R8を介してグランド端子VSSに至る経路に流れる電流が増加するため、抵抗R8によってプルダウンされていたNMOSトランジスタM21のゲート電圧が上昇する。これにより、アンテナ端子LAに接続されたNMOSトランジスタM9bと、アンテナ端子LBに接続されたNMOSトランジスタM10bを介して、アンテナ端子LA又はLBからグランド端子VSSに電流が流れることにより、アンテナ端子LA及びLBの電圧の上昇を抑制することが可能となる。
以上のリミッタ回路B2の回路構成によれば、NMOSトランジスタM21がオン状態となり、アンテナ端子LA及びLBの電圧上昇を抑制する動作が開始されるアンテナ端子LA及びLBの電圧レベル(以下、「リミッタレベル」と称する。)VLは、直列接続されたn個のNMOSトランジスタ(M15・M16)とNMOSトランジスタM17によって調整が可能となる。また、抵抗R5、R6と、NMOSトランジスタM17及びM18によって、リミッタレベルVLを微調整することも可能である。
また、リミッタ回路B2の活性・非活性を制御する制御信号S1の入力段のインバータ回路をNMOSトランジスタM11及びM12と抵抗R3及びR4から構成することで、以下の利点がある。
制御信号S1は内部電源電圧VDDからの給電により動作する制御部U11で生成されるため、制御信号S1のハイレベルは、内部電源電圧VDDと同レベルになる。しかし、上記のリミッタ回路B2の動作の中で、NMOSトランジスタM13及びM14を十分にオン状態にさせるためには、NMOSトランジスタM13及びM14のゲート端子に高い電圧を印可できるようにすることが好ましい。この点、制御信号S1を入力する入力段の回路をNMOSトランジスタM11及びM12と抵抗R3及びR4から構成されるインバータ回路によれば、NMOSトランジスタM13及びM14のゲート端子に高い電圧を印加させることが可能となる。
また、電源端子VCCからの電圧供給が無く、アンテナ端子LA及びLBから電力が供給される非接触動作時には、リミッタ回路は非活性化する必要がある。しかし、内部電源電圧VDDが十分に立ち上がっていない条件において、NMOSトランジスタM13及びM14が十分にオフ状態になっておらず、NNOSトランジスタM21がオンし易い状態になっていると、リミッタ回路が不要な電流を流しながら起動することになり内部電源電圧VDDの生成が遅くなる可能性があり、場合によっては、内部電源電圧VDDが立ち上がらなくなる可能性もある。この点、リミッタ回路B2は、制御信号S1を入力する入力段回路を抵抗R3とNMOSトランジスタM11のインバータ回路で構成することで、内部電源電圧VDDが十分に立ち上がっていない状態であっても、NMOSトランジスタM21が電流を流し難い状態を維持しながら起動する。これにより、リミッタ回路B2が非活性化された状態で起動することが可能になる。
なお、図8では、NMOSトランジスタでリミッタ回路B2を構成した場合を一例として示したが、PMOS(Positive channel Metal Oxide Semiconductor)等を利用しても構わない。
以上、実施の形態1に係る半導体装置U2によれば、接触動作時にアンテナからの電力供給があった場合でも、安定した内部電源を生成することができる。
≪実施の形態2≫
図9は、実施の形態2に係る、アンテナで受けた電磁波から生成した電源電圧と接触端子を介して外部から供給された電源電圧とを選択して動作する半導体装置を搭載した、非接触電子装置の一例を示すブロック図である。
図9に示される接触/非接触電子装置(接触/非接触兼用電子装置)U12は、実施の形態1に係る接触/非接触電子装置U1の2つの動作モード(接触動作と非接触動作)に加えて、接触端子である電源端子VCCから電源が供給され、かつ、アンテナ端子LA及びLBからも電力が供給されているときに、接触動作用のインターフェースと非接触用のインターフェースを適宜利用してデータの送受信を行う動作(以下、「接触・非接触混在動作」と称する。)モードを有する。
同図に示される接触/非接触電子装置U12は、半導体装置U13、アンテナL0、キャパシタC0、及び接触端子U10を有する。なお、実施の形態2に係る接触/非接触電子装置U12の構成要素のうち、実施の形態1に係る接触/非接触電子装置U1と同様の構成要素には同一の参照符号を付して、その詳細な説明を省略する。
半導体装置U13は、アンテナL0からのキャリア信号及び接触端子からの外部電源に基づいて内部電源電圧VDDを生成すると共に、アンテナL0又は接触端子U10を介したデータの送受信のための制御とデータ処理を実行する。特に制限されないが、半導体装置U13は、公知のCMOS集積回路の製造技術によって1個の単結晶シリコンのような半導体基板に形成されている。
図10は、一例として、接触/非接触電子装置U1を適用した携帯電話と、当該携帯電話との間でデータの送受信を行うリーダ・ライタ装置を示した説明図である。
同図では、接触/非接触電子装置U1を適用した情報携帯端末の一例として、折りたたみ型の筐体を持つ携帯電話を示しているが、その筐体の形状や機能は特に限定されるものではなく、例えば、携帯が可能な音楽再生機器等でも良い。同図に示されるように、携帯電話U16は、折りたたみ型の筐体の本体の内側表面に設けられたデータを入力する入力装置U17と、筐体の内部に設けられ、入力装置U18の裏面側などに配置された接触/非接触電子装置U12を有する。また、図示されないが、例えば、表示装置が携帯電話U16の筐体の蓋の内側表面に配置される。更に、携帯電話U16の筐体の内部には、音声またはデータによって通信を行うための送受信回路及びデータ処理回路が配置されている。データ処理回路に入出力されるデータ等が前記表示装置に表示される。なお、接触/非接触電子装置U12は、携帯電話U16に着脱可能な形で内蔵されても良い。
半導体装置U13は、図9に示されるように、電源回路U14、内部回路U4、及び動作モード制御部B8を有し、アンテナL0を接続するためのアンテナ端子LA及びLB、外部接触端子U10に接続される電源端子VCC、グランド端子VSS、及び複数の信号入出力端子PIOを有している。
電源回路U14は、実施の形態1に係る電源回路U3と同様に、半導体装置U13内の内部電源電圧VDDを生成し、非接触用電源回路B7、リミッタ回路B2、及び接触用レギュレータ回路B3を備える。非接触用電源回路B7は、実施の形態1に係る非接触用電源回路B1と同様に、アンテナL0が受けた電磁波に応じて前記共振回路によりアンテナ端子LA及びLBに発生した電圧を入力し、当該電圧に基づいて内部電源電圧VDDを生成する。なお、非接触用電源回路B7の詳細については後述する。
動作モード制御部B8は、制御部U11と同様に、外部電源の電源電圧VCC又は内部電源電圧VDDの何れかの電源に基づいて動作する。動作モード制御部B8は、アンテナ端子LA及びLBの電圧を入力し、アンテナ端子LA及びLBに電力が供給されているか否かを判定すると共に、判定結果に基づいて制御信号S2を出力する。また、動作モード制御部B8は、制御信号S1を生成する。以下、動作モード制御部B8による制御信号S1及び制御信号S2の生成について説明する。
先ず、制御信号S2は、信号入出力端子PIO又はアンテナL0の何れかを利用したデータの送受信が可能であることを示す信号である。具体的には、動作モード制御部B8は、電源端子VCCから電圧が供給され、且つ、アンテナ端子LA及びLBから電力が供給されていない場合は、接触動作が可能な状態であると判定する。また、電源端子VCCから電圧が供給されず、且つ、アンテナ端子LA及びLBから電力が供給されている場合は、動作モード制御部B8は、非接触動作が可能な状態であると判定する。更に、電源端子VCCから電圧が供給され、かつ、アンテナ端子LA及びLBからも電力が供給されている場合は、動作モード制御部B8は、接触・非接触混在動作が可能な状態であると判定する。そして、動作モード制御部B8は、これらの判定結果を示す制御信号S2を生成して出力する。
上記の判定は、動作モード制御部B8が、アンテナ端子LA及びLBへの電力供給の有無と電源端子VCCへの電圧供給の有無とを判別することにより行う。電源端子VCCへの電源供給の有無の判別は、実施の形態1の制御部U11と同様に、動作モード制御部B8が電源端子VCCの電圧を自ら監視して判別してもよいし、又は、別個に設けた、電源端子VCCの電圧を監視するセンス回路から、電源端子VCCに電源が入力されたことを示す信号を受け取ることで判別してもよい。
また、アンテナ端子LA及びLBへの電力供給の有無の判別は以下のように行う。例えば、動作モード制御部B8は、図示はしないが、アンテナ端子LA及びLBに発生するキャリア信号を整流して直流電圧を生成する整流回路と、当該直流電圧の値と所定の閾値とを比較して比較結果を出力する比較部とを有する。ここで、前記所定の閾値は、キャリア信号が供給されているか否かを判定する電圧レベルであり、以下、前記所定の閾値を「検出レベルVM」と称する。動作モード制御部B8は、アンテナ端子LA及びLBにキャリア信号が受信されると、前記整流回路によって整流して生成した検出電圧が検出レベルVMよりも大きいか否かを前記比較部により判定する。例えば、検出電圧が検出レベルVMよりも大きい場合には、アンテナ端子LA及びLBへの電力供給が有ると判定し、検出電圧が検出レベルVMよりも小さい場合には、アンテナ端子LA及びLBへの電力供給が無いと判定する。
検出レベルVMと、リミッタ回路B2がアンテナ端子LA及びLBの電圧のクランプ動作を開始する電圧レベル(以下、「リミッタレベル」と称する。)VLとの関係について以下に説明する。
図11は、検出レベルVMとリミッタレベルVLとの関係を表わす説明図である。
図11には、縦軸をアンテナ端子LA及びLBに流れる電流とし、横軸をグランド端子VSSに対するアンテナ端子LA及びLBの電圧として、アンテナ端子に流れる電流特性W1が示されている。特性W1は、アンテナ端子LA及びLBの電圧が上昇してリミッタレベルVLに達すると、リミッタ回路B2が大電流を流すことで、アンテナ端子LA及びLBの電圧がクランプされることを表わしている。
ここで、リミッタ回路B2が前記特性W1を有するときに、検出レベルVMをリミッタレベルVLよりも高く設定した場合を考える。例えば、接触動作時にアンテナ端子LA及びLBに電力が供給されると、リミッタ回路B2は動作可能な状態となっているため、アンテナ端子LA及びLBの電圧が上昇する。そうすると、アンテナ端子LA及びLBの電圧が検出レベルVMに達する前にリミッタレベルVLに達するので、先にリミッタ回路B2が働いて、アンテナ端子LA及びLBの電圧がクランプされ、動作モード制御部B8はキャリア信号の有無を判別することができない。これを回避するため、動作モード制御部B8における検出レベルVMは、リミッタレベルVLよりも低く設定される。これにより、動作モード制御部B8は、接触・非接触混在動作の判定を行うことが可能となる。
次に、制御信号S1について説明する。制御信号S1は、実施の形態1と同様に、非接触用電源回路B7とリミッタ回路B2の動作を制御するための信号である。具体的には、動作モード制御部B8は、電源端子VCCから電圧が供給され、且つ、アンテナ端子LA及びLBから電力が供給されていない場合には、非接触用電源回路B7を停止させると共にリミッタ回路B2を動作可能とする制御信号S1を生成する。また、電源端子VCCから電圧が供給されず、且つ、アンテナ端子LA及びLBから電力が供給されている場合には、動作モード制御部B8は、非接触用電源回路B7を動作可能な状態とすると共にリミッタ回路B2を停止させる制御信号S1を生成する。
更に、電源端子VCCから電圧が供給され、且つアンテナ端子LA及びLBからも電力が供給されている場合、すなわち接触・非接触混在動作の場合には、動作モード制御部B8は、信号処理回路U7が信号入出力端子PIO又はアンテナL0のどちらを利用してデータの送受信を行うかに応じて、制御信号S1を生成する。例えば、信号処理回路U7が制御信号S2を入力し、制御信号S2が示す設定可能な動作モードと内部回路U4の動作状態を考慮して、どちらを用いてデータの送受信を行うかを決定し、動作モード制御部B8に指示S3を与える。そして、当該指示S3に基づいて、動作モード制御部B8が制御信号S1を生成する。例えば、信号処理回路U7が、信号入出力端子PIOからデータの送受信を行ってデータ処理を実行しているときに、アンテナ端子LA及びLBから電力が供給されていることを示す制御信号S2を受け取った場合には、信号処理回路U7は、実行中の処理を中断して、又は実行中の処理が完了したタイミングで、アンテナL0を利用したデータの送受信とデータ処理の開始を示す指示S3を動作モード制御部B8に与える。そして、動作モード制御部B8は当該指示S3に基づいて制御信号S1を生成する。具体的には、動作モード制御部B8は、信号入力出端子PIOからデータの送受信とデータ処理を引き続き行うことを示す指示S3を受け取った場合には、非接触用電源回路B7を停止させると共にリミッタ回路B2が動作可能となる制御信号S1を引き続き出力する。一方、アンテナL0からのデータの送受信とデータ処理を実行することを示す指示S3を受け取った場合には、非接触用電源回路B7を動作可能な状態とすると共にリミッタ回路B2を停止させる制御信号S1を生成して出力する。これにより、接触・非接触混在動作においても接触用インターフェースと非接触用インターフェースを適切に制御することができる。
次に、電源回路U14における非接触用電源回路B7について説明する。
非接触用電源回路B7は、整流回路B9及び非接触用レギュレータ回路B5を備える。整流回路B9は、実施の形態1に係る整流回路B4と同様に、アンテナ端子LA及びLBに入力されるキャリア信号を整流することで内部電源電圧VDDを生成し、制御信号S1により、整流機能の活性化と非活性化が制御される。
図12は、整流回路B9の回路構成の一例を示すブロック図である。
同図に示されるように、整流回路B9は、整流回路B4の構成要素に加え、抵抗R1及びR2に並列に接続される容量C1及びC2を更に有する。
前述したように、実施の形態2に係る接触/非接触電子装置U12は、実施の形態1に係る接触/非接触電子装置U1と異なり、接触・非接触混在動作モードを有する。すなわち、接触/非接触電子装置U12は、電源端子VCCに外部から電源が供給されているときであっても、アンテナL0を利用してデータの送受信を行う場合がある。この場合、整流回路B4では以下の問題がある。
例えば、電源端子VCCに電圧が供給され、接触動作モードで動作が開始された後に、アンテナ端子LA及びLBから電力が供給されて、接触・非接触混在動作モードに遷移することを考える。接触動作モードで動作を開始した段階で、抵抗R1及びR2によって、NMOSトランジスタM1及びM2のゲート端子がプルダウンされ、整流回路B4は非活性化される。その後、アンテナ端子LA及びLBから電力が供給されると、当該供給電力が小さい場合には、アンテナ端子LA及びLBからみた主たる負荷は抵抗R1及びR2であり、当該供給電力が大きい場合には、アンテナ端子LA及びLBからみた主たる負荷はリミッタ回路B2となる。ここで、アンテナ端子LA及びLBから供給される電力が小さい場合、抵抗R1及びR2における電力消費により、アンテナ端子LA及びLBの電圧が上昇し難くなる。すなわち、動作モード制御部B8の検出レベルVMが見かけ上高くなり、接触・非接触混在動作モードへ遷移するための最低動作電力が高くなったように見える。これを回避するには、抵抗R1及びR2をより高い抵抗値に設定し、抵抗R1及びR2における電力消費を抑えれば良い。しかしながら、抵抗R1及びR2の抵抗値をより高くした場合、次のような問題がある。例えば、非接触動作モードにおいて、整流回路が整流動作を行うとき、NMOSトランジスタM1のゲート端子はアンテナ端子LAから抵抗R1を介して駆動される。このとき、NMOSトランジスタM1がオンするタイミングは、図6に示したようにアンテナ端子LAに所定の周期の電圧が発生しているときである。アンテナ端子LAに電圧が発生してからNMOSトランジスタM1がオンするまでの時間は、抵抗R1の抵抗値と、NMOSトランジスタM1のゲート端子の寄生容量の値に依存する。そのため、抵抗R1及びR2の抵抗値は、アンテナ端子に発生するキャリア信号の周波数とNMOSトランジスタM1及びM2の寄生容量を考慮すると共に、抵抗R1及びR2における電力消費を考慮して決定する必要がある。例えば、抵抗R1を高抵抗にすると、その分の遅延が生じ、アンテナ端子LAに電圧が発生しているときにNMOSトランジスタM1がオンしている時間が短くなってしまう。その結果、整流回路の整流効率が劣化し、非接触電子装置の通信距離が劣化するという新たな問題が生じる。このことは、アンテナ端子LBから抵抗R2を介して駆動されるNMOSトランジスタM2に関しても同様である。そこで、実施の形態2に係る整流回路B9は、容量C1(C2)を抵抗R1(R2)に並列に接続する。これにより、NMOSトランジスタM1(M2)のゲート電圧の変化をアンテナ端子の変化に追従させることができ、NMOSトランジスタM1(M2)のオンしている時間の減少を抑制することができる。その結果、整流効率を劣化させることなく、抵抗R1及びR2の高抵抗化を実現することが可能となる。
以上、実施の形態2に係る半導体装置U13によれば、実施の形態1に係る半導体装置U2と同様に、接触動作時にアンテナからの電力供給があった場合でも、安定した内部電源を生成することができ、且つ、通信距離の劣化を抑制することができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、実施の形態1では、接触/非接触電子装置U1がデュアルウェイICカードに適用される場合を示したが、これに限られず、接触動作と非接触動作を必要とする、その他の電子機器等にも適用することも可能である。また、実施の形態2では、電源端子VCCに電圧が印加されながら非接触用のインターフェースを利用する接触・非接触動作モードを有する接触/非接触電子装置U12が、携帯電話U16に適用される場合を示したが、これに限られず、接触・非接触動作モードが必要となるその他の携帯情報端末に適用することも可能である。
また、実施の形態2において、整流回路B9における抵抗R1(R2)に容量C1(C2)を並列に接続する場合を示したが、これに限られず、抵抗を用いてMOSトランジスタのゲートを駆動する回路構成であれば、同様に適用することができる。
更に、実施の形態1及び2では、整流回路B4及びB9におけるNMOSトランジスタM5及びM6のゲート端子を制御信号S1によって制御する場合を一例として示したが、これに限られず、図8に示されるリミッタ回路B2のNMOSトランジスタM13及びM14のゲート端子を駆動する信号を用いることも可能である。これによれば、制御信号S1と同様に整流回路B4及びB9の活性化と非活性化を制御することができ、且つ、NMOSトランジスタM5及びM6のトランジスタサイズを縮小することが可能となる。