KR20060043472A - 정류 회로 - Google Patents

정류 회로 Download PDF

Info

Publication number
KR20060043472A
KR20060043472A KR1020050018767A KR20050018767A KR20060043472A KR 20060043472 A KR20060043472 A KR 20060043472A KR 1020050018767 A KR1020050018767 A KR 1020050018767A KR 20050018767 A KR20050018767 A KR 20050018767A KR 20060043472 A KR20060043472 A KR 20060043472A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
back gate
drain
current
Prior art date
Application number
KR1020050018767A
Other languages
English (en)
Inventor
쿠니히코 고토
다이수케 야마자키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060043472A publication Critical patent/KR20060043472A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/1555—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 드레인-소스 사이를 흐르는 전류의 직선성을 향상시키면서 트랜지스터의 신뢰성을 향상시키는 정류 회로를 제공하는 것을 목적으로 한다.
NMOS 트랜지스터(M1)는 다이오드 접속되어 있고, 전원(E)의 전압(Va)을 정류하여 전압(Vb)을 출력한다. 콘덴서(C1)는 트랜지스터(M1)에 존재하는 기생 다이오드(D2)에 전류가 쉽게 흐르지 않도록 전압(Vbg)을 공급한다. 즉, 전압(Va)을 콘덴서(C1)에 의해 작게 하여 백 게이트에 공급함으로써, 기생 다이오드(D2)의 동작점을 변이시켜 전류가 쉽게 흐르지 않도록 한다. 이것에 의해 전류는 주로 트랜지스터(M1)를 통해 흐르게 되므로, 정류하는 전압의 직선성을 향상시킬 수 있다. 또한, 백 게이트의 전류를 감소시키므로 트랜지스터(M1)의 신뢰성을 향상시킬 수 있다.

Description

정류 회로{RECTIFIER CIRCUIT}
도 1은 제1 실시예에 따른 정류 회로의 회로도.
도 2는 도 1의 각 부의 전압 파형을 도시한 도면.
도 3은 제2 실시예에 따른 정류 회로의 회로도.
도 4는 도 3의 각 부의 전압 파형을 도시한 도면.
도 5는 제3 실시예에 따른 정류 회로의 회로도.
도 6은 제4 실시예에 따른 정류 회로의 회로도.
도 7은 본 발명의 정류 회로를 적용한 IC 카드의 블록도.
도 8은 도 3의 정류 회로에서 백 게이트와 드레인을 직접 접속한 경우의 회로도.
도 9는 도 8의 정류 회로에 입력되는 전압과 출력되는 전압을 도시한 도면.
도 10은 도 8의 정류 회로의 백 게이트에 흐르는 전류를 도시한 도면.
도 11은 도 3의 정류 회로에서 백 게이트와 소스를 직접 접속한 경우의 회로도.
도 12는 도 11의 정류 회로에 입력되는 전압과 출력되는 전압을 도시한 도면.
도 13은 도 11의 정류 회로의 백 게이트에 흐르는 전류를 도시한 도면.
도 14는 도 3의 정류 회로에 입력되는 전압과 출력되는 전압을 도시한 도면.
도 15는 도 3의 정류 회로의 백 게이트에 흐르는 전류를 도시한 도면.
도 16은 트랜지스터의 구조를 도시한 도면.
도 17은 NMOS 트랜지스터로 구성된 정류 회로의 회로도.
도 18은 도 17의 정류 회로의 전압-전류 특성을 도시한 도면.
도 19는 NMOS 트랜지스터로 구성된 다른 정류 회로의 회로도.
도 20은 도 19의 트랜지스터의 전압-전류 특성을 도시한 도면.
도 21은 도 19의 다이오드의 전압-전류 특성을 도시한 도면.
도 22는 도 19의 정류 회로의 전압-전류 특성을 도시한 도면.
도 23은 PMOS 트랜지스터로 구성된 정류 회로의 회로도.
도 24는 PMOS 트랜지스터로 구성된 다른 정류 회로의 회로도.
〈도면의 주요부분에 대한 부호의 설명〉
M1, M11, M21 : 트랜지스터
D1, D2, D11, D12, D21, D22 : 기생 다이오드
C1, C2, C11, C12, C21, C22 : 콘덴서
Cp : 기생 콘덴서
R1 : 저항
E : 전원
본 발명은 정류 회로에 관한 것으로서, 특히 전압을 정류하는 정류 회로에 관한 것이다.
현재 시스템의 소형화, 휴대화가 진행됨에 따라 저전압으로 동작하는 정류 회로의 중요성이 증가하고 있다(예컨대, 일본 특허 공개 2001-78461호 공보, 일본 특허 공개 평 11-144007호 공보 참조). 구체적으로 설명하면, 전원으로서 전지를 가질 수 없는 IC 카드나 ID 칩에서는 조사되는 전파 에너지로부터 전력을 추출하고, 저전압으로 동작하는 정류 회로에 의해 전압 저하를 방지하여 보다 넓은 교신 가능 범위를 실현하도록 하고 있다. 정류 회로에는 두 단자간 전압의 크기 관계에 따라 온/오프되는 다이오드나 MOS(Metal Oxide Semiconductor) 트랜지스터가 이용되고 있다.
MOS 트랜지스터는 소스, 드레인, 게이트의 세 가지 단자 이외에 백 게이트(backgate)라는 단자가 존재하며, 이 백 게이트의 접속을 규정할 필요가 있다. 백 게이트와 소스, 백 게이트와 드레인 사이에는 트랜지스터의 구조상 기생 다이오드가 존재한다.
도 16은 트랜지스터의 구조를 도시한 도면이다. 도면에는 NMOS의 트랜지스터(M101)가 도시되어 있다. 도면에 도시한 바와 같이, 트랜지스터(M101)의 백 게이트와 소스, 백 게이트와 드레인 사이에는 기생 다이오드(D101, D102)가 존재한다. 백 게이트의 전압은 고정하여야 하며, 백 게이트는 소스 또는 드레인 중 어느 하나와 접속된다.
도 17은 NMOS 트랜지스터로 구성된 정류 회로의 회로도이다. 도면에 도시한 바와 같이, NMOS의 트랜지스터(M102)는 게이트와 드레인이 접속되며, 다이오드 접속되어 있다. 도면에 도시한 바와 같이, 트랜지스터(M102)의 백 게이트는 소스와 접속되어 있으므로, 백 게이트와 드레인 사이에만 기생 다이오드(D103)가 존재하게 된다.
도면에서 전압(Vb)이 전압(Va)보다 낮은 경우, 트랜지스터(M102)가 온되어 드레인-소스 방향으로 순방향의 전류가 흐른다. 한편, 전압(Va)이 전압(Vb)보다 낮은 경우에는 트랜지스터(M102)가 오프되는데, 그 전위차가 기생 다이오드(D103)의 문턱 전압을 초과하면 소스-드레인 방향으로 역방향의 전류가 흐르게 된다.
도 18은 도 17의 정류 회로의 전압-전류 특성을 도시한 도면이다. 도면에서 가로축은 전압(Va)에서 전압(Vb)을 뺀 전압을 나타내고, 세로축은 드레인-소스 방향을 양으로 하였을 때의 전류를 나타낸다. 도면에 도시한 바와 같이, Vthtr은 트랜지스터(M102)가 드레인-소스 방향으로 전류를 흐르게 하는 문턱 전압, Vthd는 기생 다이오드(D103)가 소스-드레인 방향으로 전류를 흐르게 하는 문턱 전압을 나타낸다.
전압(Va)이 전압(Vb)에 대하여 전압(Vthtr)만큼 높으면 트랜지스터(M102)가 온되어, 도 18의 그래프에 실선으로 도시한 바와 같이 드레인-소스 방향으로 전류가 흐르게 된다. 전압(Vb)이 전압(Va)에 대하여 전압(Vthd)만큼 높으면 기생 다이오드(D103)가 온되어, 도 18의 그래프에 점선으로 도시한 바와 같이 소스-드레인 방향으로 전류가 흐르게 된다. 이와 같이 도 17에 도시한 접속에서는 트랜지스터 (M102)가 정류 회로로서 기본적으로 동작하지 않게 된다.
도 19는 NMOS 트랜지스터로 구성된 다른 정류 회로의 회로도이다. 도면에 있어서, NMOS 트랜지스터(M103)는 게이트와 드레인이 접속되며, 다이오드 접속되어 있다. 트랜지스터(M103)는 도면에 도시한 바와 같이, 백 게이트가 드레인과 접속되어 있으므로 백 게이트와 소스 사이에만 기생 다이오드(D104)가 존재하게 된다.
도면에서 전압(Vb)이 전압(Va)보다 낮은 경우, 트랜지스터(M103)는 온되어 드레인-소스 방향으로 순방향의 전류가 흐르게 된다. 또한, 전압(Va)이 전압(Vb)에 대하여 기생 다이오드(D104)의 문턱 전압만큼 높으면 기생 다이오드(D104)에도 전류가 흐르게 된다. 따라서, 도면에서 정류 회로는 트랜지스터(M103)와 기생 다이오드(D104)를 합한 전압-전류 특성을 갖게 된다. 한편, 전압(Va)이 전압(Vb)보다 낮은 경우, 트랜지스터(M103)은 오프되어 전류가 흐르지 않게 된다. 또한, 기생 다이오드(D104)도 오프되어 전류가 흐르지 않게 된다.
도 20은 도 19의 트랜지스터의 전압-전류 특성을 도시한 도면이다. 도면에서 가로축은 전압(Va)에서 전압(Vb)을 뺀 전압을 나타내고, 세로축은 드레인-소스 방향을 양의 방향으로 하였을 때의 전류를 나타낸다. 도면에서, Vthtr은 트랜지스터(M103)가 드레인-소스 방향으로 전류를 흐르게 하는 문턱 전압을 나타낸다. 전압(Va)이 전압(Vb)에 대하여 전압(Vthtr)만큼 높으면 트랜지스터(M103)는 온되어, 도면에 도시한 바와 같이 전류가 흐르게 된다.
도 21은 도 19의 다이오드의 전압-전류 특성을 도시한 도면이다. 도면에서 가로축은 전압(Va)에서 전압(Vb)을 뺀 전압을 나타내고, 세로축은 드레인-소스 방 향을 양이라 하였을 때의 기생 다이오드(D104)를 흐르는 전류를 나타낸다. 도면에서 Vthd는 기생 다이오드가 드레인-소스 방향으로 전류를 흐르게 하는 문턱 전압을 나타낸다. 전압(Va)이 전압(Vb)에 대하여 전압(Vthd)만큼 높으면 기생 다이오드 (D104)가 온되어 도면에 도시한 바와 같이 전류가 흐르게 된다.
도 22는 도 19의 정류 회로의 전압-전류 특성을 도시한 도면이다. 도면에서 가로축은 전압(Va)에서 전압(Vb)을 뺀 전압을 나타내고, 세로축은 드레인-소스 방향을 양이라 하였을 때의 전류를 나타낸다. 도면에서 Vthtr는 트랜지스터(M103)가 드레인-소스 방향으로 전류를 흐르게 하는 문턱 전압, Vthd는 기생 다이오드(D104)가 드레인-소스 방향으로 전류를 흐르게 하는 문턱 전압을 나타낸다.
위에서도 설명한 바와 같이, 도 19의 정류 회로의 전압-전류 특성은 트랜지스터(M103)와 기생 다이오드(D104)의 전압-전류 특성을 합한 것이다. 따라서, 도 22에 도시한 바와 같이, 도 20과 도 21의 전압-전류 특성을 합한 값이 도 19의 정류 회로의 전압-전류 특성이 된다. 도면에 도시한 바와 같이, 도 19의 회로에서는 트랜지스터(M103)와 기생 다이오드(D104)의 문턱 전압이 다르므로 드레인-소스 사이를 흐르는 전류의 직선성을 얻을 수가 없다.
도 23은 PMOS 트랜지스터로 구성된 정류 회로의 회로도이다. 도면에 도시한 바와 같이, PMOS의 트랜지스터(M104)는 게이트와 드레인이 접속되며, 다이오드 접속되어 있다. 도면에 도시한 바와 같이, 트랜지스터(M104)의 백 게이트는 소스와 접속되어 있으므로, 백 게이트와 드레인 사이에만 기생 다이오드(D105)가 존재하게 된다.
도면에서 전압(Vb)이 전압(Va)보다 낮은 경우, 트랜지스터(M104)는 온되어 소스-드레인 방향으로 순방향의 전류가 흐르게 된다. 한편, 전압(Va)이 전압(Vb)보다 낮은 경우 트랜지스터(M104)는 오프되는데, 그 전위차가 기생 다이오드(D105)의 문턱 전압을 초과하면 드레인-소스 방향으로 역방향의 전류가 흐르게 된다. 도 23의 정류 회로의 전압-전류 특성은 트랜지스터(M104)의 문턱 전압을 Vthtr, 기생 다이오드(D105)의 문턱 전압을 Vthd라 하였을 때, 도 18과 같아진다.
도 24는 PMOS 트랜지스터로 구성된 다른 정류 회로의 회로도이다. 도면에 도시한 바와 같이, NMOS 트랜지스터(M105)는 게이트와 드레인이 접속되며, 다이오드접속되어 있다. 트랜지스터(M105)는, 도면에 도시한 바와 같이 백 게이트가 드레인과 접속되어 있으므로 백 게이트와 소스 사이에만 기생 다이오드(D106)가 존재하게 된다.
도면에서 전압(Vb)이 전압(Va)보다 낮은 경우, 트랜지스터(M105)는 온되어 소스-드레인 방향으로 순방향의 전류가 흐르게 된다. 또한, 전압(Va)이 전압(Vb)에 대하여 기생 다이오드(D106)의 문턱 전압만큼 높으면 기생 다이오드(D106)에도 전류가 흐르게 된다. 따라서, 도면의 정류 회로는 트랜지스터(M105)와 기생 다이오드(D106)를 합한 전압-전류 특성을 갖게 된다. 도 24의 정류 회로의 전압-전류 특성은 트랜지스터(M105)의 문턱 전압을 Vthtr, 기생 다이오드(D106)의 문턱 전압을 Vthd라고 하였을 때, 도 22와 같아진다.
또한, 도 17 및 도 23에서 도시한 바와 같이 백 게이트를 접속하면, 정류 회로는 기본적으로 정류 기능을 갖지 않게 되므로 도 19 및 도 24에 도시한 바와 같 이 백 게이트를 접속하여야 한다.
그러나 도 19 및 도 24의 정류 회로에서는 상술한 바와 같이 드레인-소스사이를 흐르는 전류의 직선성를 얻을 수 없고, 또 백 게이트에 전류가 흐르므로 트랜지스터의 래치 업을 초래할 수도 있어 트랜지스터의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 이러한 문제들을 해결하기 위하여 이루어진 것으로서, 드레인-소스 사이를 흐르는 전류의 직선성을 향상시켜 트랜지스터의 신뢰성을 향상시키는 정류 회로를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 문제를 해결하기 위하여, 도 1에 도시한 바와 같이 전압을 정류하는 정류 회로에 있어서, 다이오드 접속된 트랜지스터(M1)와, 트랜지스터(M1)의 백 게이트에 바이어스 전압을 공급하여 트랜지스터(M1)에 존재하는 기생 다이오드(D1, D2)의 동작점을 조정하는 바이어스 전압 공급 회로를 갖는 것을 특징으로 하는 정류 회로가 제공된다.
이러한 정류 회로에 따르면, 백 게이트에 바이어스 전압을 공급하여 기생 다이오드(D1, D2)의 동작점을 조정함으로써, 백 게이트에 전류가 잘 흐르지 않게 하거나 아예 흐르지 않도록 한다.
이하, 본 발명의 제1 실시예를 도면을 참조하여 상세하게 설명한다.
도 1은 제1 실시예에 따른 정류 회로의 회로도이다. 도면에 도시한 바와 같 이 NMOS 트랜지스터(M1)는 게이트와 드레인이 접속되며, 다이오드 접속되어 있다. 트랜지스터(M1)의 백 게이트와 드레인 사이에는 기생 다이오드(D1)가 존재하며, 백 게이트와 소스 사이에는 기생 다이오드(D2)가 존재한다.
트랜지스터(M1)의 백 게이트와 드레인 사이에는 콘덴서(C1)가 접속되어 있다. 백 게이트는 드레인의 전압이 콘덴서(C1)를 통하여 인가되어 고정된다. 트랜지스터(M1)의 드레인에는 정류되는 교류의 전압(Va)을 출력하는 전원(E)이 접속되어 있다. 소스에는 정류된 전압(Vb)을 일정하게 유지하기 위한 콘덴서(C2)가 접속되어 있다. 백 게이트의 전압을 전압(Vbg)이라고 한다.
전압(Va)이 전압(Vb)보다 큰 경우, 트랜지스터(M1)은 온되어 드레인-소스 방향으로 전류가 흐르게 된다. 또한 전압(Va)은 콘덴서(C1)를 통하여 백 게이트에도 인가되므로, 백 게이트의 전압(Vbg)이 전압(Vb)보다 크면 기생 다이오드(D2)가 온되어 백 게이트에 전류가 흐르게 된다. 그러나, 백 게이트의 전압(Vbg)은 콘덴서(C1)에 의해 드레인과 백 게이트가 직접 접속되어 전압(Va)이 입력되지 않고 억제되므로, 기생 다이오드(D2)에는 전류가 잘 흐르지 않게 된다.
한편, 전압(Va)이 전압(Vb)보다 작은 경우에는 트랜지스터(M1)가 오프되어 전류가 흐르지 않게 된다. 또한, 기생 다이오드(D2)에는 역방향의 전압이 인가되어 있으므로 백 게이트에 전류가 흐르지 않는다.
도 2는 도 1의 각 부의 전압 파형을 도시한 도면이다. 도면에 도시한 바와 같이, 파형(a1)은 도 1의 전압(Va)의 파형, 파형(a2)은 전압(Vbg)의 파형, 파형(a3)은 전압(Vb)의 파형을 나타낸다. 파형(a1, a2)에 도시한 바와 같이, 전압(Vbg) 은 콘덴서(C1)의 전압 강하에 의해 전압(Va)보다 진폭이 작아진다. 따라서, 기생 다이오드(D2)의 애노드에 입력되는 전압은 전압(Va)보다 작아진다. 한편, 기생 다이오드(D2)의 캐소드에는 콘덴서(C2)의 일정한 전압(Vb)이 인가되어 있다. 따라서, 기생 다이오드(D2)에 인가되는 전압은 두 개의 화살표(a4)에 도시한 바와 같이, 백 게이트와 드레인이 직접 접속되어 전압(Va)이 인가되는 경우에 비하여 작아져 기생 다이오드(D2)에 전류가 잘 흐르지 않게 된다.
이와 같이 트랜지스터(M1)의 백 게이트와 드레인 사이에 콘덴서(C1)를 접속하여 기생 다이오드(D2)의 동작점을 변이시킴으로써 백 게이트에 전류가 잘 흐르지 않도록 하였다. 이에 따라, 전류는 주로 트랜지스터(M1)를 흐르게 되어 드레인-소스 사이를 흐르는 전류의 직선성을 향상시킬 수 있다. 또한, 백 게이트에 흐르는 전류를 감소시키므로 트랜지스터(M1)의 신뢰성을 향상시킬 수 있다.
본 발명의 제2 실시예를 도면을 참조하여 상세히 설명한다. 제2 실시예에서는 제1 실시예에 대하여 다이오드 접속된 트랜지스터(M1)가 PMOS로 되어 있다.
도 3은 제2 실시예에 따른 정류 회로의 회로도이다. 도면에 도시한 바와 같이 PMOS의 트랜지스터(M11)는 게이트와 드레인이 접속되며, 다이오드 접속되어 있다. 트랜지스터(M11)의 백 게이트와 소스 사이에는 기생 다이오드(D11)가 존재하고, 백 게이트와 드레인 사이에는 기생 다이오드(D12)가 존재한다.
트랜지스터(M11)의 백 게이트와 드레인 사이에는 콘덴서(C11)가 접속되어 있다. 백 게이트는 드레인의 전압이 콘덴서(C11)를 통하여 인가되어 고정된다. 트랜지스터(M11)의 소스에는 정류되는 교류 전압(Va)을 출력하는 전원(E)이 접속되어 있다. 드레인에는 정류된 전압(Vb)을 일정하게 유지하기 위한 콘덴서(C12)가 접속되어 있다. 백 게이트의 전압을 전압(Vbg)이라고 한다.
전압(Va)이 전압(Vb)보다 큰 경우, 트랜지스터(M11)는 온되어 소스-드레인 방향으로 전류가 흐르게 된다. 또한 기생 다이오드(D11)의 캐소드에 인가되는 전압(Vbg)이 전압(Va)보다 작으면 기생 다이오드(D11)는 온되어 백 게이트에 전류가 흐르게 된다. 그러나, 전압(Vbg)은 백 게이트와 드레인이 직접 접속되는 경우에 대하여 콘덴서(C11)에 의해 상승되므로, 기생 다이오드(D11)에는 전류가 잘 흐르지 않게 된다.
한편, 전압(Va)이 전압(Vb)보다 작은 경우에는 트랜지스터(M11)가 오프되어 전류가 흐르지 않게 된다. 또한 기생 다이오드(D11)에는 역방향의 전압이 인가되어 있으므로 백 게이트에는 전류가 흐르지 않는다.
도 4는 도 3의 각 부의 전압 파형을 도시한 도면이다. 도면에 도시한 바와 같이, 파형(b1)은 도 3의 전압(Va)의 파형, 파형(b2)은 전압(Vbg)의 파형, 파형(b3)은 전압(Vb)의 파형을 나타낸다. 파형(b2, b3)에 도시한 바와 같이, 백 게이트의 전압(Vbg)은 콘덴서(C11)에 의해 전압(Vb)보다 상승된다. 따라서, 기생 다이오드(D11)의 캐소드에 입력되는 전압은 백 게이트와 드레인이 직접 접속되어 전압(Vb)이 입력될 때보다 상승되므로, 두 개의 화살표(b4)에 도시한 바와 같이 기생 다이오드(D11)에 인가되는 전압이 작아져 기생 다이오드(D11)에 전류가 잘 흐르지 않게 된다.
이와 같이, 트랜지스터(M11)의 백 게이트와 드레인 사이에 콘덴서(C11)를 접 속하여 기생 다이오드(D11)의 동작점을 변이함으로써, 백 게이트에 전류가 잘 흐르지 않도록 하였다. 이에 따라, 전류는 주로 트랜지스터(M11)를 흐르게 되어 드레인-소스 사이를 흐르는 전류의 직선성을 향상시킬 수 있다. 또한, 백 게이트에 흐르는 전류를 감소시키므로 트랜지스터(M1)의 신뢰성을 향상시킬 수 있다.
본 발명의 제3 실시예를 도면을 참조하여 상세히 설명한다. 제3 실시예에서는 제1 실시예에 대하여 저항이 콘덴서(C1)에 병렬로 접속된다.
도 5는 제3 실시예에 따른 정류 회로의 회로도이다. 도면에서 도 1과 동일한 것에는 동일한 부호를 붙이고 그 설명을 생략하였다.
도면에 도시한 바와 같이, 콘덴서(C1)에 저항(R1)이 병렬로 접속되어 있다. 도 1에 도시한 정류 회로에서는 전압(Vbg)이 전압(Va)에 의존하여 전압(Va)이 일정한 진폭을 갖지 않는 경우, 전압(Vbg)도 동적으로 변화된다. 예컨대, 전압(Va)이 진폭 변조된 고주파의 경우, 전압(Va)이 기생 다이오드(D2)의 문턱 전압보다 작아졌을 때에도 콘덴서(C1)의 전위가 확정되지 않게 되어, 전압(Vbg)이 고정되지 않게 된다. 이를 방지하기 위하여 콘덴서(C1)에 병렬로 저항(R1)을 접속하고, 전압(Va)이 기생 다이오드(D2)의 문턱 전압보다 작아졌을 때에도 백 게이트의 전압(Vbg)이 확보되어 전압(Vbg)을 고정할 수 있다. 이와 같이, 저항(R1)에 의해 콘덴서(C1)에 의한 바이어스 전압 효과를 유지하면서 직류적으로 안정시킬 수 있다. 또, 저항(R1)의 값은 콘덴서(C1)와의 시정수를 고려하여 결정된다.
본 발명의 제4 실시예를 도면을 참조하여 상세히 설명한다.
도 6은 제4 실시예에 따른 정류 회로의 회로도이다. NMOS의 트랜지스터(M21) 는 게이트와 드레인이 접속되며, 다이오드 접속되어 있다. 트랜지스터(M21)의 백 게이트와 드레인 사이에는 기생 다이오드(D21)가 존재하고, 백 게이트와 소스 사이에는 기생 다이오드(D22)가 존재한다. 또한, 백 게이트와 소스 사이에는 기생 콘덴서(Cp)가 존재한다.
트랜지스터(M21)의 백 게이트와 드레인에는 기생 콘덴서(Cp)에 비하여 용량이 충분히 큰 콘덴서(C21)가 접속되어 있다. 백 게이트는 드레인의 전압이 콘덴서(C21)를 통하여 인가되어 고정된다. 트랜지스터(M21)의 소스에는 정류되는 교류 전압(Va)을 출력하는 전원(E)이 접속되어 있다. 드레인에는 정류된 전압(Vb)을 일정하게 유지하기 위한 콘덴서(C22)가 접속되어 있다. 또한, 백 게이트의 전압을 전압(Vbg)이라고 한다.
전압(Va)이 전압(Vb)보다 작은 경우, 트랜지스터(M21)는 온되어 드레인-소스 방향으로 전류가 흐르게 된다. 이 때, 전압(Va)은 기생 콘덴서(Cp)를 통하여 백 게이트에 인가된다. 백 게이트의 전압(Vbg)이 기생 다이오드(D22)의 문턱 전압보다 크면, 기생 다이오드(D22)는 온되어 드레인-소스 방향으로 전류가 흐르게 된다. 그러나, 기생 콘덴서(Cp)의 용량은 콘덴서(C21)의 용량에 비하여 충분히 작으므로 기생 콘덴서(Cp)에 인가되는 전압이 작아 기생 다이오드(D22)가 온되지 않는다. 이에 따라, 백 게이트에는 전류가 흐르지 않는다.
한편, 전압(Va)이 전압(Vb)보다 큰 경우에는 트랜지스터(M21)가 오프되어 전류가 흐르지 않게 된다. 또한, 기생 다이오드(D22)에도 역방향으로 전압이 인가되므로 백 게이트에 전류가 흐르지 않게 된다.
이와 같이, 트랜지스터(M21)의 백 게이트와 드레인 사이에 콘덴서(C21)를 접속하여 기생 다이오드(D22)에 전류가 흐르지 않도록 하였다. 이에 따라, 전류는 트랜지스터(M21)만을 흐르게 되어 드레인-소스 사이를 흐르는 전류의 직선성을 향상시킬 수 있다. 또한, 백 게이트에 전류가 흐르지 않으므로 트랜지스터(M21)의 신뢰성을 향상시킬 수 있다.
그런데, 도 6의 트랜지스터(M21)의 백 게이트의 전압(Vbg)은 다음과 같은 수학식(1)으로 나타내어진다.
[수학식 1]
Vbg={Cp/(Cp+C21)}×(Vb-Va)
기생 콘덴서(Cp)의 용량을 1p, 콘덴서(C21)의 용량을 100p라고 하면, 전압(Va)에 대한 전압(Vbg)은 전압(Va), 전압(Vb) 사이의 전압을 약 1/100로 한 값이 된다. 따라서, 기생 다이오드(D22)에 문턱 전압보다 충분히 작은 전압을 인가할 수 있게 되어 온되지 않도록 할 수 있다.
또한, 전압(Va)의 주파수가 작아지면 기생 콘덴서(Cp)에 의해 백 게이트의 전압(Vbg)이 결정되지 않게 된다. 따라서, 직류적으로 전압(Vbg)을 고정하도록 저항을 콘덴서(C21)에 병렬로 접속하고, 백 게이트의 전압(Vbg)을 전압(Vb)에 의해 직류적으로 고정한다. 이 저항의 저항값은 백 게이트에 전류가 많이 흐르지 않도록 약 50㏀ 정도인 것이 바람직하다.
본 발명의 제5 실시예를 도면을 참조하여 상세히 설명한다.
도 7은 본 발명의 정류 회로를 적용한 IC 카드의 블럭도이다. 도면에 도시한 바와 같이, IC 카드는 안테나(11), 변조기(12), 정류기(13), 션트 레귤레이터(shunt regulator)(14), 복조기(15) 및 디지털 신호 처리부(16)를 가지고 있다.
안테나(11)는 판독기 및 기록기(reader & writer)와 데이터를 주고 받는다. 변조기(12)는 디지털 신호 처리부(16)에 의해 처리된 데이터를 변조하고, 안테나(11)를 통하여 판독기 및 기록기에 데이터를 송신한다. 정류기(13)에는 도1, 도 3, 도 5 및 도 6에서 도시한 정류 회로가 적용된다. 또는, 도 1, 도 3, 도 5 및 도 6에서 도시한 정류 회로로 구성된 브릿지 접속 정류기 등이 적용된다. 정류기(13)는 판독기 및 기록기로부터 공급되는 고주파 에너지로부터 고주파 전력을 추출하여 직류 전원(직류 전압)으로 변환하여 변조기(12), 션트 레귤레이터(14), 복조기(15) 및 디지털 신호 처리부(16)에 출력한다. 션트 레귤레이터(14)는 전원 전압이 일정해지도록 제어한다. 디지털 신호 처리부(16)는 판독기 및 기록기와 데이터를 주고 받으며 소정의 디지털 처리를 한다.
이와 같이, 도 1, 도 3, 도 5 및 도 6의 정류 회로를 정류기(13)에 적용함으로써 정류기(13)의 신뢰성을 향상시키고, 무선에 의해 전력이 공급되는 IC 카드의 신뢰성을 향상시킬 수 있다. 물론, ID 태그나 그 밖의 전자 기기에도 도 1, 도 3, 도 5 및 도 6에서 도시한 정류 회로를 적용할 수 있고, 이들의 신뢰성을 향상시킬 수 있다.
다음, 도 3에 도시한 정류 회로의 시뮬레이션 결과와 도 3의 정류 회로에서 콘덴서(C11)를 제외하고 백 게이트를 직접 소스 또는 드레인에 접속한 경우의 시뮬레이션 결과에 대하여 설명한다.
도 8은 도 3의 정류 회로에서 백 게이트와 드레인을 직접 접속한 경우의 회로도이다. 도면에서 도 3과 동일한 것에는 동일한 부호를 붙이고 그 설명을 생략하였다. 도면에 도시한 바와 같이, 정류 회로는 콘덴서(C11)가 생략되고, 백 게이트와 드레인이 직접 접속되어 있다. 백 게이트와 드레인이 직접 접속되어 있으므로 도 3에서 도시한 기생 다이오드(D12)는 생략된다.
도 9는 도 8의 정류 회로에 입력되는 전압과 출력되는 전압을 도시한 도면이다. 도면에 도시한 바와 같이, 파형(c1)은 도 8의 정류 회로에 입력되는 전압(Va)의 파형을 나타내고, 파형(c2)은 출력되는 전압(Vb)의 파형을 나타낸다.
도 10은 도 8의 정류 회로의 백 게이트에 흐르는 전류를 도시한 도면이다. 도면에 도시한 바와 같이, 파형(c3)은 도 8의 정류 회로의 백 게이트에 흐르는 전류의 파형을 나타낸다.
도 8의 정류 회로에서 전압(Va)이 전압(Vb)보다 큰 경우, 트랜지스터(M11)가 온되어 소스-드레인 방향으로 전류가 흐르게 된다. 이에 따라, 콘덴서(C12)에 전하가 충전된다. 전압(Va)이 전압(Vb)보다 작은 경우에는 트랜지스터(M11)가 오프되어 전류가 흐르지 않게 된다. 전압(Vb)은 콘덴서(C12)에 전하가 충전되어 있으므로, 도 9의 파형(c2)에 도시한 바와 같이 일정하게 유지된다.
또한, 전압(Va)이 전압(Vb)보다 크고, 전압(Va)이 전압(Vb)에 대하여 기생 다이오드(D11)의 문턱 전압만큼 크면 기생 다이오드(D11)는 온된다. 이에 따라, 도 10의 파형(c3)에 도시한 바와 같이, 백 게이트에 전류가 흐르게 된다. 이와 같이, 트랜지스터(M11)의 백 게이트와 드레인을 직접 접속한 경우, 백 게이트에 전류가 흐르게 되어 트랜지스터(M11)의 신뢰성을 떨어뜨리게 된다. 또한, 트랜지스터(M11)에 전류가 흐름과 동시에 기생 다이오드(D11)에도 전류가 흐르므로, 드레인-소스 사이에 흐르는 전류의 직선성을 얻을 수 없다.
도 11은 도 3의 정류 회로에서 백 게이트와 소스를 직접 접속한 경우의 회로도이다. 도면에서 도 3과 동일한 것에는 동일한 부호를 붙이고 그 설명을 생략하였다. 도면에 도시한 바와 같이 정류 회로는 콘덴서(C11)가 생략되고, 백 게이트와 소스가 직접 접속되어 있다. 백 게이트와 소스가 직접 접속되어 있으므로, 도 3에 도시한 기생 다이오드(D11)는 생략된다.
도 12는 도 11의 정류 회로에 입력되는 전압과 출력되는 전압을 도시한 도면이다. 도면에 도시한 바와 같이, 파형(d1)은 도 11의 정류 회로에 입력되는 전압(Va)의 파형을 나타내고, 파형(d2)은 출력되는 전압(Vb)의 파형을 나타낸다.
도 13은 도 11의 정류 회로의 백 게이트에 흐르는 전류를 도시한 도면이다. 도면에 도시한 바와 같이, 파형(d3)은 도 11의 정류 회로의 백 게이트에 흐르는 전류의 파형을 나타낸다.
도 11의 정류 회로에서 전압(Va)이 전압(Vb)보다 큰 경우, 트랜지스터(M11)는 온되어 소스-드레인 방향으로 전류가 흐르게 된다. 기생 다이오드(D12)에는 역방향의 전압이 인가되므로, 도 13의 파형(d3)에 도시한 바와 같이 백 게이트에는 전류가 흐르지 않게 된다. 또, 전압(Vb)은 콘덴서(C12)에 전하가 충전되어 있으므로, 도 12의 파형(d2)에 도시한 바와 같이 일정하게 유지된다.
전압(Va)이 전압(Vb)보다 작은 경우에는 트랜지스터(M11)가 오프되어 전류가 흐르지 않게 된다. 한편, 기생 다이오드(D12)에는 양방향의 전압이 인가되고, 이 전압이 기생 다이오드(D12)의 문턱 전압을 초과하면 도 13의 파형(d3)에 도시한 바와 같이 백 게이트에 전류가 흐르게 된다. 또 이 경우, 전압(Vb)은 도 12의 파형(d2)에 도시한 바와 같이 콘덴서(C12)에 충전되어 있는 전하에 의해 일정해지도록 유지되어 있다. 이와 같이 트랜지스터(M11)의 백 게이트와 소스를 직접 접속한 경우, 백 게이트에 전류가 흐르게 되어 트랜지스터(M11)의 신뢰성을 떨어뜨리게 된다.
도 14는 도 3의 정류 회로에 입력되는 전압과 출력되는 전압을 도시한 도면이다. 도면에 도시한 바와 같이, 파형(e1)은 도 3의 정류 회로에 입력되는 전압(Va)의 파형을 나타내고, 파형(e2)은 출력되는 전압(Vb)의 파형을 나타낸다. 또한, 파형(e3)은 백 게이트에 인가되는 전압(Vbg)의 파형을 나타낸다.
도 15는 도 3의 정류 회로의 백 게이트에 흐르는 전류를 도시한 도면이다. 도면에 도시한 바와 같이, 파형(e4)은 도 3의 정류 회로의 백 게이트에 흐르는 전류의 파형을 나타낸다.
도 3의 정류 회로에서 전압(Va)이 전압(Vb)보다 큰 경우, 트랜지스터(M11)가 온되어 소스-드레인 방향으로 전류가 흐르게 된다. 또 이 때, 전압(Vbg)이 전압(Va)보다 기생 다이오드(D11)의 문턱 전압만큼 작으면, 기생 다이오드(D11)가 온되어 전류가 흐르게 된다. 그러나, 전압(Vbg)은 백 게이트와 드레인이 직접 접속되는 경우에 비하여 콘덴서(C11)에 의해 더 상승되므로, 기생 다이오드(D11)에 전류가 잘 흐르지 않게 된다. 또, 전압(Va)의 첫 상승에서는 도 15의 파형(e4)에 도시한 바와 같이 콘덴서(C11)를 통하여 전류가 흐르게 된다.
전압(Va)이 전압(Vb)보다 작은 경우에는 트랜지스터(M11)가 오프된다. 또 이 때, 기생 다이오드(D11)에는 역방향의 전압이 인가되어 있으므로 백 게이트에 전류가 흐르지 않게 된다.
도 3의 정류 회로의 백 게이트를 흐르는 전류는 도 15의 파형(e4)에서 도시한 바와 같이, 도 10의 파형(c3), 도 13의 파형(d3)에 비하여 충분히 작다. 따라서, 전류는 거의 트랜지스터(M11)를 통해 흐르므로 드레인-소스 사이를 흐르는 전류의 직선성을 향상시킬 수 있다. 또한, 백 게이트에 전류가 거의 흐르지 않게 되므로 트랜지스터(M11)의 신뢰성을 향상시킬 수 있다.
본 발명의 정류 회로에서는 다이오드 접속된 트랜지스터의 백 게이트에 바이어스 전압을 공급하여 기생 다이오드(D1, D2)의 동작점을 조정함으로써, 백 게이트에 전류가 잘 흐르지 않거나 아예 흐르지 않도록 하였다. 이에 따라, 드레인-소스 사이를 흐르는 전류의 직선성을 향상시킬 수 있고, 또 트랜지스터의 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 전압을 정류하는 정류 회로에 있어서,
    다이오드 접속된 트랜지스터와,
    상기 트랜지스터의 백 게이트에 바이어스 전압을 공급하여 상기 트랜지스터에 존재하는 기생 다이오드의 동작점을 조정하는 바이어스 전압 공급 회로를 포함하는 것을 특징으로 하는 정류 회로.
  2. 제1항에 있어서, 상기 바이어스 전압 공급 회로는 상기 기생 다이오드에 전류가 잘 흐르지 않도록 또는 아예 흐르지 않도록 상기 동작점을 조정하는 것을 특징으로 하는 정류 회로.
  3. 제1항에 있어서, 상기 바이어스 전압 공급 회로는 상기 트랜지스터의 드레인의 전압을 상기 백 게이트에 공급하는 콘덴서인 것을 특징으로 하는 정류 회로.
  4. 제3항에 있어서, 상기 트랜지스터가 NMOS인 경우 상기 콘덴서에 저항이 병렬로 접속되는 것을 특징으로 하는 정류 회로.
  5. 제1항에 있어서, 상기 트랜지스터는 MOSFET인 것을 특징으로 하는 정류 회로.
  6. 제1항에 있어서, 상기 트랜지스터의 출력에는 출력 전압을 일정하게 유지하기 위한 전압 유지 콘덴서가 접속되는 것을 특징으로 하는 정류 회로.
  7. 무선에 의해 전력이 공급되어 동작하는 전자 기기에 있어서,
    다이오드 접속된 트랜지스터와,
    상기 트랜지스터의 백 게이트에 바이어스 전압을 공급하여 상기 트랜지스터에 존재하는 기생 다이오드의 동작점을 조정하는 바이어스 전압 공급 회로
    를 구비하는 전압을 정류하는 정류 회로를 포함하는 것을 특징으로 하는 전자 기기.
  8. 전압을 정류하는 정류 방법에 있어서,
    다이오드 접속된 트랜지스터의 백 게이트에 바이어스 전압을 공급하여 상기 트랜지스터에 존재하는 기생 다이오드의 동작점을 조정하는 것을 특징으로 하는 정류 방법.
KR1020050018767A 2004-09-30 2005-03-07 정류 회로 KR20060043472A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004287607A JP2006101671A (ja) 2004-09-30 2004-09-30 整流回路
JPJP-P-2004-00287607 2004-09-30

Publications (1)

Publication Number Publication Date
KR20060043472A true KR20060043472A (ko) 2006-05-15

Family

ID=35517375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050018767A KR20060043472A (ko) 2004-09-30 2005-03-07 정류 회로

Country Status (4)

Country Link
US (1) US20060066382A1 (ko)
EP (1) EP1643627A2 (ko)
JP (1) JP2006101671A (ko)
KR (1) KR20060043472A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4790530B2 (ja) * 2006-07-28 2011-10-12 富士通テレコムネットワークス株式会社 スイッチング電源装置
TW201013925A (en) * 2008-09-17 2010-04-01 Grand Gem Semiconductor Co Ltd MOS transistor having reverse current limiting and a voltage converter applied with the MOS transistor
JP2018074817A (ja) * 2016-10-31 2018-05-10 旭化成エレクトロニクス株式会社 整流方法及び整流装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
US5828095A (en) * 1996-08-08 1998-10-27 Micron Technology, Inc. Charge pump
JP3019805B2 (ja) * 1997-06-19 2000-03-13 日本電気株式会社 Ｃｍｏｓ論理回路
US6812751B2 (en) * 2002-10-15 2004-11-02 Hpl Technologies, Inc. Low standby current power-on reset circuit

Also Published As

Publication number Publication date
US20060066382A1 (en) 2006-03-30
JP2006101671A (ja) 2006-04-13
EP1643627A2 (en) 2006-04-05

Similar Documents

Publication Publication Date Title
US7732945B2 (en) Rectifier circuit
US6134130A (en) Power reception circuits for a device receiving an AC power signal
JP3719587B2 (ja) 半導体装置とｉｃカード
US8711582B2 (en) Parasitic element compensation circuit and method for compensating for the parasitic element
US8183715B2 (en) Reverse current preventing circuit and power source switching apparatus
JP4759053B2 (ja) 非接触型電子装置及びそれに搭載される半導体集積回路装置
JP4574683B2 (ja) 信号抽出回路
CN1332351C (zh) 非接触ic卡
US20120049815A1 (en) Dc-dc converter with improved efficiency at low load currents
KR100700849B1 (ko) 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법
CN111800115A (zh) 硅ic-氮化镓混合驱动系统
KR20060043472A (ko) 정류 회로
US6262903B1 (en) Direct-current power supply circuit having control sections with at least one control section having priority over another control section
KR101969117B1 (ko) 액티브 클램프 포워드 컨버터 및 그 구동방법
EP0389515B1 (en) Integratable synchronous rectifier
US8772966B1 (en) System and method for selecting a power supply source
CN213027983U (zh) 硅ic-氮化镓混合驱动系统
EP1493223B1 (en) Voltage converter using mos transistors
WO2013140505A1 (ja) 半導体集積回路装置
JP5528224B2 (ja) 半導体装置
US10033296B1 (en) Rectifier and regulator circuit
CN213305252U (zh) 用于为控制电路供电的辅助电源
US20240162832A1 (en) Power supply device with high output stability
JP2007133500A (ja) 半導体集積回路装置
KR20090034513A (ko) 바이폴라 트랜지스터 또는 ｍｏｓｆｅｔ와 같은 개별소자를이용하여 콘트롤 ｉｃ를 기동시키는 전원 공급 장치 및방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application