KR100700849B1 - 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 - Google Patents

반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 Download PDF

Info

Publication number
KR100700849B1
KR100700849B1 KR1020000030286A KR20000030286A KR100700849B1 KR 100700849 B1 KR100700849 B1 KR 100700849B1 KR 1020000030286 A KR1020000030286 A KR 1020000030286A KR 20000030286 A KR20000030286 A KR 20000030286A KR 100700849 B1 KR100700849 B1 KR 100700849B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
terminal
power
output
Prior art date
Application number
KR1020000030286A
Other languages
English (en)
Other versions
KR20010029777A (ko
Inventor
아사다히로아키
나카네죠지
스미다츠미
마츠우라다케토시
이노우에아츠오
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010029777A publication Critical patent/KR20010029777A/ko
Application granted granted Critical
Publication of KR100700849B1 publication Critical patent/KR100700849B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Abstract

데이터가 실린 캐리어로부터 구동전원을 얻는 반도체 집적회로는 얻어진 전원전압이 과전압일지라도 그것을 올바르게 식별하여 데이터를 변조하는 것을 특징으로 하고, 캐리어에 의해 공급되는 전원을 효과적으로 이용하는 것을 특징으로 한다. 반도체 집적회로는 전원회로(111)로서의 2전압 정류회로와, 데이터를 복조하기 위해 사용되는 보다 높은 전압(VDDH)을 갖는 전원이 일정 전압값을 초과하지 않도록 제어를 실행하는 전압 레귤레이터회로(112)와, 저항(141)과, 커패시터(142)를 포함한다. 이러한 구성으로, 기준전압으로서 레귤레이터회로(1121)에 입력되는 전압은 진폭의 변화에 의해 야기되는 전압 VDDH의 변화에 따라 변경된다.

Description

반도체 집적회로, 반도체 집적회로를 구비하는 무접촉 정보매체, 및 반도체 집적회로를 구동하는 방법{A SEMICONDUCTOR INTEGRATED CIRCUIT, A CONTACTLESS INFORMATION MEDIUM HAVING THE SEMICONDUCTOR INTEGRATED CIRCUIT, AND A METHOD OF DRIVING THE SEMICONDUCTOR INTEGRATED CIRCUIT}
도 1은 종래의 무접촉 IC 카드의 구성을 도시한 블록도.
도 2는 리더/라이터(990)로부터 전송된 반송파 구성의 특정 예시도.
도 3은 종래기술의 전원회로(911)의 내부 구성을 도시한 예시도.
도 4는 종래에 제 1 레귤레이터회로(912)로서 사용된 회로의 구성도.
도 5는 본 발명의 제 1 실시예에 의한 무접촉 IC 카드(100)의 전체구성을 나타낸 블록도.
도 6은 본 발명의 제 1 실시예에 의한 전원회로(111)의 구성도.
도 7의 (A)~(D)는 2전압 정류회로를 이용한 전원회로(111)의 동작원리도.
도 8은 본 발명의 제 1 실시예에 의한 전압 레귤레이터 회로(112)의 구성도.
도 9의 (A)~(D)는 본 발명의 제 1 실시예에 의한 전압 레귤레이터 회로(112)의 동작도.
도 10은 본 발명의 제 2 실시예에 의한 전원회로(111)의 구성도.
도 11은 본 발명의 제 3 실시예에 의한 전원회로(111)의 구성도.
도 12는 본 발명의 제 4 실시예에 의한 전압 레귤레이터 회로(112)의 구성도.
도 13은 본 발명의 제 5 실시예에 의한 전압 레귤레이터 회로(112)의 구성도.
도 14는 본 발명의 제 6 실시예에 의한 전압 레귤레이터 회로(112)의 구성도.
도 15는 본 발명의 제 7 실시예에 의한 전압 레귤레이터 회로(112)의 구성도.
도 16은 본 발명의 제 8 실시예에 의한 전압 레귤레이터 회로(112)의 구성도.
본 발명은 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉 정보매체, 및 반도체 집적회로를 구동하는 방법에 관한 것이다.
최근, IC카드와 같은 무접촉 정보매체가 실용화되고 있다. 이 무접촉 정보매체에서는 특정파장을 갖는 전파의 형태로 데이터를 전송하고 전력을 공급하기 위해 코일의 상호유도가 이용된다. IC카드는 대체로 IC카드와 리더/라이터(reader/writer) 사이의 거리에 따라 근접타입(proximity type), 부근타입(vicinity type) 등으로 분류되며, 이것에 의해 IC카드와 리더/라이터는 서로 통신할 수 있다. 각각의 타입에 대해 현재 표준이 준비되어 있다.
리더/라이터로부터 대략 1cm ~20cm의 거리에서 사용될 수 있는 근접 IC카드는 특히 매우 광범위한 용도를 가질 가능성이 있다. 예컨대, 시즌티켓과 같은 IC 카드를 가진 사람들은 IC 카드와 리더/라이터 사이의 통신에 의해 무접촉 상태로 티켓 수집문이 개폐되기 때문에 카드 케이스로부터 카드를 빼지 않고도 티켓 수집문을 통과할 수 있다.
그러나 광범위한 용도를 갖는 IC 카드에 있어서, IC 카드는 콤팩트하고 경량인 것이 중요하다. 게다가 IC 카드의 광범위한 사용으로 카드가 보다 난잡하게 다루어질 것으로 예상된다. 따라서 이러한 난잡한 취급으로부터의 보호를 고려하여 IC 카드와 같은 무접촉 정보매체가 복잡한 회로를 포함하는 반도체 집적회로를 갖는 것이 일반적인 규칙이다.
이제, 반도체 집적회로를 구비하는 전형적인 무접촉 IC 카드의 구성에 대해 설명하기로 한다. 도 1은 전형적인 무접촉 IC 카드의 구성을 나타낸 블록도이다. 도 1은 IC 카드(900)와 전파를 송수신하는 리더/라이터(990)를 도시한다. 다음은 IC 카드(900)의 구성 및 동작에 대해 설명하기로 한다.
IC 카드(900)는 리더/라이터(990)에 접속된 안테나 코일(991)과 전파를 송수신하기 위해 사용되는 안테나 코일(981)을 포함한다. 안테나 코일(981)이 안테나 코일(991)로부터 전파를 수신하면 안테나 코일(981)의 양단에서 교류전압이 발생하고, 발생된 교류전압은 IC 카드(900)에 포함된 반도체 집적회로(910)에 입력된다. 도면에서 참조번호 982는 동조용 커패시터를 나타낸다.
수신용 안테나 코일(981)은 통상적으로 IC 카드(900)의 반도체 집적회로(910)에 접속된다. 동조용 커패시터(982)는 통상 IC 카드(900)의 반도체 집적회로(910)에 접속되나 어떤 경우에는 반도체 집적회로(910) 내에 위치된다.
IC 카드(900)는 리더/라이터(990)로부터 ASK(Amplitude Shift Keying)-변조 신호를 수신하고, 수신된 신호로부터 반도체 집적회로(910)를 구동하는 전력을 얻고, 리더/라이터(990)로부터 전송된 데이터를 얻는다. 도 2는 리더/라이터(990)로부터 전송된 반송파의 특정 구성예를 도시한다. 도 2에 도시된 바와 같이, ASK-변조된 캐리어에서 작은 진폭을 갖는 부분을 데이터 0, 큰 진폭을 갖는 부분을 데이터 1로 나타낸다.
반도체 집적회로(910)는 전원회로(911), 제 1 레귤레이터 회로(912), 변복조회로(913), 논리회로(914), 비휘발성 메모리(915), 스텝다운회로(916), 제 2 레귤레이터 회로(917)를 포함한다. 스텝다운회로(916)는 후술하는 이유로 스텝업회로로 대체될 수 있다.
도 3은 전원회로(911)의 내부 구성도이다. 도 3에 도시된 바와 같이, 종래의 IC카드(900)에서는 일반적인 전파정류회로(9111)와 평활화를 위한 커패시터(9112)가 전원회로(911)를 구성한다. 이러한 구성으로, 안테나 코일(981)의 양단에서 발생된 교류전압이 정류되어 직류전압 VCC로 된다. 정류된 전류는 일정 전압값을 넘지 않도록 제 1 레귤레이터회로(912)에 의해 조정되며, 조정된 전류는 변복조회로(913) 또는 메모리(915)를 구동시키는 전압으로서 사용된다. 정류된 전류는 스텝다운회로(916)에 의해 스텝다운되어 일정 전압값을 초과하지 않도록 제 2 레귤레이터회로(917)에 의해 조정되고, 조정된 전류는 논리회로(914)를 구동시키는 전압으로서 사용된다.
비록 도 1에 도시되어 있지는 않지만, 제 1 레귤레이터회로(912)를 통과하는 전류는 구동전력을 클록발생회로 등의 아날로그 회로에 공급한다. 여기에서 클록발생회로는 안테나 코일(981)의 양단에서 발생되는 교류전압으로부터의 클록신호를 생성하며, 클록신호는 논리회로(914)와 비휘발성 메모리(915)를 동작시키기 위하여 사용된다.
일반적으로, 논리회로(914) 등의 디지털 회로는 비교적 저전압(약 2V~3V)으로 구동되나 이 보다 높은 전압이 비휘발성 메모리(915)에 공급될 필요가 있다. 예컨대, FeRAM은 대략 3V~7V의 전압을 필요로 하고, EEPROM은 약 10V의 전압(기록 또는 소거를 위함)을 필요로 한다. 이에 대처하기 위해 종래의 무접촉 IC 카드(900)에서는 전원회로(911)에 의해 생성된 전압이 스텝다운회로(916)에 의해 스텝다운되어 논리회로(914)에 공급된다. 이와 달리 논리회로(914)를 구동하기 위한 저전압이 전원회로(911)에 의해 생성될 수 있으며, 생성된 전압은 아날로그 회로(예컨대, 변복조회로(913) 및 클록발생회로)와 비휘발성 메모리(915)를 구동시키기 위해 사용될 스텝업회로에 의해 스텝업될 수 있다.
도 2에 도시된 바와 같이, IC 카드(900)와 리더/라이터(990) 사이에서 전송된 데이터는 반송파 위에 실린다. 리더/라이터(990)로부터 무접촉 IC 카드(900)에 의해 수신된 데이터는 변복조회로(913)에 의해 복조되고, 무접촉 IC 카드(900)로부터 리더/라이터(990)로 전송될 데이터는 변복조회로(913)에 의해 변조된다. 무접촉 IC 카드(900)와 리더/라이터(990) 사이에서 전송된 데이터는 논리회로(914)에 의해 제어되며 비휘발성 메모리(915)에 저장된다.
한편, 코일의 상호유도가 전력을 공급하고 데이터를 송수신하기 위해 사용되는 무접촉 IC 카드(900)에서는 전원회로(911)에 의해 생성된 전원전압이 리더/라이터(990)(전력공급원)와 무접촉 IC 카드(900) 사이의 거리에 따라 변화한다. 특히 이들 사이의 거리가 매우 짧으면 과전압을 발생시켜 무접촉 IC 카드(900)의 내부회로를 파괴시킬 수 있다. 이러한 고장을 방지하기 위해 제 1 및 제 2 레귤레이터회로(912, 917)가 구비되며, 이것에 의해 전원회로(911)에 의해 생성된 전원전압을 일정 전압값을 초과하지 않도록 조정한다.
도 4는 제 1 레귤레이터회로(912)로서 종래에 사용되는 회로의 구성도이다. 제 1 및 제 2 의 P채널 MOS 트랜지스터(이하, PchMOS 트랜지스터라 함)(931, 932)는 전원회로(911)로부터의 출력(도면에서 "VCC"로 표시함)과 접지 사이에 직렬 접속된다. 제 1 PchMOS 트랜지스터(931)의 게이트와 드레인은 직접 서로 접속되고 제 1 PchMOS 트랜지스터(931)의 소스는 VCC에 접속된다.
제 1 PchMOS 트랜지스터(931)의 드레인은 제 2 PchMOS 트랜지스터(932)의 소스에 접속된다. 제 2 PchMOS 트랜지스터(932)의 게이트와 드레인은 기준전압 발생회로(933)의 출력과 접지에 각각 접속된다. 제 1 및 제 2 PchMOS 트랜지스터(931, 932) 사이에 위치된 노드는 제 1 PNP형 바이폴라 트랜지스터(934)의 베이스에 접속된다. 제 1 PNP형 바이폴라 트랜지스터(934)의 콜렉터는 접지에 접속되고, 제 1 PNP형 바이폴라 트랜지스터(934)의 에미터는 저항(935)을 통해 VCC에 접속된다. 제 1 PNP형 바이폴라 트랜지스터(934)의 에미터는 또한 제 2 PNP형 바이폴라 트랜지스터(936)의 베이스에 접속되고, 제 2 PNP형 바이폴라 트랜지스터(936)의 콜렉터는 접지에 접속된다. 제 2 PNP형 바이폴라 트랜지스터(936)의 에미터는 전원(도면에서 VDD로 나타냄)으로서 변복조회로(913) 또는 비휘발성 메모리(915)에 출력된다.
이제 제 1 레귤레이터회로(912)의 동작을 설명하기로 한다. 제 1 레귤레이터회로(912)의 제 2 PchMOS 트랜지스터(932)에서의 임계전압이 VGS, 제 1 PNP형 바이폴라 트랜지스터(934)의 베이스와 에미터 사이의 전압이 VBE1, 제 2 PNP형 바이폴라 트랜지스터(936)의 베이스와 에미터 사이의 전압이 VBE2, 기준전압 발생회로(933)에 의해 생성된 기준전압이 "Vref"인 것으로 하고, 전원회로(911)로부터 출력된 전압 VCC가 값(Vref+VGS+VBE1+VBE2)을 초과하는 것으로 하면, PNP형 바이폴라 트랜지스터는 턴온되어 레귤레이터회로로부터 출력된 전압 VDD를 (Vref+VGS+VBE1+VBE2)로 저하시킨다. 이하, 제 1 레귤레이터회로(912)에 의해 조정된 출력전압 VDD의 임시 최대값(Vref+VGS+VBE1+VBE2)은 "Vmax"라 한다. 이하 최대전압제어에 대해 상세히 설명하기로 한다.
기준전압 발생회로(933)의 출력은 제 2 PchMOS 트랜지스터(932)의 게이트에 입력된다. 결국 게이트 전압은 Vref이다. 제 2 PchMOS 트랜지스터(932)의 임계값이 VGS인 것으로 하면, 제 2 PchMOS 트랜지스터(932)의 소스전압은 (Vref+VGS)이다. 소스전압이 이 값을 초과하면, 제 2 PchMOS 트랜지스터(932)는 턴온되어 소스전압을 (Vref+VGS)로 저하시킨다. 반면, 제 2 PchMOS 트랜지스터(932)의 소스전압이 (Vref+VGS)보다 작으면 제 2 PchMOS 트랜지스터(932)는 턴오프되어 전류가 흐르지 않게 되어 소스전압이 제 1 PchMOS 트랜지스터(931)의 드레인으로부터 보내진 전류만큼 (Vref+VGS)로 증가된다. 결국, 어떤 경우든 제 2 PchMOS 트랜지스터(932)의 소스전압은 결과적으로 (Vref+VGS)로 된다.
이제 제 1 PchMOS 트랜지스터(931)의 동작에 대해 설명하기로 한다. 상술한 바와 같이, 제 1 PchMOS 트랜지스터(931)의 드레인은 제 2 PchMOS 트랜지스터(932)의 소스에 접속되고, 제 1 PchMOS 트랜지스터(931)의 게이트와 드레인은 서로 접속된다. 제 2 PchMOS 트랜지스터(932)의 소스전압이 (Vref+VGS)이기 때문에 제 1 PchMOS 트랜지스터(931)의 게이트 전압은 (Vref+VGS)이다. 제 1 PchMOS 트랜지스터(931)의 임계전압이 VGS2라고 하면, 전압 VCC가 (Vref+VGS+VGS2)를 초과할 때 제 1 PchMOS 트랜지스터(931)는 턴온된다.
이제 제 1 PNP형 바이폴라 트랜지스터(934)의 동작에 대해 설명하기로 한다. 상술한 바와 같이, 제 1 PNP형 바이폴라 트랜지스터(934)의 베이스 전압은 (Vref+VGS)이다. 제 1 PNP형 바이폴라 트랜지스터(934)의 에미터와 베이스는 pn 접합방식으로 접속되어 에미터와 베이스 사이의 영역을 통해 전류를 통과시키기 때문에 베이스-에미터 전압 VBE1은 다이오드의 순방향 전압보다 높을 필요가 있다.
따라서 전류가 제 1 PNP형 바이폴라 트랜지스터(934)를 통과하면, 에미터 전압은 (Vref+VGS+VBE1)이다.
제 2 PNP형 바이폴라 트랜지스터(936)에 대해 설명하기로 한다. 제 1 PNP형 바이폴라 트랜지스터(934)의 에미터는 제 2 PNP형 바이폴라 트랜지스터(936)의 베이스에 접속된다. 따라서, 제 2 PNP형 바이폴라 트랜지스터(936)의 베이스 전압은 (Vref+VGS+VBE1)이다. 여기에서 제 2 PNP형 바이폴라 트랜지스터(936)의 베이스-에미터 전압을 VBE2라 하면, 제 2 PNP형 바이폴라 트랜지스터(936)의 에미터 전압은 제 1 PNP형 바이폴라 트랜지스터(934)와 동일한 방식으로 고려하여 Vmax(=Vref+VGS+VBE1+VBE2)가 된다.
에미터 전압이 Vmax를 초과하면 제 2 PNP형 바이폴라 트랜지스터(936)는 턴온되어 에미터 전압을 Vmax로 감소시킨다. 제 2 PNP형 바이폴라 트랜지스터(936)의 에미터는 제 1 레귤레이터회로(912)로부터의 출력이며, 또한 변복조회로(913)에 공급되는 소스 VDD이다. 즉, 전압 VDD는 Vmax를 초과하지 않도록 조정된다.
전원회로(911)로부터 공급되는 전압 VCC가 Vmax보다 낮으면, 제 2 PNP형 바이폴라 트랜지스터(936)는 턴온되지 않는다. 그러므로 제 1 레귤레이터회로(912)는 동작하지 않는다. 제 1 레귤레이터회로(912)로부터 출력된 전압 VDD는 전원회로(911)로부터 공급되는 전압 VCC와 동일하게 된다.
상술한 바와 같이, ASK 변조된 캐리어가 리더(990)와 무접촉 IC 카드(900) 사이에서 데이터를 전송하기 위해 사용되면, 데이터 0과 1은 진폭의 레벨에 따라 정의된다. 큰 진폭을 갖는 캐리어의 부분은 데이터 1로 간주되며, 작은 진폭을 갖는 부분은 데이터 0으로 간주된다. 도 2에 도시된 바와 같이, 데이터 0에 대응하는 캐리어의 부분은 실제로 진폭을 가지지 않는 것이 아니라 일정 레벨의 진폭을 갖는다. 이러한 구조는 데이터 0이 계속되어 캐리어가 송신되지 않아 전원전압(VCC 또는 VDD)이 발생하지 않을 때 무접촉 IC 카드(900)의 구동실패에 대한 염려에서 만들어졌다.
여기에서, 작은 진폭의 크기가 Vmax에 대응하는 크기에 근접하면, 전압 VCC 는 진폭이 크게 될 때 Vmax를 초과한다. 이것은 제 1 레귤레이터회로(912)를 구동시켜 전압 VDD를 Vmax로 저하시킨다. 따라서 데이터가 0일 때와 데이터가 1일 때의 변복조회로(913)에 공급되는 전압 VDD들 사이의 차는 작아지게 된다.
그러나 변복조회로(913)가 VDD를 복조하면 수신된 데이터 신호가 0인지 1인지가 판정된다. 따라서, 데이터 0과 1에 해당하는 전압값들 사이의 차가 작아지면, 변복조회로(913)는 데이터 0과 1 사이의 차를 판정할 수 없게 될 가능성이 있고, 신호에 노이즈가 있을 때 고장이 발생될 가능성도 있다.
게다가 작은 진폭의 크기가 Vmax에 대응하는 크기보다 크면 제 1 레귤레이터회로(912)는 항상 구동된다. 이것이 발생하면, 신호가 제 1 레귤레이터회로(912)를 통과한 후 VDD값으로부터 데이터 0 및 데이터 1을 구별할 수 없게 된다.
즉, 리더/라이터(990)와 무접촉 IC 카드(900) 사이의 거리가 너무 짧으면, 데이터 0에 대응하는 전압 VDD가 데이터 0과 데이터 1의 식별이 어려워질 정도로 충분히 높아지게 된다. 이러한 현상이 발생하면, 리더/라이터(990)로부터 전송된 데이터가 구별될 수 없어 비휘발성 메모리(915)에 기록될 수 없다.
상술한 바와 같이, 리더/라이터(990)와 무접촉 IC 카드(900) 사이의 거리가 너무 짧으면 데이터가 식별될 수 없다는 문제점이 있다. 그러나 ASK-변조된 전파를 통해 전력을 공급하는 무접촉 IC 카드에서는 거리가 너무 길 때 발생할 수 있는 오작동을 방지할 필요가 있다.
상술한 전원회로(911)에서는 전파 정류회로에 의해 발생되는 전압이 스텝다 운 회로에 의해 스텝다운되거나 스텝업회로에 의해 스텝업되기 때문에 아날로그회로나 비휘발성 메모리(915)에 공급될 전압 또는 논리회로(914)에 공급될 전압이 발생한다. 그러나 여기에는 다른 문제점이 있다. 상술한 종래의 구성에 의하면, 전파를 통해 공급되는 전기는 충분히 사용될 수 없고, 무접촉 IC 카드(900)가 사용될 수 있는 리더/라이터(990)와 무접촉 IC 카드(900) 사이의 거리는 매우 짧다.
따라서 본 발명의 제 1 목적은 변복조회로에 의해 수신된 데이터 신호의 전압이 일정한 값을 초과하지 않도록 레귤레이터가 전압을 조정하는 경우에도 데이터 0과 데이터 1 사이의 식별이 가능해지도록 전압을 공급하는 반도체 집적회로를 제공하기 위한 것이다.
본 발명의 제 2 목적은 리더/라이터(990)로부터 공급되는 전력을 효과적으로 사용하고 무접촉 IC 카드(900)와 리더/라이터(990) 사이의 거리가 종래보다 긴 경우에도 통신할 수 있도록 무접촉 IC 카드(900)를 동작시키는 반도체 집적회로를 제공하기 위한 것이다.
상술한 본 발명의 제 1 목적은, 교류전원을 직류전원으로 정류하는 정류회로와; 직류전원이 입력되는 입력단자와, 출력단자와, 기준전압이 입력되는 제어단자를 포함하며, 상기 출력단자로부터 출력된 전압이 상기 제어단자에 의해 입력된 기준전압으로부터 결정된 전압값을 초과하지 않도록 제어를 실행하는 레귤레이터회로와; 상기 직류전원의 전압변화에 대응하여 상기 제어단자에 의해 입력된 기준전압을 변경하는 기준전압 변경회로를 포함하는 반도체 집적회로에 의해 달성된다.
상술한 구성에 의해, 레귤레이터회로의 제어단자에 입력되는 기준전압은 정류회로에 의해 정류된 직류전원의 전압의 변화에 따라 변경된다. 결국, IC카드 등의 무접촉 정보매체에 반도체 집적회로가 설치되면, 캐리어부터 공급되는 전원이 과전압이 되더라도 캐리어에 실린 데이터의 변화를 출력전압으로부터 식별할 수 있게 된다.
본 발명의 제 2 목적은 무접촉 정보매체 외부로부터 ASK-변조된 캐리어를 수신하고 교류전원을 발생하는 전원발생회로와; 상기 전원발생회로에 의해 발생된 교류전원을 직류전원으로 정류하는 정류회로와; 기준전압을 출력하는 기준전압 발생회로와; 직류전원이 입력되는 입력단자, 제어단자 및 출력단자를 포함하며, 상기 제어단자에 의해 입력된 전압값으로부터 결정된 전압값을 초과하지 않도록 직류전원을 조정하고, 조정된 직류전원을 상기 출력단자로부터 출력하는 레귤레이터회로와; 직류전원의 전압변화에 따라 기준전압을 변경하는 기준전압 변경회로를 포함하는 무접촉 정보매체에 의해 달성된다.
상술한 구성에 의해, 2전압 정류회로는 상이한 전압값을 갖는 2개의 직류전원을 출력한다. 이것은 예컨대 캐리어에 의해 공급되는 구동전원의 사용효율을 향상시켜 준다. 따라서 전원이 무접촉 정보매체로부터 멀리 떨어져 있는 경우라 하더라도 무접촉 정보매체가 종래기술보다 안정성 있게 동작하여 결과적으로 정보매체와 리더/라이터가 종래기술보다 멀리 떨어져 있어도 이들이 서로 통신할 수 있게 된다.
이들 목적 및 기타의 목적과 본 발명의 이점 및 특징은 본 발명의 특정 실시예를 도시한 첨부도면과 관련한 다음의 상세한 설명으로부터 더욱 명백해 질 것이 다.
이하 첨부도면을 참조한 특정 실시예를 통해 본 발명의 반도체 집적회로 및 이 반도체 집적회로를 구비한 무접촉 정보매체에 대해 설명하기로 한다.
(제 1 실시예)
본 발명의 제 1 실시예를 설명하기로 한다. 본 실시예에서, 반도체 집적회로를 구비하는 무접촉 IC 카드는 반도체 집적회로를 구비하는 무접촉 정보매체의 예로서 사용될 것이다.
(1) 무접촉 IC 카드(100)의 전체구성
도 5는 제 1 실시예에 의한 무접촉 IC 카드(100)의 전체구성을 도시한 블록도이다.
도 5에 도시된 바와 같이, 본 실시예의 무접촉 IC 카드(100)는 반도체 집적회로(100)를 포함한다. 반도체 집적회로(110)는 전원회로(111), 전압 레귤레이터 회로(112), 변복조회로(113), 논리회로(114), 비휘발성 메모리(115) 및 제 2 레귤레이터회로(116)를 포함한다. 상술한 종래기술에서처럼 무접촉 IC 카드(100)는 변복조회로(113)뿐 아니라 클록발생회로와 같은 아날로그회로(도시생략)를 포함한다.
전원회로(111)에 접속된 안테나 코일(181), 동조용의 커패시터(182), 논리회로(114) 및 비휘발성 메모리(115)는 종래기술과 동일한 것이므로, 여기에서는 그에 대한 상세한 설명은 생략한다. 이제, 전원회로(111), 전압 레귤레이터회로(112) 등에 대해 상세히 설명하기로 한다.
도 6은 전원회로(111)의 내부 구성도이다. 도 6에 도시된 바와 같이, 전원회 로(111)는 2가지의 전압, 즉 안테나 코일(181)의 양단에서 발생된 교류전압으로부터 논리회로(114)에 공급되는 약 2V~4V의 전압 VDDL과, 상기 교류전압으로부터 비휘발성 메모리(115)나 변복조회로(113)와 같은 아날로그회로에 공급되는 약 4V~8V의 전압 VDDH로 분리하여 발생시킬 수 있는 2전압 정류회로를 구비한다.
전원회로(111)는 정류용의 다이오드(121, 122)와 평활화를 위한 커패시터(123, 124)를 포함한다. 커패시터(123)와 커패시터(124) 사이의 접합부에는 단자(125)가 접속된다. 다이오드(121)의 애노드와 다이오드(122)의 캐소드에는 단자(126)가 접속된다. 다이오드(121)의 캐소드는 커패시터(123)의 단자에 접속되고, VDDH 출력단자(127)에도 접속된다. 다이오드(122)의 애노드는 커패시터(124)의 단자에 접속되고, 접지에 접속되는 단자(129)에도 접속된다. 커패시터(123)와 커패시터(124) 사이의 접합부는 VDDL 출력단자(128)에 접속된다.
도 7의 (A)~(D)를 참조하여 전원회로(111)의 동작원리를 설명하기로 한다. 우선, 안테나 코일(181)이 도시되어 있지 않은 리더/라이터로부터 전파를 수신하면, 도 7의 (A)에 도시된 바와 같이 안테나 코일(181)의 양단에서 교류전압(VB-VA)이 발생한다. 여기에서 VA는 단자(125)에서의 전압을 나타내고, VB는 단자(126)에서의 전압을 나타낸다. 전압 VB가 전압 VA보다 높으면, 단자(126)-다이오드(121)-커패시터(123)-단자(125)의 순서로 전류가 흐른다. 이 경우에, 도 7의 (B)에 도시된 전압은 VDDH 출력단자(127)와 VDDL 출력단자(128) 사이에서 발생된다. 상술한 바와 같이, VDDH 출력단자(127)는 전력을 아날로그회로, 비휘발성 메모리(115) 등에 공급하는 출력단자이다.
전압 VB가 전압 VA보다 낮으면, 단자(125) - 커패시터(124) - 다이오드(122) - 단자(126)의 순서로 전류가 흐른다. 이 경우에도, 도 7의 (B)에 도시된 전압은 접지에 접속된 단자(129)와 VDDL 출력단자(128) 사이에서 발생된다. 상술한 바와 같이, VDDL 출력단자(128)는 전압을 논리회로(114)에 공급하는 출력단자이다. 도 7의 (C)에 도시된 바와 같이, VDDH 출력단자(127)와 VDDL 출력단자(128) 사이에서 발생되는 전압은 커패시터(123)에 의해 평활화된다. 또한, 단자(129)와 VDDL 출력단자(128) 사이에서 발생되는 전압은 커패시터(124)에 의해 평활화된다. 그 결과, VDDH 출력단자(127)와 VDDL 출력단자(128) 사이와, 단자(129)와 VDDL 출력단자(128) 사이에서 직류전압이 발생한다. 두 전압은 거의 동일하다.
여기에서, VDDH 출력단자(127)에서의 전압은 단자(129)를 기준으로 VDDL 출력단자(128)에서의 전압의 약 2배이다. VDDH 출력단자(127)는 발생된 전압을 반도체 집적회로(110) 내의 변복조회로(113), 비휘발성 메모리(115) 등에 공급한다. VDDL 출력단자(128)는 발생된 전압을 반도체 집적회로(110) 내의 논리회로(114)에 공급한다. 이것은 전체 무접촉 IC 카드(100)를 구동한다. 비교적 높은 전압(약 4V)에 의해 구동되는 비휘발성 메모리(115)는 VDDH 출력단자(127)로부터 전력공급을 받는다. 비교적 낮은 전압(약 2V)에 의해 구동되는 논리회로(114)는 VDDL 출력단자(128)로부터 전력공급을 받는다. 변복조회로(113) 및 클록발생회로와 같은 아날로그회로는 만약 무접촉 IC 카드(100)의 사양이 허용하는 것이면 VDDL출력단자(128)로부터 전력공급을 받을 수 있다.
상술한 바와 같이, 본 실시예에서는 전원회로(111)가 2전압 정류회로를 구비한다. 여기에서, 리더/라이터로부터 송신된 데이터를 식별하여 그 데이터를 비휘발성 메모리(115)에 기입하기 위해서는 VDDH 출력단자(127)로부터의 출력이 변복조회로(113)에 입력될 필요가 있다. 여기에서 만약 종래의 전압 레귤레이터회로가 DDH 출력단자(127)로부터 공급되는 전압을 조정하여 일정 전압을 초과하지 않도록 접속되면, 그 데이터는 리더/라이터와 무접촉 IC 카드(100) 사이의 거리가 너무 짧을 때 식별될 수 없게 된다. 본 실시예에서는 무접촉 IC 카드(100)가 종래의 레귤레이터회로에 특정회로를 부가함으로써 만들어지는 전압 레귤레이터회로(112)를 구비한다. 전압 레귤레이터회로(112)를 구비함으로써 일정 전압값을 초과하지 않도록 VDDH 출력단자(127)로부터 공급되는 전압을 실질적으로 조정할 수 있게 되는 동시에, 리더/라이터로부터 송신되는 0에서 1로의 또는 1에서 0으로의 데이터 변화를 검출할 수 있게 된다. 다음은 본 실시예에서의 전압 레귤레이터회로(112)의 상세한 설명이다.
도 8은 본 실시예에서의 전압 레귤레이터회로(112)의 구성도이다. 도 8에서, 전압 레귤레이터회로(112)의 제 1 레귤레이터회로(1121)는 데이터 0과 데이터 1을 식별할 수 있도록 변복조회로(113)에 입력되는 전압 VDDH가 구동될 회로의 최대 정격전압을 초과할 때 발생하는 문제점을 방지하기 위해 구비된다. 제 1 레귤레이터회로(1121)와 기준전압 발생회로(1122)는 상술한 종래의 기술과 동일한 방식으로 동작한다. 따라서 이들 회로에 대해서는 여기에서는 상세히 설명하지 않는다.
본 실시예의 전압 레귤레이터회로(112)에서, 저항(141)은 제 2 PchMOS 트랜지스터(132)의 게이트와 기준전압 발생회로(1122)의 출력부 사이에 배치되고, 커패시터(142)는 제 2 PchMOS 트랜지스터(132) 쪽의 저항(141)의 단자와 전원회로(111)의 VDDH 출력단자의 출력부 사이에 배치된다. 저항(141)과 커패시터(142)의 동작은 제 1 레귤레이터회로(1121)가 전압값을 조정하는 경우에 있어서 비록 전원회로(111)로부터 공급되는 전압 VDDH가 최대전압값(Vmax)을 초과하는 경우에도 0에서 1로 또는 1에서 0으로의 수신된 데이터의 변화를 검출할 수 있게 만든다.
이제 전압 레귤레이터회로(112)의 동작에 대해 설명하기로 한다. 전원회로(111)로부터 공급되는 전압 VDDH가 충분히 높은 경우에 대해 설명하기로 한다. 보다 구체적으로는 적어도 수신된 데이터가 1(보다 높은 진폭을 가짐)일 때 전압 VDDH가 Vmax를 초과하는 경우를 설명하기로 한다. 그 이유는 다음과 같다. 전압 VDDH가 충분히 높지 않으면, 제 1 레귤레이터회로(1121)는 구동되지 않는다. 따라서 수신된 데이터가 1이면, 전압 VDDH는 제 1 레귤레이터회로(1121)에 의해 낮아지지 않는다. 결국 이 경우에는 데이터 0과 데이터 1 사이의 식별에는 특히 어려움이 없다.
전원회로(111)로부터 공급되는 전압 VDDH가 Vmax(=Vref+VGS+VEB1)보다 낮으면, 제 2 PNP형 바이폴라 트랜지스터(136)는 턴온되지 않는다는 점에 주의하여야 한다. 이 경우에, 전압 VDD는 전원회로(111)로부터 공급되는 전압 VDDH와 동일하다.
우선, 본 실시예의 전압 레귤레이터회로(112)의 특징중 하나인 커패시터(142)의 동작에 대해 설명한다. 커패시터(142)는 전원회로(111)로부터 공급되는 전원전압 VDDH가 안정할 때에는 동작하지 않는다. 이하, 안테나 코일(181)이 리더/라이터로부터 ASK-변조된 전파를 수신할 때의 커패시터(142)의 동작에 대하여 도 9의 (A)~(D)를 참조하여 설명하기로 한다. ASK-변조된 신호는 도 9의 (A)에 도시된 파형이다. 신호는 전원회로(111)를 통과하는 동안 조정 및 평활화되어 도 9의 (B)에 도시된 파형을 갖는다. 이것은 VDDH의 파형이다. 도면에서, 점선은 Vmax를 나타낸다. 여기에서 파형의 낮은 부분을 데이터 0, 높은 부분을 데이터 1이라고 한다. 데이터가 0에서 1로 바뀌면 전원전압은 급격하게 증가한다는 것을 알 수 있다. 여기에서 전원전압의 증가량은 dV로 나타낸다. 제 2 PchMOS 트랜지스터(132)의 베이스는 커패시터(142)를 통해 VDDH에 접속된다. 결국 커패시터(142)에 의한 결합 때문에 dV만큼 전압 VDDH가 증가하면, 제 2 PchMOS 트랜지스터(132)의 베이스 전압 또한 dV만큼 증가한다.
제 1 레귤레이터회로(1121)에 있어서, 제 2 PchMOS 트랜지스터(132)의 베이스 전압의 상술한 증가는 기준전압 발생회로(1122)로부터 출력된 기준전압이 dV 만큼 증가하는 것으로 이해될 수 있다. 이 경우에, 제 1 레귤레이터회로(1121)로부터 출력되는 전압 VDD의 최대값은 Vmax+dV로 나타낸다. 제 2 PchMOS 트랜지스터(132)의 베이스는 저항(141)을 통해 기준전압 발생회로(1122)에 접속된다. 이러한 구성으로, 제 1 레귤레이터회로(1121)에 입력된 기준전압은 데이터가 0에서 1로 바뀐 직후에는 Vref+dV로 인식되지만, 전압은 시간이 흐름에 따라 Vref로 복귀한다. (Vref+dV)로부터 Vref로 바뀌는데 걸리는 시간은 저항(141)과 커패시터(142)의 특성값에서 산출된 시간상수에 의해 결정된다. 전압 VDD의 최대값은 수신된 전압값의 이러한 변화에 따라 Vmax로 바뀐다.
저항(141)과 커패시터(142)의 특성값은 R*C의 값이 데이터 전송속도보다 크도록 설정되는 것이 바람직하다. 여기에서 R은 저항(141)의 저항값이고, C는 커패시터(142)의 용량이다. 예컨대, R= 1㏁이고 데이터 전송속도가 4.7㎲이면 C는 4.7pF보다 큰 값으로 설정될 것이다.
이제 데이터가 1에서 0으로 변하는 경우를 설명하기로 한다. 이 경우는 제 1 레귤레이터회로(1121)에 입력될 기준전압이 dV만큼 감소되는 경우와 동일한 것으로 간주될 수 있다. 따라서 VDD의 최대값 또는 데이터 변화 직후의 제 1 레귤레이터회로(1121)로부터의 출력은 (Vmax-dV)로 나타낸다. VDD의 값은 (Vmax-dV)로부터 시간에 따라 Vmax로 복귀한다.
상술한 경우의 파형을 도 9의 (C)에 도시하였다. 변복조회로(113)는 VDD신호를 미분신호로 변환하는 미분회로를 포함한다. 미분신호(펄스신호)를 구하고 구해진 펄스신호를 래치함으로써 0에서 1로 또는 1에서 0으로의 데이터 변화를 검출할 수 있게 된다. 이러한 구성으로, 전압 VDDH가 과전압으로 되는 경우에도 수신된 데이터가 0인지 1인지를 판정할 수 있다. 도 9의 (D)는 미분신호의 파형을 나타낸다.
종래기술의 제 2 레귤레이터회로(917)는 과전압 상태의 경우에도 데이터를 오판단할 염려가 없기 때문에 본 실시예의 제 2 레귤레이터회로(116)로 사용될 수 있다.
상술한 바와 같이, 본 실시예의 무접촉 IC 카드(100)에 의해 VDDH 출력단자(127)는 4V 이상의 고전압을 발생하여 비휘발성 메모리(115)를 구동시키고, VDDL 출력단자(128)는 약 2V의 저전압을 발생시켜 논리회로(114)를 구동시키므 로 2전압 정류회로를 사용하는 전원회로로 인해 매우 단순한 구성으로 이것을 달성할 수 있다.
본 발명의 무접촉 IC 카드(100)는 이 무접촉 IC 카드(100)의 회로동작과 직접 관계되지 않는 종류의 전력을 소모하는 스텝다운회로뿐 아니라 스텝업회로도 구비하고 있지 않다. 따라서 무접촉 IC 카드(100)의 동작을 위해 리더/라이터로부터 공급되는 모든 전력을 사용할 수 있다. 이것은 통상의 동작을 안정화시켜 준다. 게다가 이것은 무접촉 IC 카드(100)가 리더/라이터로부터 비교적 멀리 떨어져 있을 경우에도 무접촉 IC 카드(100)의 안정한 동작을 보증해 주며, 리더/라이터와 무접촉 IC 카드(100)가 서로 통신할 수 있도록 그들 사이의 거리를 확장시켜 준다.
본 발명의 무접촉 IC 카드(100)는 비록 전원회로(111)로부터 출력된 전압이 과전압이라 하더라도 ASK-변조된 신호에 포함된 데이터가 0에서 1로 또는 1에서 0으로 변하는 것을 검출할 수 있다. 이것은 수신된 데이터가 오판단 되는 것을 방지해준다.
(제 2 실시예)
본 발명의 제 2 실시예에 대해 설명하기로 한다. 제 2 실시예의 무접촉 IC 카드는 전원회로(111)의 구성에서 제 1 실시예와 다르다. 이하에서는 공통의 구성요소에 대해서는 상세한 설명을 생략하고 차이점에 대해서만 집중적으로 설명하기로 한다.
도 10은 본 실시예의 전원회로(111)의 구성을 도시한 것이다. 도 10에 도시된 바와 같이, 제 1 실시예의 전원회로(111)에는 2개의 정류용 다이오드(121, 122)가 사용되나 제 2 실시예의 전원회로(111)에서는 N채널 MOS 트랜지스터(151, 152)가 정류용 장치로서 사용된다.
N채널 MOS 트랜지스터(151)의 소스 및 드레인은 단자(126) 및 VDDH 출력단자(127)에 각각 접속되고, 그 게이트는 단자(126)에 접속된다. N채널 MOS 트랜지스터(152)의 소스 및 드레인은 단자(126, 129)에 각각 접속되고, 그 게이트는 단자(129)에 접속된다. 이러한 구성으로, 제 2 실시예의 전원회로(111)는 도 6에 도시된 제 1 실시예의 전원회로와 동일한 방식으로 동작한다.
본 발명의 반도체 집적회로는 일반적인 CMOS공정으로 제조된다. 따라서 본 실시예에서처럼 도 6에 도시된 다이오드(121, 122)를 사용하는 것보다는 MOS 트랜지스터를 사용하는 것이 비용, 회로면적, 공정의 면에서 유리하다. 그 이유는 MOS 트랜지스터는 CMOS 게이트회로가 형성될 때 동시에 형성되기 때문이다.
(제 3 실시예)
본 발명의 제 3 실시예에 대해 설명하기로 한다. 제 3 실시예의 무접촉 IC 카드는 전원회로(111)의 구성에서 제 1 실시예와 다르다. 이하에서는 공통의 구성요소에 대해서는 상세한 설명을 생략하고 차이점에 대해서만 집중적으로 설명하기로 한다.
도 11은 본 실시예에 의한 전원회로(111)의 구성을 도시한 것이다. 도 11에 도시된 바와 같이, P채널 MOS 트랜지스터(153, 154)가 제 3 실시예의 전원회로(111)의 정류용 장치로서 사용된다. P채널 MOS 트랜지스터(153)의 소스 및 드레인은 단자(126)와 VDDH 출력단자(127)에 각각 접속되고, 그 게이트는 VDDH 출력단자(127)에 접속된다. P채널 MOS 트랜지스터(154)의 소스와 드레인은 단자(126, 129)에 각각 접속되며, 그 게이트는 단자(126)에 접속된다. 이러한 구성으로, 제 3 실시예의 전원회로(111)는 제 1 또는 제 2 실시예의 전원회로와 동일한 방식으로 동작한다.
본 발명의 반도체 집적회로는 반도체 기판으로서 저렴한 비용으로 제조될 수 있는 p형 기판을 이용하여 제조된다. 이 경우에 N채널 MOS 트랜지스터가 정류용으로 사용되면, 단자(126)에서의 전압이 감소되어 단자(129)에서의 전압보다 낮게 되면 p웰을 통과하는 전류는 전체 기판을 통해 맥동한다.
이와는 대조적으로, P채널 MOS 트랜지스터가 본 실시예에서처럼 정류용으로 사용되면, 단자(126)에서의 전압이 감소하여 단자(129)에서의 전압보다 낮게되는 경우에 흐르는 전류는 n웰에서 멈춘다. 이것은 반도체 집적회로의 전체동작을 안정화시키는 효과를 제공한다.
상술한 바와 같이, 제 2 및 제 3 실시예에서는 2개의 N채널 MOS 트랜지스터와 2개의 P채널 MOS 트랜지스터가 전원회로(111)의 2전압 정류회로에 사용된 정류용 장치로서 각각 사용된다. 말할 필요도 없이, 정류용 다이오드를 포함하는 다양한 종류의 정류용 장치를 조합하여 사용할 수 있다. 예컨대, N채널 MOS 트랜지스터와 P채널 MOS 트랜지스터를 정류용의 2개의 장치로 사용함으로써 상술한 동작을 얻을 수 있다.
(제 4 실시예)
본 발명의 제 4 실시예를 설명하기로 한다. 회로를 안정적으로 동작시키기 위해 전원전압은 거의 변경시키지 않는 것이 일반적으로 바람직하다. 따라서 본 실시예는 전압 VDDH가 변할 때 전압 VDD의 변화량을 작게 만드는 방법을 보여준다. 제 4 실시예의 무접촉 IC 카드는 전압 레귤레이터회로(112)의 구성에서 제 1 실시예와 다르다. 이하에서는 공통의 구성요소에 대해서는 상세한 설명을 생략하고 차이점에 대해서만 집중적으로 설명하기로 한다.
도 12는 본 실시예의 전압 레귤레이터회로(112)의 구성을 도시한 것으로, 제 2 커패시터(143)가 커패시터(142)와 접지 사이에 배치된다는 점에서 제 1 실시예의 회로(112)와 다르다. 여기에서 전압 VDDH가 dV 만큼 변하면, 기준전압 발생회로(1122)로부터 출력되는 기준전압은 C1/(C1+C2)×dV 만큼 바뀐다. 여기에서 C1은 제 1 커패시터(142)의 용량을 나타내고, C2는 제 2 커패시터(143)의 용량을 나타낸다. 이 경우에, 전압 VDDH가 dV 만큼 변할 때 전압 VDD의 최대전압은 Vmax ±C1/(C1+C2) ×dV이다. 이것은 전압 VDDH가 변할 때 전압 VDD의 변화량이 제 1 실시예보다 작다는 것을 나타낸다.
(제 5 실시예)
본 발명의 제 5 실시예를 설명하기로 한다. 본 실시예는 제 4 실시예에서처럼 전압 VDDH가 변할 때 전압 VDD의 변화량을 보다 작게 하는 다른 방법을 보여준다. 제 5 실시예의 무접촉 IC 카드도 또한 전압 레귤레이터회로(112)의 구성에서 제 1 실시예와 다르다. 이하에서는 공통의 구성요소에 대해서는 상세한 설명을 생략하고 차이점에 대해서만 집중적으로 설명하기로 한다.
도 13은 본 실시예의 전압 레귤레이터회로(112)의 구성도이다. 도 13에 도시된 바와 같이, 기준전압 발생회로(1122)의 출력과 전원회로(111)의 출력 사이에 커패시터(142, 144)가 직렬로 접속되고, 2개의 커패시터 사이에 배치된 노드는 레귤레이터회로(1121)의 입력에 접속된다. 여기에서 레귤레이터회로(1121)에 입력되는 전압은 용량분할에 의해 Vref+(VDDH-Vref)×C1/(C1+C2)가 된다. 여기에서 C1은 전원회로(111) 쪽에 있는 제 1 커패시터(142)의 용량을 나타내고, C2는 레귤레이터회로(1121) 쪽에 있는 제 2 커패시터(144)의 용량을 나타낸다. 이 경우에, 기준전압으로서 레귤레이터회로(1121)에 입력되는 전압은 전압 VDDH가 dV 만큼 변할 때 C1/(C1+C2)×dV 만큼 변한다. 이것은 이 방법이 전압 VDD의 변화량을 제한하는 제 4 실시예처럼 효과적이라는 것을 나타낸다.
(제 6 실시예)
본 발명의 제 6 실시예를 설명하기로 한다. 도 14는 본 실시예의 전압 레귤레이터회로(112)의 구성을 도시한 것이다. 도 14에 도시된 바와 같이, 본 실시예는 PchMOS 트랜지스터(145)가 제 1 실시예의 커패시터(142) 대신 배치된다는 특징을 갖는다. PchMOS 트랜지스터(145)의 게이트는 기준전압 발생회로(1122)로부터 기준전압을 수신하는 레귤레이터회로(1121)의 입력에 접속된다. PchMOS 트랜지스터(145)의 기판, 소스, 드레인은 전원회로(111)로부터 출력되는 VDDH에 접속된다.
PchMOS 트랜지스터(145)의 게이트 전압은 소스, 드레인 또는 기판의 전압보다 낮다. PchMOS 트랜지스터(145)가 턴온되면, 커패시터처럼 동작한다. 본 실시예의 상술한 구성으로, MOS 트랜지스터의 게이트에서의 용량이 사용될 수 있다. 이것은 커패시터의 면적을 줄여준다. 즉, 칩의 면적을 줄임으로써 비용을 절감할 수 있다.
(제 7 실시예)
본 발명의 제 7 실시예를 설명하기로 한다. 제 7 실시예의 무접촉 IC 카드는 전압 레귤레이터회로(112)의 구성에서 다른 실시예와 다르다. 이하에서는 공통의 구성요소에 대해서는 상세한 설명을 생략하고 차이점에 대해서만 집중적으로 설명하기로 한다. 도 15는 본 실시예의 전압 레귤레이터회로(112)의 구성도이다. 도 15에 도시된 바와 같이, N채널 MOS 트랜지스터(146)는 레귤레이터회로(1121)의 입력부에 접속된 노드와 접지 사이에 배치된다. 또 N채널 MOS 트랜지스터(146)의 게이트는 파워온 리셋회로(147)에 접속된다. 파워온 리셋회로(147)는 전원(VDDH)과 접지 사이에 배치된 저항, 커패시터(162), 입력부가 저항(161)과 커패시터(162) 사이에 배치된 노드에 접속되는 인버터장치(163)를 포함한다. 본 실시예에서는 파워온 리셋회로(147)가 VDDH에 접속되었지만 VDDL에 접속될 수도 있다.
본 실시예에서처럼 파워온 리셋회로가 구비되므로 무접촉 IC 카드(100)가 리더/라이터에 접근할 때 전원회로(111)에 의한 전원전압의 발생(이하, "카드가 파워온 되면"이라 함)에 의해 야기되는 전원전압의 급격한 증가에 기인하는 무접촉 IC 카드(100)의 내부회로의 파괴를 방지할 수 있다. 카드가 파워온 될 때의 파워온 리셋회로의 동작을 설명하기로 한다.
카드가 파워온될 때 비록 무접촉 IC 카드(100)의 사용에 종속되기는 하지만 전원전압 VDDH(또는 VDDL)는 종종 급격하게 상승되는 것으로 생각된다. 그러나 저항(161)과 커패시터(162) 사이에 배치된 노드에서의 전압은 커패시터(162)가 충전될 때까지 증가하지 않는다. 즉, 커패시터(162)는 저항(161)을 통해 충전되기 때문에 커패시터(162)가 충전되기 전에 일정량의 시간이 걸린다. 따라서 인버터 장치(163)는 카드가 파워온 된 직후에 L을 수신하고 파워온 후의 일정량의 시간 후에 H를 수신한다. 다른 관점에서는 인버터장치(163)는 카드가 파워온 된 직후에 H를 출력하고 파워온 후의 일정량의 시간 후에 L을 출력한다.
N채널 MOS 트랜지스터(146)는 커패시터(162)가 충전된 후 및 인버터장치(163)가 L의 출력을 시작하기 전의 기간 동안 온된다. 이러한 환경하에서 본 실시예의 기준전압 발생회로(1122)는 파워온 직후의 불안정성 때문에 정확한 기준전압을 발생시킬 수 없다. 반면, 카드가 파워온되는 경우에도 커패시터(142)에 의해 결합이 발생한다. 따라서 기준전압을 수신하는 레귤레이터회로(1121)의 입력에 접속된 노드에서의 전압은 전압 VDDH가 0에서 V까지 증가할 때 적어도 V까지 증가한다.
그러나 본 실시예의 상술한 구성에서 N채널 MOS 트랜지스터(146)는 인버터장치(163)가 L의 출력을 시작할 때까지 온되기 때문에 전류가 접지로 흐른다. 이것은 레귤레이터회로(1121)에 입력되는 기준전압의 증가를 억제한다. 이것에 의해 레귤레이터회로(1121)에 입력되는 기준전압과 전압 VDDH 사이에 차가 발생한다. 이것이 발생하면 레귤레이터회로(1121)가 구동되고, 레귤레이터회로(1121)는 수신된 전압 VDDH를 감소시킴으로써 전압 VDD를 출력한다. 즉, 레귤레이터회로(1121)는 카드가 파워온될 때 전원전압이 급속하게 증가하더라도 카드가 파워온된 직후에 구동된다. 이 구성에 의해 무접촉 IC 카드(100)의 내부회로는 파괴가 방지된다. 무접촉 IC 카드(100)의 파괴는 예컨대 레귤레이터회로(1121)가 구동되지 않을 때 발생하는 과전압 신호의 순환 때문에 발생하는데, 레귤레이터회로(1121)가 구동되지 않는 이유는 예컨대, 무접촉 IC 카드(100)가 리더/라이터로 급격히 접근하기 때문에 전원회로(111)로부터 출력되는 신호의 전압이 급격한 증가로 인해 전원 전압이 급격히 증가하기 때문이다.
(제 8 실시예)
본 발명의 제 8 실시예를 설명하기로 한다. 본 실시예는 제 7 실시예의 파워온 리셋회로(147)의 변형에 의한 특징을 갖는다. 이하에서는 공통의 구성요소에 대해서는 상세한 설명을 생략하고 제 7 실시예와의 차이점에 대해서만 집중적으로 설명하기로 한다. 도 16은 본 실시예의 전압 레귤레이터회로(112)의 구성도이다. 도 16에 도시된 바와 같이, 본 실시예의 파워온 리셋회로(148)는 병렬로 배치된 저항(161)과 PchMOS 트랜지스터(164)를 포함한다. 파워온 리셋회로(148)의 동작을 설명하기로 한다.
우선 카드가 파워온되면, PchMOS 트랜지스터(164)는 구동되지 않으므로 제 7 실시예와 동일한 동작을 한다. 다음은 매우 짧은 시간에 파워온 및 파워오프가 실행되는 경우에 대해 설명하기로 한다. 상술한 경우는 예컨대, (1) 무접촉 IC 카드(100)가 리더/라이터에서 떨어졌다가 곧바로 다시 접근하였을 때, (2) 리더/라이터와 무접촉 IC 카드(100) 사이의 전파의 통신이 어떤 물질에 의해 인터셉트되고 곧 회복될 때에 발생한다. 이러한 경우에는 처음에 파워온으로 충전된 커패시터(162)가 저항(161)을 통해 방전되었다. 그러나 제 7 실시예에서 설명된 바와 같이, 파워온시에 내부 회로의 파괴를 방지하기 위해서는 일반적으로 저항(161)의 저항값이 너무 작지 않은 것이 바람직하다. 결국 저항(161)을 통해 커패시터(162)를 방전시키기 위해서는 일정량의 시간이 걸린다.
상술한 환경하에서, 카드가 일단 파워오프된 직후에 다시 파워온되었을 때 커패시터(162)가 충전된 경우가 있을 수가 있다. 이 경우에 인버터장치(163)는 제 2 파워온시에 H를 수신하고 L을 출력한다. 이것은 N채널 MOS 트랜지스터(146)를 제 2 파워온시에 턴오프시킨다.
한편, 제 2 파워온시에, 커패시터(142)에 의해 다시 결합이 발생하고, 기준전압으로서 레귤레이터회로(1121)에 입력된 전압은 전원전압으로 증가한다. 이러한 현상이 발생하면, 레귤레이터회로(1121)는 N채널 MOS 트랜지스터(146)가 오프되기 때문에 동작을 멈추고, 기준전압으로서 레귤레이터회로(1121)에 입력된 전압은 전원전압과 동일하게 된다.
본 실시예에서, 카드가 파워오프되면 PchMOS 트랜지스터(164)가 턴온된다. 이것에 의해 커패시터(162)가 빠르게 방전될 수 있다. 따라서 카드가 일단 파워오프된 직후 다시 파워온되는 경우에도 인버터장치(163)는 보다 확실한 방식으로 L을 수신할 수 있다. 이에 따라 카드가 제 2 시간에서 파워온되면 인버터장치(163)가 H를 출력하게 함으로써 N채널 MOS 트랜지스터(146)가 온으로 되게 할 수 있다. 결국 커패시터(142)에 의해 결합이 발생하는 경우에도 기준전압으로서 레귤레이터회로(1121)에 입력되는 전압과 전압 VDDH 사이에 차가 발생하기 때문에 레귤레이터회로(1121)가 구동된다.
(변형예)
지금까지, 본 발명의 다양한 실시예에 대해 설명하였다. 그러나 본 발명은 이들 실시예에만 한정되는 것은 아니다. 본 발명은 예를들면 다음과 같이 변형할 수 있다.
(1) 본 발명의 반도체 집적회로에서, 레귤레이터회로(1121)와 기준전압 발생회로(1122)는 상술한 구성으로 한정되지 않는다. 보다 구체적으로 레귤레이터회로(1121)는 상술한 실시예에서는 PchMOS 트랜지스터와 PNP형 바이폴라 트랜지스터로 구성되어 있으나, 바이폴라 트랜지스터만으로, 또는 MOS 트랜지스터만으로 구성할 수도 있다. 본 발명에 최대 출력 전압값이 입력기준전압에 따라 결정되는 종류의 어떠한 레귤레이터회로도 적용될 수 있다.
(2) 전원전압(VDDH)이 변하더라도 일정한 기준전압이 발생하는 유형의 어떠한 회로도 기준전압 발생회로(1122)로서 본 발명에 적용될 수 있다. 예컨대 기준전압을 접지에 접속하고 전원측에 정전류회로를 배치함으로써 상술한 실시예에 나타낸 어떠한 구성을 갖는 레귤레이터회로(1121)도 기준전압 발생회로(1122)로 사용할 수 있다.
(3) 커패시터의 포맷은 PchMOS 트랜지스터를 이용하여 제 6 실시예에서 설명하였다. 그러나 강유전성 커패시터 또는 상간 커패시터와 같은 다른 포맷의 커패시터가 사용될 수도 있다. 본 실시예에서 파워온 리셋회로는 카드가 파워온된 후에만(즉, 그것을 시간으로 제어함으로써) 구동된다. 그러나 파워온 리셋회로는 전원전압이 일정한 전압값보다 낮을 때에만(즉, 그것을 전압값으로 제어함으로써) 구동될 수 있다.
(4) 상술한 실시예에서, 2전압 정류회로는 전원회로(111)로서 사용된다. 이 구성은 전파의 형태로 리더/라이터로부터 공급되는 전력을 효과적으로 사용하고, 리더/라이터와 무접촉 정보매체 사이의 긴 거리에 기인하는 오작동을 방지하며, 리더/라이터와 무접촉 정보매체가 서로 통신할 수 있도록 그들 사이의 거리를 연장하는 효과를 제공한다. 그러나 전원회로(111)는 이러한 구성으로 제한되는 것은 아니며, 종래에 사용되던 전파 정류회로도 사용될 수 있다.
(5) 제 2 및 제 3 실시예에서, 전원회로(111)의 다양한 구성에 대해 설명하였다. 제 4 ~제 8 실시예에서는 전압 레귤레이터회로(112)의 다양한 구성을 설명하 였다. 이들 회로를 적절하게 조합하여 본 발명의 반도체 집적회로를 구성할 수 있다.
첨부도면을 참조하여 본 발명의 실시예를 상세히 설명하였으나 당업자라면 다양한 변경과 수정을 가할 수 있는 것이 분명하다. 따라서 본 발명의 사상으로부터 벗어남이 없는 이러한 변경과 수정은 본 발명의 포함되는 것으로 간주되어야 한다.
상술한 바와 같은 본 발명의 구성에 의하면 변복조회로에 의해 수신된 데이터 신호의 전압이 일정한 값을 초과하지 않게 되고, 리더/라이터로부터 공급되는 전력을 효과적으로 사용할 수 있게 된다.

Claims (22)

  1. 교류전원을 직류전원으로 정류하는 정류회로와;
    직류전원이 입력되는 입력단자와, 출력단자와, 기준전압이 입력되는 제어단자를 포함하며, 상기 출력단자로부터 출력되는 전압이 상기 제어단자에 입력된 기준전압에 의해 결정되는 전압값을 초과하지 않도록 제어를 실행하는 레귤레이터회로와;
    상기 직류전원의 전압변화에 대응하여 상기 제어단자에 입력되는 기준전압을 변경하는 기준전압 변경회로를 포함하는 것을 특징으로 하는 반도체 집적회로.
  2. 제 1 항에 있어서,
    상기 기준전압 변경회로는,
    기준전압을 출력하는 기준전압 출력단자를 구비하는 기준전압 발생회로와;
    커패시터의 일단이 상기 입력단자에 접속되고, 저항의 일단이 상기 기준전압 출력단자에 접속되는, 서로 직렬로 접속된 커패시터와 저항을 포함하는 CR 시상수회로를 포함하고;
    상기 제어단자는 상기 커패시터와 저항 사이에 배치된 노드에 접속되는 것을 특징으로 하는 반도체 집적회로.
  3. 제 2 항에 있어서,
    상기 커패시터는 MOS 트랜지스터이고,
    상기 MOS 트랜지스터의 소스, 드레인 및 기판은 상기 입력단자에 접속되고, 상기 MOS 트랜지스터의 게이트는 상기 저항과 제어단자 사이에 배치된 노드에 접속되는 것을 특징으로 하는 반도체 집적회로.
  4. 제 2 항에 있어서,
    상기 기준전압 변경회로는 일단이 상기 제어단자에 접속되고, 타단이 접지선에 접속되는 제 2 커패시터를 추가로 포함하는 것을 특징으로 하는 반도체 집적회로.
  5. 제 1 항에 있어서,
    상기 기준전압 변경회로는,
    기준전압을 출력하는 기준전압 출력단자를 포함하는 기준전압 발생회로와;
    일단이 상기 입력단자에 접속되는 제 1 커패시터와;
    일단이 상기 기준전압 출력단자에 접속되고, 타단이 제 1 커패시터의 타단에 접속되는 제 2 커패시터를 포함하고,
    상기 제어단자는 상기 제 1 커패시터와 제 2 커패시터 사이에 배치된 노드에 접속되는 것을 특징으로 하는 반도체 집적회로.
  6. 제 2 항에 있어서,
    상기 정류회로가 직류전원을 출력하기 시작한 후의 소정시간에 출력이 제 1 출력레벨에서 제 2 출력레벨로 변하는 파워온 리셋회로와;
    적어도 제 1 단자, 제 2 단자 및 제 3 단자를 구비하고, 제 1 단자가 상기 파워온 리셋회로의 출력단자에 접속되며, 제 2 단자가 접지선에 접속되고, 제 3 단자가 상기 제어단자에 접속되어, 상기 파워온 리셋회로의 출력이 제 1 출력레벨일 때 제 2 단자와 제 3 단자 사이에 전류가 흐르도록 하고, 상기 파워온 리셋회로의 출력이 제 2 출력레벨일 때 제 2 단자와 제 3 단자 사이에 전류가 흐르는 것을 방지하는 스위칭 장치를 추가로 포함하는 것을 특징으로 하는 반도체 집적회로.
  7. 제 6 항에 있어서,
    상기 스위칭 장치는 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로.
  8. 제 6 항에 있어서,
    상기 파워온 리셋회로는,
    일단이 접지선에 접속되는 제 2 커패시터와;
    상기 정류회로가 직류전원을 출력하기 시작한 후로부터 제 2 커패시터가 충전될 때까지 출력이 제 1 출력레벨이고, 제 2 커패시터가 충전된 후의 출력이 제 2 출력레벨인 인버터장치를 포함하는 것을 특징으로 하는 반도체 집적회로.
  9. 제 8 항에 있어서,
    상기 파워온 리셋회로는,
    일단이 상기 제 2 커패시터와 상기 인버터 장치의 입력단자 사이에 배치된 노드에 접속되고, 타단이 상기 직류전원을 출력하는 상기 정류회로의 출력단자에 접속되는 임피던스 장치와;
    일단이 상기 제 2 커패시터와 상기 인버터 장치의 입력단자 사이에 배치된 노드에 접속되어, 상기 정류회로가 직류전원을 출력하는 것을 중단할 때 자신을 통해 전류가 흐르도록 하고, 상기 제 2 커패시터가 방전되도록 하는 스위칭 장치를 추가로 포함하는 것을 특징으로 하는 반도체 집적회로.
  10. 제 1 항에 있어서,
    상기 레귤레이터회로의 출력단자로부터의 출력을 미분하여 미분신호를 출력하는 미분회로와;
    상기 미분신호에 따라 상기 직류전원의 전압값의 변화를 검출하는 검출수단을 추가로 포함하는 것을 특징으로 하는 반도체 집적회로.
  11. 제 1 항에 있어서,
    상기 정류회로는 상이한 전압값을 갖는 2개의 직류 전원을 병렬로 출력하는 2전압 정류회로인 것을 특징으로 하는 반도체 집적회로.
  12. 제 11항에 있어서,
    상기 입력단자는 상기 2전압 정류회로로부터 출력되는 2개의 직류전원 중에서 보다 높은 전압값을 갖는 직류전원이 입력되는 것을 특징으로 하는 반도체 집적회로.
  13. 무접촉 정보매체의 외부로부터 ASK-변조된 캐리어를 수신하고 교류전원을 발생하는 전원발생회로와;
    상기 전원발생회로에 의해 발생된 교류전원을 직류전원으로 정류하는 정류회로와;
    기준전압을 출력하는 기준전압 발생회로와;
    직류전원을 수신하는 입력단자, 제어단자 및 출력단자를 포함하며, 상기 제어단자에 의해 수신된 전압값으로부터 결정된 전압값을 초과하지 않도록 직류전원을 조정하고, 조정된 직류전원을 상기 출력단자로부터 출력하는 레귤레이터회로와;
    직류전원의 전압변화에 따라 기준전압을 변경하는 기준전압 변경회로를 포함하는 것을 특징으로 하는 무접촉 정보매체.
  14. 제 13 항에 있어서,
    상기 출력단자로부터의 출력을 미분하는 미분회로와;
    상기 미분회로로부터 출력되는 직류전원의 전압값의 변화를 검출하는 검출회로를 포함하는 것을 특징으로 하는 무접촉 정보매체.
  15. 제 14 항에 있어서,
    상기 정류회로는 교류전원을 정류하고, 상이한 전압값을 갖는 2개의 직류전원을 병렬로 출력하는 2전압 정류회로인 것을 특징으로 하는 무접촉 정보매체.
  16. 전원으로부터 ASK-변조된 캐리어를 수신하는 무접촉 IC 카드로서 사용되는 것을 특징으로 하는 제 14 항 기재의 무접촉 정보매체.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제어단자에 의해 수신된 전압값으로부터 결정된 전압값을 초과하지 않도록 직류전원을 출력하는 레귤레이터 회로를 포함하는 반도체 집적회로의 구동방법에 있어서,
    디지털 데이터에 의해 ASK-변조된 캐리어가 안테나 코일에 의해 수신되는 수신단계와;
    상기 캐리어가 수신되고 상기 안테나 코일의 양단에서 발생되는 교류전원이 정류되는 정류단계와;
    상기 캐리어에 실린 디지털 데이터는, 직류전원을 상기 레귤레이터회로에 입력하고, 상기 레귤레이터회로의 출력을 미분하여 구한 펄스신호를 래치함으로써 식별되는 값 식별단계를 포함하고,
    상기 제어단자에 입력되는 전압의 값은 직류전원의 전압변화에 대응하여 변경되는 것을 특징으로 하는 반도체 집적회로의 구동방법.
KR1020000030286A 1999-06-02 2000-06-02 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 KR100700849B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15500999 1999-06-02
JP???11-155009 1999-06-02
JP???11-231110 1999-08-18
JP23111099 1999-08-18

Publications (2)

Publication Number Publication Date
KR20010029777A KR20010029777A (ko) 2001-04-16
KR100700849B1 true KR100700849B1 (ko) 2007-03-29

Family

ID=26483123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000030286A KR100700849B1 (ko) 1999-06-02 2000-06-02 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법

Country Status (5)

Country Link
US (1) US6659352B1 (ko)
EP (1) EP1058376B1 (ko)
KR (1) KR100700849B1 (ko)
CN (1) CN1203446C (ko)
TW (1) TW498598B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781074B1 (fr) * 1998-07-08 2006-04-28 Commissariat Energie Atomique Interface analogique pour circuit d'echange d'informations autonome
JP3923297B2 (ja) * 2001-10-29 2007-05-30 富士通株式会社 情報処理装置およびカード型情報処理デバイス
FR2835119B1 (fr) 2002-01-24 2005-03-18 St Microelectronics Sa Demodulateur a large dynamique pour cartes a puce ou etiquettes sans contact
JP2003296683A (ja) * 2002-04-04 2003-10-17 Matsushita Electric Ind Co Ltd 非接触ｉｃカード
JP4104502B2 (ja) * 2003-07-25 2008-06-18 アルプス電気株式会社 パッシブキーレスエントリ装置
JP4455079B2 (ja) * 2004-01-30 2010-04-21 富士通マイクロエレクトロニクス株式会社 電源回路
JP4157484B2 (ja) * 2004-03-17 2008-10-01 株式会社日立製作所 半導体集積回路およびそれを用いた磁気記憶装置
DE102004014203B4 (de) * 2004-03-23 2006-02-02 Infineon Technologies Ag Kontaktloser Datenträger mit Stromdemodulation
JP2008514050A (ja) * 2004-09-14 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 過電圧保護デバイス並びに無線周波数受信器及びそのようなデバイスを有する無線周波数識別タグ
EP1907992B1 (en) * 2005-05-27 2010-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20080036168A (ko) * 2005-06-24 2008-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 무선 통신 시스템
US7832647B2 (en) * 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101349880B1 (ko) * 2006-10-02 2014-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8570151B2 (en) * 2007-01-10 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7729147B1 (en) * 2007-09-13 2010-06-01 Henry Wong Integrated circuit device using substrate-on-insulator for driving a load and method for fabricating the same
KR101843433B1 (ko) * 2011-04-04 2018-05-15 삼성전자주식회사 전압 조정 회로, 이를 포함하는 비접촉식 카드, 및 비접촉식 카드 시스템
US10004913B2 (en) * 2014-03-03 2018-06-26 The Board Of Trustees Of The Leland Stanford Junior University Methods and apparatus for power conversion and data transmission in implantable sensors, stimulators, and actuators
WO2015171213A1 (en) 2014-05-09 2015-11-12 The Board Of Trustees Of The Leland Stanford Junior University Autofocus wireless power transfer to implantable devices in freely moving animals
US11469619B2 (en) 2020-06-24 2022-10-11 Samsung Electronics Co., Ltd. Signal power management circuits and smart cards including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04252312A (ja) * 1991-01-28 1992-09-08 Sharp Corp 電圧コンバータ回路
JPH08335897A (ja) * 1995-06-08 1996-12-17 Shinko Electric Co Ltd データ受信機
JPH10201088A (ja) * 1997-01-17 1998-07-31 Hitachi Ltd 定電圧電源回路および半導体集積回路並びにｉｃカード
JPH10222234A (ja) * 1997-01-31 1998-08-21 Nec Corp 基準電圧発生回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479172A (en) 1994-02-10 1995-12-26 Racom Systems, Inc. Power supply and power enable circuit for an RF/ID transponder
JPH0962816A (ja) * 1994-10-06 1997-03-07 Mitsubishi Electric Corp 非接触ｉｃカードおよびこれを含む非接触ｉｃカードシステム
GB9505350D0 (en) 1995-03-16 1995-05-03 British Tech Group Electronic identification system
US5815355A (en) 1997-10-06 1998-09-29 Atmel Corporation Modulation compensated clamp circuit
US6173899B1 (en) * 1998-04-03 2001-01-16 Alexander Rozin Method and system for contactless energy transmission and data exchange between a terminal and IC card

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04252312A (ja) * 1991-01-28 1992-09-08 Sharp Corp 電圧コンバータ回路
JPH08335897A (ja) * 1995-06-08 1996-12-17 Shinko Electric Co Ltd データ受信機
JPH10201088A (ja) * 1997-01-17 1998-07-31 Hitachi Ltd 定電圧電源回路および半導体集積回路並びにｉｃカード
JPH10222234A (ja) * 1997-01-31 1998-08-21 Nec Corp 基準電圧発生回路

Also Published As

Publication number Publication date
US6659352B1 (en) 2003-12-09
KR20010029777A (ko) 2001-04-16
CN1203446C (zh) 2005-05-25
EP1058376B1 (en) 2011-07-27
TW498598B (en) 2002-08-11
EP1058376A2 (en) 2000-12-06
CN1280349A (zh) 2001-01-17
EP1058376A3 (en) 2002-12-18

Similar Documents

Publication Publication Date Title
KR100700849B1 (ko) 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법
TWI483593B (zh) A semiconductor integrated circuit, a card carrying the same, and an operation method thereof
US7890054B2 (en) Rectifier circuit and radio communication device
JP5155642B2 (ja) Ｉｄタグ
US5889489A (en) Diode receiver for radio frequency transponder
JP3784271B2 (ja) 半導体集積回路とこれを搭載した非接触型情報媒体
US7003680B2 (en) Contactless apparatus and card-type device having clock rectifier that is independent of power rectifier and demodulator with RC time constant based on selectable resistor
JP4786316B2 (ja) 半導体集積回路装置及びそれを用いたｉｃカード
EP0596124A1 (en) Data carrier
US6011488A (en) Radio frequency interface device for a transponder
JP4750530B2 (ja) 半導体集積回路装置及びそれを用いた非接触電子装置
JP4574683B2 (ja) 信号抽出回路
US6525362B2 (en) IC chip for contactless IC card
JP4759053B2 (ja) 非接触型電子装置及びそれに搭載される半導体集積回路装置
CN103714378A (zh) 一种无源射频标签的智能化能量管理系统与能量管理方法
JP3425118B2 (ja) 半導体集積回路、当該半導体集積回路を搭載した非接触型情報媒体、及び半導体集積回路の駆動方法
US7593690B2 (en) Signal converter, RFID tag having signal converter, and method of driving RFID tag
US20050040885A1 (en) Contactless IC card
JP4024936B2 (ja) 電圧発生回路
KR100874983B1 (ko) 태그 칩 및 이의 구동방법
US6262903B1 (en) Direct-current power supply circuit having control sections with at least one control section having priority over another control section
JP2005293597A (ja) 半導体集積回路とこれを搭載した非接触型情報媒体
WO2004025551A1 (ja) 半導体集積回路及び非接触型情報媒体
US20090128354A1 (en) Power supply for providing an internal power supply voltage
Zubov et al. An UHF RFID Tag Design in a Single-Poly 90 nm CMOS Process

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee