CN1203446C - 半导体集成电路、具该电路的无接触信息媒体及驱动方法 - Google Patents

半导体集成电路、具该电路的无接触信息媒体及驱动方法 Download PDF

Info

Publication number
CN1203446C
CN1203446C CNB001216384A CN00121638A CN1203446C CN 1203446 C CN1203446 C CN 1203446C CN B001216384 A CNB001216384 A CN B001216384A CN 00121638 A CN00121638 A CN 00121638A CN 1203446 C CN1203446 C CN 1203446C
Authority
CN
China
Prior art keywords
voltage
circuit
capacitor
output
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001216384A
Other languages
English (en)
Other versions
CN1280349A (zh
Inventor
浅田浩明
中根让治
角辰己
松浦武敏
井上敦雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1280349A publication Critical patent/CN1280349A/zh
Application granted granted Critical
Publication of CN1203446C publication Critical patent/CN1203446C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Rectifiers (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

一种半导体集成电路，其驱动电源来自调制有数据的载波，该半导体集成电路的特征在于即使在所得到的电源电压已变为过电压时也能够正确地鉴别解调数据，并能够有效地利用载波提供的电源。该半导体集成电路包括：作为电源电路111的一个两电压整流器电路；控制用于解调数据的具有较高电压(VDDH)的电源不超过一定的电压值的一个稳压器电路112；一个电阻141；和一个电容器142。采用这种结构，作为参考电压输入到稳压器电路1121的电压随由幅度的变化引起的电压VDDH的变化而变化。

Description

半导体集成电路、具该电路的无接触信息媒体 及驱动方法
本申请以在日本提交的JP2000-153785号专利申请为基础，其内容作为参考而结合于本文之中。
技术领域
本发明涉及一种半导体集成电路、具有该半导体集成电路的无接触信息媒体，及驱动该半导体集成电路的方法。
背景技术
目前，无接触信息媒体如IC卡已经实际应用，其中，在无接触信息媒体中使用线圈的互感，以具有一定波长的无线电波的方式进行数据传送和供电。根据能够相互进行通信的IC卡和读/写器之间的距离，将IC卡大致分类为接近型、邻接型等等。当前，每种类型都备有其标准。
能够用于距读/写器大约1cm到20cm的接近型IC卡特别具有非常宽的使用范围。例如：IC卡与读/写器之间在无接触的状态下相互通信将门打开或关闭时，持有用作季票的人能够通过检票口，而无须将卡从卡盒中取出。
然而，对于具有广泛用途的IC卡来说，重要的是IC卡要紧凑和轻便。另外，IC卡的使用范围越宽，卡就会加工得越粗糙。因此，为了防止这种粗糙的加工，常规的做法是使IC卡这样的无接触信息媒体具有一个包含复杂电路的半导体集成电路。
下面来描述典型的具有半导体集成电路的无接触IC卡。图1示出一个典型的无接触IC卡的结构的框图。需注意，图1示出一种读/写器990和IC卡900，该读/写器990向/从IC卡发射/接收无线电波。IC卡900的结构和运作描述如下。
IC卡900包括一个天线线圈981，用它来向/从一个连接至读/写器990的天线线圈991发射/接收无线电波。当天线线圈981从天线线圈991接收无线电波时，天线线圈981的两端产生交流电压，所产生的交流电压被输入到包含在IC卡900内的一个半导体集成电路910。图中的982表示一个用于调谐的电容器。
用于接收的天线线圈981通常都被连接至IC卡900的半导体集成电路910。通常也将用于调谐的电容器982连接至IC卡900的半导体集成电路910，但是，在某些情况下，它被设置在半导体集成电路910内。
IC卡900从读/写器990接收ASK(幅度移动键控)-调制信号，并从接收的信号获得驱动半导体集成电路910的电力，还获得来自读/写器990的数据。图2示出从读/写器990发射的载波的结构的一个具体的例子。如该图所示，ASK-调制载波内的小幅度的部分代表数据0，大幅度的部分代表数据1。
半导体集成电路910包括一个电源电路911、一个第一稳压器电路912、一个调制/解调电路913、一个逻辑电路914、一个非易失性存储器915、一个降压电路916和一个第二稳压器电路917。需注意，由于后面所述的原因，可用一个升压电路来替换降压电路916。
图3示出电源电路911的内部结构。如该图所示，在传统的IC卡900中，一个普通的全波整流电路9111和用于平滑的电容器9112构成电源电路911。采用这种结构，天线线圈981两端产生的交流电压被整流为直流电压VCC，然后，第一稳压器电路912将整流过的电流稳压，使之不超过一定的电压值，并将经过稳压的电流用作驱动调制/解调电路913或存储器915的电压。经过整流的电流还被降压电路916降压，并经第二稳压器电路917稳压，使之不超过一定的电压值，并将经过稳压的电流用作驱动逻辑电路914的电压。
虽然在图1中没有示出，但已通过第一稳压器电路912的电流也对模拟电路如时钟信号发生器电路提供驱动电源。这里，时钟信号发生器电路从天线线圈981所产生的交流电压产生一个时钟信号，该时钟信号用于运作逻辑电路914和非易失性存储器915。
通常，像逻辑电路那样的数字电路由相对较低的电压来驱动(约2V-3V)，而高于此电压的电压需要提供给非易失性存储器915。例如：FeRAM要求大约3V至7V的电压，EEPROM需要大约10V电压(用于写或擦除)。为解决这个问题，在传统的无接触IC卡900内，由电源电路911产生的电压被降压电路916降压，然后送到逻辑电路914。或者，可以由电源电路911产生驱动逻辑电路914的低电压，然后，可由升压电路将所产生的电压升压后，以用于驱动模拟电路(如：调制/解调电路913和时钟信号发生器电路)和非易失性存储器915。
如图2所示，在IC卡900与读/写器990之间传送的数据被调制在载波上，无接触IC卡900从读/写器990接收的数据由调制/解调电路913进行解调；调制/解调电路913调制要从无接触IC卡900发射到读/写器990的数据。在IC卡900与读/写器990之间传送的数据由逻辑电路914控制，并被存储到非易失性存储器915内。
同时，在使用线圈的互感来供电并发射/接收数据的无接触IC卡900中，由电源电路911所产生的电压依赖于读/写器990(供电源)与无接触IC卡900之间的距离而变化。其间很短的距离特别地会产生一个过电压，并毁坏无接触IC卡900的内部电路。为了防止这种弊端，设置第一和第二稳压器电路912和917，以稳定电源电路911所产生的电压，使之不超过一定的电压值。
图4示出通常用作第一稳压器电路912的电路结构。第一和第二P沟道MOS晶体管(以下称之为PchMOS晶体管)931和932串联在电源电路911的输出(图中表示为“VCC”)和地之间。第一PchMOS晶体管931的栅极和漏极直接地相互连接，第一PchMOS晶体管931的源极连接至VCC。
第一PchMOS晶体管931的漏极连接至第二PchMOS晶体管932的源极，第二PchMOS晶体管932的栅极和漏极分别连接至参考电压产生电路933的输出和地。第一和第二PchMOS晶体管931和932之间的一个节点连接至第一PNP型双极晶体管934的基极。第一PNP型双极晶体管934的集电极接地，其发射极经电阻935连接至VCC。第一PNP型双极晶体管934的发射极还连接至第二PNP型双极晶体管936的基极，第二PNP型双极晶体管936的集电极接地。第二PNP型双极晶体管936的发射极作为电源(图中表示为VDD)输至调制/解调电路913或非易失性存储器915。
现描述第一稳压器电路912的运作情况。将第一稳压器电路912的第二PchMOS晶体管932的阈值电压表示为VGS；将第一PNP型双极晶体管934的基极和发射极之间的电压表示为VBE1；将第二PNP型双极晶体管936的基极和发射极之间的电压表示为VBE2；将参考电压产生电路933产生的参考电压表示为“Vref”，那么，当从电源电路911输出的电压VCC超过值(Vref+VGS+VBE1+VBE2)时，PNP型双极晶体管导通，以将稳压器电路输出的电压VDD降低到(Vref+VGS+VBE1+VBE2)。以下，将第一稳压器电路912稳压的输出电压VDD的暂定的最大值(Vref+VGS+VBE1+VBE2)表示为“Vmax”。该最大电压控制的细节如下。
参考电压产生电路933的输出被输入至第二PchMOS晶体管932的栅极，结果，栅极电压为Vref。如果第二PchMOS晶体管932的阈值电压表示为VGS，第二PchMOS晶体管932的源极电压就是(Vref+VGS)。当源极电压超过该值时，第二PchMOS晶体管932导通，以将源极电压降低到(Vref+VGS)。另一方面，当源极电压小于(Vref+VGS)时，第二PchMOS晶体管932截止，没有电流流通，并且从第一PchMOS晶体管931的漏极送来电流，使源极电压升高到(Vref+VGS)。结果，在两种情况下，第二PchMOS晶体管932的源极电压最终都成为(Vref+VGS)。
现描述第一PchMOS晶体管931的运作情况。如上所述，第一PchMOS晶体管931的漏极连接至第二PchMOS晶体管932的源极，第一PchMOS晶体管931的栅极和漏极相互连接起来。由于第二PchMOS晶体管932的源极电压是(Vref+VGS)，第一PchMOS晶体管931的栅极电压是(Vref+VHS)。如果第一PchMOS晶体管931的阈值电压表示为VGS2，那么当电压VCC超过(Vref+VGS+VGS2)时，第一PchMOS晶体管931导通。
现描述第一PNP型双极晶体管934的运作情况。如上所述，第一PNP型双极晶体管934的基极电压是(Vref+VGS)。由于第一PNP型双极晶体管934的发射极和基极是用pn节结合的方法连接起来的，所以，为了使电流流过发射极和基极之间的区域，基极-发射极电压VBE1就需要高于二极管的正向电压。
因此，当电流通过第一PNP型双极晶体管934时，发射极电压是(Vref+VGS+VBE1)。
下面描述第二PNP型双极晶体管936。第一PNP型双极晶体管934的发射极连接至第二PNP型双极晶体管936的基极，因此，第二PNP型双极晶体管936的基极电压是(Vref+VGS+VBE1)。这里，当第二PNP型双极晶体管936的基极-发射极电压表示为VBE2时，按照与第一PNP型双极晶体管934同样的方法，第二PNP型双极晶体管936的发射极电压就是Vmax(＝Vref+VGS+VBE1+VBE2)。
当该发射极电压超过Vmax时，第二PNP型双极晶体管936导通，并将发射极电压降低至Vmax。第二PNP型双极晶体管936的发射极是来自第一稳压器电路912的输出，也是输至调制/解调电路913等的电源VDD。就是说，电压VDD被稳压为不超过Vmax。
当来自电源电路911的电压VCC小于Vmax时，第二PNP型双极晶体管936不导通。因此，第一稳压器电路912不工作。由第一稳压器电路912输出的电压VDD等于由电源电路911送来的电压VCC。
如前所述，当采用ASK调制的载波在读出器990与无接触IC卡900之间传送数据时，根据幅度的水平来定义数据0和1。幅度大的载波部分被规定为数据1，幅度小的载波部分被规定为数据0。如图2所示，对应于数据0的载波部分实际上具有一定水平的幅度，而不是没有幅度。这种安排是惟恐无接触IC卡900驱动失败而作的，在由于连续的0数据不发送载波以及不产生电源电压(VCC或VDD)时会发生这种驱动失败。
这里，当小幅度的大小接近于相应的Vmax时，电压VCC超过当幅度变大时的Vmax。此电压驱动第一稳压器电路912并使电压VDD降低至Vmax。因此，当数据为0并且当数据为1时，输至调制/解调电路913的电压VDD之间的差值会变得更小。
在调制/解调电路913解调VDD时，判断接收的数据信号是0还是1。因此，当对应于数据0和数据1的电压值之间的差值变小时，有可能调制/解调电路913不能判断数据0和数据1之间的差值，并且在信号内存在噪声时，有可能引起工作不正常。
再有，当小幅度的大小大于对应于的Vmax时，第一稳压器电路912总是被驱动的。当发生这种情况时，在信号已经通过第一稳压器电路912之后，就不可能从VDD值将数据0与数据1区分开。
换言之，如果读/写器990和无接触IC卡900之间的距离太短，对应于数据0的电压VDD就高得足以使数据0与数据1之间的判别困难。当这种情况发生时，就不能判别从读/写器990发送来的数据，并且不能写入到非易失性存储器915中。
如上所述，存在的问题是如果读/写器990和无接触IC卡900之间的距离太短，就不能判别数据。然而，在通过ASK载波提供电源的无接触IC卡中，需要防止距离太长时可能导致的故障。
在上述的电源电路911中，由全波整流电路产生的电压被降压电路降压，或由升压电路升压，以便产生要被输至模拟电路或非易失性存储器915的电压和要被输至逻辑电路914的电压。然而，还存在另一个问题。当采用上述传统的方法时，通过无线电波所供的电不能被完全利用，并且，无接触IC卡900所能采用的读/写器990和卡之间的距离很短。
发明内容
因此，本发明的第一个目的是提供一种半导体集成电路，即使在稳压器稳定电压以使得调制/解调电路接收的数据信号的电压不超过一定值的情况下，该集成电路也能够提供用于有可能判别数据0和数据1的电压。
本发明的第二个目的是提供一种半导体集成电路，该集成电路能够有效地利用由读/写器990提供的电源，并且能够使无接触IC卡900与读/写器990以比现有技术更长的间距进行通信。
第一个目的通过一种半导体集成电路得以实现，包括：一个整流电路、一个稳压器电路和一个参考电压变换电路。整流电路将AC电源整流成为DC电源；稳压电路包括一个用于接收AC电源的输入端、一个输出端和一个用于接收一个参考电压的控制端，该电路进行控制，以使从输出端输出的电压不超过有控制端接收的参考电压所决定的一个电压值；参考电压变换电路相应于DC电源的电压变化来改变有控制端接收的参考电压。
采用上述结构，相应于整流电路整流过的直流电源的电压变化来改变输入至稳压器电路的控制端的参考电压。结果，当半导体集成电路被安装到例如IC卡那样的无接触信息媒体上时，即使由载波提供的电源已变为过电压，也能够从输出电压中辨别被调制于载波上的数据的变化。
第二个目的通过一种半导体集成电路得以实现，包括：一个电源发生电路、一个整流电路、一个参考电压产生电路、一个稳压器电路和一个参考电压变换电路。电源发生电路从无接触信息媒体的外面接收ASK调制的载波并产生AC电源；整流电路将电源产生电路所产生的AC电源整流成为DC电源；参考电压产生电路输出一个参考电压；稳压器电路包括一个用于接收DC电源的输入端、一个控制端和一个输出端，并稳定AC电源使之不超过由控制端接收的电压值所决定的一个电压值，并且从输出端输出一个经过稳压的DC电源；参考电压变换电路相应于DC电源的电压变化来改变参考电压，改变后的参考电压被输入到控制端。
采用上述结构，两个电压整流电路并行地输出两个不同电压值的直流电源。这改善了例如由载波提供的驱动电源的使用效率。因此，即使无接触信息媒体远离电源，它也能比现有技术更稳定地运作，结果，无接触信息媒体与读/写器能够以比现有技术更长的间距相互通信。
附图说明
通过以下的参照附图对本发明的一个具体的实施例的描述，将会使本发明的这些和其他目的、优点以及特点更加明确。
图1是一种传统的、典型的无接触IC卡的结构框图；
图2示出由读/写器990发送的载波的结构的一个具体的例子；
图3示出现有技术的电源电路911的内部结构的一个例子；
图4示出传统地用作第一稳压器电路912的一个电路的结构；
图5是实施例1的无接触IC卡100的整体结构的框图；
图6示出实施例1的电源电路111的结构；
图7A至7D示出采用两电压整流电路的电源电路111的工作源理；
图8示出实施例1的稳压器电路112的结构；
图9A至9D示出实施例1的稳压器电路112的运作；
图10示出实施例2的电源电路111的结构；
图11示出实施例3的电源电路111的结构；
图12示出实施例4的稳压器电路112的结构；
图13示出实施例5的稳压器电路112的结构；
图14示出实施例6的稳压器电路112的结构；
图15示出实施例7的稳压器电路112的结构；
图16示出实施例8的稳压器电路112的结构。
具体实施方式
以下参照附图通过具体的实施例来描述本发明即半导体集成电路和具有该半导体集成电路的无接触信息媒体。
<实施例1>
现描述本发明的第一实施例。在本实施例中，具有半导体集成电路的无接触IC卡将被用作具有半导体集成电路的无接触信息媒体的例子。
(1)无接触IC卡100的整体结构
图5是实施例1的无接触IC卡100的整体结构的框图。
如图5所示，本实施例的无接触IC卡100包括一个半导体集成电路110。半导体集成电路110包括一个电源电路111、一个稳压器电路112、一个调制/解调电路113、一个逻辑电路114、一个非易失性存储器115和一个第二稳压器电路116。如上述的现有技术，虽然在图2没有示出模拟电路，但是无接触IC卡100包括如时钟信号发生器电路的这种模拟电路以及调制/解调电路113。
连接至电源电路111的一个天线线圈181、一个用于调谐的电容器182、逻辑电路114和非易失性存储器115与现有技术是一样的，在此不予详述。现详细描述电源电路111、稳压器电路112等。
图6示出电源电路111的结构。如图6所示，电源电路111具有一个两电压整流电路，能够各自产生大约2V至4V的电压VDDL和大约4V至8V的电压VDDH，其中，电压VDDL是由天线线圈181两端产生的交流电压提供的，并输至逻辑电路114；电压VDDH由交流电压提供，并输至非易失性存储器115或例如调制/解调器电路113的模拟电路。
电源电路111包括用于整流的二极管121和122以及用于平滑的电容器123和124。端子125连接至电容器123和124之间的一个节点，端子126连接至二极管121的阳极和二极管122的阴极。二极管121的阴极连接至电容器123的一端，还连接至VDDH输出端127。二极管122的阳极连接至电容器124的一端，还连接至接地的端129。电容器123和124之间的一个节点连接至VDDL输出端128。
参照图7A至7D描述电源电路111的工作原理。首先，当天线线圈181从图中未示出的一个读/写器接收无线电波时，如图7A所示，在天线线圈181的两端产生一个交流电压(VB-VA)，其中VA表示端子125的电压，VB表示端子126的电压。当电压VB高于电压VA时，电流流动的顺序为：端子126→二极管121→电容器123→端子125。这种情况下，在VDDH输出端127和VDDL输出端128之间产生图7B所示的电压。如上所述，VDDH输出端127是一个将电源提供到模拟电路、非易失性存储器115等的输出端。
当电压VB低于电压VA时，电流流动的顺序为：端子125→电容器124→二极管122→端子126。这种情况下，在接地的端129和VDDL输出端128之间产生图7B所示的电压。如上所述，VDDL输出端128是一个将电压提供到逻辑电路114的输出端。如图7C所示，在VDDH输出端127和VDDL输出端128之间产生的电压经电容器123平滑。在接地端129和VDDL输出端128之间产生的电压也经电容器124平滑。其结果，就在VDDH输出端127和VDDL输出端128之间以及接地端129和VDDL输出端128之间产生直流电压。这两个电压大约彼此相等。
这里，以接地端129为参考电位，VDDH输出端127的电压大约为VDDL输出端128的电压的两倍。VDDH输出端127将所产生的电压提供给半导体集成电路110中的调制/解调电路113、非易失性存储器115等。VDDL输出端128将所产生的电压提供给半导体集成电路110中的逻辑电路114。这样来驱动整个无接触IC卡100。由相对较高的电压(大约为4V)驱动的非易失性存储器115接收来自VDDH输出端127的电源，由相对较低的电压(大约为2V)驱动的逻辑电路114接收来自VDDL输出端128的电源。如果无接触IC卡100的说明书允许的话，如调制/解调电路113和时钟信号发生器的模拟电路可以接收来自VDDL输出端128的电源。
如上所述，在本实施例中，电源电路111具有一个两电压整流器电路。这里，为了区分由读/写器发送来的数据并将数据写入到非易失性存储器115内，必须将来自VDDH输出端127的输出输入到调制/解调电路113。如上所述，如果连接一个传统的稳压器电路来调整由VDDH输出端127提供的电压，使之不超过一定的值，那么在读/写器和无接触IC卡100之间的距离太短时，数据就可能没有差别。在本实施例中，无接触IC卡100设置有一个在传统的稳压器电路上附加一定的电路的稳压器电路112。由于具有这样的压器电路112，就能够将由VDDH输出端127的提供的电压基本上稳定得不超过一定的电压值，同时，能够从0到1或从1到0检测从读/写器发送来的数据的变化。本实施例中的稳压器电路112描述如下。
图8示出本实施例中的稳压器电路112的结构。图8中，设置稳压器电路112的第一稳压器电路1121以防止在输入到调制/解调器电路113的区分数据0和数据1的电压VDDH超过要被驱动的电路的最大额定电压时出现问题。第一稳压器电路1121和参考电压发生电路1122按照与上述的现有技术相同的方式运作。因此这里就不再详述这些电路。
在本实施例的稳压器电路112中，在第二PchMOS晶体管132的栅极与参考电压发生电路1122的输出端之间设置有一个电阻141；在第二PchMOS晶体管132侧的电阻141的一端与电源电路111的VDDH输出端的输出之间设置有一个电容器142。在第一稳压器电路1121已经稳定了电压值的情况下，即使电源电路111提供的电压VDDH超过最大电压值(Vmax)，电阻141和电容器142的运作有可能检测到所接收的数据从0到1或从1到0的变化。
现描述稳压器电路112的运作。此描述涉及由电源电路111提供的电压VDDH是足够高的情况。更特别地，此描述涉及至少在接收的数据是1(具有较高的幅度)时电压VDDH超过Vmax的情况。其理由如下，当电压VDDH不是足够高时，不驱动第一稳压器电路1121，因此，在接收的数据是1时，第一稳压器电路1121不使电压VDDH降低，结果，在这种情况下，区分数据0和数据1并不特别困难。
应注意，当由电源电路111提供的电压VDDH低于Vmax(＝Vref+VGS+VBE1+VBE1)时，第二PNP型双极晶体管136不导通。在这种情况下，电压VDD等于由电源电路111提供的电压VDDH。
首先，来描述电容器142的运作，该电容器142是本实施例的电源稳压器电路112的特征之一。当由电源电路111提供的电源电压VDDH稳定时，电容器142不工作。参照图9A至9D描述天线线圈181接收来自读/写器的ASK调制的无线电波时电容器142的运作情况。ASK调制信号具有图9A所示的波形。当该信号经过电源电路111时被稳压并平滑，该信号具有图9B所示的波形。这就是VDDH的波形。注意，在该图中，虚线表示Vmax。这里，假设该波形的低的部分代表数据0，高的部分代表数据1。可以注意到，当数据由0变化到1时，电源电压急剧增大。这里，电源电压的增加量表示为dV。第二PchMOS晶体管132的基极经电容器142连接至VDDH。结果，当电压VDDH由于电容器142的耦合而增大dV时，第二PchMOS晶体管132的基极电压也增大dV。
对于第一稳压器电路1121来说，可以将第二PchMOS晶体管132的基极电压的上述增大理解为由参考电压产生电路1122输出的参考电压已经增大了dV。这种情况下，由第一稳压器电路1121输出的电压VDD表示为Vmax+dV。第二PchMOS晶体管132的基极经电阻141连接至参考电压产生电路1122。采用这种结构，在数据已经从0变化到1之后，立刻将输入到第一稳压器电路1121的参考电压确认为Vref+dV，但是该电压同时返回到Vref，从Vref+dV返回到Vref所用的时间由电阻141和电容器142的特征值计算的时间常数来决定。电压VDD的最大值相应于接收的这个电压的变化而变化。
所需要的是，将电阻141和电容器142的特征值设置得使R×C值大于数据传输速度，其中R是电阻141的电阻值，C是电容器142的电容量。例如：当R＝1MΩ，数据传输速度是4.7μs，C就应该设置为4.7pF。
现考虑数据从1变化到0的情况，可以认为这种情况等同于输入到第一稳压器电路1121的参考电压降低dV的情况。因此，VDD的最大值或紧接数据变化之后的来自第一稳压器电路1121的输出表示为(Vmax-dV)，同时，该VDD值从(Vmax-dV)返回到Vmax。
上述情况下的波形如图9C所示。调制/解调电路113包括一个差分电路，用来将VDD信号转换成为一个差分信号。通过获得该差分信号(脉冲信号)并锁存该脉冲信号就有可能检测到数据从0到1或从1到0的变化。采用这种结构，即使电压VDDH已变为过电压，也可能判断所接收的数据是0还是1。图9D示出差分信号的波形。
需注意，现有技术的第二稳压器电路917可以被用作本实施例的第二稳压器电路116，因为即使在过电压的状态下也无需顾虑对于数据的误判断。
如上所述，本实施例的无接触IC卡100允许VDDH输出端127产生一个4V以上的高电压，主要用于驱动非易失性存储器115，并允许VDDL输出端128产生一个大约2V的低电压，用于驱动逻辑电路114，由于电源电路采用两电压整流电路，所以可以用很简单的结构来实现。
本实施例的无接触IC卡100既没有升压电路也没有降压电路，该电路消耗与无接触IC卡100的电路运作不直接相关的功率。因此，能够使用由读/写器提供的全部功率来运作无接触IC卡100，这使常规的运作稳定。此外，即使无接触IC卡100相对远离读/写器，也能够保证无接触IC卡100稳定的工作，这延长了读/写器与无接触IC卡100之间的能够相互通信的距离。
本实施例的无接触IC卡100也能够从0到1或从1到0来检测包含在ASK调制信号内的数据，即使由电源电路111输出的电压是过电压，这就防止了接收的数据的误判断。
<实施例2>
现描述本发明的第二实施例。第二实施例的无接触IC卡100在电源电路111的结构上有别于实施例1，下面的说明集中于该差别，而共同的部分不予详述。
图10示出本实施例的电源电路111的结构。如图所示，实施例1的电源电路111中使用两个整流二极管121和122，而在实施例2的电源电路111中使用N沟道MOS晶体管151和152作为整流器件。
N沟道MOS晶体管151的源极和漏极分别连接至端子126和VDDH输出端127，其栅极也连接至端子126。N沟道MOS晶体管152的源极和漏极分别连接至端子126和129，其栅极也连接至端子129。采用这种结构，实施例2的电源电路111以与图6所示的实施例1的电源电路111相同的方式运作。
本发明的半导体集成电路典型地用CMOS工艺来制作，因此，就成本、电路面积和工艺而言，在本实施例中使用MOS晶体管而不使用图6所示的二极管121和122是更具优点的，因为可以在形成CMOS门电路的同时形成MOS晶体管。
<实施例3>
现描述本发明的第三实施例。实施例3的无接触IC卡100也在电源电路111的结构上不同于实施例1，下面的说明集中于该差别，而共同的部分不予详述。
图11示出本实施例的电源电路111的结构，如图所示，实施例3的电源电路111中使用P沟道MOS晶体管153和154作为整流器件。P沟道MOS晶体管153的源极和漏极分别连接至端子126和VDDH输出端127，其栅极连接至VDDH输出端127；P沟道MOS晶体管154的源极和漏极分别连接至端子126和129，其栅极也连接至端子126。采用这种结构，实施例3的电源电路111以与实施例1或实施例2的电源电路111相同的方式运作。
本发明的半导体集成电路最好使用p型基片来制作，这种基片能够以半导体基片的低成本来制备。这种情况下，当将N沟道MOS晶体管用于整流时，在端子126的电压已经降至低于端子129的电压时，流过P井的电流贯通整个基片。
反之，本实施例中，当将P沟道MOS晶体管用于整流时，在端子126的电压已经降至低于端子129的电压时，流动的电流在N井中停止。这就产生了稳定半导体集成电路的整体运作的效果。
如上所述，在实施例2和3中，在电源电路111内的两电压整流器电路中分别采用两个N沟道MOS晶体管和两个P沟道MOS晶体管用于整流。当然，也可以将包括用于整流的二极管在内的不同类型的用于整流的器件组合使用，例如，采用一个N沟道MOS晶体管和一个P沟道MOS晶体管作为两个用于整流的器件也能够实现上述的运作。
<实施例4>
现描述本发明的第四实施例。为了使电路稳定地工作，一般地最好使电源电压的变化小，因此，本实施例示出一种在电压VDDH变化时使电压VDD的变化量小的方法。实施例4的无接触IC卡在稳压器电路112的结构上不同于实施例1，下面的说明集中于该差别，而共同的部分不予详述。
图12示出本实施例的稳压器电路112的结构，它不同于实施例1的电路112，其中第二电容器143设置在电容器142与地之间。这里，当电压VDDH变化dV时，由参考电压发生电路1122输出的参考电压变化C1/(C1+C2)×dV，其中C1是第一电容器142的电容量，C2是第二电容器143的电容量。在这种情况下，当电压VDDH变化dV时的电压VDD的最大电压是Vmax±C1/(C1+C2)×dV。这表示电压VDDH变化时的电压VDD变化量小于实施例1的电压VDD变化量。
<实施例5>
现描述本发明的第五实施例。如同第四实施例，本实施例示出另一种在电压VDDH变化时使电压VDD的变化量较小的方法。实施例5的IC卡在稳压器112的结构上也与实施例1的不同，下面的说明集中于该差别，而共同的部分不予详述。
图13示出本实施例的稳压器电路112的结构。如图所示，电容器142和144串联地设置在参考电压发生道路1122的输出端和电源电路111的输出端之间，两电容器之间的节点连接至稳压器电路1121的输入端。这里，输入至稳压器电路1121的电压被电容器分压为Vref+(VDDH-Vref)×C1/(C1+C2)，其中C1表示电源电路111一方的第一电容器142的电容量，C2表示稳压器电路1121一方的第二电容器144的电容量。这种情况下，当电压VDDH变化dV时，输入到稳压器电路1121的电压作为参考电压变化C1/(C1+C2)×dV。与实施例4一样，这表示这种方法在限制电压VDD的变化量是有效的。
<实施例6>
现描述本发明的第六实施例。图14示出本实施例的稳压器电路112的结构。如图所示，本实施例的特征在于设置一个PchMOS晶体管145来替代实施例1的电容器142。PchMOS晶体管145的栅极连接至稳压器电路1121的输入端，稳压器电路1121接收来自参考电压发生电路1122的参考电压。PchMOS晶体管145的源极、漏极和PchMOS晶体管145的基片连接至由电源电路111输出的VDDH。
PchMOS晶体管145的栅极电压低于源极、漏极或基片电压。当PchMOS晶体管145导通时，它运作为一个电容器。采用本实施例的上述结构，可以利用MOS晶体管的栅极处的电容。这就减少了电容器的面积，换言之，通过减少芯片的面积可降低成本。
<实施例7>
现描述本发明的第七实施例。实施例7的无接触IC卡在稳压器电路112的结构上不同于其它实施例，下面的说明集中于该差别，而共同的部分不予详述。图15示出本实施例的稳压器电路112的结构，如图所示，在连接至稳压器电路1121的一个节点和地之间设置一个NchMOS晶体管146。另外，NchMOS晶体管146的栅极连接至一个电源接通复位电路147。电源接通复位电路147包括设置在电源(VDDH)与地之间的一个电阻161、一个电容器162和一个反相器163，该反相器的输入端连接至电阻161和电容器162之间的一个节点。在本实施例中，电源接通复位电路147连接至VDDH，但是，它可以连接至VDDL。
如本实施例中那样，设置电源接通复位电路以便防止由于电源电压的骤然增大而破坏无接触IC卡100的内部电路，当无接触IC卡100接近读/写器时，电源电路111产生电源电压(以下称之为“电源接通”)会引起电源电压的骤然增大。现描述卡接通电源时电源接通复位电路的运作。
一般认为当卡接通电源时，虽然取决于无接触IC卡100的使用情况，但是电源电压VDDH(或VDDL)总是快速升高。然而，在电容器162被充电之前，电阻161和电容器162之间的节点处的电压并不增大。也就是说，当电容器162经电阻161充电时，在电容器162被充电之前要用一定的时间。因此，卡接通电源之后，反相器163立刻接收到L，而电源接通之后经过一定的时间后，才接收到H。从另一方面来看，反相器163在卡接通电源之后立刻输出H，并在电源接通之后经过一定的时间后才输出L。
在电容器162被充电之后而反相器163开始输出L之前的期间内NchMOS晶体管146导通，在这些情况下，由于紧接接通电源后的不稳定性，本实施例中的参考电压发生电路1122不能产生精确的参考电压。另一方面，甚至当卡接通电源时电容器142也会产生耦合，因此，在电压VDDH从0增加到V时，连接至接收参考电压的稳压器电路1121的输入端的节点处的电压也增加到V。
然而，在本实施例的上述结构中，由于在反相器163开始输出L之前NchMOS晶体管146导通，所以，电流流到地。这就抑制了输入到稳压器电路1121的参考电压的增加。这导致电压VDDH与输入到稳压器电路1121的参考电压之间的一个差值。当发生这种情况时，稳压器电路1121就被驱动，并通过降低所接收的电压VDDH来输出电压VDD。就是说，即使在卡接通电源时电源电压快速增加，紧接在卡接通电源之后，稳压器电路1121也会被驱动。这种结构能够防止由于过电压信号的循环而破坏无接触IC卡的内部电路，当由于例如电源电压的骤然增大导致稳压器电路1121不被驱动时，就会引起过电压信号的循环，而由于无接触IC卡100快速接近读/写器而使由电源电路111输出的信号电压骤然增加会引起电源电压的骤然增加。
<实施例8>
现描述本发明的第八实施例。本实施例的特征在于对实施例7的电源接通复位电路147的一个修改。下面的描述集中于与实施例7的不同之处，共同的部分就不予详述。图16示出本实施例中的稳压器电路112的结构，如图所示，本实施例的电源接通复位电路148包括一个电阻161和一个并联设置的PchMOS晶体管164。现描述电源接通复位电路148的运作。
当卡首次接通电源时，PchMOS晶体管164不被驱动，结果其运作与实施例7的一样。对电源在很短的时间期间内通断的情况的描述如下。当(1)无接触IC卡100离开读/写器并很快再次接近读/写器时；或(2)读/写器与无接触IC卡之间的无线电波通信由于某种物质而中断并很快恢复时，就发生上述情况。在这些情况下，在首次接通电源时已经充电的电容器162就经电阻161放电。然而，如实施例7所述，为了防止接通电源时将内部电路破坏，电阻161的阻值最好不要太小。结果，电容器162经电阻161放电就需要一定的时间。
在上述的情况下，紧接断电之后卡立刻接通电源时，电容器162可能仍旧在充电。这种情况下，反相器163接收H，并在第二次接通电源时输出L，这就使NchMOS晶体管146在第二次接通电源时截止。
另一方面，在第二次接通电源时，电容器142再次产生耦合，并且作为参考电压输入至稳压器电路1121的电压增加至电源电压。当这种情况发生时，由于NchMOS晶体管146截止，并且作为参考电压输入到稳压器电路1121的电压等于电源电压，所以，稳压器电路1121停止工作。
在本实施例中，当卡断开电源时，PchMOS晶体管164导通。这就能够使电容器162快速放电。因此，即使紧接暂时断电之后卡立刻接通电源，反相器163也能够以更有保证的方式接收L。这就能够在卡第二次接通电源时让反相器163输出H来使NchMOS晶体管146导通。结果，即使电容器142产生耦合，也能够由于在电压VDDH与作为参考电压输入至稳压器电路1121的电压之间引起差值而驱动稳压器电路1121。
<改型>
至此，已描述了本发明的各种实施例。然而，本发明并不局限于这些实施例。本发明可以作如下的变形。例如：
(1)在本发明的半导体集成电路中，稳压器电路1121和参考电压发生电路1122不局限于上述的结构。更具体地，在上述的实施例中PchMOS晶体管和PNP型双极晶体管构成稳压器电路1121，但是可以仅由双极晶体管或仅由MOS晶体管来构成稳压器电路1121。只要是最大输出电压值根据输入的参考电压来决定的任何一种类型的稳压器电路都能够用于本发明。
(2)任何一种类型的电路只要电源电压(VDDH)变化时能够产生恒定的参考电压都可以作为参考电压发生电路1122应用于本发明。例如，将参考电压接地并且在电源侧设置一个恒流电路，就可以使用上述实施例中所示的任何电路作为参考电压发生电路1122。
(3)在实施例6中采用PchMOS晶体管来解释电容器的形式，但是，其他形式的电容器例如铁电电容器或中间相位电容器都可以使用。在这些实施例中，电源接通复位电路仅仅在卡电源接通之后才被驱动(即，按时间控制)。但是，电源接通复位电路可以仅仅在电源电压低于一定的电压值时被驱动(即，按电压值控制)。
(4)在上述的实施例中，将一个两电压整流器电路用作电源电路111这种结构能够以无线电波的方式有效地使用由读/写器提供的电源，并能防止由于读/写器与无接触信息媒体之间的长距离而引起的故障，同时能够延长它们之间能够相互通信的距离。然而，电源电路111并不局限于这种结构，可以像通常使用的那样，是一个全波整流电路。
(5)在实施例2和3中，描述了各种结构的电源电路111。在实施例4至8中，描述了各种结构的稳压器电路112。可以将这些电路适当地结合起来构成半导体集成电路。
上面已经参照附图以实施例的方式充分描述了本发明，需注意的是对所属技术领域的普通技术人员来说可以作出各种变化和改型。因此，除非这些变化和改型超出本发明的范围，否则它们都应被认为是包含在本发明之中的。

Claims (20)

1.一种半导体集成电路，包括：
一个整流器电路，它将交流电源整流成为直流电源；
一个稳压器电路，它包括一个用于接收直流电源的输入端、一个输出端和一个用于接收一个参考电压的控制端，该稳压器电路进行控制，以使从所述输出端输出的电压不超过由所述控制端接收的所述参考电压决定的一个电压值；
一个参考电压产生电路，它包括用于输出参考电压的一个参考电压输出端；以及
一个CR时间常数电路，它包括串联的一个电容器和一个电阻，所述电容器的一端连接至所述输入端，电阻的一端连接至所述参考电压输出端，其中，所述控制端连接至所述电容器与电阻之间的一个节点。
2.根据权利要求1所述的半导体集成电路，其特征在于，
所述电容器是一个MOS晶体管，其中，
所述MOS晶体管的源极、漏极和基片连接至所述输入端，所述MOS晶体管的栅极连接至所述电阻与所述控制端之间的一个节点。
3.根据权利要求1所述的半导体集成电路，其特征在于，所述参考电压变换电路还包括：
一个第二电容器，其一端连接至所述控制端，其另一端连接到地线。
4.根据权利要求1所述的半导体集成电路，其特征在于，它还包括：
一个电源接通复位电路，在所述整流器电路开始输出直流电源之后的一个预定时间，该复位电路的输出从一个第一输出电平变化到一个第二输出电平；和
一个切换装置，它具有至少一个第一端、一个第二端和一个第三端，所述第一端连接至所述电源接通复位电路的一个输出端，所述第二端连接至地线，所述第三端连接至所述控制端，当所述电源接通复位电路的输出是所述第一输出电平时，该切换装置允许电流在所述第二端和第三端之间流动，当所述电源接通复位电路的输出是所述第二输出电平时，该切换装置不允许电流在所述第二端和第三端之间流动。
5.根据权利要求4所述的半导体集成电路，其特征在于，
所述切换装置是一个MOS晶体管。
6.根据权利要求4所述的半导体集成电路，其特征在于，所述电源接通复位电路包括：
一个第二电容器，其一端连接到地线；
一个反相器，从所述整流器电路开始输出直流电源之后直至所述第二电容器已被充电为止，该反相器的输出是所述第一输出电平，并且在所述第二电容器已被充电之后，该反相器的输出是所述第二输出电平。
7.根据权利要求6所述的半导体集成电路，其特征在于，所述电源接通复位电路还包括：
一个阻抗装置，其一端连接至所述第二电容器与所述反相器的一个输入端之间的一个节点，其另一端连接至输出直流电源的所述整流器电路的一个输出端；
一个切换装置，其一端连接至所述第二电容器与所述反相器的一个输入端之间的节点，在所述整流器电路停止输出直流电源时，该切换装置允许电流流过其本身，以允许所述第二电容器放电。
8.根据权利要求1所述的半导体集成电路，其特征在于，它还包括：
一个差分电路，它对来自所述稳压器电路的一个输出端的输出进行差分处理并输出一个差分信号；和
一个检测装置，它根据所述差分信号来检测所述直流电源的电压值的变化。
9.根据权利要求1所述的半导体集成电路，其特征在于，
所述整流器电路是一个并行输出两个具有不同电压值的直流电源的两电压整流器电路。
10.根据权利要求9所述的半导体集成电路，其特征在于，
所述输入端接收从所述两电压整流器电路输出的两个直流电源中的具有较高电压值的一个直流电源。
11.一种半导体集成电路，包括：
一个整流器电路，它将交流电源整流成为直流电源；
一个稳压器电路，它包括一个用于接收直流电源的输入端、一个输出端和一个用于接收一个参考电压的控制端，该稳压器电路进行控制，以使从所述输出端输出的电压不超过由所述控制端接收的所述参考电压决定的一个电压值；
一个参考电压产生电路，它包括一个用于输出所述参考电压的参考电压输出端；
一个第一电容器，其一端连接至所述输入端；和
一个第二电容器，其一端连接至所述参考电压输出端，其另一端连接至所述第一电容器的另一端，其中，
所述控制端连接至所述第一电容器和第二电容器之间的一个节点。
12.一种无接触信息媒体，包括：
一个电源发生电路，它从所述无接触信息媒体以外接收幅度移动键控调制载波并产生交流电源；
一个整流器电路，它将由所述电源发生电路产生的交流电源整流成为直流电源；
一个参考电压发生电路，输出一个参考电压；
一个稳压器电路，它包括一个用于接收直流电源的输入端、一个控制端和一个输出端，该稳压器电路调整直流电源，使之不超过由所述控制端接收的一个电压值所决定的一个电压值，并从所述输出端输出一个稳压过的直流电源；
一个参考电压产生电路，它包括用于输出参考电压的一个参考电压输出端；以及
一个CR时间常数电路，它包括串联的一个电容器和一个电阻，所述电容器的一端连接至所述输入端，电阻的一端连接至所述参考电压输出端，其中，
所述控制端连接至所述电容器与电阻之间的一个节点。
13.根据权利要求12所述的无接触信息媒体，其特征在于，它还包括：
一个差分电路，它对来自所述输出端的输出进行差分处理；和
一个检测电路，它检测由所述差分电路输出的直流电源的一个电压值的变化。
14.根据权利要求13所述的无接触信息媒体，其特征在于，
所述整流器电路是一个两电压整流器电路，它对交流电源进行整流并且并行地输出两个具有不同电压值的直流电源。
15.根据权利要求13所述的无接触信息媒体，其特征在于，它被用作一个从一个电源接收幅度移动键控调制载波的无接触IC卡。
16.一种半导体集成电路，包括：
一个电源发生装置，它连接至一个第一电压输入端和一个第二电压输入端，该电源发生装置接收幅度移动键控调制载波，并向所述两个电压输入端输出交流电源；
一个解调电路，它对调制在幅度移动键控调制载波上的数字数据进行解调；
一个半导体存储器，它存储从所述被解调的数字数据中提取的数字数据；
一个数字电路，它将所提取的数字数据存储到所述半导体存储器中；
一个第一电容器，其第一端连接至一个输出具有较高电压值的直流电源的第一输出端，其第二端连接至一个输出具有较低电压值的直流电源的第二输出端；
一个第二电容器，其第一端连接至所述第一电容器的第二端和所述第二输出端之间的一个节点，其第二端连接至第三输出端，该第三输出端连接到地线；
一个第一整流器装置，它具有一个第一端和一个第二端，该第一整流器装置的第一端连接至所述第一电压输入端，该第一整流器装置的第二端连接至所述第一电容器的所述第一端和所述第一输出端之间的一个节点，该第一整流器装置允许电流沿从其第一端至其第二端的方向流过其本身；和
一个第二整流器装置，它具有一个第一端和一个第二端，该第二整流器装置的第一端连接至所述第二电容器的所述第二端和所述第三输出端之间的一个节点，该第二整流器装置的第二端连接至所述第一电压输入端和所述第一整流器装置之间的一个节点，该第二整流器装置允许电流沿从所述第一端至所述第二端的方向流过其本身，其中，
所述第二电压输入端连接至所述第一电容器的所述第二端和所述第二电容器的所述第一端之间的一个节点，其中
所述第一输出端输出的直流电源被用于驱动所述半导体存储器，并且所述第二输出端输出的直流电源被用于驱动所述数字电路。
17.根据权利要求16所述的半导体集成电路，其特征在于，
所述第一整流器装置和所述第二整流器装置各是一个整流二极管或一个MOS晶体管。
18.根据权利要求16所述的半导体集成电路，其特征在于，
所述第一整流器装置和所述第二整流器装置各是一个P沟道MOS晶体管。
19.一种无接触信息媒体，包括：
一个电源发生装置，它连接到第一电压输入端和第二电压输入端，用于从所述无接触信息媒体以外接收幅度移动键控调制载波，产生交流电源，以及将所产生的交流电源输出到所述两个电压输入端；
一个半导体存储器，它存储从调制在载波上的数字数据中提取的数字数据；
一个数字电路，它将所述提取的数字数据存储到所述半导体存储器中；
一个第一电容器，其第一端连接至一个输出具有较高电压值的直流电源的第一输出端，其第二端连接至一个输出具有较低电压值的直流电源的第二输出端；
一个第二电容器，其第一端连接至所述第一电容器的第二端和所述第二输出端之间的一个节点，其第二端连接至第三输出端，该第三输出端连接到地线；
一个第一整流器装置，它具有一个第一端和一个第二端，该第一整流器装置的第一端连接至所述第一电压输入端，该第一整流器装置的第二端连接至所述第一电容器的所述第一端和所述第一输出端之间的一个节点，该第一整流器装置允许电流沿从其第一端至其第二端的方向流过其本身；和
一个第二整流器装置，它具有一个第一端和一个第二端，该第二整流器装置的第一端连接至所述第二电容器的所述第二端和所述第三输出端之间的一个节点，该第二整流器装置的第二端连接至所述第一电压输入端和所述第一整流器装置之间的一个节点，该第二整流器装置允许电流沿从其第一端至其第二端的方向流过其本身，其中，
所述第二电压输入端连接至所述第一电容器的所述第二端和所述第二电容器的所述第一端之间的一个节点，其中
所述第一输出端输出的直流电源被用于驱动所述半导体存储器，并且所述第二输出端输出的直流电源被用于驱动所述数字电路。
20.一种用于驱动一个半导体集成电路的方法，所述半导体集成电路包括：一个稳压器电路；用于输出直流电源以使之不超过由一个控制端接收的一个电压值所决定的一个电压值，一个参考电压产生电路，它包括用于输出参考电压的一个参考电压输出端；以及一个CR时间常数电路，它包括串联的一个电容器和一个电阻，所述电容器的一端连接至所述输入端，电阻的一端连接至所述参考电压输出端，其中，所述控制端连接至所述电容器与电阻之间的一个节点，所述方法包括：
一个接收步骤，其中由一个天线线圈接收已经被数字数据幅度移动键控调制的载波；
一个整流步骤，其中接收载波，并且对在所述天线线圈的两端产生的交流电源进行整流；和
一个值鉴别步骤，其中通过将直流电源输入到稳压器电路，并且锁存通过对该稳压器电路的输出进行差分处理所得到的一个脉冲信号，从而鉴别调制在该载波上的数字数据。
CNB001216384A 1999-06-02 2000-06-01 半导体集成电路、具该电路的无接触信息媒体及驱动方法 Expired - Lifetime CN1203446C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15500999 1999-06-02
JP155009/1999 1999-06-02
JP231110/1999 1999-08-18
JP23111099 1999-08-18

Publications (2)

Publication Number Publication Date
CN1280349A CN1280349A (zh) 2001-01-17
CN1203446C true CN1203446C (zh) 2005-05-25

Family

ID=26483123

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001216384A Expired - Lifetime CN1203446C (zh) 1999-06-02 2000-06-01 半导体集成电路、具该电路的无接触信息媒体及驱动方法

Country Status (5)

Country Link
US (1) US6659352B1 (zh)
EP (1) EP1058376B1 (zh)
KR (1) KR100700849B1 (zh)
CN (1) CN1203446C (zh)
TW (1) TW498598B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781074B1 (fr) * 1998-07-08 2006-04-28 Commissariat Energie Atomique Interface analogique pour circuit d'echange d'informations autonome
JP3923297B2 (ja) * 2001-10-29 2007-05-30 富士通株式会社 情報処理装置およびカード型情報処理デバイス
FR2835119B1 (fr) 2002-01-24 2005-03-18 St Microelectronics Sa Demodulateur a large dynamique pour cartes a puce ou etiquettes sans contact
JP2003296683A (ja) * 2002-04-04 2003-10-17 Matsushita Electric Ind Co Ltd 非接触ｉｃカード
JP4104502B2 (ja) * 2003-07-25 2008-06-18 アルプス電気株式会社 パッシブキーレスエントリ装置
JP4455079B2 (ja) * 2004-01-30 2010-04-21 富士通マイクロエレクトロニクス株式会社 電源回路
JP4157484B2 (ja) * 2004-03-17 2008-10-01 株式会社日立製作所 半導体集積回路およびそれを用いた磁気記憶装置
DE102004014203B4 (de) * 2004-03-23 2006-02-02 Infineon Technologies Ag Kontaktloser Datenträger mit Stromdemodulation
US20080055086A1 (en) * 2004-09-14 2008-03-06 Koninklijke Philips Electronics, N.V. Overvoltage Protection Device and Radio Frequency Receiver and Radio Frequency Identification Tag Comprising such a Device
CN102750565B (zh) * 2005-05-27 2015-07-01 株式会社半导体能源研究所 半导体器件
US20090255995A1 (en) * 2005-06-24 2009-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
US7832647B2 (en) * 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101523419B (zh) * 2006-10-02 2014-06-04 株式会社半导体能源研究所 半导体器件
US8570151B2 (en) * 2007-01-10 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7729147B1 (en) * 2007-09-13 2010-06-01 Henry Wong Integrated circuit device using substrate-on-insulator for driving a load and method for fabricating the same
KR101843433B1 (ko) * 2011-04-04 2018-05-15 삼성전자주식회사 전압 조정 회로, 이를 포함하는 비접촉식 카드, 및 비접촉식 카드 시스템
US10004913B2 (en) 2014-03-03 2018-06-26 The Board Of Trustees Of The Leland Stanford Junior University Methods and apparatus for power conversion and data transmission in implantable sensors, stimulators, and actuators
WO2015171213A1 (en) 2014-05-09 2015-11-12 The Board Of Trustees Of The Leland Stanford Junior University Autofocus wireless power transfer to implantable devices in freely moving animals
US11469619B2 (en) 2020-06-24 2022-10-11 Samsung Electronics Co., Ltd. Signal power management circuits and smart cards including the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703410B2 (ja) * 1991-01-28 1998-01-26 シャープ株式会社 電圧コンバータ回路
US5479172A (en) 1994-02-10 1995-12-26 Racom Systems, Inc. Power supply and power enable circuit for an RF/ID transponder
JPH0962816A (ja) * 1994-10-06 1997-03-07 Mitsubishi Electric Corp 非接触ｉｃカードおよびこれを含む非接触ｉｃカードシステム
GB9505350D0 (en) 1995-03-16 1995-05-03 British Tech Group Electronic identification system
JPH08335897A (ja) * 1995-06-08 1996-12-17 Shinko Electric Co Ltd データ受信機
JPH10201088A (ja) * 1997-01-17 1998-07-31 Hitachi Ltd 定電圧電源回路および半導体集積回路並びにｉｃカード
JP3117128B2 (ja) * 1997-01-31 2000-12-11 日本電気株式会社 基準電圧発生回路
US5815355A (en) 1997-10-06 1998-09-29 Atmel Corporation Modulation compensated clamp circuit
US6173899B1 (en) * 1998-04-03 2001-01-16 Alexander Rozin Method and system for contactless energy transmission and data exchange between a terminal and IC card

Also Published As

Publication number Publication date
EP1058376A2 (en) 2000-12-06
US6659352B1 (en) 2003-12-09
TW498598B (en) 2002-08-11
CN1280349A (zh) 2001-01-17
EP1058376A3 (en) 2002-12-18
EP1058376B1 (en) 2011-07-27
KR20010029777A (ko) 2001-04-16
KR100700849B1 (ko) 2007-03-29

Similar Documents

Publication Publication Date Title
CN1203446C (zh) 半导体集成电路、具该电路的无接触信息媒体及驱动方法
JP4136660B2 (ja) 電圧変換回路
TWI483593B (zh) A semiconductor integrated circuit, a card carrying the same, and an operation method thereof
CN1111299C (zh) 非接触式ic卡与非接触式ic卡系统
CN1914629A (zh) 半导体集成电路、及搭载了该半导体集成电路的非接触型信息系统
CN1053772C (zh) 开关式电源和包括这种电源的图象显示设备
CN1224881C (zh) 加电复位电路和ic装置
CN1127037C (zh) 无电池型ic卡和其内的数据处理方法及相应的数据读/写装置和方法
CN1214136A (zh) 终端与远距供电便携式物件之间非接触通信数据交换系统
JP2005267643A (ja) データ伝送インターフェースを有するデータ伝送ユニットおよびそのデータ伝送ユニットの駆動方法
JP4750530B2 (ja) 半導体集積回路装置及びそれを用いた非接触電子装置
JP2009130896A (ja) Ｉｄタグ
TW202126113A (zh) Ｌｅｄ驅動電路及其操作方法和供電控制模組
US5173849A (en) Integratable synchronous rectifier
CN1291001A (zh) 用于非接触型集成电路卡的半导体集成电路装置
CN1584927A (zh) 非接触ic卡
US6104625A (en) Voltage generator
JP2007515135A (ja) 論理ゲートと部分整流段とを有する電子回路
CN1722595A (zh) 整流器电路和无线电通信装置
JP4392256B2 (ja) 半導体集積回路装置及び非接触型ｉｃカード
CN1578581A (zh) 具有独立调节频率和占空度冷阴极荧光灯的电路
KR101831871B1 (ko) 무선 에너지 수집 장치 및 이를 채용한 무선 전자 라벨
CN1574801A (zh) 双线型数据通信方法和系统、控制器以及数据记录设备
CN1886879A (zh) 半导体集成电路器件和使用它的非接触式ic卡以及便携式信息终端
JP2010157096A (ja) 通信インタフェース回路および通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP.

Effective date: 20010824

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20010824

Applicant after: Matsushita Electric Industrial Co., Ltd.

Applicant before: Matsushita Electronics Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050525

CX01 Expiry of patent term