JP2005267643A - データ伝送インターフェースを有するデータ伝送ユニットおよびそのデータ伝送ユニットの駆動方法 - Google Patents

Abstract

【課題】最少の面積を必要とするデータ伝送インターフェースを有する、データ伝送ユニットを提供する。
【解決手段】本発明のデータ伝送ユニットは、データ伝送インターフェースとして、変調制御増幅器（２４）によって駆動される被制御整流器（２０）を有する。被制御整流器（２０）は、全波ブリッジ整流器として実施され、ダイオード接続された２つのトランジスタおよび駆動可能な２つのトランジスタを含む。被制御整流器（２０）は、整流器、分路素子、および変調素子の３つの機能を、同時に行い得る。そのため、データ伝送ユニットの部品数が減り、それによって、データ伝送ユニットに必要とされる面積も低減される。
【選択図】 図９

Description

本発明は、被制御整流器を含むデータ伝送インターフェースを有する、データ伝送ユニット、およびそのデータ伝送ユニットの駆動方法に関する。

非接触チップカードにおいて、読み取り装置との通信は、固定された電気的結合なしに行われる。その際、受動チップカードと能動チップカードとに区別される。いわゆる受動チップカードにおいては、通信およびデータ処理に必要なエネルギーは、外部から供給されねばならない。エネルギーは、しばしば、電磁界の形態において読み取り装置によって利用可能とされる、すなわちエネルギーは受信信号から得られる。

図１は、非接触チップカードのエネルギー供給のための、従来技術によって知られた原理を示す。読み取り装置１は、読み取り装置アンテナ２を介して電磁界を生成する。読み取り装置アンテナ２のチップカードアンテナ３との電磁的結合は、結合されたコイルである。チップカードアンテナ３は共振コンデンサ４と並列に接続される。共振コンデンサ４の容量は、チップカードアンテナ３のコイルのインダクタンスとともに、並列発振回路が形成されるように選定される。並列発振回路の共振周波数は、読み取り装置１の送信周波数に対応する。並列発振回路の共振増大により、ＲＦ１およびＲＦ２間の誘導電圧は最大に達する。誘導電圧は、整流器５によって整流され、平滑コンデンサ６によって平滑され、チップカード上に固定されたチップ７に電圧ＲＦＶＤＤを供給する。

ＲＦ１とＲＦ２との間に誘導される読み取り装置アンテナ２とチップカードアンテナ３との結合係数に依存する。結合係数は、チップカードの読み取り装置１からの距離によって決定される。距離が大きい場合、結合は弱く、小さい電圧が誘導される。距離が小さい場合、誘導電圧は、共振増大によって、過電圧によってチップ７を損傷し得る値にまですばやく達する。

図２は、チップが過電圧から保護される、さらなる従来技術の解決手段を示す。この場合、分路素子９および分路素子駆動ユニット１０を有し、ＲＦ１およびＲＦ２に並列接続された分路整流器８が拡張されている。ＲＦ１およびＲＦ２間の誘導電圧が高過ぎる場合、分路素子９は、分路素子駆動ユニット１０によって、分路整流器８の出力がグランドに対して短絡されるように駆動される。そのため、チップカードアンテナ３内に誘導された電流の一部は、分路素子９によって分流され、その結果、チップ７へ供給するための電圧ＲＦＶＤＤは安定化される。追加の並列接続された分路整流器８の導入は、供給電圧ＲＦＶＤＤの電圧リップルを減少させる（国際公開第０１／０６６３０Ａ１号パンフレット（特許文献１）参照）。

図３は、従来技術によって知られた整流器５および分路整流器８を示す。接続点（ＲＦ１およびＲＦ２）に、交流電圧が印加される。これは整流され、ＲＦＶＤＤとグランド間の直流電圧として利用される。整流器（５、８）は、ゲート端子とソース端子を結合することによってダイオードとして動作する４つのトランジスタ（Ｔ１〜Ｔ４）からなる。トランジスタ（Ｔ１〜Ｔ４）は、従来技術によって知られた全波ブリッジ整流器のダイオードのように、接続されている。この際、常時、４つのトランジスタのうちの２つのトランジスタが導通され、他の２つは遮断される。

誘導電圧の正の半波の場合、接続点ＲＦ１の電圧は接続点ＲＦ２の電圧より大きい。トランジスタ（Ｔ３、Ｔ２）は導通し、一方、トランジスタ（Ｔ１、Ｔ４）は遮断される。電流はＲＦ１からＴ３を介してＲＦＶＤＤに流れ、負荷を経由してグランドおよびＴ２を介してＲＦ２に戻る。負の半波の場合、ＲＦ２はＲＦ１より大きい。Ｔ４およびＴ１は導通し、一方、Ｔ３およびＴ２は遮断される。電流はＲＦ２からＴ４を介してＲＦＶＤＤに流れ、負荷を経由してグランドおよびＴ１を介してＲＦ１に戻る。この接続によって、電流は、ＲＦ１とＲＦ２間の電圧の極性に依存せず、常に同一方向に、ＲＦＶＤＤとグランド間に接続された負荷を経由して流れる。

図４は、従来技術によって知られた負荷変調の原理を明示する。負荷変調を用いて、チップカードのデータは、読み取り装置１に伝送され得る。平滑された電圧ＲＦＶＤＤとグランドとの間に、変調器が接続されている。変調器は、変調抵抗１１および変調素子１２からなる。変調素子１２は、この例においてはトランジスタとして形成されている。信号ＭＯＤによる変調素子１２のオン／オフによって、チップカード内の電気的負荷は変化し、それによって、チップカードアンテナ３の電圧も変化する。チップカードアンテナ３は電磁界を介して読み取り装置アンテナ２と結合されるため、負荷変動は読み取り装置１のアンテナ電圧に影響する。読み取り装置１のアンテナ電圧は、離れたチップカード内の電気的負荷の変化によって変調される。オン／オフされる変調素子１２によるアンテナ電圧の振幅の比率は、その際、変調深さと呼ばれる。信号ＭＯＤとして、チップカードから読み取り装置１へ伝送されるデータが割り当てられるため、データが変調素子１２のオン／オフを制御する。そのように生成される読み取り装置１のアンテナ電圧の変化は、伝送されるデータに対応し、変調され得る。データ伝送のこの形態は、負荷変調を呼ばれる。図４において、トランジスタを有する電圧レギュレータ１３が示され、電圧レギュレータ１３は、負荷変調によって生じる、チップ７の供給電圧ＶＤＤの電圧変動を最少化する。

図５は、同様に、従来技術によって知られた負荷変調の実施を示す。変調器は、ここでは、図４のように直流電圧ＲＦＶＤＤに接続されず、ＲＦ1とＲＦ２との間において、チップカードアンテナによって利用可能にされた電圧に直接接続される。この形態においては、変調器は２つの変調抵抗（１６および１７）および２つの変調素子（１４および１５）からなり、それぞれ、ＲＦ１あるいはＲＦ２とグランドとの間に、直列に接続される。変調素子は、再びトランジスタとして実施されている。この構成によって、誘導されたアンテナ電圧の正および負の半波は、信号ＭＯＤによって変調され得る。低減された回路技術労力の他に、この構造は、図４に対してさらに、チップの供給電圧ＲＦＶＤＤに対する変調の反作用がより低減されるという利点を有する。平滑コンデンサ６は、ここでは、変調プロセスによって放電されない。なぜなら、整流器５は一方向のみに、すなわち平滑コンデンサ６が充電される方向に、電流を許容するからである。さらに、変調抵抗（１６および１７）に対して、並列に接続された変調コンデンサ（１８および１９）が配置され得る。このとき、振幅変調の他に、さらに、読み取り装置アンテナ電圧の位相変調がなされる。

図２に示された過電圧保護のための解決法において、分路整流器８によって、必要なチップ面積の増加が発生するという不都合がある。また、分路素子（通常トランジスタ）９自体が、追加のチップ面積を必要とする。なぜなら、過剰のエネルギーを発生し、熱に変換するために十分大きく寸法化されねばならないためである。大きなチップ面積は直接コストに影響するため、従来技術によって知られた解決法は、この観点から、不十分である。

図４及び図５による従来技術によって知られた負荷変調のための解決法においては、変調の間、チップ７の供給のために要求される電圧ＲＦＶＤＤの高さが考慮されない、という不都合がある。チップカードが読み取り装置１と遠く離れている場合、チップカードアンテナ３には、わずかな電圧しか誘導されない。この電圧の追加の負荷変調の際に、チップ７の最少必要供給電圧ＶＤＤを下回るということが発生する。この場合、チップ７のエネルギー供給の不足が発生した場合、読み取り装置１との通信がもはや不可能となる。この供給不足を調整するために、平滑コンデンサ６を大きくし得る。しかしながら、この場合、高価なチップ面積の追加要求は不都合であり、図４による構成の場合、平滑コンデンサ６による変調ダイナミクスの制限は不都合である。

図４及び図５からこれまでに知られた装置においては、同様に、変調素子（１２、１４および１５）自身のために、追加のチップ面積が必要であるという不都合がある。この場合、変調素子は、導通抵抗をできるだけ低減するために、対応して大きく設計されねばならない。負荷変調のための既知の回路のさらなる不十分な点は、変調深さが予見できないことである。
国際公開第０１／０６６３０Ａ１号パンフレット

そのため、本発明の課題は、最少の必要面積を有するデータ伝送インターフェースを有するデータ伝送ユニットを提供すること、およびそのデータ伝送ユニットの駆動方法を提供することにある。

本課題は、整流器駆動ユニットによって駆動される被制御整流器を有する、データ伝送インターフェースを有するデータ伝送ユニットと、追加の部品が必要とされない、データ伝送ユニットの駆動方法とによって、解決される。

本発明の有利な形態は、従属請求項に提示された特徴からもたらされる。

本発明のさらなる形態によれば、被制御整流器は、その駆動が、データ伝送ユニット内において利用可能な電圧に依存して行われるように、構成される。これは、フィードバックを介して、データ伝送ユニット内において利用可能な電圧が、被制御整流器によって制御され得るという、利点を有する。

好ましい実施形態によれば、データ伝送インターフェースは、非接触に形成されている。そのため、簡易な方法によって、接触によるデータ伝送インターフェースの磨耗や汚れに関連する不都合が、回避される。

さらなる形態によれば、被制御整流器は、全波ブリッジ整流器として実施される。この場合、全波ブリッジ整流器に対して、電圧リップルがより少ない点において有利である。

さらに、好ましくは、被制御整流器は、ダイオード接続された２つのトランジスタおよび駆動可能な２つのトランジスタからなる。そのため、整流器の動作が、トランジスタの駆動によって影響しやすいという利点が得られる。

好ましい実施例では、データ伝送ユニット内において利用可能な電圧が設定可能な値を超える場合、被制御整流器における入力電圧が正の半波である場合には、電流が、１つのダイオード接続されたトランジスタおよび２つの駆動可能なトランジスタを流れるように、負の半波である場合には、電流が、他のダイオード接続されたトランジスタおよび２つの２つの駆動可能なトランジスタを流れるように、被制御整流器のトランジスタの駆動が行われる。それに対して、データ伝送ユニット内において利用可能な電圧が設定可能な値を下回る場合、被制御整流器における入力電圧が正の半波である場合には、電流が、１つのダイオード接続されたトランジスタおよび１つの２つの駆動可能なトランジスタを流れるように、負の半波である場合には、電流が、他のダイオード接続されたトランジスタおよび他の２つの駆動可能なトランジスタを流れるように、被制御整流器のトランジスタの駆動が行われる。この場合、有利にも、被制御整流器は、整流器および分路素子の機能を、同時に行い、データ伝送ユニットに電流を供給するとともに、過電圧から保護する。

本発明によるさらなる形態においては、好ましくは、被制御整流器のトランジスタの駆動は、被制御整流器の出力に現れる電圧に依存して行われる。なぜなら、この方法においては、被制御整流器によって生成された電圧は、制御され得るからである。

本発明による被制御整流器のトランジスタは、ＮＭＯＳ技術を用いて実施されている。なぜなら、この技術においては、ＰＭＯＳ技術に比べて、多数電荷キャリアはより高い移動度を有するからである。

さらに、有利にも、被制御整流器の駆動可能なトランジスタは、データ伝送インターフェースを介して伝送されたデータに依存して駆動される。被制御整流器は、整流器および分路素子の機能の他に、さらに同時に、変調素子の機能を追加のチップ面積要求なしに行い得る。

本発明の実施形態の変形例は、被制御整流器の入力に存在する電圧の比率を、伝送されるデータの伝送されるハイ状態およびロー状態において、被制御整流器の出力に現れる電圧に依存しないように形成することを提示する。この方法によって、負荷変調が、被制御整流器の入力に存在しないで、一定の値で制御され得る。

本発明のさらなる実施形態においては、被制御整流器に存在する電圧の比率は、伝送されるデータの伝送されるハイ状態およびロー状態において、設定可能である。この場合、有利にも、変調深さは、判断によって設定され得る。

最後に、課題は、被制御整流器が、同時に整流器として、分路素子として、および変調素子として導入される、データ伝送インターフェースを有するデータ伝送ユニットの駆動方法によって解決される。この方法の利点は、被制御整流器の卓越した導入により、多数の機能が行われ、それによって、データ伝送ユニットに必要な面積が大幅に低減されるということにある。
（要約）
本発明は、整流器駆動ユニットによって駆動される被制御整流器を有する、データ伝送インターフェースを有するデータ伝送ユニット、およびそのデータ伝送ユニットの駆動方法に関する。

以下において、本発明は、図面を参照して詳細に説明される。

図６に示された装置は、図１から知られた、非接触データ伝送インターフェースを有するデータ伝送ユニットと、相違を有して提供される。その相違は、図１に示された全波ブリッジ整流器５が、整流器駆動ユニット２１を有する被制御整流器２０によって置き換えられた点にある。整流器２０の駆動によって、その出力電圧ＲＦＶＤＤが決定される。その際、整流器駆動ユニット２１は、データ伝送ユニットに存在する電圧、例えばチップ７の供給電圧ＲＦＶＤＤに依存する。例えば、電圧分圧器、ゲイン制御増幅器、基準電圧からなる既知の構成を用いて、被制御整流器２０の出力電圧ＲＦＶＤＤは、フィードバックを介して設定可能な値に制御可能である。

この場合、被制御整流器２０は、特別の意味から、および図７に従って記載される。被制御整流器２０のトランジスタ（Ｔ３、Ｔ４、Ｔ５、Ｔ６）の配置は、図３の全波ブリッジ整流器のそれに対応する。しかしながら、この既知の全波ブリッジ整流器に対する相違において、全ての４つのトランジスタがダイオードとして接続されるのではなく、ただ２つ、すなわちＴ３およびＴ４がダイオード接続される。他の２つのトランジスタ（Ｔ５およびＴ６）は、整流器駆動ユニット２１によって駆動される。本実施例においては、トランジスタ（Ｔ５およびＴ６）は共通に駆動されるが、分離して駆動されてもよい。この場合、トランジスタは、好ましくはＮＭＯＳトランジスタとして実施される。等価の機能を有する他の実施および技術は当業者には知られ、同様に必要な変調が導入される。被制御整流器２０は、整流器駆動ユニット２１による駆動に依存して、単に整流器の機能、あるいは同時に整流器と分路素子の機能を行う。

まず、整流器および分路素子としての、被制御整流器２０の同時機能が考察される。チップカードが読み取り装置１の近くにある場合、図６において示された読み取り装置アンテナ２からチップカードアンテナ３に伝送される電磁エネルギーは大きい。ＲＦ１とＲＦ２との間に誘導される電圧は、対応して大きく、最大許容値を超え得る。そのため、データ伝送ユニット内において利用可能な電圧の設定可能な値を超える場合、供給電圧ＲＦＶＤＤの値は、許容値まで低減されねばならない。そのために、整流器駆動ユニット２１は、図７のトランジスタ（Ｔ５およびＴ６）を、２つが同時に導通するように共通に制御する。ＮＭＯＳトランジスタの場合、そのために、正のゲート電圧がＴ５およびＴ６に供給される。

それにより、誘導電流の一部は、トランジスタ（Ｔ５およびＴ６）を介して分流される。そのため、被制御整流器２０は分路機能を行い、供給電圧ＲＦＶＤＤは低下する。被制御整流器２０の機能の理解を助けるために、ここでは、ＲＦ１とＲＦ２との間に誘導される電圧の正および負の半波に分けて考察される。

誘導電圧の正の半波が供給される場合、ＲＦ１の電圧はＲＦ２の電圧より大きい。ダイオード接続されたトランジスタＴ３は導通し、Ｔ４はオフされる。誘導電流の一部はＲＦ１から、Ｔ３、ＲＦＶＤＤとグランド間に接続されたチップ負荷、およびＴ６を介してＲＦ２に戻る。被制御整流器２０は、分路機能の他に、整流器機能を行い、その際、トランジスタＴ６は、分路電流およびチップ７の供給に必要な電流を導く。

これに対して、誘導電圧の負の半波が供給される場合、ＲＦ２の電圧はＲＦ１の電圧より大きい。ダイオード接続されたトランジスタＴ４は導通し、Ｔ３はオフされる。誘導電流の一部はＲＦ２から、Ｔ４、ＲＦＶＤＤとグランド間に接続されたチップ負荷、およびＴ５を介してＲＦ１に戻る。被制御整流器２０は、再び、分路機能の他に、整流器機能を行い、その際、トランジスタＴ５は、分路電流およびチップ７の供給に必要な電流を導く。チップカード内に誘導された電圧が大き過ぎる場合、被制御整流器２０は、同時に整流器および分路素子として導入される。図２に示される従来技術に対する利点は、追加の分路素子９を有する個別の分路整流器８が必要でないことにある。データ伝送ユニットの構成は、同一の機能性において簡略化され、必要なチップ面積も低減される。

これまで、被制御整流器２０の分路素子および整流器としての同時機能が記載されたが、ここでは、被制御整流器２０の単に整流器としての機能が記載される。チップカードが読み取り装置１の直接近くにない場合、チップカードに誘導される電圧は、小さい。データ伝送ユニット内において利用できる電圧、例えば供給電圧ＲＦＶＤＤが、設定可能な電圧を下回る場合、分路機能は必要とされない。図６に示される読み取り装置アンテナ２およびチップカードアンテナ３を介して伝送される総電磁エネルギーは、チップ７への供給のために必要である。被制御整流器２０は、単に、ＲＦ１とＲＦ２との間に誘導された電圧の整流器として導入される。そのために、整流器駆動ユニット２１は、トランジスタ（Ｔ５およびＴ６）を、これらが導通しないように、制御する。そのために、ＮＭＯＳトランジスタの場合、例えばゲート電圧はグランド電圧とされる。

次に、再び、理解を助けるために、正および負の誘導電圧による電流は、分けて考察される。誘導電圧の正の半波が供給される場合、ＲＦ１の電圧はＲＦ２の電圧より大きい。ダイオード接続されたトランジスタＴ３は導通し、Ｔ４はオフされる。誘導電流はＲＦ１から、Ｔ３を介して、ＲＦＶＤＤとグランド間に接続されたチップ負荷に流れる。しかしながら、電流は、そこから、トランジスタＴ６のチャネルを介してＲＦ２に流れない。なぜなら、グランドに接続されたゲートによって、誘導電荷キャリアはチャネル内において利用できず、すなわちＴ６はオフされているからである。そのため、誘導電流の戻り経路を準備するために、本発明においては、寄生効果が導入される。

次に、ＮＭＯＳトランジスタのためのこの効果が記載される。そのために、当業者は、例えばＰＭＯＳトランジスタと等価の解決を導入し得る。ＮＭＯＳトランジスタの場合、ドレインおよびソースのための高ｎドープアイランドが低ｐドープ基板内に、注入形成される。そのため、ソースと基板の間およびドレインと基板の間に、ＰＮ接合が生じる。常に存在する、ソース−基板間のＰＮ接合、およびドレイン−基板間のＰＮ接合を介したリーク電流を回避するために、このＰＮ接合は遮断方向に駆動される。そのために、ｎチャネルトランジスタのｐドープ基板は、回路の最低電圧レベル、すなわちグランドに置かれる。整流器駆動ユニット２１による相互接続および駆動によって、Ｔ６のゲートおよびソースは、グランドに接続される。ソースおよび基板はグランドに置かれるため、ｎドープソースおよびｐドープ基板によるＰＮ接合は、遮断される。しかしながら、ドレインが負電圧ＲＦ２に結合されるため、ｎドープドレインおよびｐドープ基板によるＰＮ接合は、導通される。Ｔ６のこの寄生的な基板−ドレイン間の接合を介して、チップ負荷から来た電流を、グランドから同様にグランドに置かれる基板を介して再びＲＦ２に戻すことが可能となる。この通常、不都合な寄生効果が、ここでは目的にかなって、電流を導くために使用される。少ない誘導電圧においては少ない電流しか流れないため、チップ７に電流を供給するために、この寄生リーク電流は十分である。寄生効果の認識と利用は、被制御整流器２０の場合に、本発明の本質である。これがない場合、電流回路は、しかしながら、再びチップ面積を必要とする追加の部品を介して接続され得る。

誘導電圧の負の半波が供給される場合、ＲＦ２の電圧はＲＦ１の電圧より大きい。ダイオード接続されたトランジスタＴ４は導通し、Ｔ３はオフされる。誘導電流はＲＦ２から、Ｔ４を介して、ＲＦＶＤＤとグランド間に接続されたチップ負荷に流れる。しかしながら、電流は、そこから、トランジスタＴ５のチャネルを介してＲＦ１に流れない。なぜなら、Ｔ５において、グランドに接続されたゲートによって、誘導電荷キャリアはチャネル内において利用できず、すなわちＴ５はオフされているからである。ここで再び、正の半波の場合に基礎をなした寄生効果が導入される。Ｔ５のゲート、ドレインおよび基板はグランドに置かれる。そのため、ＮＭＯＳトランジスタの場合、ｎドープドレインおよびｐドープ基板によるＰＮ接合は、ドレインおよび基板がグランドにあるため、遮断される。しかしながら、ｎドープソースおよびｐドープ基板によるＰＮ接合は、ｎドープソースが負電圧ＲＦ１に結合されるため、導通される。Ｔ５のこの寄生的な基板−ソース間の接合を介して、チップ負荷から来た電流を、グランドから同様にグランドに置かれる基板を介して再びＲＦ１に戻すことが可能となる。

例示的におよび被制御整流器２０の機能の説明のために、整流器駆動ユニット２１は、Ｔ５およびＴ６にゲート端子を、トランジスタが完全に導通あるいは遮断されるように、Ｔ５およびＴ６にゲート端子を駆動することが、簡略的に採用された。しかしながら、整流器駆動ユニット２１が、Ｔ５およびＴ６にゲート端子に、任意の電圧を供給し得ることは、言うまでもない。この方法において、トランジスタ（Ｔ５およびＴ６）の導通および遮断の移行は、ドレイン−ソース間の抵抗の変更によって、流動的に形成され得る。そのため、被制御整流器２０は、供給電圧ＲＦＶＤＤの制御のために導入され得、その際、供給電圧ＲＦＶＤＤに依存して、トランジスタ（Ｔ５およびＴ６）は対応して制御される。その際、被制御整流器２０の機能は、誘導電圧の高さ、およびチップ７の電流要求の高さ次第で、単に整流器、および同時に整流器および分路素子との間で変化する。整流器駆動ユニット２１に依存して、一方では多くの電流が、他方では少ない電流がトランジスタ（Ｔ５およびＴ６）を介して、分流される。

図８は、負荷変調が制御される本発明による実施形態を示す。構成は、図１に示された従来技術の構成の他に、変調素子２３が接続された追加的な変調整流器２２からなる。変調素子２３は、通常、トランジスタであり、基準電圧ＶＲＥＦおよび抵抗Ｒ３の電圧降下に依存して、変調制御増幅器２４によって制御される。Ｒ３は、グランドとＲＦＶＤＤとの間に接続された３つの抵抗（Ｒ１、Ｒ２およびＲ３）からなる電圧分圧器の一部である。抵抗Ｒ２は、さらなる変調素子２５を介して短絡され得る。変調素子２５は、ここでもトランジスタであり得、変調信号ＭＯＤによって駆動される。変調整流器２２、変調素子２３、変調制御増幅器２４、および電圧分圧器からなる構成は、残り回路とともに、制御回路を形成する。この場合、制御は、抵抗Ｒ３による電圧降下は、基準電圧ＶＲＥＦに等しい。それにより、変調プロセスの間に、チップ７の供給電圧が最小必要値以下に低下すること、およびチップ７にもはや十分な電流が供給されなくなることが、回避される。この方法によって、エネルギー欠如が回避され、またそれによって、より小さい平滑コンデンサが導入され得る。

負荷変調を用いたチップカードから読み取り装置１へのデータ伝送のために、伝送されるデータはコード化され、変調信号ＭＯＤとして変調素子２５のゲートに供給される。ハイレベルのＭＯＤに対応して、変調素子２５は遮断され、抵抗Ｒ２は短絡されない。電圧ＲＦＶＤＤは、ＲＦＶＤＤＨ＝ＶＲＥＦ×（１＋（Ｒ１＋Ｒ２）／Ｒ３）の値で制御回路によって制御される。変調信号ＭＯＤがローレベルの場合、変調素子２５は導通され、抵抗Ｒ２は短絡される。この場合、電圧ＲＦＶＤＤは、ＲＦＶＤＤＬ＝ＶＲＥＦ×（１＋Ｒ１／Ｒ３）に制御される。そのため負荷変調において、電圧ＲＦＶＤＤは、変調信号ＭＯＤに依存して、２つの異なる目標値に制御される。電圧は、チップカードアンテナ３において、電圧ＲＦＶＤＤと結合されるため、これもまた制御される。変調深さは、変調信号ＭＯＤのハイレベルおよびローレベルの際の振幅の比率から生じ、ＲＦＶＤＤＨ／ＲＦＶＤＤＬ＝１＋Ｒ２／（Ｒ１＋Ｒ３）となる。そのため、変調深さは、電圧に依存せず一定であり、抵抗（Ｒ１、Ｒ２およびＲ３）の値によって設定され得る。

図９は負荷変調制御を有する、図８に示された回路の好ましいさらなる形態を示す。図８の変調整流器２２および変調素子２３の機能は、被制御整流器２０によって行われる。そのため、変調整流器２２および変調素子２３は、図９から除かれる。同一の機能性において、部品数が減り、それによって、データ伝送ユニットに必要とされる面積も低減される。図８による負荷変調の制御の利点は、全て保持される。図９に示された解決策は、本質的に、被制御整流器２０が、整流器、分路素子、および変調素子の３つの機能を、同時に行うことにある。

各機能が特定のトランジスタによって行われる従来技術に対して、本発明による場合は、被制御整流器２０のトランジスタのみが必要とされる。他の場合は必要な、分路整流器を伴う分路トランジスタ、および変調素子を伴う変調整流器は、省略され得る。同じ機能性において、回路は大幅に簡易化され、必要なチップ面積は最少に低減される。

本発明にかかる上記実施例は説明を目的とするものであって、本発明を限定する目的のものではない。本発明の範囲および本発明の等価物から逸脱することなく、本発明の範囲内において、様々な変更および変形が可能である。

非接触チップカードのエネルギー供給のための、従来技術によって知られた原理を示す。 従来技術による、過電圧から保護する分路素子を有する非接触チップカードを示す。 従来技術による全波ブリッジ整流器を示す。 従来技術による非接触チップカードの、エネルギー供給の直流電圧部内における変調器を伴う負荷変調の原理を示す。 従来技術による非接触チップカードの、エネルギー供給の交流電圧部内における２つの変調器を伴う負荷変調の原理を示す。 本発明による被制御整流器の実施例を伴う、非接触チップカードのエネルギー供給のための部品を示す。 本発明による、ＮＭＯＳトランジスタを有する被制御全波ブリッジ整流器の一実施例を示す。 本発明による、既知の分路素子を用いた負荷変調の制御の一実施例を示す。 本発明による、全波ブリッジ整流器を用いた負荷変調の制御の一実施例を示す。

符号の説明

１ 読み取り装置
２ 読み取り装置アンテナ
３ チップカードアンテナ
４ 共振コンデンサ
５ 整流器
６ 平滑コンデンサ
７ チップ
８ 分路整流器
９ 分路素子
１０ 分路素子駆動ユニット
１１ 変調抵抗
１２ 変調素子
１３ 電圧レギュレータ
１４、１５ 変調素子
１６、１７ 変調抵抗
１８、１９ 変調容量
２０ 被制御整流器
２１ 整流器駆動ユニット
２２ 変調整流器
２３ 変調素子
２４ 変調制御増幅器
２５ 変調素
ＭＯＤ 変調信号
Ｒ１、Ｒ２、Ｒ３ 分圧抵抗
ＲＦ１、ＲＦ２ 誘導電圧（接続点）
ＲＦＶＤＤ 整流および平滑された供給電圧
ＲＦＶＤＤＬ ローレベルの変調信号ＭＯＤによる供給電圧
ＲＦＶＤＤＨ ハイレベルの変調信号ＭＯＤによる供給電圧
Ｔ１、Ｔ２、Ｔ３、Ｔ４ ダイオード接続されたトランジスタ
Ｔ５、Ｔ６ 制御されるトランジスタ
ＶＤＤ チップのレギュレートされた供給電圧
ＶＲＥＦ 変調制御器の基準電圧
ＶＴＨ 閾値電圧

Claims (12)

1. データ伝送インターフェースを有するデータ伝送ユニットであって、
   該データ伝送ユニットは、整流器駆動ユニット（２１）によって駆動される被制御整流器（２０）を有することを特徴とする、データ伝送ユニット。
2. 前記被制御整流器（２０）の駆動は、該データ伝送ユニット内において利用可能な電圧に依存して行われることを特徴とする、請求項１に記載の装置。
3. 前記データ伝送インターフェースは、非接触に形成されていることを特徴とする、請求項１または２に記載の装置。
4. 前記被制御整流器（２０）は、全波ブリッジ整流器として実施されることを特徴とする、請求項１から３のいずれか一項に記載の装置。
5. 前記被制御整流器（２０）は、ダイオード接続された２つのトランジスタ（Ｔ３、Ｔ４）および駆動可能な２つのトランジスタ（Ｔ５、Ｔ６）からなることを特徴とする、請求項４に記載の装置。
6. 前記データ伝送ユニット内において利用可能な電圧が設定可能な値を超える場合、該被制御整流器（２０）における入力電圧が正の半波である場合には、電流が、１つのダイオード接続されたトランジスタ（Ｔ３）および２つの駆動可能なトランジスタ（Ｔ５、Ｔ６）を流れるように、負の半波である場合には、電流が、他のダイオード接続されたトランジスタ（Ｔ４）および２つの駆動可能なトランジスタ（Ｔ５、Ｔ６）を流れるように、該被制御整流器（２０）の該トランジスタ（Ｔ５、Ｔ６）の駆動が行われ、
   他方、該データ伝送ユニット内において利用可能な電圧が設定可能な値を下回る場合、該被制御整流器（２０）における入力電圧が正の半波である場合には、電流が、１つのダイオード接続されたトランジスタ（Ｔ３）および１つの駆動可能なトランジスタ（Ｔ６）を流れるように、負の半波である場合には、電流が、他のダイオード接続されたトランジスタ（Ｔ４）および他の駆動可能なトランジスタ（Ｔ５）を流れるように、該被制御整流器（２０）の該トランジスタ（Ｔ５、Ｔ６）の駆動が行われることを特徴とする、請求項５に記載の装置。
7. 前記被制御整流器（２０）の該トランジスタ（Ｔ５、Ｔ６）の駆動は、該被制御整流器（２０）の出力に現れる電圧（ＲＦＶＤＤ）に依存して行われることを特徴とする、請求項６に記載の装置。
8. 前記被制御整流器（２０）の前記トランジスタ（Ｔ３、Ｔ４、Ｔ５、Ｔ６）は、ＮＭＯＳ技術を用いて実施されていることを特徴とする、請求項１から７のいずれか一項に記載の装置。
9. 前記被制御整流器（２０）の前記駆動可能な２つのトランジスタ（Ｔ５、Ｔ６）は、前記データ伝送インターフェースを介して伝送されたデータに依存して駆動されることを特徴とする、請求項１から８のいずれか一項に記載の装置。
10. 前記被制御整流器（２０）に存在する電圧の比率は、前記伝送されるデータの伝送されるハイ状態およびロー状態において、該被制御整流器（２０）の出力に現れる電圧（ＲＦＶＤＤ）に依存しないことを特徴とする、請求項９に記載の装置。
11. 前記被制御整流器（２０）に存在する電圧の比率は、前記伝送されるデータの伝送されるハイ状態およびロー状態において、設定可能であることを特徴とする、請求項９または１０に記載の装置。
12. 請求項１から１１のいずれか一項に記載のデータ伝送インターフェースを有するデータ伝送ユニットの駆動方法であって、
    前記被制御整流器（２０）が、整流器、分路素子、および変調素子の機能を、同時に、個別に、または組合わせて行うことを特徴とする、駆動方法。

Images