JP4936303B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP4936303B2
JP4936303B2 JP2005323833A JP2005323833A JP4936303B2 JP 4936303 B2 JP4936303 B2 JP 4936303B2 JP 2005323833 A JP2005323833 A JP 2005323833A JP 2005323833 A JP2005323833 A JP 2005323833A JP 4936303 B2 JP4936303 B2 JP 4936303B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
stabilizing
internal
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005323833A
Other languages
English (en)
Other versions
JP2007133500A (ja
JP2007133500A5 (ja
Inventor
裕人 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005323833A priority Critical patent/JP4936303B2/ja
Publication of JP2007133500A publication Critical patent/JP2007133500A/ja
Publication of JP2007133500A5 publication Critical patent/JP2007133500A5/ja
Application granted granted Critical
Publication of JP4936303B2 publication Critical patent/JP4936303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体集積回路装置に関し、例えば無線ICタグ、非接触ICカード等のようなRFID(Radio Frequency Identification) に用いられる半導体集積回路装置に利用して有効な技術に関するものである。
データキャリア又は非接触ICカードのようにコイル又はアンテナにより磁界又は電磁波を受け、それを整流し安定化電圧回路で安定化させた例として、特開2005−202721、特開2003−085506、特開2002−288615、特開2000−348152公報がある。
特開2005−202721公報 特開2003−085506公報 特開2002−288615公報 特開2000−348152公報
特許文献4のようにツェナーダイオードを使った例では、電源電圧がツェナー電圧を超えるとツェナーダイオードに電流が流れ整流回路の負荷を重くすることで電源電圧の制御を行う。通常ツェナーダイオードの降伏電圧は5V以上にしか設定できない。このため微細CMOSプロセス(電源電圧1.8V以下)に適用することはできない。また基準電圧と電源電圧を比較し、電源電圧が基準電圧を超えると電流駆動用のMOSFETをオン状態にし負荷電流を調整する方法もある。この方法では任意の電源電圧を設定することができるが、実際のものはフィードバックのループ遅延(時定数)が遅いものしかできない。これは発振対策の容量のためである。このため、ASK変調信号を受信した場合信号の変動に追従できずに内部回路の電源電圧変動が大きくなる欠点を持つ。
この発明の目的は、簡単な構成で安定動作化を図ったRFIDに向けた半導体集積回路装置を提供することにある。この発明の上記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、伝播されたエネルギーを電気信号の形態で入力端子に入力する。上記入力された電気信号を整流して直流電圧を生成し、電圧安定化回路でかかる直流電圧とは異なる安定化電圧を形成する。上記安定化電圧を抵抗手段を通して内部回路に伝える。上記内部回路の動作電流に対応した上記抵抗手段での電圧降下によって、上記内部回路の動作電圧を規定電圧内に設定する。
簡単な構成で内部回路の規定電圧を形成することができる。
図1には、この発明に係る半導体集積回路装置の一実施例のブロック図が示されている。アンテナANTで受信された信号成分を含む電磁波は、整流回路(電圧発生器)で整流されて直流電圧が形成される。この直流電圧は、ツェナーダイオードZDによりツェナー電圧VZに安定化される。つまり、直流電圧がツェナー電圧VZよりも高いときには、かかるツェナーダイオードZDに電流が流れてツェナー電圧VZに安定化する。この安定化電圧VZは、抵抗Rを介して内部回路に動作電圧VDとして伝えられる。キャパシタCは、安定化用のものであり、内部回路の寄生容量も含むものである。
内部回路で消費する電流をIa 、ツェナーダイオードZDの降伏電圧をVZ、抵抗Rの抵抗値もRとする。内部回路に必要な電圧をVDとすれば、抵抗の値をR=(VZ−VD)/Ia のように選ぶことで抵抗RにVZ−VDの電圧降下を発生させることができる。これを利用することでツェナーダイオードZDの降伏電圧が内部電圧よりも大きい(VZ>VD)ときにでも、ツェナーダイオードZDを使用した制御系を組むことが可能となる。このように上記抵抗Rの抵抗値Rを、内部回路での動作電流Ia を考慮して適当に設定することにより、上記電圧VDが内部回路での規格電圧範囲内に収まるようにされる。
図2には、この発明に係る半導体集積回路装置の他の一実施例のブロック図が示されている。この実施例では、図1にクランプ回路が追加される。つまり、前記図1のように抵抗Rによって直接的に内部電圧VDを形成するのではなく、上記抵抗Rで電圧を低くした電圧でクランプ回路を動作させて上記内部電圧VDを安定化させる。
実際のICプロセスの場合、ツェナーダイオードZDの降伏電圧、抵抗Rの抵抗値R、IC(内部回路)の消費電流Ia は温度、半導体集積回路装置のロットにより変動する。これらの変動により、内部電圧VDが変動して規格電圧範囲に収まるようすることが難しくなる場合が予測される。この実施例では、内部電圧VDの制御はクランプ回路が行うので前述の素子バラツキに依存せず電圧が正確に制御できる。一方クランプ回路が制御しなければならない電流量Icは、ツェナーダイオードZDと抵抗Rが間にあるのでIc =(VZ−VD)/Rと制限することができ、残りはツェナーダイオードZDに流れることになる。
上記整流回路から送り込まれる電流のうち、通常時のものをId1, ASK変調時のものをId2(Id1>Id2)とする。Id2>Ic であれば制御はツェナーダイオードZDが行い、クランプ回路のループ遅延による内部電圧VDの変動は発生しない。また、Id2<Ic であってもクランプ回路が制御しなければいけない電流調整幅は小さいので内部電圧VDの変動も小さくすることができる。
図3には、図2のクランプ回路の一実施例の回路図が示されている。入力電圧は抵抗R1とR2により分圧されてアンプAMPの一方の入力(+)に供給される。このアンプAMPの他方の入力(−)には、シリコンバンドギャップ等による基準電圧Vref が供給される。上記アンプAMPの出力信号は、MOSFETQ1のゲートに供給される。このMOSFETQ1のドレインとソースは、上記入力電圧と接地電位GNDが印加される。このクランプ回路は、基準電圧Vref に対して入力電圧の分圧電圧が高くなると、アンプAMPの出力信号がハイレベルとなってMOSFETQ1をオン状態にする。これにより、基準電圧Vref と入力電圧の分圧電圧(VD)とが一致するような電圧クランプ動作を行う。
上記アンプAMPは、MOSFET差動増幅回路により構成され、特に制限されないが、定電流源により差動MOSFETのバイアス電流が流れるようにされる。この実施例では、上記抵抗Rには内部回路及びクランプ回路のアンプAMPで消費される電流が定常的に流れる。そして、主として内部回路の消費電流が増減して上記抵抗Rでの電圧降下が変動しようとすると、それを補正するようにMOSFETQ1に電流が流れて上記電圧VDを安定化させるものである。
図4には、この発明に係る半導体集積回路装置の他の一実施例のブロック図が示されている。この実施例では、図1にツェナーダイオードZDが順方向のダイオードD5〜D7に置き換えられる。これらのダイオードD5〜D7は、PN接合ダイオード、ダイオード接続のMOSFET、あるいはダイオード接続のバイポーラトランジスタから構成される。この場合でも、直接に内部回路の規定電圧を得ることが難しいので前記図1の実施例のように内部回路の消費電流を考慮して抵抗Rの抵抗値を選ぶことにより、前記同様に内部電圧VDを形成するものである。また、この順方向電圧VF又はしきい値電圧VTに対応した安定化電圧3×VFに対して、前記図2のようなクランプ回路を追加してもよい。
図5には、この発明に係る半導体集積回路装置の更に他の一実施例のブロック図が示されている。この実施例では、整流回路に対して電圧クランプ回路が設けられる。そして、クランフ電圧VCLは、抵抗Rを介して内部回路に伝えられる。この構成は、前記図1のツェナーダイオードZDや図4のダイオードD5〜D7がクランプ回路に置き換えられたものと同様である。
本願発明者においては、クランプ回路のループ遅延によって内部電圧が変動するのは、ASK変調によって受信電力が小さくなるにもかかわらず電流駆動MOSFETQ1が大電流を引き続け、内部回路に在る電源保持用の容量Cから電荷を抜いてしまうことに大きな原因があることに気が付いた。この実施例では、クランプ回路の電流駆動用のMOSFETQ1と内部回路との間に抵抗Rが設けられており、内部回路から電流駆動用MOSFETQ1に電荷が移動するのを防ぐことで内部電圧VDの変動を抑えることができる。
図6には、この発明に係る半導体集積回路装置の更に他の一実施例のブロック図が示されている。この実施例では、上記抵抗Rに替えてダイオートDが設けられる。この構成は、クランプ回路からの内部回路の安定化容量Cへの電流供給は高速に行えるので、内部回路の急激な消費電流の増大による内部電圧VDの低下を防ぐことができる。そして、上記同様にASK変調によって受信電力が小さくなったときの内部電圧VDの安定化も図ることができる。
図7には、この発明が適用されるRFIDの一実施例のブロック図が示されている。アンテナ又はコイルに対して整流回路(電源整流回路)及び変調回路と信号復調回路が設けられる。電源整流回路は、アンテナにより電気信号〔に〕形態にされた受信信号を整流して直流電圧を形成する。この直流電圧は、前記図1〜図6で説明したような電源電圧制御回路に伝えられ、ここで内部電圧が形成される。上記信号復調回路は、上記受信信号を復調してデジタルのデータにする。上記復調信号に含まれるクロック成分が受信系論理回路に含まれるクロック発振回路に伝えられ、同期化されたクロックが再生される。また、受信系論理回路では、上記再生されたクロックを用いて受信されたデータを[受を]受け取る。メモリは、記憶データを記憶する。制御回路は、全体の制御動作を行う。送信系論理回路は、送信信号を形成して変調回路に伝える。変調回路は、送信信号を変調してアンテナを通して出力させる。
図8には、図7の整流回路の一実施例の回路図が示されている。アンテナで受信された受信電圧が負電圧のときにダイオードD1を介してキャパシタC2に充電動作が行われる。上記アンテナで受信された受信電圧が正電圧のときに、ダイオードD12を通して昇圧された電圧でキャパシタC3を充電させる。このようにして、キャパシタ3には正電圧が蓄積される。したがって、アンテナで受信された受信電圧が負電圧のときにダイオードD3を介してキャパシタC1にはより高い電圧で充電動作が行われる。そして、上記アンテナで受信された受信電圧が正電圧のときに、上記昇圧された電圧が加わってダイオードD4を通して出力キャパシタC4を充電させる。
図9には、この発明を説明するための生成電圧と距離との関係を説明するための特性図が示されている。整流回路で形成された電圧VOは、通信距離が短いときには前記ツェナーダイオードZDによるツェナー電圧VZ又はクランプ電圧VCLで安定化されている。このとき、最大値VHと最小値VLの間に設定される内部電圧VDは、電圧制御動作によって安定化される。上記通信距離が長くなり、上記電圧VOが上記内部電圧VDよりも小さくなると、上記制御が効かなくなって電圧VOとともに低下する。上記最小電圧VLに対応する距離が通信可能距離の最大Lmax となる。
以上本発明者によってなされた発明を、上記実施形態に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。整流回路やクランプ回路の具体的構成は、種々の実施形態を採ることができる。この発明は、RFIDや非接触型ICカードに適用できる。更に、例えば伝播されたエネルギーは光又は音であってもよい。つまり、光を電気信号に変換し、それにより電源電圧を形成したり、音声を電気信号に変換してそれを整流して電源電圧を形成したりするものにも同様に適用できる。つまり、光応答型ICタグや音声応答型ICタグ等にも同様に適用できる。この発明は、伝播されたエネルギーを受けて電源電圧を形成し、それにより動作する内部回路を備えた半導体集積回路装置に広く利用できる。
この発明に係る半導体集積回路装置の一実施例を示すブロック図である。 この発明に係る半導体集積回路装置の他の一実施例を示すブロック図である。 図2のクランプ回路の一実施例を示す回路図である。 この発明に係る半導体集積回路装置の他の一実施例を示すブロック図である。 この発明に係る半導体集積回路装置の更に他の一実施例を示すブロック図である。 この発明に係る半導体集積回路装置の更に他の一実施例を示すブロック図である。 この発明が適用されるRFIDの一実施例を示すブロック図である。 図7の整流回路の一実施例を示す回路図である。 この発明を説明するための生成電圧と距離との関係を説明するための特性図である。
符号の説明
ANT…アンテナ、ZD…ツェナーダイオード、R,R1,R2…抵抗、C,C1〜C4…キャパシタ、D,D1〜D7…ダイオード、AMP…アンプ、Q1〜MOSFET。

Claims (4)

  1. 信号成分を含む電磁波が電気信号の形態で入力される入力端子と、
    上記入力端子から入力された電気信号から直流電圧を生成する整流回路と、
    上記整流回路で形成された直流電圧を受け、かかる直流電圧とは異なる安定化電圧を形成する電圧安定化回路と、
    上記安定化電圧を伝える抵抗手段と、
    上記抵抗手段を通した電圧で動作する内部回路とを備え
    上記電圧安定化回路は、ツェナーダイオードで構成され、
    上記抵抗手段の抵抗値は、上記ツェナーダイオードのツェナー電圧から上記内部回路の動作電流に対応して発生する電圧降下分低下した電圧が上記内部回路の規定電圧範囲内に収まるよう設定されることを特徴とする半導体集積回路装置。
  2. 信号成分を含む電磁波が電気信号の形態で入力される入力端子と、
    上記入力端子から入力された電気信号から直流電圧を生成する整流回路と、
    上記整流回路で形成された直流電圧を受け、かかる直流電圧とは異なる安定化電圧を形成する電圧安定化回路と、
    上記安定化電圧を伝える抵抗手段と、
    上記抵抗手段を通した電圧で動作する内部回路とを備え
    上記電圧安定化回路は、複数のダイオードで構成され、
    上記抵抗手段の抵抗値は、上記ツェナーダイオードのツェナー電圧から上記内部回路の動作電流に対応して発生する電圧降下分低下した電圧が上記内部回路の規定電圧範囲内に収まるよう設定されることを特徴とする半導体集積回路装置。
  3. 請求項1又は2において、
    上記内部回路は、電圧クランプ回路と信号処理回路を有し、
    上記電圧クランプ回路は、上記抵抗手段を通して伝えられた動作電圧を分圧した電圧と所定の基準電圧とが一致するよう可変抵抗手段を制御して規定電圧を生成して上記信号処理回路に伝えるシリーズレギュレータであることを特徴とする半導体集積回路装置。
  4. 請求項3において、
    上記内部回路には、上記規定電圧を安定化させるキャパシタが設けられることを特徴とする半導体集積回路装置。
JP2005323833A 2005-11-08 2005-11-08 半導体集積回路装置 Active JP4936303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005323833A JP4936303B2 (ja) 2005-11-08 2005-11-08 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005323833A JP4936303B2 (ja) 2005-11-08 2005-11-08 半導体集積回路装置

Publications (3)

Publication Number Publication Date
JP2007133500A JP2007133500A (ja) 2007-05-31
JP2007133500A5 JP2007133500A5 (ja) 2008-11-27
JP4936303B2 true JP4936303B2 (ja) 2012-05-23

Family

ID=38155128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005323833A Active JP4936303B2 (ja) 2005-11-08 2005-11-08 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP4936303B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5324161B2 (ja) * 2007-08-30 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
CN101281614B (zh) * 2008-04-14 2010-06-09 北京大学深圳研究生院 一种用于超高频射频识别芯片的解调电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2630996B2 (ja) * 1988-07-28 1997-07-16 タキロン株式会社 土木用網
JPH06124368A (ja) * 1992-10-14 1994-05-06 Omron Corp 非接触媒体
JPH11120306A (ja) * 1997-10-21 1999-04-30 Tokimec Inc データアクセス方法およびその装置
JP2000348152A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 非接触icカード
JP3540231B2 (ja) * 2000-01-31 2004-07-07 沖電気工業株式会社 クランプ回路及び非接触式通信用インターフェース回路
JP2002288615A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 非接触icカード
JP2003085506A (ja) * 2001-09-12 2003-03-20 Yoshikawa Rf System Kk データキャリアにおける過電圧防止回路
JP2005202721A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 非接触データキャリア

Also Published As

Publication number Publication date
JP2007133500A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
JP4154398B2 (ja) データ伝送インターフェースを有するデータ伝送ユニットおよびそのデータ伝送ユニットの駆動方法
US6831378B2 (en) Semiconductor integrated circuit device and contactless electronic device
US7978486B2 (en) Rectifier circuit and radio communication device using the same
US7732945B2 (en) Rectifier circuit
JP4750530B2 (ja) 半導体集積回路装置及びそれを用いた非接触電子装置
KR101976909B1 (ko) 와이어리스 수전 장치, 그 제어 회로 및 제어 방법
JP4545525B2 (ja) 直流電圧変換用の半導体集積回路およびスイッチング電源装置
EP2450835A2 (en) Semiconductor device for wireless communication
US20100088534A1 (en) Semiconductor integrated circuit device and ic card using the same
EP1959580A1 (en) Signal extraction circuit
US20230206020A1 (en) Mode-changeable power supply circuit and smart card including the same
JP2005063278A (ja) 非接触icカード
JP4936303B2 (ja) 半導体集積回路装置
US6281744B1 (en) Voltage drop circuit
US8780596B2 (en) Voltage adjusting circuit, contactless card and contactless card system having the same, and methods of operating the voltage adjusting circuit and the contactless card
US6262903B1 (en) Direct-current power supply circuit having control sections with at least one control section having priority over another control section
KR100720227B1 (ko) 불휘발성 강유전체 메모리를 포함하는 rfid에서의 복조장치
JP2002521770A (ja) 入力制御機能を有したデータ担体
US7571853B2 (en) Device and method for supplying a data transfer unit with energy
US20060066382A1 (en) Rectifier circuit
US10720917B2 (en) Semiconductor device and method of generating power-on reset signal
JP5528224B2 (ja) 半導体装置
EP2193480A1 (en) Transponder back scatter modulator with regulated modulation depth
JP2024034736A (ja) シャントレギュレータ及び半導体装置
JP2019515404A (ja) 無線周波数識別(rfid)タグ及びrfidタグの電源電圧を制限する方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4936303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350