KR101349880B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR101349880B1
KR101349880B1 KR1020097004680A KR20097004680A KR101349880B1 KR 101349880 B1 KR101349880 B1 KR 101349880B1 KR 1020097004680 A KR1020097004680 A KR 1020097004680A KR 20097004680 A KR20097004680 A KR 20097004680A KR 101349880 B1 KR101349880 B1 KR 101349880B1
Authority
KR
South Korea
Prior art keywords
circuit
output
delete delete
boosting
memory
Prior art date
Application number
KR1020097004680A
Other languages
English (en)
Other versions
KR20090066270A (ko
Inventor
토시히코 사이토
유타카 시오노이리
키요시 카토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090066270A publication Critical patent/KR20090066270A/ko
Application granted granted Critical
Publication of KR101349880B1 publication Critical patent/KR101349880B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은 작은 회로 면적으로 메모리에의 데이터 기입에 필요한 고전위를 얻을 수 있는 반도체장치를 제공하는데 있다. 본 발명에서는, 승압 회로의 입력 전압으로서, 종래 사용되고 있던 레귤레이터 회로(104)의 출력(VDD)이 아니라, VDD보다 고전위인 정류회로부(103)의 출력(VDD0)을 사용함으로써, 작은 회로 면적으로, 메모리에의 데이터 기입에 필요한 고전위를 얻을 수 있다.
Figure R1020097004680
안테나부, 정류회로부, 레귤레이터 회로, 승압 회로, 메모리, 데이터 기입

Description

반도체장치{Semiconductor device}
본 발명은 반도체장치에 관한 것이다. 특히, 본 발명은 비접촉으로 데이터의 송수신이 가능하고, 데이터의 기억이 가능한 반도체장치에 관한 것이다.
최근, 개개의 대상물에 ID(개체 식별 번호)를 부여함으로써, 그 대상물의 이력 등의 정보를 명확하게 하고, 생산·관리 등에 유용하게 사용하는 개체 인식 기술이 주목받고 있다. 그 중에서도, 비접촉으로 데이터의 송수신이 가능한 반도체장치의 개발이 진행되고 있다. 이와 같은 반도체장치로서, 특히 프로세서 칩(RFID(Radio Frequency Identification), ID 태그(tag), IC 태그, IC 칩, RF 태그, 무선 태그, 전자 태그, 무선 칩이라고도 불린다) 등이 기업 내, 시장 등에서 도입되기 시작하고 있다.
이들 반도체장치의 상당수는 규소(Si) 등으로 형성된 반도체 기판을 사용한 회로(이하, IC(Integrated Circuit) 칩이라고도 기재한다)와 안테나를 가지고, 이 IC 칩은 기억 회로(이하, 메모리라고도 기재한다), 제어 회로 등을 포함하고 있다.
이하, RFID의 종래예를 도 16을 참조하여 설명한다. 도 16에서, RFID(700)는 전파를 수신하는 안테나부(702), 안테나부(702)의 출력을 정류하는 정류회로부(703), 정류회로부(703)의 출력을 수신하고 동작 전압(VDD)을 다른 회로에 출력 하는 레귤레이터 회로(704), 클록을 발생시키는 클록 생성 회로(705), 다른 회로를 제어하는 논리 회로(706), 논리 회로(706)로부터의 출력을 수신하고 데이터의 기입 및 판독을 행하는 메모리(708), 및 레귤레이터 회로(704)의 출력과 클록 생성 회로(705)의 출력을 수신하고 메모리(708)에의 데이터 기입을 위한 전압을 공급하는 승압 회로(707)를 포함한다.
또한, 도시하지 않았지만, 이들 회로 이외에, 상기 RFID는 데이터 변조/복조 회로, 센서, 인터페이스 회로 등을 포함한다.
리더/라이터(701)는 외부로부터 비접촉으로 RFID(700)에 데이터를 기입하고 RFID(700)로부터 데이터를 판독하는 장치이다.
안테나부(702)는 안테나와 공진 커패시터를 포함하고, 리더/라이터(701)로부터 발신되는 전파를 취하고, 이때 얻어진 신호(RF_IN)를 정류회로부(703)에 인가한다. 정류회로부(703)는 정류용 다이오드와 평활화 커패시터를 포함하고, RF_IN을 평활화하여 전압(VDD0)을 생성한다.
안테나부(702)가 받는 수신 전력은 리더/라이터(701)로부터의 안테나부(702)의 거리에 크게 의존한다. 그 때문에, 칩이 리더/라이터에 매우 가까이 놓여졌을 때 발생하는 과전압에 기인하여 논리 회로 등이 파괴되는 것을 막기 위해, RFID(700) 내에는, 입력된 전압에 응답하여 특정 출력을 내는 레귤레이터 회로(704)가 포함되어 있다. 레귤레이터 회로(704)의 출력(VDD)은 논리 회로(706)의 동작 전원 전압 및 메모리(708)의 판독 동작시의 전원 전압으로서 사용된다. 이와 같은 구성으로 함으로써, 배터리 없이 RFID를 동작시키는 것이 가능하게 된다.
메모리에 데이터를 기입하는 동작을 행하기 위해서는, 판독시에 사용하는 전압보다 전위가 높은 전압을 가할 필요가 있다. 이와 같은 전압을 생성하는 방법으로서, 레귤레이터 회로의 출력(VDD)을 기초로 하여, 승압 회로를 사용하여 승압하는 방법이 자주 사용된다. 도 16에서는, 승압 회로(707)에 레귤레이터 회로(704)의 출력(VDD)과 클록 생성 회로(705)가 출력하는 클록(CLK)을 입력함으로써, 출력으로서 높은 전원 전위(VDD_HI)를 얻는다. 이 VDD_HI를 사용하여 메모리에의 기입을 행한다. 이와 같은 RFID에서 승압 회로를 사용하여 메모리에의 데이터 기입을 위한 전압을 생성하고 있는 예로서, 문헌 1(일본국 공개특허공고 2006-180073호 공보)을 들 수 있다.
일반적으로, RFID 내에서의 소비 전력을 억제하고 통신 거리를 늘리기 위해, 레귤레이터 회로의 출력이 되는 VDD는 가능한 한 낮은 것이 바람직하다고 생각된다. 그러나, VDD의 전위가 낮은(특히 2 V 이하) 경우, 승압 회로를 사용하여 승압하여도 메모리에의 기입에 필요한 전위를 확보할 수 없거나, 또는 필요한 전위를 확보하기 위해 필요한 승압 회로의 면적이 커지는 등의 문제가 있었다.
본 발명은 그러한 점을 감안하여 이루어진 것으로, 소비 전력을 억제하는 것과 동시에, 회로 면적을 증대시키지 않고 메모리의 기입 동작에 필요한 전압을 생성하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명은 이하의 수단을 강구한다.
본 발명의 반도체장치는, 외부로부터의 전파를 수신하는 안테나부, 상기 안테나부의 출력을 정류하고 직류 전압을 출력하는 정류회로부, 및 상기 정류회로부의 출력을 수신하고 특정 전압을 출력하는 레귤레이터 회로를 포함한다. 상기 정류회로부의 출력은 제1 전원 전위로서 사용되고, 상기 레귤레이터 회로의 출력은 제2 전원 전위로서 사용된다.
본 발명의 반도체장치는, 상기 구성에 더하여, 상기 제1 전원 전위를 승압하는 승압 화로와, 클록 생성 회로를 더 포함하여도 좋다. 상기 제2 전원 전위는 상기 클록 생성 회로에 입력되고, 상기 클록 생성 회로는 상기 승압 회로를 위한 클록을 생성한다.
본 발명의 반도체장치는 상기 구성에 더하여 레벨 시프터를 더 포함하여도 좋다. 상기 제1 전원 전위와 상기 클록 생성 회로의 출력이 상기 레벨 시프터에 입력되고, 상기 레벨 시프터는 상기 클록 생성 회로의 출력을 증폭하고, 상기 클록 생성 회로의 증폭된 출력을 상기 승압 회로의 클록으로서 출력한다.
본 발명의 반도체장치는, 상기 구성에 더하여, 상기 승압 회로의 출력을 데이터 기입 전위로서 입력하고 상기 제2 전원 전위를 데이터 판독 전위로서 입력하는 메모리를 더 포함하여도 좋다.
본 발명의 반도체장치는, 상기 구성에 더하여, 상기 제1 전원 전위를 데이터 기입 전위로서 입력하고 상기 제2 전원 전위를 데이터 판독 전위로서 입력하는 메모리를 더 포함하여도 좋다.
본 발명의 반도체장치는, 제1 전원 전위를 승압하는 제1 승압 회로, 상기 제1 승압 회로의 출력을 승압하는 제2 승압 회로, 제2 전원 전위를 입력으로 하고, 상기 제1 승압 회로 및 상기 제2 승압 회로를 위한 클록을 생성하는 클록 생성 회로, 및 상기 제1 승압 회로의 출력을 데이터 기입 전위로서 입력하고, 상기 제2 승압 회로의 출력을 데이터 소거 전위로서 입력하고, 상기 제2 전원 전위를 데이터 판독 전위로서 입력하는 메모리를 포함한다.
본 발명의 반도체장치는, 상기 제1 전원 전위와 상기 클록 생성 회로의 출력을 입력으로 하는 레벨 시프터를 더 포함하여도 좋다. 상기 레벨 시프터는 상기 클록 생성 회로의 출력을 증폭하고, 상기 클록 생성 회로의 증폭된 출력을 상기 제1 승압 회로 및 상기 제2 승압 회로의 클록으로서 출력한다.
본 발명의 반도체장치는, 전하를 축적하는 충전 소자를 더 포함하여도 좋다. 상기 충전 소자는 커패시터이어도 좋고, 또는 2차 전지이어도 좋다.
본 발명의 반도체장치에서, 상기 충전 소자는 스위칭 소자를 구비하여도 좋다.
본 발명에서는, 승압 회로의 입력 전압으로서, 종래 사용되고 있던 레귤레이터 회로의 출력(VDD)이 아니라, VDD보다 고전위인 정류회로부의 출력(VDD0)을 사용함으로써, 작은 회로 면적으로, 메모리에의 데이터 기입에 필요한 고전위를 얻을 수 있다. 또한, 다른 회로들을 위한 동작 전압으로서 레귤레이터 회로의 출력(VDD)을 사용하고 있으므로, 소비 전력을 억제할 수 있다.
도 1은 본 발명의 실시형태 1을 나타내는 블록도.
도 2는 본 발명의 실시형태 1에서 사용하는 승압 회로의 회로도.
도 3은 본 발명의 실시형태 2를 나타내는 블록도.
도 4는 본 발명의 실시형태 2에서 사용하는 레벨 시프터의 회로도.
도 5는 본 발명의 실시형태 3을 나타내는 블록도.
도 6은 본 발명의 실시형태 4를 나타내는 블록도.
도 7은 본 발명의 실시형태 5를 나타내는 블록도.
도 8은 본 발명의 실시예 1에서의 시뮬레이션 결과를 나타내는 도면.
도 9는 본 발명의 실시예 1에서의 실험 결과를 나타내는 도면.
도 10(A)∼도 10(D)는 본 발명의 실시예 2의 회로의 제조 공정을 나타내는 단면도.
도 11(A)∼도 11(D)는 본 발명의 실시예 2의 회로의 제조 공정을 나타내는 단면도.
도 12(A) 및 도 12(B)는 본 발명의 실시예 2의 회로의 제조 공정을 나타내는 단면도.
도 13은 본 발명의 실시예 3의 반도체장치를 나타내는 블록도.
도 14(A)∼도 14(G)는 본 발명의 실시예 4에서의 본 발명의 반도체장치의 응용예를 나타내는 도면.
도 15는 본 발명의 실시예 4에서의 본 발명의 반도체장치의 응용예를 나타내는 도면.
도 16은 종래의 반도체장치를 나타내는 블록도.
본 발명의 실시형태에 대하여 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명은 이하의 설명에 한정되는 것은 아니고, 본 발명의 취지 및 범위로부터 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에서, 동일 부분 또는 동일한 기능을 가지는 부분의 반복 설명은 생략하기로 한다.
[실시형태 1]
본 발명의 제1 실시형태에 대하여 도면을 참조하여 설명한다.
도 1은 본 발명을 적용한 RFID를 나타내는 블록도이다. 도 1에서의 RFID(100)는 전파를 수신하는 안테나부(102), 안테나부(102)의 출력을 정류하는 정류회로부(103), 정류회로부(103)의 출력을 수신하고 동작 전압(VDD)을 다른 회로들에 출력하는 레귤레이터 회로(104), 클록을 발생시키는 클록 생성 회로(105), 다른 회로를 제어하는 논리 회로(106), 논리 회로(106)로부터의 출력을 수신하고 데이터의 기입 및 판독을 행하는 메모리(108), 및 정류회로부(103)의 출력과 클록 생성 회로(105)의 출력을 수신하고 메모리(108)에의 데이터 기입을 위한 전압을 공급하는 승압 회로(107)를 포함한다.
또한, 도시하지는 않았지만, RFID(100)는, 이들 회로 이외에, 데이터 변조/복조 회로, 센서, 인터페이스 회로 등을 가지고 있어도 좋다.
리더/라이터(101)는 외부로부터 비접촉으로 RFID(100)에 데이터를 기입하고 RFID(100)로부터 데이터를 판독하는 장치이다.
안테나부(102)는 안테나 및 공진 커패시터를 포함한다. 안테나부(102)는 리더/라이터(101)로부터 발신되는 전파를 취하고, 얻어진 신호(RF_IN)를 정류회로부(103)에 출력한다.
정류회로부(103)는 정류용 다이오드와, 평활화(smoothing) 커패시터를 포함한다. 정류회로부(103)는 안테나부(102)의 출력인 RF_IN을 평활화하고, 전압(VDD0)(제1 전원 전위)을 생성한다.
레귤레이터 회로(104)의 주된 목적은, 예를 들어, RFID(100)가 리더/라이터(101)에 매우 가까이 놓여졌을 때 발생하는 과전압에 기인하여 논리 회로(106) 등이 파괴되는 것을 방지하는 것이다. 레귤레이터 회로(104)는 입력된 전압에 응답하여 특정의 출력을 내는 레귤레이터 회로이다. 레귤레이터 회로(104)를 통해, 정류회로부(103)의 출력(VDD0)은 VDD0보다 낮은 어느 특정 값을 가지는 전압(VDD)(제2 전원 전위)이 된다. 이 전압(VDD)이 클록 생성 회로(105) 및 논리 회로(106)의 동작 전압으로서 작용하고, 판독시의 메모리(108)에서의 전원 전압으로서 사용된다.
레귤레이터 회로(104)로부터의 출력(VDD)은 다른 회로들의 동작 전압으로서 작용하기 때문에, 소비 전력을 억제하기 위해서는, 출력(VDD)이 저전압인 것이 바람직하다. 구체적으로는, 본 실시형태의 RFID의 경우에는, 출력(VDD)으로서는 1 V 내지 3 V가 적합하고, 1.5 V 내지 2 V가 바람직하다.
클록 생성 회로(105)는 레귤레이터 회로(104)로부터의 출력(VDD)을 받고, 클 록 신호(CLK)를 발생시키는 것으로, 클록 생성 회로(105)로서는 공지의 것을 사용할 수 있다. 예를 들어, 안테나부(102)로부터 취한 전파를 분주(分周)하여 클록 신호(CLK)를 생성하여도 좋고, 또는 링 오실레이터, VCO 등의 발진 회로를 사용하여 클록 신호(CLK)를 생성하여도 좋다.
논리 회로(106)는 레귤레이터 회로(104)로부터의 출력(VDD)을 받고, 다른 회로를 제어한다. 본 실시형태에서는, 제어 신호에 따라, 메모리(108)에의 판독/기입 등의 동작과, 그 동작을 행하기 위한 어드레스 정보 등을 메모리(108)에 전달한다.
승압 회로(107)는 정류회로부(103)의 출력(VDD0)과 클록 생성 회로(105)의 출력(CLK)을 취한다. 승압 회로(107)는 CLK를 사용하여 VDD0의 전압을 승압하고, 고전위(VDD_HI)를 출력한다. VDD0는 고전압인 것이 바람직하다. 본 실시형태의 RFID에서는, VDD0는 3 V 이상인 것이 바람직하다.
메모리(108)는 논리 회로(106)로부터의 제어 신호를 받고, 제어 신호에 의해 지정된 어드레스에, 지정된 동작(데이터 기입, 판독 등)을 행한다. 데이터 기입의 경우에는, 승압 회로(107)로부터의 출력(VDD_HI)을 사용하여 데이터 기입을 행한다. 데이터 판독의 경우에는, 레귤레이터 회로(104)의 출력(VDD)을 사용하여 데이터 판독을 행한다.
이 구성에 따라, RFID(100)는 리더/라이터(101)로부터 신호를 받고, 논리 회로(106)가 제어를 행함으로써, 메모리(108)에의 데이터 기입 및 메모리(108)로부터의 데이터 판독 등의 동작을 행할 수 있다.
또한, 승압 회로(107)의 구성은 공지의 것으로 하여도 좋고, 예를 들어, 도 2에 도시하는 바와 같이, 다이오드, 인버터, 및 용량 수단(커패시터)을 조합한 회로를 사용할 수 있다.
도 2는 승압 회로의 간단한 구성예를 나타내는 블록도이다. 이 예에서는, 1개의 다이오드와 1개의 용량 수단을 기본 단위로 하고, 9단 배열한 구성이다. 도 2에 나타내는 승압 회로는, 직렬로 접속된 10개의 다이오드(201∼210)와, 10개의 용량 수단(211∼220)을 포함한다. 용량 수단(211∼220) 각각의 일단이 각각의 다이오드의 출력부에 접속되어 있다. 승압 회로는 또한, 클록(CLK)이 입력되는 인버터(221)와, 인버터(221)의 출력이 입력되는 인버터(222)를 포함한다. 홀수단(1, 3, 5, 7, 9단)의 용량 수단(211, 213, 215, 217, 219)의 다른 단은 인버터(221)의 출력에 접속되고, 짝수단(2, 4, 6, 8단)의 용량 수단(212, 214, 216, 218)의 다른 단은 인버터(222)의 출력에 접속되어 있다. 용량 수단(220)의 일단이 다이오드(210)의 출력부에 접속되고, 용량 수단(220)의 다른 단은 접지되어 있다.
이와 같은 구성의 승압 회로에서, 다이오드(201)에 인가된 전압(Vin)은 각 단에서 클록(CLK)의 전압이 가산됨으로써 승압되고, 다이오드(210)의 출력부로부터 고전압(Vout)으로서 출력된다. 도 2에서, 클록(CLK)의 전위는 VDD이다.
따라서, 이와 같은 구성의 승압 회로에서는, 단수가 많을 수록 더욱 승압되지만, 단수가 많을 수록 회로의 면적이 넓어진다. 또한, 입력되는 전압(Vin)과 클록(CLK)의 전압이 높으면, 적은 단수(즉, 작은 회로 면적)로도 고전압을 얻을 수 있다.
본 실시형태에서는, 도 1에 나타내는 바와 같이, 승압 회로의 입력 전압(Vin)으로서, 종래 사용되고 있던 레귤레이터 회로(104)의 출력(VDD)이 아니라, VDD보다 고전위인 정류회로부(103)의 출력(VDD0)을 사용함으로써, 작은 회로 면적으로, 메모리에의 데이터 기입에 필요한 고전위(VDD_HI)를 얻을 수 있다. 다른 회로들의 동작 전압으로서는 레귤레이터 회로(104)의 출력(VDD)을 사용하고 있으므로, 소비 전력을 억제할 수 있다.
또한, 도 2의 승압 회로의 최종단에 배치된 용량 수단(220)은 출력의 파형을 평활화하기 때문에, 용량 수단(220)의 커패시턴스는 용량 수단(211∼219)의 커패시턴스보다 크게 되어 있다. 다이오드(201∼210)는, 모인 전하가 전단(前段)으로 역류하는 것을 막는 기능을 가진다.
이들 다이오드 및 용량 수단은, 다이오드 또는 커패시터의 기능을 행하는 구성이라면 어떠한 구성이어도 좋다. 예를 들어, 다이오드는 박막트랜지스터의 소스 또는 드레인의 일단을 게이트선에 접속함으로써 구성하는 것이 가능하고, 용량 수단은 박막트랜지스터의 소스의 일단과 드레인의 일단을 접속함으로써 용량 수단의 일단으로 하고, 게이트선을 용량 수단의 다른 일단으로 함으로써 구성하는 것이 가능하다.
또한, 승압 회로에 사용되는 다이오드에는 도 1의 정류회로부(103)의 출력(VDD0)이 직접 입력되기 때문에, 다이오드는 통상 논리 회로에서 사용되는 박막트랜지스터 등의 소자보다 높은 내압을 가지는 것이 바람직하다. 구체적으로는, 박막트랜지스터라면, 게이트 길이가 6 ㎛ 이상인 것이 좋다.
게이트 길이를 늘림으로써, 면적이 다소 증가하지만, 승압 회로 내의 다이오드가 차지하는 비율은 작기 때문에, 큰 문제가 되지 않는다. 구체적으로는, 승압 회로의 면적에 대한 다이오드의 면적의 비율은 0.5% 이하이다. 또한, 본 발명에 의해, 승압에 필요한 단수를 줄일 수 있다면, 그 만큼 면적을 줄이는 것이 가능하게 된다.
본 실시형태에서는, 메모리(108)에 라이트 원스(write-once: 바꿔쓰기가 안되는) 타입의 메모리를 사용하는 것이 바람직하다. 예를 들어, 메모리(108)에 포함되는 기억 소자로서는, 정상 상태에서 쇼트(단락)하고, 고전압을 인가하면 오픈하는 휴즈형(fuse) 메모리, 또는 반대로 정상 상태에서 오픈하고, 고전압을 인가하면 쇼트하는 안티휴즈(anti-fuse)형 메모리를 적용할 수 있다. 메모리(108)의 구성은 공지의 것을 사용할 수 있다. 일반적으로, 메모리에 데이터를 기입할 때 대략 10 V 또는 그 이상의 전압을 인가할 필요가 있다.
[실시형태 2]
본 발명의 제2 실시형태에 대하여 도면을 참조하여 설명한다.
도 3은 본 발명을 적용한 RFID를 나타내는 블록도이다. 도 3에서의 RFID(300)는 전파를 수신하는 안테나부(302), 안테나부(302)의 출력을 정류하는 정류회로부(303), 정류회로부(303)의 출력을 수신하고 동작 전압(VDD)을 다른 회로들에 출력하는 레귤레이터 회로(304), 클록을 발생시키는 클록 생성 회로(305), 클록 생성 회로(305)로부터의 출력과 정류회로부(303)로부터의 출력을 수신하고 클록 생성 회로(305)의 출력을 증폭하여 출력하는 레벨 시프터(306), 다른 회로를 제어하 는 논리 회로(307), 논리 회로(307)로부터의 출력을 수신하고 데이터의 기입/판독을 행하는 메모리(309), 및 정류회로부(303)의 출력과 레벨 시프터(306)의 출력을 수신하고 메모리(309)에의 데이터 기입을 위한 전압을 공급하는 승압 회로(308)를 포함한다.
또한, 도시하지 않았지만, RFID(300)는, 이들 회로 이외에, 데이터 변조/복조 회로, 센서, 인터페이스 회로 등을 가지고 있어도 좋다.
리더/라이터(301)는 외부로부터 비접촉으로 RFID(300)에 데이터를 기입하고 RFID(300)로부터 데이터를 판독하는 장치이다.
본 실시형태는, 실시형태 1에 레벨 시프터(306)를 추가한 구성을 가지는 것이므로, 레벨 시프터(306) 이외의 구성에 대해서는 설명을 생략한다.
레벨 시프터(306)는 클록 생성 회로(305)로부터 출력된 클록(CLK)을 증폭한다. 구체적으로는, 정류회로부(303)의 출력(VDD0)을 레귤레이터 회로(304)를 통하지 않고 레벨 시프터(306)에 넣음으로써, 클록(CLK)의 전위 레벨을 VDD의 레벨로부터 VDD0의 레벨로 끌어올린다.
승압 회로(308)에서는, 실시형태 1에서 도 2를 사용하여 설명한 바와 같이, 입력 전압(VDD0)에 클록(CLK)의 전압이 가산됨으로써 승압되므로, 클록(CLK)의 전압이 레벨 시프터(306)에 의해 VDD의 레벨로부터 VDD0의 레벨로 끌어올려짐으로써, 보다 적은 단수(즉, 작은 회로 면적)로도 고전압을 얻을 수 있다.
따라서, 본 실시형태에서는, 도 3에 나타내는 바와 같이, 승압 회로의 입력 전압으로서, 종래 사용되고 있던 레귤레이터 회로(304)의 출력(VDD)이 아니라, VDD 보다 고전위인 정류회로부(303)의 출력(VDD0)을 사용하는 것에 의해, 그리고 승압 회로의 CLK를 레벨 시프터(306)에 의해 VDD로부터 VDD0로 끌어올리는 것에 의해, 보다 작은 회로 면적으로, 메모리에의 데이터 기입에 필요한 고전위(VDD_HI)를 얻을 수 있다. 다른 회로들을 위한 동작 전압으로서는 레귤레이터 회로(304)의 출력(VDD)을 사용하고 있으므로, 소비 전력을 억제할 수도 있다.
또한, 레벨 시프터(306)는 공지의 것을 사용하여도 좋다. 예를 들어, 도 4에 도시한 바와 같은, 2 종류의 극성을 가지는 박막트랜지스터를 포함하는 회로를 사용할 수 있다. 도 4는 레벨 시프터의 간단한 예이고, n형 트랜지스터(801, 802)와 p형 트랜지스터(803∼806)를 포함한다.
도 4에 나타내는 바와 같이, n형 트랜지스터(801)의 드레인은 접지되고, n형 트랜지스터(801)의 소스는 p형 트랜지스터(803)의 드레인에 접속되어 있다. p형 트랜지스터(803)의 소스는 p형 트랜지스터(805)의 드레인에 접속되고, p형 트랜지스터(805)의 소스는 V_HI 단자에 접속되어 있다.
마찬가지로, n형 트랜지스터(802)의 드레인은 접지되고, n형 트랜지스터(802)의 소스는 p형 트랜지스터(804)의 드레인에 접속되어 있다. p형 트랜지스터(804)의 소스는 p형 트랜지스터(806)의 드레인에 접속되고, p형 트랜지스터(806)의 소스는 V_HI 단자에 접속되어 있다.
n형 트랜지스터(801) 및 p형 트랜지스터(803)의 게이트들이 입력 단자(IN1)에 접속되고, n형 트랜지스터(802) 및 p형 트랜지스터(804)의 게이트들이 입력 단자(IN2)에 접속되어 있다. p형 트랜지스터(804)의 드레인과 p형 트랜지스터(805) 의 게이트가 출력 단자(OUT1)에 접속되고, p형 트랜지스터(803)의 드레인과 p형 트랜지스터(806)의 게이트가 출력 단자(OUT2)에 접속되어 있다.
이와 같은 구성의 레벨 시프터의 입력 단자(IN1)와 입력 단자(IN2) 사이에, VDD의 전압 레벨을 가지는 클록(CLK)을 인가하고, V_HI 단자에 정류회로부(303)의 출력(VDD0)을 접속하면, 입력 단자(IN1)의 전위가 VDD이고 입력 단자(IN2)의 전위가 0 V일 때에는, OUT1의 전위가 VDD0이고, OUT2의 전위가 0 V가 된다. 반대로, 입력 단자(IN2)의 전위가 VDD이고 입력 단자(IN1)의 전위가 0 V일 때에는, OUT2의 전위가 VDD0이고, OUT1의 전위가 0 V가 된다.
그 결과, 클록(CLK)의 전압 레벨은 클록(CLK)의 파형을 유지하면서 VDD로부터 VDD0로 증폭된다.
이 레벨 시프터를 도 3의 회로에 적용한 경우, n형 트랜지스터(801, 802) 및 p형 트랜지스터(803∼806)에는 도 3의 정류회로부(303)의 출력(VDD0)이 인가되기 때문에, 이들 트랜지스터는 통상 논리 회로에서 사용되는 박막트랜지스터보다 높은 내압을 가지는 것이 바람직하다. 구체적으로는, 게이트 길이가 6 ㎛ 이상인 것이 좋다.
레벨 시프터를 추가함으로써, 면적이 다소 증가하지만, 승압 회로에 대한 레벨 시프터의 면적은 작기 때문에, 큰 문제가 되지 않는다. 구체적으로는, 승압 회로의 면적에 대한 레벨 시프터의 면적의 비율은 5% 이하이다. 또한, 본 발명에 의해 승압에 필요한 단수를 줄일 수 있다면, 그 만큼 면적을 줄이는 것이 가능하게 된다.
[실시형태 3]
본 발명의 제3 실시형태에 대하여 도면을 참조하여 설명한다.
도 5는 본 발명을 적용한 RFID를 나타내는 블록도이다. 도 5에서의 RFID(400)는 전파를 수신하는 안테나부(402), 안테나부(402)의 출력을 정류하는 정류회로부(403), 정류회로부(403)의 출력을 수신하고 동작 전압(VDD)을 다른 회로들에 출력하는 레귤레이터 회로(404), 다른 회로를 제어하는 논리 회로(405), 및 논리 회로(405)로부터의 출력을 수신하고 데이터의 기입/판독을 행하는 메모리(406)를 포함한다.
또한, 도시하지 않았지만, RFID(400)는, 이들 회로 이외에, 데이터 변조/복조 회로, 센서, 인터페이스 회로 등을 가지고 있어도 좋다.
리더/라이터(401)는 외부로부터 비접촉으로 RFID(400)에 데이터를 기입하고 RFID(400)로부터 데이터를 판독하는 장치이다.
본 실시형태에서는, 승압 회로를 사용하지 않는다. 레귤레이터 회로(404)에 넣기 전의 정류회로부(403)의 출력(VDD0)을 메모리(406)에의 기입을 위한 전압으로서 직접 사용한다. 그 외의 각 구성은 실시형태 1과 마찬가지이므로, 여기서는 그에 대한 설명을 생략한다.
메모리(406)는 공지의 것을 사용할 수 있지만, 메모리(406)의 기억 소자로서 사용하는 재료는, 정류회로부(403)의 출력(VDD0)보다는 낮고 레귤레이터 회로(404)의 출력(VDD)보다는 높은 전압 범위에서 특성 변화(휴즈형 메모리의 경우에는 오픈, 안티휴즈형 메모리의 경우에는 쇼트)가 일어나는 재료를 사용하는 것이 바람직 하다.
본 실시형태에서는, 도 5에 나타내는 바와 같이, 메모리에의 데이터 기입에 승압 회로를 사용하지 않고, 레귤레이터 회로(404)의 출력(VDD)보다 고전위인 정류회로부(403)의 출력(VDD0)을 사용함으로써, 보다 작은 회로 면적으로도 메모리에의 데이터 기입을 할 수 있다. 또한, 다른 회로들의 동작 전압으로서는 레귤레이터 회로(404)의 출력(VDD)을 사용하고 있으므로, 소비 전력을 억제할 수 있다.
이 구성은, 특히 RFID가 리더/라이터로부터 통상시보다 멀리 떨어진 환경에서 메모리에의 기입을 행하지 않는 것, 또는 RFID가 리더/라이터로부터 통상시보다 멀리 떨어진 환경에서 메모리에의 기입을 행하면 상황이 좋지 않은 것과 같은 경우에 특히 바람직하다.
[실시형태 4]
본 발명의 제4 실시형태에 대하여 도면을 참조하여 설명한다.
도 6은 본 발명을 적용한 RFID를 나타내는 블록도이다. 도 6에서의 RFID(500)는 전파를 수신하는 안테나부(502), 안테나부(502)의 출력을 정류하는 정류회로부(503), 정류회로부(503)의 출력을 수신하고 동작 전압(VDD)을 다른 회로들에 출력하는 레귤레이터 회로(504), 클록을 발생시키는 클록 생성 회로(505), 다른 회로를 제어하는 논리 회로(506), 논리 회로(506)로부터의 출력을 수신하고 데이터의 기입, 판독 및 소거를 하는 메모리(509), 정류회로부(503)의 출력과 클록 생성 회로(505)의 출력을 수신하고 승압된 전압을 출력하는 제1 승압 회로(507), 및 제1 승압 회로(507)의 출력과 클록 생성 회로(505)의 출력을 수신하고 더 승압된 전압 을 메모리(509)에 출력하는 제2 승압 회로(508)를 포함한다.
또한, 도시하지는 않았지만, RFID(500)는, 이들 회로 이외에, 데이터 변조/복조 회로, 센서, 인터페이스 회로 등을 가지고 있어도 좋다.
리더/라이터(501)는 외부로부터 비접촉으로 RFID(500)에 데이터를 기입하고 RFID(500)로부터 데이터를 판독하는 장치이다.
본 실시형태는 승압 회로를 2개 형성한 것을 제외하고는 실시형태 1의 구성과 같은 구성을 가지므로, 그 외의 구성의 설명은 생략한다.
도 6의 구성에서, 제1 승압 회로(507)에는 정류회로부(503)의 출력(VDD0)과 클록 생성 회로(505)의 출력(CLK)이 입력된다. 제1 승압 회로(507)는 CLK를 사용하여 실시형태 1의 승압 회로와 같은 동작에 의해 VDD0의 전압을 승압하고, VDD_HI1을 출력한다. VDD_HI1은 메모리(509)뿐만 아니라 제2 승압 회로(508)에도 입력된다.
제2 승압 회로(508)에는 제1 승압 회로(507)의 출력(VDD_HI1)과 클록 생성 회로(505)의 출력(CLK)이 입력된다. 제2 승압 회로(508)는 CLK를 사용하여 실시형태 1의 승압 회로와 같은 동작에 의해 VDD_HI1의 전압을 더 승압하고, VDD_HI2를 출력한다. VDD_HI2는 메모리(509)에 입력된다.
메모리(509)에서는, 예를 들어, 제1 승압 회로(507)의 출력(VDD_HI1)을 데이터 기입용의 전압으로서 사용하고, VDD_HI1보다 고전위인 제2 승압 회로(508)의 출력(VDD_HI2)을 데이터 기입보다 고전위가 필요한 데이터 소거에 사용할 수 있다.
이와 같은 구성으로 함으로써, 메모리(509)에 플래시 메모리 등의 다시쓰기 가능한 메모리를 포함시킬 수 있다. 그 결과, 메모리를 포함하는 RFID는 고기능화된다. 또한, 메모리(509)로서는 공지의 다시쓰기 가능한 메모리를 사용할 수 있다. 예를 들어, 플래시 메모리, 강유전체 메모리 등을 사용할 수 있다.
본 실시형태에서는, 도 6에 나타내는 바와 같이, 2개의 승압 회로를 사용하고, 제1 승압 회로의 입력 전압으로서, 종래 사용되고 있던 레귤레이터 회로(504)의 출력(VDD)이 아니라, VDD보다 고전위인 정류회로부(503)의 출력(VDD0)을 사용하고, 제2 승압 회로의 입력 전압으로서 제1 승압 회로의 출력 전압(VDD_HI1)을 사용함으로써, 작은 회로 면적으로, 메모리에의 데이터 기입 및 소거에 필요한 고전위를 얻을 수 있다. 다른 회로를 위한 동작 전압으로서는, 레귤레이터 회로(504)의 출력(VDD)을 사용하고 있으므로, 소비 전력을 억제할 수 있다.
또한, 본 실시형태에서는, 승압 회로를 2개 사용한 예를 나타내었지만, 3개 이상의 승압 회로를 사용하여서도 본 발명을 실시할 수 있다.
[실시형태 5]
본 발명의 제5 실시형태에 대하여 도면을 참조하여 설명한다.
도 7은 본 발명을 적용한 RFID를 나타내는 블록도이다. 도 7에서, RFID(600)는 전파를 수신하는 안테나부(602), 안테나부(602)의 출력을 정류하는 정류회로부(603), 정류회로부(603)의 출력을 수신하고 동작 전압(VDD)을 다른 회로들에 출력하는 레귤레이터 회로(604), 클록을 발생시키는 클록 생성 회로(605), 클록 생성 회로(605)의 출력과 정류회로부(603)의 출력을 수신하고 클록 생성 회로(605)의 출력을 증폭하고 클록 생성 회로(605)의 증폭된 출력을 출력하는 레벨 시프 터(606), 다른 회로를 제어하는 논리 회로(607), 논리 회로(607)로부터의 출력을 수신하고 데이터의 기입, 판독 및 소거를 하는 메모리(610), 정류회로부(603)의 출력과 레벨 시프터(606)의 출력을 수신하고 승압된 전압을 출력하는 제1 승압 회로(608), 및 제1 승압 회로(608)의 출력과 레벨 시프터(606)의 출력을 수신하고 더 승압된 전압을 메모리(610)에 출력하는 제2 승압 회로(609)를 포함한다.
또한, 도시하지 않았지만, RFID(600)는, 이들 회로 이외에, 데이터 변조/복조 회로, 센서, 인터페이스 회로 등을 가지고 있어도 좋다.
리더/라이터(601)는 외부로부터 비접촉으로 RFID(600)에 데이터를 기입하고 RFID(600)로부터 데이터를 판독하는 장치이다.
본 실시형태는 실시형태 4의 구성에 레벨 시프터(606)를 추가한 것이므로, 레벨 시프터(606) 이외의 구성에 대해서는 설명을 생략한다.
레벨 시프터(606)는 클록 생성 회로(605)로부터 출력된 클록(CLK)을 증폭한다. 구체적으로는, 정류회로부(603)의 출력(VDD0)을 레귤레이터 회로(604)를 통하지 않고 레벨 시프터(606)에 넣음으로써, 클록(CLK)의 전위 레벨을 VDD의 레벨로부터 VDD0의 레벨로 끌어올린다.
승압 회로에서는, 실시형태 1에서 도 2를 사용하여 설명한 바와 같이, 입력 전압에 클록(CLK)의 전압이 가산됨으로써 전압이 승압되므로, 클록(CLK)의 전압이 레벨 시프터(606)에 의해 VDD의 레벨로부터 VDD0의 레벨로 끌어올려짐으로써, 보다 적은 단수(즉, 작은 회로 면적)로도 고전압을 얻을 수 있다.
따라서, 본 실시형태에서는, 도 7에 나타내는 바와 같이, 실시형태 4의 효과 에 더하여, 승압 회로의 CLK를 레벨 시프터(606)에 의해 VDD로부터 VDD0로 끌어올림으로써, 보다 작은 회로 면적으로, 메모리에의 데이터 기입/소거에 필요한 고전위를 얻을 수 있다. 또한, 다른 회로를 위한 동작 전압으로서는, 레귤레이터 회로(604)의 출력(VDD)을 사용하고 있으므로, 소비 전력을 억제할 수 있다.
또한, 실시형태 4와 마찬가지로, 본 실시형태에서는 메모리(610)로서 공지의 다시쓰기 가능한 메모리를 사용할 수 있다.
또한, 레벨 시프터(606)의 동작의 상세한 사항은 실시형태 2에서의 도 4와 마찬가지이므로, 여기서는 그의 설명을 생략한다.
[실시예 1]
본 실시예에서는, 상기한 실시형태들 및 종래예의 승압 회로의 출력의 비교를 시뮬레이션에 의해 행한 결과를 도면을 참조하여 설명한다.
시뮬레이션에서는, 도 2에 나타낸 승압 회로를 사용하고, 입력 및 클록의 전압을 바꾸어 행하였다. 종래예로서는, 입력(Vin)의 전압 및 클록(CLK)이 하이(high)일 때의 전압을 VDD로 하고, CLK가 로(low)일 때의 전압을 0 V로 하였다. 방식 1로서, 실시형태 1과 마찬가지로, 입력(Vin)의 전압을 VDD0로 하고, CLK가 하이일 때의 전압을 VDD로 하고, CLK가 로일 때의 전압을 0 V로 하였다. 방식 2로서, 실시형태 2와 마찬가지로, 입력(Vin)의 전압 및 클록(CLK)이 하이일 때의 전압을 VDD0로 하고, CLK가 로일 때의 전압을 0 V로 하였다.
또한, VDD는 1.7 V, VDD0는 3 V, 클록 주파수는 5 MHz로 하였다. 중간단 커패시터인 용량 수단(211∼219) 각각은 7 pF의 커패시턴스를 가지고, 최종단 커패시 터인 용량 수단(220)은 40 pF의 커패시턴스를 가졌다.
시뮬레이션에서, 출력(Vout)에는 부하 저항으로서 51 kΩ, 100 kΩ, 200 kΩ, 300 kΩ, 510 kΩ, 1 MΩ의 저항을 접속하였다. 각각의 방식에서의 출력 전압 및 저항을 통해 흐르는 전류를 추측하였다.
그 결과를 도 8에 나타낸다. 도 8에서, 횡축은 출력 전압(V)이고, 종축은 출력 전류(㎂)이다. 이 도면에서, 종래예의 결과를 ◇(다이아몬드 형상)로 나타내고, 방식 1의 결과를 □(정사각형)로 나타내고, 방식 2의 결과를 △(삼각형)로 나타냈다.
도 8에서 볼 수 있는 바와 같이, 실시형태 1의 구성을 이용한 방식 1은 종래예에 비하여 20% 정도의 전원 능력 개선을 나타내었고, 실시형태 2의 구성을 이용한 방식 2는 4배 정도의 전원 능력 개선을 나타내었다.
다음에, 실시형태 2의 구성을 이용한 방식 2의 RFID, 즉, 승압 회로의 입력으로서 VDD0를 사용하고, 승압 회로에 입력하는 클록 신호를 레벨 시프터에 의해 VDD로부터 VDD0로 증폭함으로써 전원 능력을 높인 승압 회로를 가지는 RFID를 실제로 제작하고, 기입시의 전원 능력의 실측값을 조사한 결과를 도면을 사용하여 설명한다.
승압 회로의 구성은 상기 시뮬레이션 조건에서와 같았다. 중간단 커패시터(도 2에서의 용량 수단(211∼219))는 7 pF의 커패시턴스를 가졌고, 최종단 커패시터(도 2에서의 용량 수단(220))는 40 pF의 커패시턴스를 가졌다. 또한, 측정 조건도 상기 시뮬레이션에서와 같이 VDD는 1.7 V, VDD0는 3 V로 하였다. 클록 주파수 를 상기 시뮬레이션에서와 같은 5 MHz 외에 3.84 MHz, 2.5 MHz, 1 MHz로 한 조건에서도 실험을 하였다. RFID는 3개 제작하고, 각각에 대하여 측정을 행하였다.
측정 방법에 관해서는, RFID의 높은 전원 전위(VDD_HI)의 출력부를 떼어내고 거기에 51 kΩ, 100 kΩ, 200 kΩ, 300 kΩ, 510 kΩ, 1 MΩ의 부하 저항을 접속하고, 기입 동작을 행하고, VDD_HI 및 저항을 통해 흐르는 출력 전류(IDD_HI)를 측정하였다.
그 결과를 도 9에 나타낸다. 도 9에서, 횡축은 출력 전압(V)이고, 종축은 출력 전류(㎂)이다. 이 도면에서, 클록 주파수가 5 MHz인 경우의 결과를 ◇(다이아몬드 형상)로 나타내고, 3.84 MHz인 경우의 결과를 □(정사각형)로 나타내고, 2.5 MHz인 경우의 결과를 △(삼각형)로 나타내고, 1 MHz인 경우의 결과를 ×(십자)로 나타내었다. 클록 주파수가 5 MHz인 경우의 결과는 시뮬레이션에서 얻어진 것과 거의 같았다. 기입에 충분한 전원 능력이 얻어진다는 것을 알 수 있다. 또한, 클록 주파수를 낮추면, 전원 능력이 저하된다. 이것은, 승압 회로 내의 어느 용량 수단에 주목한 경우, 그 용량 수단의 전압이 단위 시간 내에 GND로부터 VDD0(또는 VDD0로부터 GND)로 변화하는 횟수는 클록 주파수가 저하하면 감소하므로, 그 결과, 다음 단으로 밀어내어지는 전하량이 감소하기 때문이다.
그러나, 승압된 전압을 가지는 클록의 수를 감소시키면, 승압 회로에서의 소비 전류 및 클록을 생성하는 회로의 소비 전류를 감소시키는 것이 가능하다. 따라서, 메모리 소자에의 기입에 필요한 전력에 따라 적절히 최적의 레벨을 결정하면 좋다.
따라서, 도 9에 나타내는 바와 같이, 실시형태 2의 구성을 이용한 방식 2의 RFID에서의 결과가 시뮬레이션에서의 것과 유사하다는 것을 확인하였다. 즉, 종래예에 비해 4배 정도의 전원 능력 개선이 관찰되었다.
[실시예 2]
본 실시예에서는, 실시형태 1 내지 실시형태 5에서 사용한 회로들 중 어느 것인가의 박막트랜지스터, 기억 소자 및 안테나를 포함하는 본 발명의 반도체장치를 제작하는 방법에 대하여 도 10(A)∼도 10(D), 도 11(A)∼도 11(D), 도 12(A) 및 도 12(B)를 참조하여 설명한다. 또한, 본 실시예에서는 기억 소자로서는 유기 재료를 사용한 라이트 원스(write-once) 타입의 메모리를 사용하여 설명하지만, 본 발명이 이것에 한정되는 것은 아니고, 다른 구조를 채용한 기억 소자를 사용해도 좋다.
먼저, 기판(2000) 위에, 하지(下地)가 되는 절연층(2001, 2002)을 형성한다(도 10(A)). 기판(2000)은 유리 기판, 석영 기판, 금속 기판이나 스테인리스 강 기판의 일 표면에 절연층을 형성한 것, 본 공정의 처리 온도에 견딜 수 있는 내열성이 있는 플라스틱 기판 등을 사용하면 좋다. 이와 같은 기판(2000)을 사용하면, 그의 면적이나 형상에 큰 제한은 없기 때문에, 기판(2000)으로서, 예를 들어, 1변이 1미터 이상인 직사각형 기판을 사용하면, 생산성을 현격히 향상시킬 수 있다. 이와 같은 이점(利點)은 원형의 실리콘 기판을 사용하는 경우와 비교하면 큰 우위점이다. 또한, 기판(2000)과 절연층(2001)과의 사이에 박리층을 사용하면, 박막트랜지스터를 가지는 층을 도전막 등이 형성된 기판으로 전치(轉置)할 수 있고, 그 결과, 박막트랜지스터에 접속된 도전막과 전치할 기판 위의 도전막과의 접속을 간편하게 할 수 있다.
그 다음, 절연층(2001)을 질화산화규소를 사용하여 첫번째 층으로서 형성하고, 절연층(2002)을 산화질화규소를 사용하여 두번째 층으로서 형성한다. 절연층(2001, 2002)은 공지의 수단(스퍼터링법이나 플라즈마 CVD법 등)에 의해, 규소의 산화물 또는 규소의 질화물을 포함하는 층으로서 형성한다. 규소의 산화물은 규소(Si)와 산소(O)를 포함하는 물질로서, 산화규소, 산화질화규소, 질화산화규소 등이 이에 해당한다. 규소의 질화물은 규소와 질소(N)를 포함하는 물질로서, 질화규소, 산화질화규소, 질화산화규소 등이 이에 해당한다. 하지가 되는 절연층은 단층이어도 좋고 또는 적층이어도 좋다. 예를 들어, 하지가 되는 절연층이 3층 구조인 경우, 첫번째 층의 절연층으로서 산화규소층을 형성하고, 두번째 층의 절연층으로서 질화산화규소층을 형성하고, 세번째 층의 절연층으로서 산화질화규소층을 형성하면 좋다. 또는, 첫번째 층의 절연층으로서 산화질화규소층을 형성하고, 두번째 층의 절연층으로서 질화산화규소층을 형성하고, 세번째 층의 절연층으로서 산화질화규소층을 형성하여도 좋다. 하지가 되는 절연층은 기판(2000)으로부터의 불순물의 침입을 방지하는 블로킹 막으로서 기능한다.
그 다음, 절연층(2002) 위에 비정질 반도체층(2003)(예를 들어, 비정질 규소를 포함하는 층)을 형성한다(도 10(B)). 비정질 반도체층(2003)은 공지의 수단(스퍼터링법, LPCVD법, 플라즈마 CVD법 등)에 의해 25∼200 nm(바람직하게는 30∼150 nm)의 두께로 형성한다. 이어서, 비정질 반도체층(2003)을 공지의 결정화법(레이 저 결정화법, RTA 또는 어닐로를 사용하는 열결정화법, 결정화를 조장하는 금속 원소를 사용하는 열결정화법, 결정화를 조장하는 금속 원소를 사용하는 열결정화법과 레이저 결정화법을 조합한 방법 등)에 의해 결정화하여 결정질 반도체층을 형성한다. 그 후, 얻어진 결정질 반도체층을 소망의 형상으로 패터닝하여, 결정질 반도체층(2004∼2008)을 형성한다(도 10(C)).
결정질 반도체층(2004∼2008)의 제작 공정의 일례를 이하에 간단히 설명하면, 먼저, 플라즈마 CVD법에 의해 막 두께 66 nm의 비정질 반도체층을 형성한다. 다음에, 결정화를 조장하는 금속 원소인 니켈을 함유하는 용액을 비정질 반도체층 위에 보유시킨 후, 비정질 반도체층에 탈수소화 처리(500℃, 1시간)와 열결정화 처리(550℃, 4시간)를 행하여, 결정질 반도체층을 형성한다. 그 후, 필요에 따라 레이저광을 조사하고, 포토리소그래피법을 이용한 패터닝 처리를 행하여, 결정질 반도체층(2004∼2008)을 형성한다. 레이저 결정화법으로 결정질 반도체층을 형성하는 경우, 연속 발진 또는 펄스 발진의 기체 레이저 또는 고체 레이저를 사용한다. 기체 레이저로서는, 엑시머 레이저, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, Ti:사파이어 레이저 등을 사용한다. 고체 레이저로서는, Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm이 도핑된 YAG, YVO4, YLF, YAlO3 등의 결정을 사용한 레이저를 사용한다.
또한, 결정화를 조장하는 금속 원소를 사용하여 비정질 반도체층의 결정화를 행하면, 저온에서 단시간에 결정화가 가능하게 되고, 결정의 방향이 균일하다는 이 점이 있는 한편, 금속 원소가 결정질 반도체층에 잔존하기 때문에 오프 전류가 증가하고, 특성이 안정되지 않는다고 하는 결점도 있다. 따라서, 결정질 반도체층 위에, 게터링 사이트(gettering site)로서 기능하는 비정질 반도체층을 형성하면 좋다. 게터링 사이트가 되는 비정질 반도체층에는 인이나 아르곤 등의 불순물 원소를 함유시킬 필요가 있기 때문에, 바람직하게는, 아르곤을 비정질 반도체층에 고농도로 함유시키는 것이 가능한 스퍼터링법으로 비정질 반도체층을 형성하면 좋다. 그 후, 가열 처리(RTA법이나 어닐로를 사용한 열어닐 등)를 행하여, 금속 원소를 비정질 반도체층 중으로 확산시킨다. 그 다음, 이 금속 원소를 함유하는 비정질 반도체층을 제거한다. 그렇게 하면, 결정질 반도체층 중의 금속 원소의 함유량을 저감 또는 제거할 수 있다.
그 다음, 결정질 반도체층(2004∼2008)을 덮는 게이트 절연층(2009)을 형성한다(도 10(D)). 게이트 절연층(2009)은 공지의 수단(플라즈마 CVD법이나 스퍼터링법 등)에 의해 규소의 산화물 또는 규소의 질화물을 포함하는 층을 단층 또는 적층하여 형성한다. 구체적으로는, 산화규소를 포함하는 층, 산화질화규소를 포함하는 층, 질화산화규소를 포함하는 층을 단층 또는 적층하여 형성한다.
그 다음, 게이트 절연층(2009) 위에 제1 도전층과 제2 도전층을 적층하여 형성한다. 제1 도전층은 공지의 수단(플라즈마 CVD법이나 스퍼터링법 등)에 의해 20∼100 nm의 두께로 형성하고, 제2 도전층은 공지의 수단에 의해 100∼400 nm의 두께로 형성한다. 제1 도전층과 제2 도전층은 탄탈(Ta), 텅스텐(W), 티탄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), 니오브(Nb) 등으로부터 선택된 어느 한가지 원소 또는 이들 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성한다. 또는, 인 등의 불순물 원소를 도핑한 다결정 규소로 대표되는 반도체 재료로 형성하여도 좋다. 제1 도전층과 제2 도전층의 조합의 예를 들면, 질화탄탈층과 텅스텐(W)층, 질화텅스텐층과 텅스텐층, 질화몰리브덴층과 몰리브덴(Mo)층 등을 들 수 있다. 텅스텐이나 질화탄탈은 내열성이 높기 때문에, 제1 도전층과 제2 도전층을 형성한 후에, 열 활성화를 목적으로 한 가열 처리를 행할 수 있다. 또한, 2층 구조가 아니라 3층 구조인 경우에는, 몰리브덴층과 알루미늄층과 몰리브덴층의 적층 구조를 채용하면 좋다.
그 다음, 포토리소그래피법을 이용하여 레지스트 마스크를 형성하고, 게이트 전극과 게이트선을 형성하기 위한 에칭 처리를 행하여, 게이트 전극으로서 기능하는 도전층(게이트 전극층이라고 부르기도 함)(2010∼2014)을 형성한다(도 11(A)).
그 다음, 포토리소그래피법에 의해 레지스트 마스크를 형성하고, 결정질 반도체층(2004∼2008)에 이온 도핑법 또는 이온 주입법에 의해 n형 또는 p형의 소망의 불순물 영역(2015b∼2019b)과 채널 형성 영역(2015a∼2019a)을 형성한다(도 11(B)). 예를 들어, n형 도전성을 부여하는 경우, n형 도전성을 부여하는 불순물 원소로서 주기율표의 15족에 속하는 원소를 사용하면 좋다. 예를 들어, 인(P) 또는 비소(As) 등의 불순물 원소를 첨가하여, n형 불순물 영역을 형성한다. 또한, p형 도전성을 부여하는 경우에는, 포토리소그래피법에 의해 레지스트 마스크를 형성하고, 소망의 결정질 반도체층에, p형 도전성을 부여하는 불순물 원소, 예를 들어, 붕소(B)를 첨가하여, p형 불순물 영역을 형성한다.
그 다음, 게이트 절연층(2009)과 도전층(2010∼2014)을 덮도록 절연층(2020, 2021)을 형성한다(도 11(C)). 절연층(2020, 2021)은 공지의 수단(SOG법, 액적 토출법 등)에 의해, 규소의 산화물이나 규소의 질화물 등의 무기 재료, 폴리이미드, 폴리아미드, 벤조시클로부텐, 아크릴, 에폭시, 실록산 등의 유기 재료 등을 사용하여 형성한다. 실록산은 규소(Si)와 산소(O)와의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 함유하는 유기기(예를 들어, 알킬기, 또는 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는, 치환기로서, 적어도 수소를 함유하는 유기기와 플루오로기를 사용하여도 좋다. 또한, 게이트 절연층과 도전층을 덮는 절연층은 단층이어도 좋고 또는 적층이어도 좋다. 3층 구조의 경우, 첫번째 층의 절연층으로서 산화규소를 포함하는 층을 형성하고, 두번째 층의 절연층으로서 수지를 포함하는 층을 형성하고, 세번째 층의 절연층으로서 질화규소를 포함하는 층을 형성하면 좋다.
또한, 절연층(2020, 2021)을 형성하기 전, 또는 절연층(2020, 2021) 중 하나 또는 복수의 박막을 형성한 후에, 반도체층의 결정성의 회복이나, 반도체층에 첨가된 불순물 원소의 활성화, 반도체층의 수소화를 목적으로 한 가열 처리를 행하면 좋다. 가열 처리로서는, 열어닐, 레이저 어닐법 또는 RTA법 등을 적용하면 좋다.
그 다음, 절연층(2020, 2021)을 에칭하여, 불순물 영역(2015b∼2019b)을 노출시키는 콘택트 홀을 형성한다. 이어서, 콘택트 홀을 충전하도록 도전층을 형성하고, 이 도전층을 패터닝하여, 소스 배선 또는 드레인 배선으로서 기능하는 도전층(2022∼2032)을 형성한다(도 11(D)).
도전층(2022∼2032)은 공지의 수단(예를 들어, 플라즈마 CVD법이나 스퍼터링법)에 의해, 티탄(Ti), 알루미늄(Al), 네오디뮴(Nd)으로부터 선택된 원소, 또는 이들 원소를 주성분으로 하는 합금 재료 또는 화합물 재료에 의해 단층 또는 적층으로 형성한다. 알루미늄을 주성분으로 하는 합금 재료란, 예를 들어, 알루미늄을 주성분으로 하고 니켈을 포함하는 재료, 또는, 알루미늄을 주성분으로 하고, 니켈과, 탄소와 규소 중 어느 한쪽 또는 양쪽 모두를 포함하는 합금 재료에 상당한다. 도전층(2022∼2032)은, 예를 들어, 배리어층과 알루미늄-규소(Al-Si)층과 배리어층의 적층 구조, 또는 배리어층과 알루미늄-규소(Al-Si)층과 질화티탄층과 배리어층의 적층 구조를 채용하면 좋다. 또한, 배리어층이란, 티탄, 티탄의 질화물, 몰리브덴, 또는 몰리브덴의 질화물로 이루어지는 박막에 상당한다. 알루미늄이나 알루미늄-규소는 저항값이 낮고, 저렴하기 때문에, 도전층(2022∼2032)을 형성하는 재료로서 최적이다. 또한, 상층과 하층의 배리어층을 형성하면, 알루미늄이나 알루미늄-규소의 힐록의 발생을 방지할 수 있다. 또한, 환원성이 높은 원소인 티탄으로 배리어층을 형성하면, 결정질 반도체층 위에 얇은 자연 산화막이 생겼다고 하더라도, 이 자연 산화막을 환원하여, 결정질 반도체층과의 양호한 콘택트를 취할 수 있다.
그 다음, 도전층(2022∼2032)을 덮도록 절연층(2033, 2034)을 형성한다(도 12(A)). 절연층(2033, 2034)은 공지의 수단(SOG법, 액적 토출법 등)을 사용하여 무기 재료 또는 유기 재료에 의해 단층 또는 적층으로 형성한다.
이어서, 절연층(2033, 2034)을 에칭하여, 도전층(2023, 2025, 2026, 2032)을 노출시키는 콘택트 홀을 형성한다. 그 다음, 콘택트 홀을 충전하도록 도전층을 형성한다. 이 도전층은 공지의 수단(예를 들어, 플라즈마 CVD법이나 스퍼터링법)에 의해 도전성 재료를 사용하여 형성한다. 그 다음, 도전층을 패터닝하여, 도전층(2035∼2038)을 형성한다(도 12(A)). 또한, 도전층(2035, 2036) 각각은 기억 소자에 포함되는 한 쌍의 도전층 중 한쪽의 도전층에 상당한다. 따라서, 바람직하게는, 도전층(2035∼2038)은 티탄, 또는 티탄을 주성분으로 하는 합금 재료 또는 화합물 재료에 의해 단층 또는 적층으로 형성하면 좋다. 티탄은 저항값이 낮기 때문에, 기억 소자의 사이즈의 축소로 이어져, 고집적화를 실현할 수 있다. 또한, 도전층(2035∼2038)을 형성하기 위한 에칭 공정에서는, 하층의 박막트랜지스터에 데미지(damage)를 주지 않기 위해 습식 에칭을 행하는 것이 좋고, 에칭제로서는, 불화수소(HF), 또는 암모니아와 과산화수소와의 혼합 용액를 사용하면 좋다.
그 다음, 도전층(2035∼2038)을 덮도록 절연층을 형성하고, 이 절연층을 에칭하여, 도전층(2035∼2038)을 노출시키는 콘택트 홀을 형성하고, 격벽층(절연층)(2039∼2043)을 형성한다. 격벽층(2039∼2043)은 공지의 수단(SOG법, 액적 토출법 등)을 사용하여 무기 재료 또는 유기 재료에 의해 단층 또는 적층으로 형성한다. 또한, 격벽층(2039∼2043)은 0.75 ㎛∼3 ㎛의 두께로 형성하는 것이 바람직하다.
그 다음, 도전층(2035, 2036)에 접하도록 유기 화합물층(2044)을 형성한다(도 12(B)). 유기 화합물층(2044)은 액적 토출법, 인쇄법 또는 스핀 코팅법 등을 이용하여 형성할 수 있지만, 특히 스핀 코팅법을 이용하는 것에 의해 작업 효율을 향상시킬 수 있다. 스핀 코팅법을 이용하는 경우, 마스크를 미리 형성해 두거나, 또는 전면(全面)에 유기 화합물층을 형성한 후 포트리소그래피 공정 등을 사용하여 유기 화합물층을 선택적으로 형성할 수 있다. 또한, 액적 토출법이나 인쇄법을 이용함으로써, 재료의 이용 효율을 향상시킬 수 있다.
이어서, 유기 화합물층(2044) 및 도전층(2037)에 접하도록 도전층(2045)을 형성한다. 도전층(2045)은 공지의 수단(예를 들어, 플라즈마 CVD법, 스퍼터링법, 인쇄법, 액적 토출법)에 의해 형성할 수 있다. 도전층(2045)은 메모리 소자의 음극으로서 기능하고, 도전층(2037) 및 도전층(2026)을 통해 회로의 접지 전위에 접속된다.
그 다음, 도전층(2038)에 접하고 안테나로서 기능하는 도전층(2046)을 형성한다(도 12(B)). 도전층(2046)은 공지의 수단(예를 들어, 플라즈마 CVD법, 스퍼터링법, 인쇄법, 액적 토출법)에 의해 도전성 재료를 사용하여 형성한다. 바람직하게는, 도전층(2046)은 알루미늄(Al), 티탄(Ti), 은(Ag), 구리(Cu)로부터 선택된 원소, 또는 이들 원소를 주성분으로 하는 합금 재료 또는 화합물 재료에 의해 단층 또는 적층으로 형성한다. 구체적으로는, 도전층(2046)은 스크린 인쇄법에 의해, 은을 함유하는 페이스트를 사용하여 형성하고, 그 후, 50∼350℃의 가열 처리를 행한다. 또는, 스퍼터링법에 의해 알루미늄층을 형성하고, 이 알루미늄층을 패터닝하여 도전층(2046)을 형성한다. 알루미늄층의 패터닝은 습식 에칭을 사용하여 행하면 좋고, 습식 에칭 후에는 200∼300℃의 가열 처리를 행하면 좋다.
그 다음, 도전층(2045, 2046)을 덮도록, 보호막으로서 기능하는 절연 층(2047)을 형성한다(도 12(B)). 절연층(2047)은 액적 토출법, 인쇄법 또는 스핀 코팅법 등을 이용하여 단층 또는 적층 구조로 형성할 수 있다.
이상의 공정을 거쳐, 도전층(2035), 유기 화합물층(2044) 및 도전층(2045)의 적층체로 이루어지는 기억 소자부와; 도전층(2036), 유기 화합물층(2044) 및 도전층(2045)의 적층체로 이루어지는 기억 소자부와; 도전층(2038)과 도전층(2046)의 적층체로 이루어지는 안테나를 완성할 수 있다. 따라서, 액티브 매트릭스형의 기억 소자, 안테나, 및 논리 회로를 가지는 반도체장치를 형성할 수 있다.
[실시예 3]
본 실시예에서는, 실시형태 1 내지 실시형태 5 중 어느 것과, 충전 소자인 RF 배터리(Radio Frequency Battery; 무선 주파수를 이용하는 비접촉 배터리)와의 조합에 의해 RFID를 고기능화한 예를 도 13을 참조하여 설명한다.
도 13은 RF 배터리를 포함하는 RFID에 실시형태 1을 적용한 예를 나타낸다. 도 13에서의 RFID(1100)는 전파를 수신하는 안테나부(1102), 안테나부(1102)의 출력을 정류하는 정류회로부(1103), 정류회로부(1103)의 출력을 수신하고 동작 전압(VDD)을 다른 회로들에 출력하는 레귤레이터 회로(1104), 클록을 발생시키는 클록 생성 회로(1105), 다른 회로를 제어하는 논리 회로(1106), 논리 회로(1106)로부터의 출력을 수신하고 데이터의 기입/판독을 행하는 메모리(1108), 정류회로부(1103)의 출력과 클록 생성 회로(1105)의 출력을 수신하고 메모리(1108)에의 데이터 기입을 위한 전압을 공급하는 승압 회로(1107), 승압 회로의 출력을 입력하고 역류를 방지하는 다이오드(1109), 및 전하를 축적하는 커패시터를 포함하는 배터리 용 커패시터(1110)를 포함한다.
또한, 도시하지 않았지만, RFID(1100)는, 이들 회로 이외에, 데이터 변조/복조 회로, 센서, 인터페이스 회로 등을 가지고 있어도 좋다.
리더/라이터(1101)는 외부로부터 비접촉으로 RFID(1100)에 데이터를 기입하고 RFID(1100)로부터 데이터를 판독하는 장치이다.
RF 배터리는, 대상물을 비접촉으로 충전할 수 있고, 또한, 휴대가 편리하다는 등의 특징을 가진다. RFID에 RF 배터리를 탑재한 경우, SRAM 등의 전원이 필요한 메모리를 RFID에 탑재할 수 있어, RFID의 고기능화에 기여할 수 있다.
본 발명에서는, 레귤레이터 회로의 출력(VDD)을 사용하여 RF 배터리를 충전하는 경우, VDD의 전압이 낮기 때문에, 충전하기 위해 충분한 전압을 확보할 수 없다는, 종래 기술에서와 같은 과제를 해결하기 위해, RF 배터리의 충전에 승압 회로의 출력을 사용하고 있다.
또한, 여기서는, RF 배터리로서, 커패시터를 포함하는 배터리용 커패시터(1110)를 사용하는 예를 나타내었지만, 커패시터 대신에 2차 전지를 사용하는 것도 가능하다.
본 실시예에서는, RFID에서 사용하는 안테나부, 정류회로부 및 승압 회로를 RF 배터리에도 사용하기 때문에, 리더/라이터(1101)는 RFID를 동작시키는 것과 동시에, 배터리용 커패시터(1110)의 충전을 행하기 위한 신호 발신원으로도 사용할 수 있다.
그러나, 본 발명은 이 구성에 한정되는 것은 아니고, 안테나부, 정류회로부, 승압 회로 중 하나 이상을 RFID 동작용과 RF 배터리 충전용으로 분리해도 좋다. 예를 들어, 안테나부(1102)를 RFID 동작용의 안테나부와 RF 배터리 충전용의 안테나부로 분리하는 경우, RFID 동작용으로 사용하는 신호의 주파수를 RF 배터리 충전용으로 사용하는 신호의 주파수와 다르게 하는 것도 가능하다. 이 경우, 리더/라이터(1101)가 발하는 신호와 RF 배터리를 위한 신호 발신원이 발하는 신호가 서로 간섭하지 않는 주파수 영역에 있는 것이 바람직하다.
또한, 안테나부, 정류회로부, 승압 회로를 RFID 동작용과 RF 배터리 충전용으로 공통으로 사용하는 경우, 승압 회로(1107)와 역류 방지용의 다이오드(1109)와의 사이에 스위칭 소자를 배치해 두고, 기입 동작 중에는 스위치를 오프(OFF)로 하여 승압 회로와 RF 배터리의 접속을 끊고, 그 외에서는 스위치를 온(ON)으로 하여 승압 회로와 RF 배터리의 접속을 행하도록 하는 구성으로 해도 좋다. 이 경우에는, 기입 동작 중 충전을 행하지 않기 때문에, 기입 동작 중의 전압 저하를 막을 수 있다. 스위칭 소자에는 공지의 구성을 사용할 수 있다.
또한, 본 실시예에서는 실시형태 1을 적용한 예를 나타내었지만, 물론, 본 실시예의 구성은 실시형태 1을 적용한 것에 한정되는 것은 아니고, 실시형태 2 내지 실시형태 5 중 어느 것에라도 적용하여 실시하는 것이 가능하다.
또한, 실시형태 1, 실시형태 2, 실시형태 4, 실시형태 5 중 어느 것인가를 적용하는 경우, 승압 회로를 RF 배터리에 접속하는 대신에, 정류회로부의 출력을 RF 배터리에 접속해도 좋다.
[실시예 4]
본 실시예에서는, 상기한 실시형태들을 사용한 반도체장치의 응용예를 도면을 참조하여 설명한다.
본 발명을 사용하여, 프로세서 칩(RFID(Radio Frequency Identification), ID 태그, IC 태그, IC 칩, RF 태그, 무선 태그, 전자 태그, 무선 칩이라고도 불림)으로서 기능하는 반도체장치를 형성할 수 있다. 본 발명의 반도체장치의 용도는 광범위하고, 본 발명의 반도체장치는, 예를 들어, 지폐, 동전, 유가증권류, 증서류, 무기명 채권류, 포장용 용기류, 서적류, 기록 매체, 신변용품, 탈 것류, 식품류, 의류, 보건용품류, 생활용품류, 약품류 및 전자기기 등에 적용할 수 있다.
지폐, 동전은 시장에서 유통되는 금전이고, 특정 지역에서 화폐와 같이 통용되는 것(금권), 기념 주화 등을 포함한다. 유가증권류는 수표, 증권, 약속 어음 등을 가리키고, 이 유가증권류에 프로세서 칩(1200)을 설치할 수 있다(도 14(A) 참조). 증서류는 운전면허증, 주민등록증 등을 가리키고, 이 증서류에 프로세서 칩(1201)을 설치할 수 있다(도 14(B) 참조). 신변용품은 가방, 안경 등을 가리키고, 이 신변용품에 프로세서 칩(1202)을 설치할 수 있다(도 14(C) 참조). 무기명 채권류는 우표, 쌀권, 각종 상품권 등을 가리킨다. 포장용 용기류는 도시락 등의 포장지, 패트병 등을 가리키고, 이 포장용 용기류에 프로세서 칩(1203)을 설치할 수 있다(도 14(D) 참조). 서적류는 책, 잡지 등을 가리키고, 이 서적류에 프로세서 칩(1204)을 설치할 수 있다(도 14(E) 참조). 기록 매체는 DVD 소프트웨어, 비디오 테이프 등을 가리키고, 이 기록 매체에 프로세서 칩(1205)을 설치할 수 있다(도 14(F) 참조). 탈 것류는 자전거 등의 차량, 선박 등을 가리키고, 이 탈 것류 에 프로세서 칩(1206)을 설치할 수 있다(도 14(G) 참조). 식품류는 식료품, 음료 등을 가리킨다. 의류는 의복, 신발 등을 가리킨다. 보건용품류는 의료 기구, 건강 기구 등을 가리킨다. 생활용품류는 가구, 조명기구 등을 가리킨다. 약품류는 의약품, 농약 등을 가리킨다. 전자기기는 액정 표시장치, EL 표시장치, 텔레비전 장치(예를 들어, 텔레비전 수상기, 박형 텔레비전 수상기), 휴대 전화기 등을 가리킨다.
또한, 본 발명에 따라, 보다 소형화 또는 보다 고기능화, 또는 그 쌍방의 특징을 가지는 프로세서 칩은, 인쇄 회로 기판에 실장하거나 표면에 붙이거나 또는 묻는 것에 의해 물품에 고정된다. 예를 들어, 책의 경우에는 프로세서 칩을 책의 종이에 묻고, 유기 수지로 된 패키지의 경우에는 프로세서 칩을 이 유기 수지에 묻는 것에 의해, 프로세서 칩이 각 물품에 고정될 수도 있다. 본 발명의 프로세서 칩은 소형, 박형, 경량을 실현하기 때문에, 물품에 고정한 후에도 그 물품 자체의 디자인성을 손상시키지 않는다. 또한, 지폐, 동전, 유가증권류, 무기명 채권류, 증서류 등에 본 발명의 프로세서 칩을 설치함으로써, 인증 기능이 제공될 수 있고, 이 인증 기능을 활용하면, 위조를 방지할 수 있다. 또한, 포장용 용기류, 기록 매체, 신변용품, 식품류, 의류, 생활용품류, 전자기기 등에 본 발명의 반도체장치를 설치함으로써, 검품 시스템 등의 시스템의 효율화를 도모할 수 있다.
다음에, 본 발명에 따른 용량 소자를 가지는 반도체장치를 실장한 전자기기의 일 양태에 대하여 도면을 참조하여 설명한다. 도 15에서 예시하는 전자기기는 휴대 전화기이고, 이 휴대 전화기는 케이스(1300, 1306), 패널(1301), 하우 징(1302), 프린트 배선 기판(1303), 조작 버튼(1304), 배터리(1305)를 포함한다. 패널(1301)은 하우징(1302)에 탈착 가능하게 조립되고, 하우징(1302)은 프린트 배선 기판(1303)에 끼워 설치된다. 하우징(1302)의 형상과 사이즈는 패널(1301)이 조립되는 전자기기에 맞추어 적절히 변경된다. 프린트 배선 기판(1303)에는 패키징된 복수의 반도체장치가 실장되어 있고, 이들 반도체장치 중의 하나로서 본 발명에 따른 용량 소자를 적용할 수 있다. 프린트 배선 기판(1303)에 실장되는 복수의 반도체장치는 컨트롤러, 중앙 처리 유닛(CPU, Central Processing Unit), 메모리, 전원 회로, 음성 처리 회로, 송수신 회로 등 중 어느 것인가의 기능을 가진다.
패널(1301)은 접속 필름(1308)을 통하여 프린트 배선 기판(1303)에 접속된다. 패널(1301), 하우징(1302), 프린트 배선 기판(1303)은 조작 버튼(1304) 및 배터리(1305)와 함께 케이스(1300, 1306)의 내부에 수납된다. 패널(1301)에 포함되는 화소 영역(1309)은 케이스(1300)에 제공된 개구창을 통해 시인(視認)할 수 있도록 배치되어 있다.
상기한 바와 같이, 본 발명의 용량 소자를 적용한 반도체장치는 소형, 박형, 경량이고, 이들 특징 때문에, 전자기기의 케이스(1300, 1306) 내부의 한정된 공간을 유효하게 이용할 수 있다.
또한, 케이스(1300, 1306)는 휴대 전화기의 외관 형상의 일례로서 설명한 것이고, 본 실시예에 관한 전자기기는 그의 기능 및 용도에 따라 다양한 형태를 취할 수 있다.

Claims (39)

  1. 반도체장치에 있어서,
    외부로부터의 전파를 수신하는 안테나부;
    상기 안테나부의 출력을 정류하고, 제1 전원 전위로서 사용되는 직류 전압을 출력하는 정류회로부;
    상기 정류회로부의 출력을 수신하고, 제2 전원 전위로서 사용되는 특정 전압을 출력하는 레귤레이터 회로;
    상기 레귤레이터 회로의 상기 출력을 수신하는 논리 회로; 및
    상기 정류회로부의 상기 출력을 수신하고, 상기 제1 전원 전위를 승압하는 승압 회로를 포함하는, 반도체장치.
  2. 반도체장치에 있어서,
    외부로부터의 전파를 수신하는 안테나부;
    상기 안테나부의 출력을 정류하고, 제1 전원 전위로서 사용되는 직류 전압을 출력하는 정류회로부;
    상기 정류회로부의 출력을 수신하고, 제2 전원 전위로서 사용되는 특정 전압을 출력하는 레귤레이터 회로;
    상기 레귤레이터 회로의 상기 출력을 수신하는 논리 회로;
    상기 정류회로부의 상기 출력을 수신하고, 상기 제1 전원 전위를 승압하는 승압 회로; 및
    메모리를 포함하고,
    상기 승압 회로의 출력이 데이터 기입 전위로서 상기 메모리에 입력되고,
    상기 제2 전원 전위가 데이터 판독 전위로서 상기 메모리에 입력되는, 반도체장치.
  3. 반도체장치에 있어서,
    외부로부터의 전파를 수신하는 안테나부;
    상기 안테나부의 출력을 정류하고, 제1 전원 전위로서 사용되는 직류 전압을 출력하는 정류회로부;
    상기 정류회로부의 상기 출력을 수신하고, 제2 전원 전위로서 사용되는 특정 전압을 출력하는 레귤레이터 회로;
    상기 정류회로부의 출력을 수신하고, 상기 제1 전원 전위를 승압하는 승압 회로;
    메모리; 및
    상기 제2 전원 전위가 입력되고, 상기 승압 회로의 클록을 발생하는 클록 생성 회로를 포함하고,
    상기 승압 회로의 출력이 데이터 기입 전위로서 상기 메모리에 입력되고,
    상기 제2 전원 전위가 데이터 판독 전위로서 상기 메모리에 입력되는, 반도체장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제1 전원 전위를 승압하는 제1 승압 회로와, 상기 제1 승압 회로의 출력을 승압하는 제2 승압 회로를 포함하는 상기 승압 회로와;
    상기 제2 전원 전위가 입력되고, 상기 제1 승압 회로 및 상기 제2 승압 회로를 위한 클록을 발생하는 클록 생성 회로를 더 포함하는, 반도체장치.
  5. 제 4 항에 있어서,
    상기 제1 전원 전위와 상기 클록 생성 회로의 출력이 입력되고, 상기 클록 생성 회로의 상기 출력을 증폭하고, 상기 클록 생성 회로의 증폭된 상기 출력을 상기 제1 승압 회로 및 상기 제2 승압 회로의 클록으로서 출력하는 레벨 시프터를 더 포함하는, 반도체장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제1 전원 전위가 입력되고 전하를 축적하는 충전 소자를 더 포함하는, 반도체장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 승압 회로의 출력이 입력되고 전하를 축적하는 충전 소자를 더 포함하는, 반도체장치.
  8. 제 4 항에 있어서,
    상기 제1 승압 회로의 상기 출력 또는 상기 제2 승압 회로의 상기 출력이 입력되고 전하를 축적하는 충전 소자를 더 포함하는, 반도체장치.
  9. 제 6 항에 있어서,
    상기 충전 소자와 상기 정류회로부 사이에 있는 스위칭 소자를 더 포함하는, 반도체장치.
  10. 제 7 항에 있어서,
    상기 충전 소자와 상기 승압 회로 사이에 있는 스위칭 소자를 더 포함하는, 반도체장치.
  11. 제 8 항에 있어서,
    상기 충전 소자와 상기 제1 승압 회로 또는 상기 제2 승압 회로 사이에 있는 스위칭 소자를 더 포함하는, 반도체장치.
  12. 제 6 항에 있어서,
    상기 충전 소자가 커패시터인, 반도체장치.
  13. 제 6 항에 있어서,
    상기 충전 소자가 2차 전지인, 반도체장치.
  14. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 반도체장치를 구비하는 전자기기.
  15. 반도체장치에 있어서,
    외부로부터의 전파를 수신하는 안테나부;
    상기 안테나부의 출력을 정류하고, 제1 전원 전위로서 사용되는 직류 전압을 출력하는 정류회로부;
    상기 정류회로부의 출력을 수신하고, 특정 전압을 출력하는 레귤레이터 회로;
    상기 레귤레이터 회로의 상기 출력을 수신하는 논리 회로; 및
    상기 정류회로부의 상기 출력을 수신하는 메모리를 포함하는, 반도체장치.
  16. 삭제
  17. 제 15 항에 따른 반도체장치를 구비하는 전자기기.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
KR1020097004680A 2006-10-02 2007-09-26 반도체장치 KR101349880B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-270234 2006-10-02
JP2006270234 2006-10-02
PCT/JP2007/069327 WO2008044559A1 (en) 2006-10-02 2007-09-26 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20090066270A KR20090066270A (ko) 2009-06-23
KR101349880B1 true KR101349880B1 (ko) 2014-01-09

Family

ID=39282768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004680A KR101349880B1 (ko) 2006-10-02 2007-09-26 반도체장치

Country Status (7)

Country Link
US (2) US8052059B2 (ko)
EP (1) EP2070019A4 (ko)
JP (1) JP5149452B2 (ko)
KR (1) KR101349880B1 (ko)
CN (1) CN101523419B (ko)
TW (1) TWI448971B (ko)
WO (1) WO2008044559A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873868B2 (ja) * 2005-02-09 2012-02-08 ルネサスエレクトロニクス株式会社 パッシブ型ｒｆｉｄ用の半導体装置、ｉｃタグ、ｉｃタグの制御方法及び通信方法
KR20080036168A (ko) * 2005-06-24 2008-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 무선 통신 시스템
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248240B2 (ja) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
JP5324161B2 (ja) * 2007-08-30 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
CN102165579B (zh) 2008-09-29 2014-03-12 株式会社半导体能源研究所 半导体器件
JP2010267368A (ja) * 2009-04-17 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体記憶装置
DE102009019657A1 (de) * 2009-04-30 2011-08-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 80686 Vorrichtung und Verfahren zur Energieversorgung eines RFID-Bauteils
AU2009201756B1 (en) * 2009-05-04 2010-05-20 Nexkey, Inc. Electronic locking system and method
KR101767037B1 (ko) 2010-03-02 2017-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 승압 회로 및 승압 회로를 포함하는 ｒｆｉｄ 태그
KR101712070B1 (ko) * 2010-05-06 2017-03-06 삼성디스플레이 주식회사 전압 발생회로 및 이를 구비한 표시장치
JP6108808B2 (ja) 2011-12-23 2017-04-05 株式会社半導体エネルギー研究所 基準電位生成回路
CN105284056B (zh) * 2013-06-14 2017-09-05 瑞萨电子株式会社 通信控制装置和安装基板
US9222282B2 (en) 2013-10-11 2015-12-29 Nexkey, Inc. Energy efficient multi-stable lock cylinder
US9621163B2 (en) * 2014-12-12 2017-04-11 Intel Corporation Current steering level shifter
EP3208748B1 (en) * 2016-02-19 2019-06-12 Nxp B.V. Power switching circuit
FR3085566A1 (fr) * 2018-08-31 2020-03-06 Stmicroelectronics (Rousset) Sas Ajustement en frequence d'un dispositif de communication sans contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189091A (ja) * 1999-10-22 2001-07-10 St Microelectronics Sa チャージポンプ型電圧ブースタ回路
JP2004303175A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 非接触タグ用の電子回路及び非接触タグ
JP2005202943A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064857A (ja) 1992-06-19 1994-01-14 Hitachi Maxell Ltd 磁気記録媒体
JPH064857U (ja) * 1992-06-19 1994-01-21 シチズン時計株式会社 データキャリア
JP3646472B2 (ja) 1997-05-19 2005-05-11 株式会社日立製作所 非接触型ｉｃカードおよび送受信回路
JP3566056B2 (ja) * 1997-12-26 2004-09-15 セイコーインスツルメンツ株式会社 電子機器
US6659352B1 (en) * 1999-06-02 2003-12-09 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit
JP2002150250A (ja) 2000-11-16 2002-05-24 Matsushita Electric Ind Co Ltd 非接触ｉｃカード用ｉｃチップ
US6466126B2 (en) * 2001-01-19 2002-10-15 Motorola, Inc. Portable data device efficiently utilizing its available power and method thereof
JP3923297B2 (ja) 2001-10-29 2007-05-30 富士通株式会社 情報処理装置およびカード型情報処理デバイス
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005321911A (ja) * 2004-05-07 2005-11-17 Dainippon Printing Co Ltd 発光素子付き透明ｉｃカード
JP2005339466A (ja) 2004-05-31 2005-12-08 Sharp Corp 非接触ｉｃカード
JP2006180073A (ja) * 2004-12-21 2006-07-06 Okayama Prefecture 無線ｉｃタグ
US7832647B2 (en) 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189091A (ja) * 1999-10-22 2001-07-10 St Microelectronics Sa チャージポンプ型電圧ブースタ回路
JP2004303175A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 非接触タグ用の電子回路及び非接触タグ
JP2005202943A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20090066270A (ko) 2009-06-23
JP5149452B2 (ja) 2013-02-20
EP2070019A1 (en) 2009-06-17
EP2070019A4 (en) 2015-07-01
US8052059B2 (en) 2011-11-08
US20120043388A1 (en) 2012-02-23
JP2012185863A (ja) 2012-09-27
WO2008044559A1 (en) 2008-04-17
CN101523419B (zh) 2014-06-04
US9123581B2 (en) 2015-09-01
CN101523419A (zh) 2009-09-02
US20080093935A1 (en) 2008-04-24
TWI448971B (zh) 2014-08-11
TW200832232A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
KR101349880B1 (ko) 반도체장치
JP5468337B2 (ja) 半導体装置
KR101381834B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
JP5389582B2 (ja) 半導体装置
JP5937144B2 (ja) バイアス回路
JP5127161B2 (ja) 半導体装置
JP5530139B2 (ja) 半導体装置
JP5492313B2 (ja) 半導体装置
JP5366733B2 (ja) 半導体装置、およびリセット信号生成回路。
JP5038080B2 (ja) 半導体装置及び電子機器
JP4755003B2 (ja) 半導体装置
JP5137424B2 (ja) 半導体装置及びその作製方法
KR20070116266A (ko) 반도체 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 7