JPH064857U - データキャリア - Google Patents

Abstract

(57)【要約】 【目的】 本考案は、昇圧回路を必要としないで、ＥＥ
Ｐ−ＲＯＭの消去あるいは書き込みを行なうことのでき
るデ−タ・キャリアを実現するものである。 【構成】 電力用コイルを介して電磁誘導結合によって
受けた交流電力を整流する整流回路の出力側、すなわち
定電圧回路の入力側を、不揮発性半導体メモリの消去
用、書き込み用の電源として用いる。 【効果】 電力用コイルに誘導された高電圧を整流回路
で整流して得られる直流高電圧電源を、不揮発性半導体
メモリの消去、書き込みのための電源として利用できる
ために、比較的複雑な構成となりやすく、かつエネルギ
−効率も悪い昇圧回路が不要となる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、電磁誘導結合を利用して、電力の授受やデ−タの交換を行うように 構成された電磁誘導結合型デ−タキャリアの改良に関する。

【０００２】

【従来の技術】

近年においては、Ｓ−ＲＡＭやＥＥＰ−ＲＯＭ等の半導体メモリを内蔵したＩ Ｃカ−ドやＩＣタッグの利用が急速に進みつつある。これらの一分野として、電 磁誘導結合を利用して、ホスト機器と電力やデ−タあるいはメッセ−ジ等の交換 を行うように構成された無接点型のＩＣカ−ドやＩＣタッグの利用も開始されて いる。第２図は、従来技術による無接点型ＩＣカ−ドの構成を説明するための回 路図である。電力用コイル１内に誘導された交流電流は、整流回路２によって直 流に変換され、さらに定電圧回路３によって、例えば−３Ｖに降圧されて定電圧 化される。一方、送・受信用コイル５および送・受信回路６を介して、外部と送 ・受信信号ＴＲをやりとりするための機能、および内蔵ＥＥＰ−ＲＯＭ９に対し てアクセスするための機能を含む制御回路４は、定電圧回路３の出力側Ｖ_SOを電 源として動作するように構成されている。また定電圧回路３の出力側Ｖ_SOを電源 とする昇圧回路７は、ＥＥＰ−ＲＯＭ９の消去時および書き込み時に必要となる 電圧、例えば−９Ｖ程度の高電圧Ｖ_PPを発生するための回路であり、レベルシフ タ８は、ＥＥＰ−ＲＯＭ９の消去時および書き込み時に、制御回路４からのアク セス用の制御信号ＡＣを高電圧レベルに変換する機能を果たしている。なお電力 供給用コイル１１および送・受信用コイル１２は、デ−タキャリアに対してアク セスするためのアクセス用ユニット１０側に設けられたものである。

【０００３】

【考案が解決しようとする課題】

しかるに前述の従来技術による構成においては昇圧回路７が必要となっている が、昇圧回路はＩＣに内蔵する上では構成が複雑でチップ面積の増大を招きやす く、かつ昇圧効率も低いために、せっかく電力用コイルを介して受けた電力が無 駄となる、と言う欠点がある。

【０００４】 本考案の目的は、上記従来技術の欠点を改良し、昇圧回路を必要としないで、 ＥＥＰ−ＲＯＭの消去あるいは書き込みを行なうことのできるデ−タ・キャリア を実現することにある。

【０００５】

【課題を解決するための手段】

上記目的を達成するために本考案においては、整流回路の出力側すなわち定電 圧回路の入力側を、ＥＥＰ−ＲＯＭの消去用、書き込み用の電源として用いる。

【０００６】

【作用】

本考案の構成においては、整流回路で形成される直流高電圧そのものが、デ− タキャリアに内蔵された不揮発性半導体メモリであるＥＥＰ−ＲＯＭの消去用、 書き込み用の電源となる。すなわち何ら特別な昇圧回路を設けることなく、既存 の電源構成の範囲内でＥＥＰ−ＲＯＭの消去あるいは書き込みを実行することが 可能となる。

【０００７】

【実施例】

第１図は、本考案の１実施例による電磁誘導型デ−タキャリアの構成を示す 回路図であり、以下、第１図に従って本考案の実施例を説明する。なお第１図に おいて、前述の第２図と同一番号は同一要素を示すものである。

【０００８】 本実施例において、負電圧型（正側を共通電源レベルとする）定電圧回路１３ は、ツェナ−ダイオ−ドＤ_Z より成る第１段目と、オペアンプ等より成る第２段 目より構成されており、整流回路２で形成される直流電圧レベル（すなわち定電 圧回路１３の入力側Ｖ_SI）は、ツェナ−ダイオ−ドＤ_Z により、ほぼ−８〜−９ Ｖ程度の範囲の電圧にクランプされる構成となっている。定電圧回路１３の出力 側Ｖ_SOは、降圧されて−３Ｖに定電圧化されており、通信制御回路４は、この出 力側Ｖ_SOを電源として動作している。一方、定電圧回路１３の入力側Ｖ_SIは、Ｅ ＥＰ−ＲＯＭ９の消去および書き込み用電源端子に供給されており、さらに通信 制御回路４から出力されるＥＥＰ−ＲＯＭ９の消去、書き込み用の制御信号ＡＣ は、レベルシフタ８によって定電圧回路１３の入力側Ｖ_SIの電圧レベルに調整さ れてから、ＥＥＰ−ＲＯＭ９に入力される。この結果、ＥＥＰ−ＲＯＭ９は、定 電圧回路１３の入力側Ｖ_SIを電源として、すなわち整流回路２で形成される直流 高電圧を利用して、消去および書き込みが行なわれることになる。なお電圧検出 回路１４は、定電圧回路１３の入力側Ｖ_SIの電圧レベルが一定以下のレベルに下 がったことを検出すると検出信号ＷＮを出力する。また制御回路４は、検出信号 ＷＮを受けるとＥＥＰ−ＲＯＭ９の消去、書き込みを禁止する制御手段を含んで いるために、その状態では、アクセス用ユニット側からＥＥＰ−ＲＯＭ９の消去 あるいは書き込み命令を受けても実行することなく、アクセス用ユニット１０に 対して電源電圧が不足していることを示すエラ−・メッセ−ジを送信する。

【０００９】

【考案の効果】

以上に述べたように本考案によれば、電力用コイルに誘導された高電圧を整流 回路で整流して得られる直流高電圧電源を、不揮発性半導体メモリの消去、書き 込みのための電源として利用できるために、比較的複雑な構成となりやすく、か つエネルギ−効率も悪い昇圧回路が不要となる。また本考案においては、定電圧 回路の入力側電圧が一定レベル以下に下がった場合には、メモリの消去、書き込 みが禁止されるために、メモリの消去、書き込みが不完全に行なわれて信頼性に 欠けた状態となることも防止される。

【図面の簡単な説明】

【図１】本考案の一実施例によるデ−タキャリアを示す
ブロック線図である。

【図２】従来例のデ−タキャリアを示すブロック線図で
ある。

【符号の説明】

１ 電力用コイル ２ 整流回路 ３ 定電圧回路 ４ 制御回路 ８ レベルシフタ ９ ＥＥＰ−ＲＯＭ １３ 定電圧回路 １４ 電圧検出回路

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 電磁誘導結合によって電力を受けるため
   の電力用コイルと、該コイルを介して得られる交流電力
   を整流する整流回路と、該整流回路の出力を所定の電圧
   レベルまで降圧して定電圧化する定電圧回路と、該定電
   圧回路からの出力によって動作する制御回路と、該制御
   回路によってアクセスされる不揮発性半導体メモリとを
   有し、該不揮発性半導体メモリは、前記定電圧回路の入
   力側を消去および書き込みの少なくとも一方の電源と
   し、かつ前記制御回路は、前記定電圧回路の入力側の電
   圧レベルが一定以下となったことを検出すると、前記不
   揮発性半導体メモリに対する消去または書き込みを禁止
   するための制御手段を含んでいることを特徴とするデ−
   タキャリア。
2. 【請求項２】 定電圧回路が、該定電圧回路の入力側電
   圧を一定レベル以下にクランプするツェナ−ダイオ−ド
   を含んでいることを特徴とする実用新案登録請求の範囲
   第１項記載のデ−タキャリア。