CN102165579B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102165579B
CN102165579B CN200980139353.7A CN200980139353A CN102165579B CN 102165579 B CN102165579 B CN 102165579B CN 200980139353 A CN200980139353 A CN 200980139353A CN 102165579 B CN102165579 B CN 102165579B
Authority
CN
China
Prior art keywords
circuit
electrically connected
semiconductor device
resistor
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980139353.7A
Other languages
English (en)
Other versions
CN102165579A (zh
Inventor
松本周子
高桥康之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102165579A publication Critical patent/CN102165579A/zh
Application granted granted Critical
Publication of CN102165579B publication Critical patent/CN102165579B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

为了在半导体器件中容易检测是否获得在该半导体器件规格内的电压。该半导体器件包括检测电路，其检测该半导体器件的内部电路的输出电压并且判断该输出电压是在该半导体器件规格内还是外。用于确定输出电压是在该规格内还是外的信号从该检测电路传送到数字电路，并且该数字电路根据该信号执行或停止电路操作。

Description

半导体器件
技术领域
本技术领域涉及半导体器件以及用于驱动半导体器件的方法。特别地，本技术领域涉及一种能够采用通过无线通信的非接触方式传送和接收信息的半导体器件。
背景技术
近几年，个体识别技术引人注意，其中个体识别信息(ID)指定给每个对象用于辨别该对象上的信息，例如其历史。特别地，能够采用通过使用无线电波的无线通信的非接触方式传送和接收数据的半导体器件已经开发。这种半导体器件称为RFID标签(也称为无线标签，IC标签，IC芯片，无线芯片，非接触式信号处理装置，或者半导体集成电路芯片)，并且已经投入市场用于产品管理，及其类似物(例如，参见专利文献1)。
[参考文献]
[专利文件1]日本公布的专利申请号2007-5778
发明内容
在专利文献1中公开的常规半导体器件具有下面问题。在缺陷部分在电路中存在以及该半导体器件的规格内的电压(在下文中，也称为规定电压)不能被获得的情况下，该缺陷部分用探测器或类似物检测，其要求许多时间和努力。
此外，在读出器/写入器和半导体器件之间具有长距离时进行通信的情况下，由于传送弱信号以及不能获得规定电压，出现该半导体器件不正常操作的问题。
鉴于前面的问题，本发明的目的是在半导体器件中容易检测是否获得在该半导体器件规格内的电压。
半导体器件的一个实施例包括检测内部电路的输出电压并且判断该输出电压是在半导体器件规格内还是外的检测电路。
用于确定输出电压是在该规格内还是外的信号(在下文中，也称为确定信号)从该检测电路传送到数字电路，并且该数字电路根据该信号控制电路操作。
半导体器件的另一个实施例包括检测电压并且输出确定信号的检测电路。该检测电路包括电压输入到其中的输入部分、参考电压输入到其中的布线、具有在该输入部分和该布线之间串联连接的多个二极管的二极管部分，以及该确定信号从其中输出的输出部分。该二极管的数目是可变的。
半导体器件的另一个实施例包括检测电压并且输出确定信号的检测电路，和用于根据该确定信号控制存储电路的操作的数字电路。该检测电路包括电压输入到其中的输入部分、参考电压输入到其中的布线、具有在该输入部分和该布线之间串联连接的多个二极管的二极管部分，以及该确定信号从其中输出的输出部分。该检测电路的检测范围由该多个二极管的数目控制，并且二极管的数目是可变的。
半导体器件的另一个实施例包括检测电压并且输出确定信号的检测电路。该检测电路包括电压输入到其中的输入部分、参考电压输入到其中的布线、晶体管、第一电阻器和第二电阻器、具有串联连接的多个二极管的二极管部分、缓冲电路以及该确定信号从其中输出的输出部分。该输入部分电连接到该第一电阻器的一端和该晶体管的源极。该第一电阻器的另一端电连接到该晶体管的栅极和该二极管部分的阳极。该二极管部分的阴极电连接到该布线和该第二电阻器的一端。该晶体管的漏极和该第二电阻器的另一端通过该缓冲电路电连接到该输出部分。二极管的数目是可变的。
半导体器件的另一个实施例包括检测电压并且输出确定信号的检测电路，和用于根据该确定信号控制存储电路的操作的数字电路。该检测电路包括电压输入到其中的输入部分、参考电压输入到其中的布线、晶体管、具有串联连接的多个二极管的二极管部分、第一电阻器和第二电阻器、缓冲电路，以及该确定信号从其中输出的输出部分。该输入部分电连接到该第一电阻器的一端和该晶体管的源极。该第一电阻器的另一端电连接到该晶体管的栅极和该二极管部分的阳极。该二极管部分的阴极电连接到该布线和该第二电阻器的一端。该晶体管的漏极和该第二电阻器的另一端通过该缓冲电路电连接到该输出部分。该检测线路的检测范围由该多个二极管的数目控制，并且该二极管的数目是可变的。
半导体器件的另一个实施例包括检测电压并且输出确定信号的检测电路，和用于根据该确定信号控制存储电路的操作的数字电路。该检测电路包括电压输入到其中的输入部分、参考电压输入到其中的布线、具有并联连接的多个晶体管的晶体管部分、具有串联连接的多个二极管的二极管部分、第一电阻器和第二电阻器、缓冲电路，以及该确定信号从其中输出的输出部分。该输入部分电连接到该第一电阻器的一端和该晶体管部分的源极。该第一电阻器的另一端电连接到该晶体管部分的栅极和该二极管部分的阳极。该二极管部分的阴极电连接到该布线和该第二电阻器的一端。该晶体管部分的漏极以及该第二电阻器的其它端通过该缓冲电路电连接到该输出部分。该检测电路的检测范围由该多个晶体管的数目和该多个二极管的数目控制，该晶体管的数目和二极管的数目是可变的。
二极管部分可包括连接部分，该连接部分中多个二极管中的一个或多个的阳极电连接到参考电压输入到其中的布线。串联连接的二极管的数目可以通过电断开该连接部分而增加。在另一方面，串联连接的二极管的数目可以通过电连接多个二极管中的一个或多个的阳极到参考电压输入到其中的布线而减小。即，在二极管部分中，串联连接的二极管的数目是可变的。同样在晶体管部分，如果采用与二极管部分的相似的结构，晶体管的数目是可变的。
在半导体器件中，电压是信号电压或电源电压。该信号电压由整流电路产生并且该电源电压由恒压电路产生。
在该说明书中，用于判断输出电压是在半导体器件的规格内还是外的电压也称作判断电压。由检测电路检测的范围由该判断电压确定。
本发明的效果
检测电路结合进入半导体器件使得可靠性提高、功耗降低、良率估计简化、成本降低等。
附图说明
在附图中：
图1是图示半导体器件的构想的图；
图2是图示半导体器件的图；
图3是图示半导体器件的图；
图4是图示半导体器件的图；
图5是图示半导体器件的图；
图6是图示半导体器件的图；
图7是图示半导体器件的图；
图8是图示半导体器件的图；
图9是图示半导体器件的图；
图10是图示半导体器件的图；以及
图11A至11G是图示半导体器件的应用示例的视图。
具体实施方式
本发明的实施例将参照附图详细描述。
注意本发明不限于下文的描述，并且实施方式和细节可以采用各种方式修改而不偏离本发明精神和范围，这对于本领域内技术人员是明显的。
因此，本发明不应该解释为限于下文给出的实施例的说明。
注意在下文描述的本发明的结构中，具有相似功能的相同部分或多个部分由相同标号指示，并且省略其的说明。
(实施例1)
在该实施例中，具有检测输出电压是在半导体器件规格内还是外的功能的半导体器件配置的示例将参照图1和图2描述。
首先，半导体器件参照图2简洁地描述。在图2中，半导体器件200是进行无线通信的RFID标签，并且包括天线电路201、模拟电路100、数字电路202和存储电路203。
天线电路201从读出器/写入器210接收无线电波。模拟电路100从由天线电路201接收的信号产生电源电压和信号电压，并且然后输出电压。数字电路202包括控制其它电路部分的选择电路(开关电路)。然后，根据来自数字电路202的信号将数据写入存储电路203/从其中读出数据。数据到存储电路203的写入可在信号电压由升压电路升压后执行。
在那时，如果在半导体器件200的规格内的输出电压(预定范围内电压)从模拟电路100获得，半导体器件200正常运行。
然而，在某些情况下、例如当在读出器/写入器210和该半导体器件200之间具有长距离时进行通信时，或当有缺陷部分存在于半导体器件200中时获得在半导体器件200的规格外的输出电压(预定范围外的电压)。在这样的情况下，半导体器件200正常运行是困难的。
从而，在该实施例中，模拟电路100具有判断模拟电路100的输出电压是在半导体器件200的规格内还是外的功能，使得可以获得在规格内的输出电压并且半导体器件200可以正常运行。模拟电路100的这样的配置将在下文描述。
图1是示出检测在模拟电路100中的输出电压的功能的构想的图。在图1中，检测电路102提供在模拟电路100中并且具有检测模拟电路100的输出电压101的功能。
首先，输出电压101输入到检测电路102。检测电路102检测输出电压101并判断输出电压101是在半导体器件200的规格内还是外。
在其中输出电压101是预定范围内的电压的情况下，输出电压101被判断为在规格内(步骤103)。然后，确定信号HIGH(1)从检测电路102输出(步骤104)以操作半导体器件200(步骤105)。
在另一方面，在其中输出电压101是在预定范围外的电压的情况下，输出电压101被判断为在规格外(步骤106)。然后，确定信号LOW(0)从检测电路102输出(步骤107)以停止半导体器件200的运行(步骤108)。除了停止半导体器件200的运行外，可能输出错误代码。
注意检测电路102的配置可被改变使得当输出电压在规格内时输出信号LOW(0)并且当输出电压在规格外时输出信号HIGH(1)。
在该实施例的半导体器件中，模拟电路具有检测输出电压的功能，由此半导体器件可以正常运行。
另外，防止半导体器件由于削弱的信号或故障引起的失灵，从而使得可靠性提高和功耗降低，这是可能的。
半导体器件200不限于前面提到的配置，并可包括中央处理单元(在下文称为CPU)，传感元件，接口电路，或其类似物。
半导体器件200广义地分类为包含电源(电力存储部分)的有源型和通过利用来自外部的无线电波(或电磁波)的电力运行的无源型。此外，还存在通过利用来自外部的无线电波(或电磁波)的电力将电源(电力存储部分)充电的称为半有源型的半导体器件。在该实施例中，半导体器件200是从读出器/写入器210接收电磁波并且通过被供应电磁波的电力而运行的无源型；然而，本发明不限于此。即，半导体器件200可是有源型或半有源型。
另外，对于可以在本发明中使用的天线的形状没有特别限制。因此，包括在半导体器件200中的天线电路201可采用例如电磁耦合法、电磁感应法或无线电波法等多种信号传送方法。该传送方法可由从业者考虑半导体器件应用视情况选择，并且具有最适宜长度和形状的天线可根据传送方法提供。
如果电磁耦合法或电磁感应法(例如，13.56MHz波段)用作信号传送方法，利用通过改变磁场密度引起的电磁感应。因此，起天线作用的导电膜形成为环形形状(例如，回路天线)或螺旋形形状(例如，螺旋形天线)。
如果是无线电波法的一种的微波法(例如，UHF波段(860MHz到960MHz波段)或2.45GHz波段)用作传送方法，起天线作用的导电膜的长度或形状可考虑用于信号传送的无线电波的波长视情况确定。例如，起天线作用的导电膜可形成为线性形状(例如，偶极天线)或扁平形状(例如，贴片天线)。起天线作用的导电膜的形状不限于线性形状，并且考虑电磁波的波长，它可能是曲线、蜿蜒形状，或其的组合。
存储电路203至少存储对于半导体器件200唯一的数据(个体识别信息(ID))。存储电路203包括根据来自数字电路202的信号写入/读取数据的控制电路，以及具有存储元件的电路。存储电路203包括从有机存储器、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、铁电随机存取存储器(FeRAM)、掩膜只读存储器(mask read-only memory)(ROM)、可编程只读存储器(PROM)、电可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)以及闪存中选择的一种或多种存储器。如果存储数据的内容是对于半导体器件200唯一的数据(例如个体识别信息(ID)等)，可以使用在没有电源的情况下可以保持数据的非易失性存储器。如果数据在半导体器件200执行进程时暂时存储，可使用易失性存储器。特别在半导体器件200不包括电池的情况下，即是所谓的无源型，可以使用非易失性存储器。此外，考虑安全性，不可重写存储器可以用于存储对于半导体器件200唯一的数据。
该实施例可以视情况与在本说明书中描述的其它实施例结合实现。
(实施例2)
在该实施例中，将关于具有配置以检测到存储电路203的写入电压是在半导体器件的规格内(预定范围内的电压)还是在规格外(预定范围外的电压)的半导体器件的示例做出说明。
在图2中，当在半导体器件的规格内的写入电压输入到存储电路203时，到存储电路203的写入操作正常执行。然而，在一些情况下、例如当在读出器/写入器210和半导体器件200之间具有长距离时进行通信时，或当有缺陷部分存在于半导体器件200中时获得在规格外的写入电压。在这样的情况下，存储电路203不能正常运行，并且正常执行到存储电路203的写入操作是困难的。
在该实施例的半导体器件中，模拟电路100具有检测到存储电路203的写入电压是否在半导体器件的规格内的功能。在获得规格内的写入电压的情况下，执行到存储电路203的写入操作。
图3图示模拟电路100的配置。模拟电路100包括整流电路301、检测电路102和恒压电路302。检测电路102具有检测到存储电路203的写入电压是否在半导体器件规格内并判断到存储电路203的写入操作是否执行的功能。
在图3中图示电路的操作将在下文描述。
首先，由天线电路201产生的AC信号输入到整流电路301。整流电路301整流输入电压并且使输入电压平滑以产生信号电压(VIN)(电压的名称不限于VIN)，并且传送产生的信号到检测电路102、恒压电路302和存储电路203。注意整流电路301可仅整流输入电压。恒压电路302根据信号电压(VIN)产生电源电压。基于信号电压(VIN)的写入电压输入到存储电路203。写入电压可以是通过由升压电路升压该信号电压(VIN)而获得的电压。
整流电路301包括二极管、电容器等。恒压电路302是调整器等。整流电路301和恒压电路302可采用任何已知的电路配置。
检测电路102包括比较器电路等，并且监测信号电压(VIN)。如果作为监测的结果是发现信号电压(VIN)在半导体器件规格内，HIGH(1)信号输出为信号VIN_DETECT(信号的名称不限于VIN_DETECT)。在另一方面，如果发现信号电压(VIN)在半导体器件的规格外，LOW(0)信号输出为VIN_DETECT。
来自检测电路102的输出信号(VIN_DETECT)输入到在数字电路202中的选择电路(开关电路)。数字电路202根据输出信号(VIN_DETECT)控制选择电路(开关电路)。
在其中输出信号(VIN_DETECT)是HIGH(1)的情况下，数字电路202通过选择电路(开关电路)供应写入电压给存储电路203，使得执行到存储电路203的写入操作。在另一方面，在其中输出信号(VIN_DETECT)是LOW(0)的情况下，选择电路(开关电路)被控制使得没有写入电压供应给存储电路203，由此停止写入操作。即，如果信号电压(VIN)在半导体器件的规格外可以停止电路操作。
如上文阐述的，通过由检测电路102检测信号电压(VIN)，在信号电压(VIN)在半导体器件的规格外的情况下可以停止写入操作。从而，写入操作的可靠性可以提高。
此外，当写入操作在信号电压(VIN)在半导体器件的规格外的情况下而被停止时，写入电压不供应给存储电路203，使得功耗降低。
注意当信号电压在规格内时信号LOW(0)可输出为输出信号VIN_DETECT，并且当信号电压(VIN)在规格外时信号HIGH(1)可输出为输出信号VIN_DETECT。
该实施例可以视情况与本说明书中描述的其它实施例结合实现。
(实施例3)
在该实施例中，将关于具有用于检测电源电压是在半导体器件的规格内(预定范围内的电压)还是规格外(预定范围外的电压)的配置的半导体器件的示例做出说明。
在图2中，存储电路203可以在由模拟电路100产生的电源电压在半导体器件的规格内的情况下正常操作。然而，在一些情况下、例如当在读出器写入器210和半导体器件200之间具有长距离时进行通信时，或当有缺陷部分存在于半导体器件200中时获得在规格外的电源电压。在这样的情况下，期望的电源电压不供应给存储电路203，并且存储电路203正常操作是困难的。
注意电源电压不仅供应给存储电路203，并且如果包括其它电路则该电源电压可作为每个电路的电源而被供应。
在该实施例的半导体器件中，模拟电路100具有检测电源电压是否在半导体器件的规格内的功能。在其中获得在规格内的电源电压的情况下，电源供应给存储电路203。
图4图示具有检测电源电压的功能的模拟电路100的配置。模拟电路100包括整流电路301、恒压电路302和检测电路102，其与实施例2的那个相似，但其中提供检测电路102的位置不同。检测电路102具有检测电源电压是在半导体器件的规格内还是外，以及判断电源是否供应给存储电路203的功能。
在图4中图示的电路操作将在下文描述。
恒压电路302根据来自整流电路301的信号电压(VIN)产生电源电压(VDD)(电压的名称不限于VIN和VDD)，并且输出电源电压到检测电路102。检测电路102监测电源电压(VDD)，并且如果电源电压在半导体器件的规格内则输出HIGH(1)信号为信号VDD_DETECT(信号的名称不限于VDD_DETECT)。在另一方面，如果电源电压(VDD)在半导体器件的规格外，LOW(0)信号输出为VDD_DETECT。
来自检测电路102的输出信号(VDD_DETECT)输入到在数字电路202中的选择电路(开关电路)。数字电路202根据输出信号(VDD_DETECT)控制选择电路(开关电路)。
在其中输出信号(VDD_DETECT)是HIGH(1)的情况下，数字电路202通过选择电路(开关电路)供应写入电压到存储电路203，使得执行到存储电路203的写入操作。在另一方面，在输出信号(VDD_DETECT)是LOW(0)的情况下，选择电路(开关电路)被控制以停止写入操作。即，如果电源电压(VDD)在半导体器件的规格外则可以停止电路操作。
如上文阐述的，通过由检测电路102检测电源电压(VDD)，在电源电压(VDD)在半导体器件的规格外的情况下可以停止半导体器件200的运行。从而，半导体器件200的可靠性可以提高。
另外，电路操作在其中电源电压(VDD)在规格外的情况下被停止，使得功耗降低。
注意当电源电压(VDD)在规格内时信号LOW(0)可输出为输出信号VDD_DETECT，并且当电源电压(VDD)在规格外时信号HIGH(1)可输出为输出信号VDD_DETECT。
该实施例可以视情况与本说明书中描述的其它实施例结合实现。
(实施例4)
用于检测信号电压(VIN)的电路和用于检测电源电压(VDD)的电路分别在实施例2和3中描述。然而，本发明可以应用于其中的半导体器件不限于这样的电路配置。
本发明的半导体器件可具有包括用于检测信号电压(VIN)的电路和用于检测电源电压(VDD)的电路两者的配置，或可具有其中信号电压(VIN)和电源电压(VDD)由一个电路检测的配置。
除整流电路301和恒压电路302外，模拟电路100还可具有例如限幅电路、解调电路或调制电路等的电路部分。来自这些电路的输出电压可由检测电路检测。
该实施例可以视情况与本说明书中描述的其它实施例结合实现。
(实施例5)
在该实施例中，在实施例1至4中描述的检测电路的配置的示例将具体地描述。电路配置不限于在该实施例中示出的，并且具有相似功能的其它配置可视情况使用。
图5图示检测电路的特定配置，其包括输入部分500、P型晶体管(也称作晶体管部分)501、第一电阻器502、第二电阻器503、二极管部分504、具有第一逆变器505和第二逆变器506的缓冲电路507，和输出部分508。
输入部分500连接到图3中的整流电路301和图4中的恒压电路302。
输出部分508连接到图3和图4中的数字电路202。
二极管部分504可包括一个或多个二极管。在其中多个二极管包括在二极管部分504中的情况下，它们优选地串联连接使得电流在一个方向上流动。即，二极管部分504的一端是阳极并且另一端是阴极。注意二极管的数目可根据半导体器件200的规定电压来确定。
输入部分500(其是信号电压(VIN)输入到其的布线)，电连接到第一电阻器502的一端和P型晶体管501的源极。第一电阻器502的另一端电连接到二极管部分504的阳极和P型晶体管501的栅极。二极管部分504的阴极电连接到处于参考电势(Vss)的布线和第二电阻器503的一端。第一逆变器505的输入端电连接到P型晶体管501的漏极和第二电阻器503的另一端。第二逆变器506的输入端电连接到第一逆变器505的输出端并且第二逆变器506的输出端电连接到输出部分508。注意参考电势(Vss)可是低于输出部分的电势的任何电势，并可是地电势。在其中参考电势(Vss)是地电势的情况下，可供应在半导体器件200中的另一个地电势。
在二极管部分504中，可使用PN二极管、PIN二极管、肖特基二极管、二极管接法的N型晶体管或二极管接法的P型晶体管。
图6图示其中二极管接法的N型晶体管在图5的二极管部分504中使用的示例，并且图7图示其中二极管接法的P型晶体管在图5的二极管部分504中使用的示例。在图5至7中图示的电路采用相似的方式操作。
在其中输入信号电压(VIN)的情况下电路的操作原理将参照图5描述。
首先，信号电压(VIN)从输入部分500输入。如果在二极管部分504的两端之间的电势差等于或大于二极管部分504的电压降值，电流流过二极管部分504并且还流过第一电阻器502。从而，在节点b的电势低于在节点a的电势。当在节点a和节点b之间的电势差(即，在P型晶体管501的栅极和源极之间的电势差(Vgs))等于或大于P型晶体管501的阈值电压时，P型晶体管501导通并且电流流动；从而，在节点c的电势变成VIN。因此，HIGH(1)信号通过缓冲电路507从输出部分508输出为信号(VIN_DETECT)。
在另一方面，如果信号电压(VIN)很小以至于在二极管部分504的两端之间的电势差小于二极管部分504电压降值，几乎没有电流流过二极管部分504，并且从而在节点a和节点b之间的电势差小于P型晶体管501的阈值电压。因此，P型晶体管501关断并且没有电流流到节点c；从而，节点c总是处于参考电势(Vss)。因此，LOW(0)信号通过缓冲电路507从输出部分508输出为信号(VIN_DETECT)。
第一电阻器502被提供以便出现从节点a到节点b的电压降。第二电阻器503被提供以便出现从节点c到参考电势的电压降。注意第一电阻器和第二电阻器不限于电阻器元件，并且可是具有在两端之间的电势差的其它元件。
上文描述的检测电路的操作使判断信号电压(VIN)是在半导体器件的规格内还是外成为可能。
具有相似功能的电路使判断电源电压(VDD)是在半导体器件的规格内还是外也成为可能。
该实施例可以视情况与本说明书中描述的其它实施例结合实现。
(实施例6)
该实施例示出在实施例1至5中描述的检测电路的示例，其电路配置根据规定电压而改变。
图8是在图6中图示的电路的布局。图8图示电路，其包括输入部分500、P型晶体管501、第一电阻器502、第二电阻器503、具有二极管接法的N型晶体管的二极管部分504、缓冲电路507和输出部分508。在图8中的标号对应于在图6中的那些。这里，二极管部分504可具有如在图7中图示的二极管接法的P型晶体管。
在图8中，图示半导体层801、充当栅极布线的第一导电层802和充当源极布线与漏极布线的第二导电层803(包括使用与源极布线和漏极布线相同的层形成的其它布线)，并且其它绝缘层、布线等为了简单性而被省略。
半导体层801可用例如硅或锗等半导体、例如ZnO或InGaZnO等氧化物半导体、有机半导体或其类似物制成。对于半导体层801，可以使用非晶半导体、结晶半导体、单晶半导体、微晶半导体或其类似物，并且给予导电性的元素可添加到这样半导体。作为该元素，磷、砷或其类似物可用于给予N型导电性，并且硼、铝或其类似物可用于给予P型导电性。
第一导电层802可以用钨、钽、钛、铝、这样的元素的氮化物、其的组合或其类似物制成。
第二导电层803用铝或铝合金制成。另外，钼、铬、钛或其类似物的金属膜可形成为在第二导电层803层的上层和下层上的阻挡金属。
作为晶体管，可以使用MOS晶体管、薄膜晶体管或其类似物。对于薄膜晶体管的结构没有特别限制，可以使用顶部栅极结构、底部栅极结构或其类似物。
图9是在图8中二极管部分504的放大视图。二极管部分504包括虚线部分905和虚线部分906。输入部分907电连接到节点b并且信号电压(VIN)输入到输入部分907。参考电压输入到输入部分904。
在虚线部分905中，四个二极管接法的N型晶体管串联连接。晶体管的数目不限于四个。
虚线部分906与虚线部分905相似地包括四个N型晶体管；然而，在虚线部分906中的所有布线都处于参考电势。当信号电压(VIN)在该状态下输入时，在输入部分907和输入部分904之间的电压降出现在虚线部分905中的电路中。
此时，在虚线部分908中的布线的连接部分电断开，由此五个二极管接法的晶体管串联连接。当信号电压(VIN)在该状态下输入时，在输入部分907和输入部分904之间的电压降与其中四个晶体管连接的情况相比增加。
相似地，在虚线部分909至911中的布线的连接部分视情况电断开，使得在输入部分907和输入部分904之间的电压降的值可以改变。
当电压降在输入部分907和输入部分904之间增加时，更小的电流量在输入部分907和输入部分904之间流动。因此，需要输入更大的信号电压(VIN)以便HIGH(1)信号输出为信号(VIN_DETECT)(执行电路操作)。即，改变检测范围以更严格地检测。
布线可以通过激光辐射而被电断开，激光辐射可在半导体器件制造过程期间或之后进行。不管使用的衬底种类，例如玻璃衬底或塑料衬底等，电断开可以通过调节激光的焦点而高准确度地进行。如果在制造过程期间，电断开可通过腐蚀(etching)或其类似的来实现。备选地，开关元件可提供在布线之间使得布线电断开。
此外，当使用虚线部分905中的第一导电层802或第二导电层803形成的布线连接到处于参考电势的布线时，串联连接的二极管的数目可以减少。布线可用额外提供的导电层相互电连接。
如上文阐述的，检测电路的检测范围可以通过采用其中二极管数目是可变的布局改变。也就是说，制造检测电路且其检测范围可以根据半导体器件的规定电压而改变，这是可能的。
该实施例可以视情况与本说明书中描述的其它实施例结合实现。
(实施例7)
该实施例示出在实施例1至5中描述的检测电路的示例，其的电路配置根据规定电压改变。
图10是在图8中图示的检测电路的布局中的P型晶体管501(晶体管部分)的放大视图。
在图10中，虚线部分1001是其中P型晶体管通过使用第一导电层802和第二导电层803形成的布线电连接到电路的部分。
在虚线部分1002中，两个P型晶体管处于电浮动状态。
如果在虚线部分1001的P型晶体管具有小电流供应能力，它并联连接到在虚线部分1002中的P型晶体管。当P型晶体管相互并联连接时，可以使沟道宽度(垂直于载流子在沟道形成区中的移动方向的方向上的长度)更大，其导致晶体管的电流供应能力增加。
P型晶体管可以用额外提供的导电层相互并联连接。
在另一方面，在采用其中三个P型晶体管并联连接的布局的情况下，晶体管的数目可以通过电断开布线而减少。布线的电断开可以通过在实施例6中示出的方法实现。
如上文阐述的，检测电路的检测范围可以通过采用其中晶体管沟道宽度是可变的布局而改变。也就是说，制造检测电路且其的检测范围可以根据半导体器件的规定电压而改变，这是可能的。
此外，在图8中的第一电阻器502或第二电阻器503可采用在该实施例或实施例6中示出的结构，使得可以改变电阻值。检测电路的检测范围还可以通过改变第一电阻器502或第二电阻器503的电阻而改变。
该实施例可以视情况与本说明书中描述的其它实施例结合实现。
(实施例8)
在该实施例中，将描述半导体器件的应用示例。
半导体器件的应用范围是如此广，并且可以应用于任何产品以便采用非接触方式认出例如其的历史等关于产品的信息并且在生产、管理等中得以利用。例如，半导体器件可以结合在票据、硬币、有价证券、证书、不记名债券、包装容器、书、记录介质、随时物品、车辆、食物、衣服、保健品、家用产品、药品和电子设备中。这样的产品的示例将参照图11A至11G描述。
票据和硬币是在市场中流通的货币，并且包括可以采用与在特定区域中的货币(现金凭单)、纪念币等一样的方式使用的那个。有价证券指支票、凭证、期票等(参见图11A)。证书指驾驶执照、居住证等(参见图11B)。随身物品指包、眼镜等(参见图11C)。不记名债券指邮票、稻米优惠券、各种商品优惠券等。包装容器指饭盒或类似物的包装纸、塑料瓶等(参见图11D)。书指精装书、平装书等(参见图11E)。记录介质指DVD软件、录像带等(参见图11F)。车辆指例如自行车等有轮车辆、船等(参见图11G)。
在图11A至图11G中图示的产品可以分别提供有半导体器件1100至1106，其进行无线通信。
食品指食物、饮料等。服装指衣服、鞋等。保健品指医疗设备、保健器具等。家用产品指家具、照明设备等。药指药物、农药等。电子装置指液晶显示装置、EL显示装置、电视机(电视接收器、薄型电视接收器)、蜂窝电话等。这样的产品可提供有在本说明书中公开的半导体器件。
这样的半导体器件可以通过附着到产品的表面或嵌入产品中来提供。例如，在书的情况下，半导体器件可嵌入纸中；并且在用有机树脂制造的包装的情况下，半导体器件可嵌入有机树脂中。
从而通过在包装容器、记录介质、随时物品、食物、衣服、家用产品、电子装置等中提供半导体器件，检查系统、在出租店中使用的系统或类似系统的效率可以提高。另外，通过在车辆中提供半导体器件，可以防止伪造或偷窃。成为，当半导体器件植入例如动物等生物时，可以容易识别每个生物。例如，通过在或向例如牲畜等生物中植入或附着具有传感器的半导体器件，可以容易管理它的例如当前体温等健康状况以及它的出生年份、性别、品种或类似的。
该实施例可以视情况与本说明书中描述的其它实施例结合实现。
该申请基于在2008年9月29日向日本专利局提交的日本专利申请序列号2008-251131，其的全部内容通过引用结合于此。

Claims (18)

1. 一种半导体器件，包括；
天线；
配置成从所述天线接收电力的存储电路；
配置成检测输入到所述存储电路的电压的检测电路；以及
配置成根据来自所述检测电路的输出信号控制所述存储电路的操作的控制电路，
其中所述检测电路包括：
输入端；
用于输出来自所述检测电路的输出信号的输出端；
参考电压端；
第一电阻器，其中所述第一电阻器的一端电连接到所述输入端；
晶体管，其中所述晶体管的源极和漏极中的一个电连接到所述输入端并且所述晶体管的栅极电连接到所述第一电阻器的另一端；
具有串联连接的多个二极管的二极管部分，其中所述二极管部分的一端电连接到所述第一电阻器的另一端并且所述二极管部分的另一端电连接到所述参考电压端；
第二电阻器，其中所述第二电阻器的一端电连接到所述参考电压端并且所述第二电阻器的另一端电连接到所述晶体管的源极和漏极中的另一个；以及
缓冲电路；并且
其中所述晶体管的源极和漏极中的另一个和所述第二电阻器的另一端通过所述缓冲电路电连接到所述输出端。
2. 如权利要求1所述的半导体器件，其中所述多个二极管是二极管接法的N型晶体管。
3. 如权利要求1所述的半导体器件，其中所述多个二极管是二极管接法的P型晶体管。
4. 如权利要求1所述的半导体器件，
其中所述二极管部分包括连接部分，在所述连接部分中，所述多个二极管中的一个或多个的阳极电连接到所述参考电压端；以及
其中串联连接的二极管数目能够通过电断开所述连接部分而增加。
5. 如权利要求4所述的半导体器件，其中所述连接部分的电断开通过激光辐射进行。
6. 如权利要求1所述的半导体器件，
其中所述二极管部分包括断开部分，在所述断开部分中，所述多个二极管中的一个或多个的阳极未电连接到所述参考电压端；以及
其中串联连接的二极管数目能够通过电连接所述断开部分而减少。
7. 一种半导体器件，包括；
天线；
配置成整流来自所述天线的信号的整流电路；
电连接到所述整流电路以被供应所述整流电路的输出电压的存储电路； 
配置成检测所述整流电路的输出电压的检测电路；以及
配置成根据来自所述检测电路的输出信号控制所述存储电路的操作的控制电路，
其中所述检测电路包括：
输入端；
用于输出来自所述检测电路的输出信号的输出端；
参考电压端；
第一电阻器，其中所述第一电阻器的一端电连接到所述输入端；
晶体管，其中所述晶体管的源极和漏极中的一个电连接到所述输入端，并且所述晶体管的栅极电连接到所述第一电阻器的另一端；
具有串联连接的多个二极管的二极管部分，其中所述二极管部分的一端电连接到所述第一电阻器的另一端，并且所述二极管部分的另一端电连接到所述参考电压端；
第二电阻器，其中所述第二电阻器的一端电连接到所述参考电压端，并且所述第二电阻器的另一端电连接到所述晶体管的源极和漏极中的另一个；以及
缓冲电路；并且
其中所述晶体管的源极和漏极中的另一个和所述第二电阻器的另一端通过所述缓冲电路电连接到所述输出端。
8. 如权利要求7所述的半导体器件，其中所述多个二极管是二极管接法的N型晶体管。
9. 如权利要求7所述的半导体器件，其中所述多个二极管是二极管接法的P型晶体管。
10. 如权利要求7所述的半导体器件，
其中所述二极管部分包括连接部分，在所述连接部分中，所述多个二极管中的一个或多个的阳极电连接到所述参考电压端；并且
其中串联连接的二极管数目能够通过电断开所述连接部分而增加。
11. 如权利要求10所述的半导体器件，其中所述连接部分的电断开通过激光辐射进行。
12. 如权利要求7所述的半导体器件，
其中所述二极管部分包括断开部分，在所述断开部分中，所述多个二极管中的一个或多个的阳极未电连接到所述参考电压端；并且
其中串联连接的二极管数目可以通过电连接所述断开部分而减少。
13. 一种半导体器件，包括：
天线；
配置成整流来自所述天线的信号的整流电路；
配置调整来自所述整流电路的电压的电压调整电路；
电连接到所述电压调整电路以被供应所述电压调整电路的输出电压的存储电路； 
配置成检测所述电压调整电路的输出电压的检测电路；以及
配置成根据来自所述检测电路的输出信号控制所述存储电路的操作的控制电路，
其中所述检测电路包括：
输入端；
用于输出来自所述检测电路的输出信号的输出端；
参考电压端；
第一电阻器，其中所述第一电阻器的一端电连接到所述输入端；
晶体管，其中所述晶体管的源极和漏极中的一个电连接到所述输入端，并且所述晶体管的栅极电连接到所述第一电阻器的另一端；
具有串联连接的多个二极管的二极管部分，其中所述二极管部分的一端电连接到所述第一电阻器的另一端，并且所述二极管部分的另一端电连接到所述参考电压端；
第二电阻器，其中所述第二电阻器的一端电连接到所述参考电压端，并且所述第二电阻器的另一端电连接到所述晶体管的源极和漏极中的另一个；以及
缓冲电路；并且
其中所述晶体管的源极和漏极中的另一个和所述第二电阻器的另一端通过所述缓冲电路电连接到所述输出端。
14. 如权利要求13所述的半导体器件，其中所述多个二极管是二极管接法的N型晶体管。
15. 如权利要求13所述的半导体器件，其中所述多个二极管是二极管接法的P型晶体管。
16. 如权利要求13所述的半导体器件，
其中所述二极管部分包括连接部分，在所述连接部分中，所述多个二极管中的一个或多个的阳极电连接到所述参考电压端；并且
其中串联连接的二极管数目能够通过电断开所述连接部分而增加。
17. 如权利要求16所述的半导体器件，其中所述连接部分的电断开通过激光辐射进行。
18. 如权利要求13所述的半导体器件，
其中所述二极管部分包括断开部分，在所述断开部分中，所述多个二极管中的一个或多个的阳极未电连接到所述参考电压端；并且
其中串联连接的二极管数目能够通过电连接所述断开部分而减少。
CN200980139353.7A 2008-09-29 2009-09-01 半导体器件 Expired - Fee Related CN102165579B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-251131 2008-09-29
JP2008251131 2008-09-29
PCT/JP2009/065549 WO2010035626A1 (en) 2008-09-29 2009-09-01 Semiconductor device

Publications (2)

Publication Number Publication Date
CN102165579A CN102165579A (zh) 2011-08-24
CN102165579B true CN102165579B (zh) 2014-03-12

Family

ID=42056323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980139353.7A Expired - Fee Related CN102165579B (zh) 2008-09-29 2009-09-01 半导体器件

Country Status (6)

Country Link
US (1) US8123137B2 (zh)
JP (1) JP5530138B2 (zh)
KR (1) KR101563904B1 (zh)
CN (1) CN102165579B (zh)
TW (1) TWI474439B (zh)
WO (1) WO2010035626A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010044341A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9362820B2 (en) 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device
ITMI20120310A1 (it) 2012-02-29 2013-08-30 St Microelectronics Srl Regolatore di tensione per dispositivi elettronici contact-less
WO2014013571A1 (ja) * 2012-07-18 2014-01-23 トヨタ自動車株式会社 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208205A (zh) * 1997-08-12 1999-02-17 三菱电机株式会社 带有电源监视器的非接触型ic卡
JP2001024152A (ja) * 1999-07-06 2001-01-26 Teratec:Kk 基板上に形成された回路のトリミング方法
CN1510638A (zh) * 2002-12-25 2004-07-07 ��ʽ���綫֥ 非接触式ic卡和非接触式ic卡系统
CN1722595A (zh) * 2004-06-17 2006-01-18 株式会社东芝 整流器电路和无线电通信装置
CN1881795A (zh) * 2005-05-27 2006-12-20 株式会社半导体能源研究所 半导体装置
CN101221628A (zh) * 2006-12-26 2008-07-16 株式会社半导体能源研究所 半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237592A (ja) * 1986-04-08 1987-10-17 Casio Comput Co Ltd Ｉｃカ−ドにおけるクロツク切換方式
JPS63142845A (ja) * 1986-12-05 1988-06-15 Nec Corp 電源電圧検出回路
JPS63150713A (ja) * 1986-12-16 1988-06-23 Toshiba Corp 定電圧源回路
DE3850744T2 (de) * 1987-11-12 1995-02-02 Toshiba Kawasaki Kk Tragbares Medium mit elektrischer Stromversorgung.
JPH01123269U (zh) * 1988-02-16 1989-08-22
KR0172346B1 (ko) * 1995-12-20 1999-03-30 김광호 반도체 장치의 전압클램프회로
JPH10160768A (ja) * 1996-12-04 1998-06-19 Fujitsu Ltd 電圧レベル検出装置
JP3824451B2 (ja) * 1999-07-29 2006-09-20 富士通株式会社 非接触ｉｃカードの有無検出回路
JP4348961B2 (ja) * 2003-02-12 2009-10-21 株式会社デンソー 誘導性負荷駆動用ｉｃ
JP2005339466A (ja) 2004-05-31 2005-12-08 Sharp Corp 非接触ｉｃカード
JP2007005778A (ja) 2005-05-27 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置
JP5038080B2 (ja) * 2006-10-02 2012-10-03 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR101349880B1 (ko) 2006-10-02 2014-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5324161B2 (ja) * 2007-08-30 2013-10-23 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208205A (zh) * 1997-08-12 1999-02-17 三菱电机株式会社 带有电源监视器的非接触型ic卡
JP2001024152A (ja) * 1999-07-06 2001-01-26 Teratec:Kk 基板上に形成された回路のトリミング方法
JP3449300B2 (ja) * 1999-07-06 2003-09-22 横河電機株式会社 基板上に形成された回路のトリミング方法
CN1510638A (zh) * 2002-12-25 2004-07-07 ��ʽ���綫֥ 非接触式ic卡和非接触式ic卡系统
CN1722595A (zh) * 2004-06-17 2006-01-18 株式会社东芝 整流器电路和无线电通信装置
CN1881795A (zh) * 2005-05-27 2006-12-20 株式会社半导体能源研究所 半导体装置
CN101221628A (zh) * 2006-12-26 2008-07-16 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
JP5530138B2 (ja) 2014-06-25
US20100078484A1 (en) 2010-04-01
CN102165579A (zh) 2011-08-24
US8123137B2 (en) 2012-02-28
KR101563904B1 (ko) 2015-10-28
KR20110069829A (ko) 2011-06-23
TWI474439B (zh) 2015-02-21
WO2010035626A1 (en) 2010-04-01
TW201110271A (en) 2011-03-16
JP2010103503A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
US20180225559A1 (en) Printed Radio Frequency Identification (RFID) Tag Using Tags-Talk-First (TTF) Protocol
US7750792B2 (en) Multi-mode tags and methods of making and using the same
US8160636B2 (en) Semiconductor device
TWI455036B (zh) 半導體裝置
JP4884784B2 (ja) 半導体装置の作製方法及び半導体装置
CN102165579B (zh) 半导体器件
US9437777B2 (en) Semiconductor device with antenna and light-emitting element
EP1825478A1 (en) Semiconductor device and method for manufacturing the same
CN102171710A (zh) 半导体器件及使用该半导体器件的rfid标签
US20120145799A1 (en) Semiconductor device
US8964489B2 (en) Semiconductor memory device capable of optimizing an operation time of a boosting circuit during a writing period
US8437194B2 (en) Driving method of semiconductor device
KR20080063116A (ko) 반도체 장치
JP4900659B2 (ja) 半導体装置
US20110079650A1 (en) Semiconductor device having wireless communication function
JP5711577B2 (ja) 半導体装置
KR101447051B1 (ko) 반도체 장치
JP2007241997A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140312

Termination date: 20210901