CN1881795A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1881795A
CN1881795A CNA2006100918057A CN200610091805A CN1881795A CN 1881795 A CN1881795 A CN 1881795A CN A2006100918057 A CNA2006100918057 A CN A2006100918057A CN 200610091805 A CN200610091805 A CN 200610091805A CN 1881795 A CN1881795 A CN 1881795A
Authority
CN
China
Prior art keywords
capacitor
semiconductor device
layer
capacitors
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100918057A
Other languages
English (en)
Other versions
CN1881795B (zh
Inventor
盐野入丰
热海知昭
井上广树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1881795A publication Critical patent/CN1881795A/zh
Application granted granted Critical
Publication of CN1881795B publication Critical patent/CN1881795B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的在于提供一种半导体装置，在该半导体装置中可以实现静电电容的配置面积的缩小化，并且容易调整共振频率。本发明的半导体装置具有包括天线以及所述天线并联连接的电容器的共振电路，所述电容器由x个第一电容器(x为任意的自然数)、y个第二电容器(y为任意的自然数)、z个第三电容器(z为任意的自然数)并联连接而构成，所述第一电容器、所述第二电容器和所述第三电容器具有互相不同的电容值。第一电容器、第二电容器和第三电容器的各个都优选是MIS电容器。此外，第一电容器、第二电容器以及第三电容器的至少一个优选由多个电容器并联连接而构成。

Description

半导体装置
技术领域
本发明涉及具有共振电路的半导体装置。本发明还涉及可以通过无线通讯收发数据的半导体装置。
背景技术
在当今信息遍布每个角落的社会中，随时随地都可访问信息网络的环境整顿工作正在展开。在这种环境中，个体识别技术引人注目，该个体识别技术是如下技术，即通过将ID(个体识别号码)给予各个对象物，使该对象物的履历明确，从而对生产、管理等有用。其中，可以通过无线通讯收发数据的半导体装置正在开始利用。
在无接触的状态下，可以收发数据并且记录、删除数据的收发体的半导体装置具有如下结构：设置有天线，并且该天线上安装有集成电路。为了能够通过电磁波在该半导体装置和读取/写入装置(Reader/Writer)之间进行数据的交换，预先设定了共振频率。
在现有的半导体装置中，为了得到预定的共振频率，采用如下结构：在半导体装置上的天线本体上中间夹着绝缘物层叠多个板状导电物而设置静电电容。将连接有多个板状导电物的一条导电线的另一端连接到半导体装置的天线本体，将该导电线的连接有多个板状导电物的引入部分设置在除了半导体装置的天线本体的竖直线上以外的位置，通过分割该导电线的引入部分调整静电电容，而得到预定的共振频率(例如，参见专利文献1)。
[专利文献1]日本专利申请公开2002-246829号公报
迄今为止，作为半导体装置的静电电容采用如下结构，即在半导体装置的天线上中间夹着绝缘物来层叠板状导电物的平行平板型的结构(以下称为平行平板型电容器1)，或在板状导电物上中间夹着绝缘物地层叠板状导电物的平行平板型的结构(以下称为平行平板型电容器2)等。
然而，如果使用板状导电物构成半导体装置的静电电容，则配置面积将扩大，从而对于实现微细化产生问题。
此外，如果仅仅使用相同的静电电容值构成半导体装置的静电电容，则在以其静电电容值或更小的数值来调整静电电容并需要微细地调整共振频率时，费工费时。与此同样，如果仅仅使用相同的静电电容值构成半导体装置的静电电容，则在以其静电电容值或更大的数值调整静电电容并需要粗略地调整共振频率时，也费工费时。
发明内容
因此，本发明的目的在于提供一种半导体装置，其中可以缩小静电电容的配置面积，并且容易调整共振频率。
在本发明的半导体装置中，半导体装置的静电电容由设置多个大小(电容值[pF])不同的MIS电容器而构成，并且通过切断构成半导体装置的静电电容的MIS电容器的布线以使该电容器从半导体装置的整个静电电容分离，从而可以降低电容值且得到所希望的共振频率。多个电容器中可以包括电容的大小相同的电容器。例如，可以为设置有x个电容值C1[pF]的电容器(x为任意的自然数)、y个电容值C2[pF]的电容器(y为任意的自然数)和z个电容值C3[pF]的电容器(z为任意的自然数)的结构。注意，MIS电容器是具有如下结构的电容器，即在由金属(Metal)构成的电极和半导体层(Semiconductor)之间夹有绝缘物(Insulator)。在此，绝缘物上优选使用氧化硅、氮化硅等。然而，绝缘物的材料并不局限于此，还可以采用其他具有高介电常数的绝缘物等。此外，各个电容器可以分割为更小的电容器。被分割得更小的电容器既可互相并联连接，又可互相串联连接。
在本发明的半导体装置中，半导体装置的静电电容通过设置多个电容值不同的MIS电容器而构成，并且通过切断构成半导体装置的静电电容的静电电容值不同的MIS电容器的布线以使该电容器从半导体装置的整个静电电容分离，因此可以容易微细或粗略地调整电容值，并且得到所希望的共振频率。
[公式1]
f = 1 2 π LC - - - ( 1 )
在公式(1)中，f表示共振频率，L表示线圈的电感，C表示共振电容。
在构成本发明的半导体装置的静电电容的MIS电容器中，由于与栅极一起形成的电极和半导体层夹着绝缘物相面对，所以构成平行平板型的电容器(以下称为MIS电容器)。由于在MIS电容器中容易使与栅极一起形成的电极和半导体层之间的距离短于平行平板型电容器1或平行平板型电容器2等的板状导电物和板状导电物之间的距离，因此当形成电容值相同的静电电容时，使用MIS电容器可以进一步缩小配置面积。
[公式2]
          C＝εs×ε0×S/d        (2)
在公式(2)中，C表示静电电容值，εs表示相对介电常数，ε0表示真空中的介电常数，S表示面积，d表示距离。由于MIS电容器的d与平行平板型电容器1或平行平板型电容器2等的d相比更容易缩短，因此，在将MIS电容器和平行平板型电容器1或平行平板型电容器2等的电容C的数值设定为相同的情况下，采用MIS电容器可以进一步缩小面积S。
下面，将具体地说明本发明的半导体装置的结构。
本发明的半导体装置之一具有共振电路，所述共振电路包括天线、并联连接到所述天线的电容器，所述电容器由多个电容器并联连接而构成。并且，本发明的半导体装置的特征在于，通过将选自所述多个电容器的至少一个电容器从所述共振电路的电容器电分离，调节所述共振电路的电容器的电容值。此外，并联连接的电容器中至少一个电容器的电容值优选和其他电容器的电容值不同。该多个电容器的各个都优选是MIS电容器。
本发明的半导体装置之一的特征在于，具有共振电路，所述共振电路包括天线、并联连接到所述天线的电容器，所述电容器由x个第一电容器(x为任意的自然数)、y个第二电容器(y为任意的自然数)和z个第三电容器(z为任意的自然数)并联连接而构成，所述第一电容器、所述第二电容器和所述第三电容器具有互相不同的电容值。并且，本发明的半导体装置通过将选自x个所述第一电容器、y个所述第二电容器以及z个所述第三电容器中的至少一个电容器从所述共振电路的电容器电分离，从而调节所述共振电路的电容器的电容值。
第一电容器、第二电容器和第三电容器的各个都优选是MIS电容器。此外，第一电容器、第二电容器以及第三电容器中的至少一个优选由多个电容器并联连接而构成。也就是说，第一电容器到第三电容器由一个电容元件构成，或由多个电容元件并联连接的电路构成。用于微细地调整共振电容的电容器由电容值小的电容元件构成即可。用于粗略地调整共振电容的电容器通过并联连接多个电容元件而构成，以使其电容值增大即可。
本发明的半导体装置之一的特征在于具有共振电路，所述共振电路包括天线、电容器、以及第一和第二布线，所述电容器由其电容值互相不同的多个电容器并联连接而构成，所述多个电容器各个都由半导体层和导电层构成，其中间夹有绝缘层，所述半导体层通过所述第一布线电连接到所述天线，所述导电层通过所述第二布线电连接到所述天线。并且，本发明的半导体装置之一的特征在于，通过将选自所述多个电容器的至少一个电容器从所述共振电路的电容器电分离，从而调节所述共振电路的电容器的电容值。注意，对于电容的分离方法没有特别的限制，可以使用通过照射激光或蚀刻来除去布线的方法等。
通过实施本发明，可以获得一种容易将共振频率调节为所希望的频率的半导体装置。此外，通过实施本发明，可以获得实现电容器的占有面积的缩小并且实现高精细化的半导体装置。
附图说明
图1为描述本发明的半导体装置的方案的附图；
图2为描述本发明的半导体装置的方案的附图；
图3为描述本发明的半导体装置的方案的附图；
图4为描述本发明的半导体装置的附图；
图5为描述本发明的半导体装置的制造方法的方案的附图；
图6为描述本发明的半导体装置的制造方法的方案的附图；
图7为描述本发明的半导体装置的制造方法的方案的附图；
图8为描述本发明的半导体装置的制造方法的方案的附图；
图9为描述设置在本发明的半导体装置中的电容器结构的俯视图；
图10为描述实施例1的半导体装置的结构的附图；
图11为描述本发明的半导体装置的用途的附图；
图12为描述本发明的半导体装置的用途的附图；
图13为描述本发明的半导体装置的方案的附图。
具体实施方式
下面，将说明本发明的一个方案。注意，本发明可以通过多种不同的方式来实施，所属领域的普通人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。
实施方式1
参照图1～图3对于本发明的一个方案进行说明。
如图1A所示，本发明的半导体装置具有共振电路101；执行调制电磁波的处理的调制解调电路102；以及用于处理信号的运算电路103。共振电路101具有天线104和电容器105。
参照图1B对于电容器105的结构进行说明。在本实施方式的半导体装置中，电容器105由两个第一电容器111、一个第二电容器112和七个第三电容器113构成，并且这些电容器并联连接。第一电容器111、第二电容器112和第三电容器113具有互相不同的电容值。当以第一电容器111的电容值为C1、以第二电容器112的电容值为C2以及以第三电容器113的电容值为C3(C1＞C2＞C3)时，电容器105的电容值C5为这些电容值的总和(＝2×C1+1×C2+7×C3)。
通过如上述那样将电容器105分割为电容的大小不同的多个电容器，从而电容器105的电容值易于调整，并且容易将共振频率变成为所希望的频率。例如，在共振频率和所希望的频率有很大不同的情况下，通过切断具有最大电容值的第一电容器111的两端(图2A中由标记×所示的部分)而将该第一电容器111从电容器105分离，从而改变电容器105的电容值，以可以调整频率。此外，在共振频率和所希望的频率相差不大而进行微细调整的情况下，通过切断具有最小电容值的第三电容器113的两端(图2B中由标记×所示的部分)而将该第三电容器113从电容器105分离，从而改变电容器105的电容值，以可以调整频率。注意，对于电容的分离方法没有特别的限制，可以使用通过照射激光或蚀刻来除去布线的方法等。
从电容器105分离的电容器的数量没有特别的限制，可以为一个、两个或更多个。例如，可以将一个第一电容器111和两个第三电容器113从电容器105分离，电容值C5＝1×C1+1×C2+5×C3。例如，也可以将一个第二电容器112和七个第三电容器113从电容器105分离，电容值C5＝2×C1。
由此可见，本发明的半导体装置对于调整电容器105的电容大小具有较高自由度，因此可以更精密地调整频率。此外，使用如上那样调整频率的半导体装置，可以更正确地与读取/写入器交换数据。
注意，关于共振频率、电容器的电容大小和分割的电容器的数量等没有特别的限制，实施本发明的人可以适当地选择。此外，第一电容器111、第二电容器112和第三电容器113分别优选如图3A所示那样由多个电容器并联连接而构成。并且，如图3B所示那样，第一电容器111、第二电容器112和第三电容器113各个都也可以由多个电容器串联连接而构成。另外，关于调制解调电路102以及运算电路103的结构没有特别的限制。例如，运算电路103可以设置有存储器、存储控制器、信号处理电路、编码电路、电阻、电容器、整流电路、滤波器、解析电路、时钟校对电路、计数电路、代码抽出电路、代码识别电路、以及代码判定电路等。
如上所解释的本发明的半导体装置，如图4所示那样和读取/写入器401组合而使用。具体而言，当将本发明的半导体装置接近到读取/写入器401时，从读取/写入器401发送载波。然后，发送到本发明的半导体装置的载波由共振电路101转换为交流的电气信号。接着，该电气信号由调制解调电路102解调后，由运算电路103处理。此外，在从运算电路103将信号发送到读取/写入器401的情况下的步骤如下。首先，从运算电路103发送到调制解调电路102的信号由调制解调电路102解调后，在共振电路101产生磁场。由于产生该磁场，所以读取/写入器401可以接收由本发明的半导体装置处理的信号。像这样，可以读取本发明的半导体装置所记录的信息，或者可以在本发明的半导体装置中记录信息。
实施方式2
在本实施方式中，参照图5～8说明本发明的半导体装置的一个制造方法。
在此，对设置于调制电路的晶体管的截面结构以及设置于共振电路的电容器的截面结构，特别进行具体的说明。因此，图5～8示出了调制电路部分761和共振电路部分762的截面。
在衬底701的一个表面上形成剥离层702(参见图5A)。衬底701具有绝缘表面。在衬底701由玻璃构成的情况下，关于其面积或形状没有过多限制。因此，如果将例如具有边长不短于1m的矩形形状的玻璃衬底用作衬底701，可以极大提高生产率。与使用圆形的单晶硅衬底的情况相比，这种优点具有巨大优势。此外，在衬底701由塑料构成的情况下，必须要使用承受制造步骤的处理温度的耐热塑料。此外，下文将进行说明，优选在由玻璃构成的衬底701上设置薄膜晶体管后，剥离该薄膜晶体管并设置在由塑料构成的衬底上。
再有，在本步骤中，在衬底701的整个表面上设置了剥离层702，但是，必要时可以如下那样选择性地形成剥离层702，即在衬底701的整个表面上形成剥离层后，通过光刻法和蚀刻法将剥离层加工为预定的形状。此外，在本步骤中，以与衬底701相接触的方式形成剥离层702，但是，必要时可以如下那样形成，即以与衬底701相接触的方式形成绝缘层作为基底，然后以与该绝缘层相接触的方式形成剥离层702。
通过溅射法或等离子体CVD法等，以单层或叠层结构形成由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和硅(Si)等中的元素或以所述元素为主要组分的合金材料或化合物材料构成的层并用作剥离层702。含有硅的层的结晶结构可以为非晶、微晶、和多晶的任何结构。
接着，覆盖剥离层702地形成绝缘层703作为基底。通过溅射法或等离子体CVD法等以单层或叠层结构形成含有硅的氧化物或硅的氮化物的层并用作绝缘层703。硅的氧化物材料指的是含有硅(Si)和氧(O)的物质，相当于氧化硅、含有氮的氧化硅等。硅的氮化物材料指的是含有硅(Si)和氮(N)的物质，相当于氮化硅、含有氧的氮化硅等。用作基底的绝缘层作为防止杂质从衬底701进入的阻挡膜发挥作用。
接着，在绝缘层703上形成非晶半导体层704。通过溅射法、LPCVD法、等离子体CVD法等形成非晶半导体层704。接下来，通过激光晶化法、利用RTA或快速退火炉的热晶化法、利用促进晶化的金属元素的热晶化法、以及组合了利用促进晶化的金属元素的热晶化法和激光晶化法的方法等使非晶半导体层704晶化，以形成结晶半导体层。然后，将得到的结晶半导体层加工为所希望的形状，以形成结晶半导体层705至707(参见图5B)。注意，结晶半导体层706和707上优选为了调整晶体管的阈值而添加有杂质(实施本发明的人可以适当地选择采用N型杂质或采用P型杂质)。此外，象结晶半导体层705那样为了形成电容器而设置的半导体层上优选添加有N型杂质(例如磷或砷等)。
下面将说明结晶半导体层705至707的制造步骤的一个实例。在使含有促进晶化的金属元素镍的溶液保持于非晶半导体层704上之后，对于非晶半导体层704进行脱氢处理(以500℃、一小时)和热晶化处理(以550℃、四小时)而形成结晶半导体层。之后，必要时照射激光束，通过使用光刻法和蚀刻法的图形处理形成结晶半导体层705至707。在通过激光晶化法形成结晶半导体层的情况下，使用气体激光或固体激光。气体激光和固体激光可以为连续振荡或脉冲振荡的任何一个。
注意，在使用促进晶化的金属元素使非晶半导体层晶化的情况下，有如下优点：可在低温下并短时间内进行晶化，并且晶体的方向变得一致，但也有如下缺点：由于金属元素残存于结晶半导体层而导致截止电流上升，所以其特性不稳定。因此，在结晶半导体层上形成起到吸杂位置(gettering site)作用的非晶半导体层即可。由于需要使成为吸杂位置的非晶半导体层含有杂质元素例如磷或氩等，所以优选的是，通过可以包含高浓度氩的溅射法形成非晶半导体层。然后，进行加热处理(RTA法或用快速退火炉的热退火法等)而将金属元素扩散到非晶半导体层中，接着除去含有该金属元素的非晶半导体层。如上那样，可以降低结晶半导体层中的金属元素的含量或除去该金属元素。
接着，覆盖结晶半导体层705至707地形成栅极绝缘层708。通过等离子体CVD法或溅射法等以单层或叠层形成含有硅的氧化物或硅的氮化物的层并用作栅极绝缘层708。注意，当形成栅极绝缘层708时，优选使用具有高电子密度的等离子体进行使结晶半导体层705至707的表面氧化的处理。通过该步骤，可以在结晶半导体层705至707的表面上形成致密的氧化膜，从而提高晶体管性能。
接着，在栅极绝缘层708上层叠形成第一导电层和第二导电层。通过等离子体CVD法或溅射法以厚度20nm至100nm形成第一导电层。通过等离子体CVD法或溅射法以厚度100nm至400nm形成第二导电层。使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)等元素或以这些元素为主要组分的合金材料或化合物材料形成第一导电层和第二导电层。或者，使用半导体材料形成第一导电层和第二导电层，该半导体材料的典型例子是添加有磷等杂质元素的多晶硅。作为第一导电层和第二导电层的组合例子，可以举出由氮化钽构成的层和由钨构成的层、由氮化钨构成的层和由钨构成的层、以及由氮化钼构成的层和由钼构成的层等。钨和氮化钽由于具有高耐热性，所以可以在形成第一导电层和第二导电层之后，进行以热激活为目的的加热处理。此外，在采用三层结构而不采用双层结构的情况下，采用由钼构成的层、由铝构成的层和由钼构成的层的叠层结构即可。
接着，在通过光刻法形成抗蚀剂掩模之后，进行用于形成栅极和布线的蚀刻处理，以形成在导电层709上层叠导电层710而构成的导电层作为电容器的电极；在导电层711上层叠导电层712而构成的导电层作为栅极；在导电层713上层叠导电层714而构成的导电层作为栅极；以及在导电层715上层叠导电层716而构成的导电层作为布线。
接着，通过离子掺杂法或离子注入法将N型的杂质元素以低浓度添加到结晶半导体层705和706而形成杂质区域717和718。作为N型的杂质元素可以使用属于周期表第15族的元素，例如磷(P)、砷(As)等。结晶半导体层705和706中与导电层层叠的部分没有添加杂质，而成为沟道形成区域。
接着，通过光刻法形成抗蚀剂掩模，将P型的杂质元素以高浓度添加到结晶半导体层707而形成杂质区域719。作为P型的杂质元素例如使用硼(B)。结晶半导体层707中与导电层层叠的部分没有添加杂质，而成为沟道形成区域。
接着，覆盖栅极绝缘层708和导电层709至716地形成绝缘层。通过等离子体CVD法、LPCVD法或溅射法等以单层或叠层形成含有无机材料例如硅、硅的氧化物或硅的氮化物等的层、或包含有机树脂等有机材料的层而用作绝缘层。然后，通过以竖直方向为主体的各向异性蚀刻选择性地蚀刻绝缘层，在导电层709至716的侧表面形成侧壁720至723(参见图5C)。此外，在形成侧壁720至723的同时，蚀刻绝缘层708而形成绝缘层724至727。绝缘层724至727起之后形成LDD(Lightly Doped drain：轻掺杂漏极)区域时用于掺杂的掩模的作用。
接着，通过光刻法形成抗蚀剂掩模，用该抗蚀剂掩模和侧壁720至723作为掩模，将N型杂质元素以高浓度添加到结晶半导体层705、706，而形成第一杂质区域728、729。杂质区域717、718中由侧壁720至723保护而没有添加高浓度的N型杂质的区域成为第二杂质区域730、731(也称为LDD区域)。第一杂质区域728、729的杂质元素的浓度高于第二杂质区域730、731的杂质元素的浓度。通过上述步骤，完成N沟道型晶体管732、P沟道型晶体管733、电容器734、和布线735。注意，电容器734的导电层709、710和布线735的导电层715、716相连接(在图5C的截面图所示的部分以外的部分连接)。
接着，以覆盖晶体管732、733、电容器734、布线735的方式单层或叠层形成绝缘层(参见图6A)。通过涂敷法、液滴喷射法等使用无机材料例如硅的氧化物或硅的氮化物等、以及有机材料例如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧、硅氧烷等以单层或叠层形成覆盖晶体管732、733、电容器734、布线735的绝缘层。硅氧烷相当于包括Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)键构成。作为取代基，硅氧烷具有烃基或氟基。
例如，在覆盖晶体管732、733、电容器734、布线735的绝缘层由三层构成的情况下，形成含有氧化硅的层作为第一绝缘层736，形成含有树脂的层作为第二绝缘层737，形成含有氮化硅的层作为第三绝缘层738。
此外，在形成绝缘层736至738之前，或在形成绝缘层736至738之中的一个层或多个层之后，可以进行加热处理，该加热处理的目的在于恢复半导体层的结晶性、激活添加到半导体层的杂质元素、并且氢化半导体层。作为加热处理，可以适用热退火法、激光退火法或RTA法等。
接着，通过光刻法形成掩模，使用掩模蚀刻绝缘层736至738，使第一杂质区域728、729、杂质区域719、导电层716露出而形成开口部分。接着，填充该开口部分而形成导电层，向该导电层进行图形加工而形成导电层739至745，该导电层739至745作为用于将信号发送到晶体管732、733、电容器734的布线发挥作用。
通过等离子体CVD法或溅射法使用选自钛(Ti)、铝(Al)、钕(Nd)等的元素、或以这些元素为主要组分的合金材料或化合物材料以单层或叠层形成导电层739至745。以铝为主要组分的合金材料相当于如下材料，例如以铝为主要组分并且含有镍的材料；以铝为主要组分并且含有硅的材料；以铝为主要组分并且含有选自镍、碳以及硅的一种或多种的材料。作为导电层739至745可以采用如下叠层结构，例如由阻挡层、含有硅的铝层和阻挡层构成的叠层结构；由阻挡层、含有硅的铝层、氮化钛层和阻挡层构成的叠层结构。注意，铝硅所含有的硅为0.1wt％至5wt％。此外，阻挡层相当于由钛、钛的氮化物、钼、或钼的氮化物构成的薄膜。铝或含有硅的铝由于其电阻低、并且廉价，所以优选作为形成导电层739至745的材料。此外，通过形成上层和下层的阻挡层，可以防止产生铝或含有硅的铝的小丘(hillock)。此外，当形成由还原性能高的元素钛构成的阻挡层时，由于即使在结晶半导体层上产生了薄的自然氧化膜，该阻挡层也还原该自然氧化膜，因此可以抑制结晶半导体层和阻挡层之间产生连接不良。
接着，覆盖导电层739至745地形成绝缘层746(参见图6B)。通过涂敷法、液滴喷射法等使用无机材料或有机材料以单层或叠层形成绝缘层746。绝缘层746优选形成为0.753μm至3μm的厚度。
接着，通过光刻法形成掩模，使用掩模蚀刻绝缘层746，而形成使导电层739、741、745露出的开口部分。接下来，填充该开口部分地形成导电层。通过等离子体CVD法或溅射法使用导电性材料形成导电层。然后，对导电层进行图形加工，形成导电层747至749。
接着，覆盖导电层747至749地形成绝缘层750。通过涂敷法、液滴喷射法等使用无机材料或有机材料以单层或叠层形成绝缘层750。此外，绝缘层750优选形成为0.75μm至3μm的厚度。接下来，通过光刻法蚀刻绝缘层750，从而形成使导电层747至749露出的开口部分。
接着，与导电层747至749相接触地形成起到天线作用的导电层751(参见图7A)。通过等离子体CVD法、溅射法、印刷法、液滴喷射法使用导电性材料形成导电层751。优选使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)中的元素、或以这些元素为主要组分的合金材料或化合物材料以单层或叠层形成导电层751。具体而言，通过丝网印刷法使用含有银的膏形成导电层751，然后在50℃至350℃的温度下对此进行加热处理。或者，通过溅射法形成铝层，对于该铝层进行图形加工而形成导电层751。铝层的图形加工可以使用湿式蚀刻加工，之后在200℃至300℃的温度下对此进行加热处理。
接着，通过涂敷法、液滴喷射法等以覆盖起到天线作用的导电层751的方式形成起到保护层作用的绝缘层752。使用含有DLC(类金刚石碳)等碳的层、含有氮化硅的层、含有氮化氧化硅的层、或有机材料(优选的是环氧树脂)形成绝缘层752。
接着，通过光刻法形成掩模，使用该掩模使剥离层702露出地蚀刻绝缘层703、736、737、738、746、750、752，而形成开口部分753(参见图7A)。
接着，向开口部分753中导入蚀刻剂而除去剥离层702(参见图7B)。作为蚀刻剂，使用含有氟化卤素的气体或液体，例如三氟化氯(ClF3)、三氟化氮(NF3)、三氟化溴(BrF3)、氟化氢(HF)。注意，在使用氟化氢作为蚀刻剂的情况下，使用由氧化硅构成的层作为剥离层702。通过上述步骤，将包括晶体管732、733、电容器734等的元件组和起到天线作用的导电层751的集成电路754从衬底701分开。
为了降低成本，优选重复使用剥离了集成电路754的衬底701。此外，绝缘层752是为了在除去剥离层702之后不使集成电路754散落而设置的。集成电路754由于小、薄、轻，所以在除去剥离层702之后，和衬底701不牢固地粘结而容易散落。然而，通过在集成电路754上形成绝缘层752，使集成电路754增加重量，因此可以防止集成电路754从衬底701散落。此外，集成电路754单体又薄又轻，可是通过形成绝缘层752来防止因应力而产生弯曲，并且可以保证一定程度的强度。
接着，将集成电路754的一个表面粘结到第一基体755，而从衬底701完全剥离(参见图8)。接下来，将集成电路754的另一个表面粘结到第二基体756，之后进行加热处理和加压处理的一者或双方，用第一基体755和第二基体756密封集成电路754。第一基体755和第二基体756相当于由聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯等构成的薄膜、由纤维材料构成的纸、由基材薄膜(聚酯、聚酰胺、无机蒸发淀积薄膜、纸类等)和粘结合成树脂薄膜(丙烯酸基合成树脂、环氧基合成树脂等)构成的叠层薄膜等。通过加热处理使设置于薄膜的最表面的粘结层或设置于最外层的层(不是粘结层)融化，通过加压处理进行粘结。此外，第一基体755和第二基体756的表面上既可设置有粘结层，又可以不设置粘结层。粘结层相当于含有例如热固化树脂、紫外线固化树脂、聚醋酸乙烯树脂胶、乙烯共聚合树脂胶、环氧树脂胶、聚氨酯树脂胶、橡胶基胶、丙烯酸树脂胶等粘结剂的层。
在第一基体755和第二基体756由塑料构成的情况下，由于为薄型、轻量、并且具有柔性，所以具有高设计性能，并且容易加工为柔性形状。此外，还具有高耐冲撞性，并且容易贴在各种物品上或嵌入在各种物品中，从而可以适用于多种多样的领域。
如上所述那样，通过将设置于共振电路中的电容器734形成为由导电层709、710构成的电极和半导体层705之间夹有绝缘层724的结构，可以形成电容器而不增加用于形成电容器的步骤，所述导电层709、710是与起到栅极作用的导电层同时形成的，并且所述半导体层705是和晶体管中形成有沟道的半导体层同时形成的。因此，可以实现制造步骤的简略化和制造成本的廉价化。
如上那样，可以制造本发明的半导体装置。设置在共振电路762的布线的连接关系由图9的俯视图表示。在图9中，设置在半导体层771、772的高浓度的第一杂质区域791和792、793和794分别由布线773、774电连接。此外，布线773、774都连接于布线775。和起到栅极作用的导电层同时形成的电极776、777分别通过布线778、779电连接于设置在和布线773、774、775相同层上的布线780、781。此外，布线780、781连接于布线782。布线775通过由设置在和布线775不同层上的导电层构成的布线784，连接于天线785。此外，布线782通过由设置在和布线775不同层上的导电层构成的布线783，电连接于天线785。注意，布线773、774、775、780、781、782同时形成，并且电极776、777、布线778、779同时形成。此外，布线783、784也同时形成。由半导体层771和电极776构成的第一电容器与由半导体层772和电极777构成的第二电容器互相并联连接。此外，第一电容器比第二电容器大。除了第一电容器和第二电容器以外，共振电路部分还包括多个电容器。每个电容器并联或串联连接。注意，图7A所示的共振电路部分762的截面图对应于图9中由虚线A-A’表示的部分。具体而言，布线773对应于图7A中的导电层739、740，布线778对应于包括导电层716的布线735。布线780对应于布线745，布线783对应于导电层747，布线784对应于导电层748。
在具有如上结构的共振电路部分中，当调整电容器的电容大小时，通过切断由图9中的×标记所示的部分，从而可以将电容器从共振电路分离。注意，每个布线的角优选为带有圆形形状。由此降低留在角的电荷量，从而可以降低附着到半导体装置的灰尘等。
实施方式3
设置在本发明的半导体装置中的晶体管以及电容器的结构不局限于实施方式2所说明的结构。在本实施方式中，参照图13说明与实施方式2所说明的结构不同的晶体管电容器的方案。
注意，在形成栅极绝缘层之前的步骤以及在形成覆盖晶体管等的绝缘层之后的步骤都与实施方式2相同，所以在此适用实施方式2的记载。
在栅极绝缘层908上层叠形成第一导电层和第二导电层。注意，该第一导电层和第二导电层与实施方式2所示的第一导电层和第二导电层相同。通过光刻法在设置于第一导电层的上层的第二导电层上形成抗蚀剂掩模之后，蚀刻第一以及第二导电层。此时，用于曝光的掩模(也称为掩模原版(reticle))优选形成有图形，该图形包括没有设置遮光层的区域、设置有遮光层的区域、以及光透过率比没有遮光层的区域低而比设置有遮光层的区域高的区域。由此，当进行光刻时，可以部分地改变照射到抗蚀剂的光的曝光量，从而可以局部地改变显影之后残留的抗蚀剂的厚度。通过局部地改变抗蚀剂的厚度，可以如下那样蚀刻第一以及第二导电层，即如图13A所示那样，在蚀刻导电层之后，在抗蚀剂残留得厚的部分残留第二导电层910、912、914、916，在抗蚀剂残留得薄的部分残留第一导电层909、911、913、915。
接着，用导电层909、910、911、912作为掩模(此时用掩模保护形成为P沟道型晶体管930的部分)，将N型杂质添加到结晶半导体层905、906。由此，在结晶半导体层905、906中分别设置添加有低浓度杂质的第一杂质区域920、921，和添加有高浓度杂质的第二杂质区域917、918。
接着，用抗蚀剂掩模保护将成为N沟道型晶体管931的部分以及将成为电容器932的部分，将P型杂质添加到结晶半导体层907，而形成高浓度的杂质区域919。
通过如上那样形成晶体管以及电容器，可以以自对准地形成低浓度的杂质区域(第一杂质区域921)，这是优选的。此外，可以在形成第一杂质区域以及第二杂质区域的同时，将杂质添加到电容器的结晶半导体层905，这是优选的。注意，在电容器932中，优选设置有第一杂质区域和第二杂质区域相接触的区域。此外，在电容器932中，导电层910作为缓和导电层909的电阻的补充布线发挥作用。
如上所示那样，在形成与实施方式2不同的结构的晶体管以及电容器之后，如图13B所示那样，如实施方式2所示地形成覆盖晶体管的绝缘层、布线、天线等，而可以得到本发明的半导体装置。
实施例1
在此说明用本发明的半导体装置将共振频率f调整为13.56MHz的方法。
f = 1 2 π LC - - - ( 1 )
在公式1中，f表示共振频率，L表示线圈的电感，C表示共振电容。
在具有上述公式1的L为4.592mH，C为30pF时，f为大约所希望的13.56MHz的结构的半导体装置中，起始电容值设定为50pF。
在此，对于如下情况的C的结构进行说明：例如以L为4.592mH，由如图10所示那样并联连接的10pF的三个第一电容器801、5pF的两个第二电容器802、1pF的十个第三电容器803的总和50pF构成起始状态的电容值C，适当地选择第一、第二和第三电容器并分离，由此使C为30pF，并且将f调整为所希望的13.56MHz。
在图10中，第一电容器801由2pF的五个电容器并联连接而构成。第二电容器802由2pF的两个电容器和1pF的一个电容器并联连接而构成。第三电容器803由1pF的一个电容器构成。
表1示出了第一电容器801、第二电容器802、第三电容器803的数量和电容的大小、以及根据这些电容器的组合而得到的共振电容C的电容的大小。此外，调整方法1至5所示的是分离过剩的电容器后残留的电容器的数量。
[表1]
  第一电容器   第二电容器   第三电容器   共振电容C＝第一电容器+第二电容器+第三电容器
  起始结构 10pf ×3 5pF×2 1pF×10 50
  调整方法   1   10pF×3   30
  2   10pF×2   5pF×2   30
  3   10pF×2   5pF×1   1pF×5   30
  4   10pF×2   1pF×10   30
  5   10pF×1   5pF×2   1pF×10   30
如上表所示那样，表1中一共有5种调整方法。调整方法1示出了将两个第二电容器802和十个第三电容器803分离，从而由三个第一电容器801构成30pF的电容。在调整方法1中，由于可以每1pF地改变电容，因此可以容易微细地调整电容值。此外，在调整方法2中，首先将第一电容器801分离，然后将第三电容器803渐渐分离，从而可以微细调整。
实施例2
在本实施例中，参照图11A和11B以及图12A至12E说明本发明的半导体装置1001的用途。半导体装置1001可以安装到如下物品而使用，例如纸币、硬币、有价证券、股票、无记名债券类、证书类(图12A所示的驾驶执照、居住证、保险单、合同书等)、包装容器类(图12B所示的包装纸、瓶子等)、记录媒体例如DVD软件、CD、录像带、MD、MO、FD等(参见图12C)、交通工具例如汽车、摩托车、自行车等(参见图12D)身边带的东西例如袋子、眼镜等(参见图12E)、食品、衣物、生活用品、电子器具等。电子器具指的是液晶显示装置、EL显示装置、电视装置(也称为电视或电视接收机)以及便携式电话机等。
半导体装置1001可以通过贴合到物品的表面或嵌入在物品中等而固定于物品。例如，可以将半导体装置1001嵌入在书的纸中，或嵌入在由有机树脂构成的包装的该有机树脂中。通过将半导体装置1001安装到纸币、硬币、有价证券、股票、无记名债券类、证书类等，可以防止伪造。此外，通过将半导体装置1001安装到包装容器类、记录媒体、身边带的东西、食品、衣物、生活用品、电子器具等，可以提高检查产品系统或出租系统等的效率。此外，通过将半导体装置1001安装到交通工具，可以防止伪造或失窃。此外，通过将半导体装置1001嵌入在动物等生物中，可以容易地识别各个生物。例如，通过将无线标签嵌入在家蓄等生物中，可以容易地识别其出生年月、性别、或种类等。
总之，本发明的半导体装置1001可以安装到任何物品(包括生物)上而使用。
半导体装置1001具有各种优点，例如可以由无线通讯收发数据，可以加工为各种形状，并且根据所选择的频率，指向性很宽，认识范围大等。
接着，参照图11A和11B说明使用半导体装置1001的系统的一种方式。包括显示部分1301的便携式终端的侧面设置有读取/写入器1302，物品1303的侧面设置有半导体装置1001(参见图11A)。在将读取/写入器1302接近到物品1303所包括的半导体装置1001后，显示部分1301示出关于商品的信息，例如物品1303的原材料、原产地、每个生产步骤的检查结果、流通过程的履历、对商品的说明等。此外，作为其他系统，当用传送带传送物品1305时，用读取/写入器1304和半导体装置1001，可以进行物品1305的检查(参见图11B)。如此，通过本发明的半导体装置1001适用于系统，可以提供一种系统，在该系统中可以简单地获得信息，并且实现高功能化和高附加价值化。

Claims (9)

1.一种半导体装置，包括共振电路，所述共振电路包括：
天线；以及
并联连接到所述天线的电容器，其中，所述电容器由多个电容器并联连接而构成，
所述多个电容器的至少一个和其他电容器的电容值不同，
通过将选自所述多个电容器中的至少一个电容器从所述共振电路的所述电容器电分离，从而调整所述共振电路的所述电容器的电容值。
2.根据权利要求1所述的半导体装置，其中所述多个电容器各个都是MIS电容器。
3.一种半导体装置，包括共振电路，所述共振电路包括：
天线；以及
并联连接到所述天线的电容器，
其中，所述电容器由x个第一电容器、y个第二电容器、z个第三电容器并联连接而构成，其中x、y、z为任意的自然数，
所述第一电容器、所述第二电容器和所述第三电容器具有互相不同的电容值，
并且，通过将选自x个所述第一电容器、y个所述第二电容器、以及z个所述第三电容器中的至少一个电容器从所述共振电路的所述电容器电分离，从而调整所述共振电路的所述电容器的电容值。
4.根据权利要求3所述的半导体装置，其中所述第一电容器、所述第二电容器、以及所述第三电容器各个都是MIS电容器。
5.根据权利要求3所述的半导体装置，其中所述第一电容器、所述第二电容器、以及所述第三电容器中的至少一个由多个电容器串联连接而构成。
6.一种半导体装置，包括共振电路，所述共振电路包括：
天线；
电容器；
第一布线；以及
第二布线，
其中，所述电容器由多个电容器并联连接而构成，
所述多个电容器的至少一个和所述多个电容器的其他至少一个电容器的电容值不同，
所述多个电容器分别包含夹在半导体层和导电层的绝缘层，
所述半导体层通过所述第一布线电连接到所述天线，
所述导电层通过所述第二布线电连接到所述天线，
通过将选自所述多个电容器中的至少一个电容器从所述共振电路的所述电容器电分离，从而调整所述共振电路的所述电容器的电容值。
7.一种半导体装置，包括共振电路，所述共振电路包括：
天线；以及
并联连接到所述天线的多个电容器，
其中，所述共振电路还包括与其他电容器电分离的至少一个电容器。
8.根据权利要求7所述的半导体装置，其中所述多个电容器的至少一个和所述多个电容器的其他至少一个电容器的电容值不同。
9.根据权利要求7所述的半导体装置，其中所述多个电容器分别为MIS电容器。
CN2006100918057A 2005-05-27 2006-05-29 半导体装置 Expired - Fee Related CN1881795B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005156108 2005-05-27
JP2005156108 2005-05-27
JP2005-156108 2005-05-27

Publications (2)

Publication Number Publication Date
CN1881795A true CN1881795A (zh) 2006-12-20
CN1881795B CN1881795B (zh) 2012-06-13

Family

ID=37462653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100918057A Expired - Fee Related CN1881795B (zh) 2005-05-27 2006-05-29 半导体装置

Country Status (2)

Country Link
US (1) US7923796B2 (zh)
CN (1) CN1881795B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165579A (zh) * 2008-09-29 2011-08-24 株式会社半导体能源研究所 半导体器件
CN102376343A (zh) * 2010-08-06 2012-03-14 株式会社半导体能源研究所 半导体装置
US8260200B2 (en) 2007-12-07 2012-09-04 Sony Mobile Communications Japan, Inc. Non-contact wireless communication apparatus, method of adjusting resonance frequency of non-contact wireless communication antenna, and mobile terminal apparatus
CN101548286B (zh) * 2006-12-25 2012-10-10 株式会社半导体能源研究所 半导体装置
CN105048991A (zh) * 2014-05-02 2015-11-11 恩智浦有限公司 电容倍增器和方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035484B2 (en) 2007-05-31 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and IC label, IC tag, and IC card provided with the semiconductor device
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2010044341A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5501174B2 (ja) * 2009-09-17 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
JP5979301B2 (ja) * 2013-03-01 2016-08-24 株式会社村田製作所 送電装置および受電装置
GB2591498B (en) * 2020-01-30 2022-02-09 Pragmatic Printing Ltd A method of connecting circuit elements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069472A (en) * 1975-12-25 1978-01-17 Tokyo Shibaura Electric Co., Ltd. Foreground subject-identifying apparatus
JP3097444B2 (ja) 1994-03-31 2000-10-10 株式会社村田製作所 電圧制御形発振器の発振周波数可変範囲調整方法
JP4565595B2 (ja) 2001-02-16 2010-10-20 トッパン・フォームズ株式会社 非接触型データ送受信体用アンテナとその静電容量調整方法
TWI373925B (en) * 2004-02-10 2012-10-01 Tridev Res L L C Tunable resonant circuit, tunable voltage controlled oscillator circuit, tunable low noise amplifier circuit and method of tuning a resonant circuit
DE102004020975A1 (de) * 2004-04-22 2005-11-17 Atmel Germany Gmbh Oszillator und Verfahren zum Betreiben eines Oszillators
US7426373B2 (en) * 2005-01-11 2008-09-16 The Boeing Company Electrically tuned resonance circuit using piezo and magnetostrictive materials

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548286B (zh) * 2006-12-25 2012-10-10 株式会社半导体能源研究所 半导体装置
US8260200B2 (en) 2007-12-07 2012-09-04 Sony Mobile Communications Japan, Inc. Non-contact wireless communication apparatus, method of adjusting resonance frequency of non-contact wireless communication antenna, and mobile terminal apparatus
CN101453234B (zh) * 2007-12-07 2013-08-21 索尼移动通信日本株式会社 非接触式无线通信设备及其天线的谐振频率的调节方法
CN102165579A (zh) * 2008-09-29 2011-08-24 株式会社半导体能源研究所 半导体器件
CN102165579B (zh) * 2008-09-29 2014-03-12 株式会社半导体能源研究所 半导体器件
CN102376343A (zh) * 2010-08-06 2012-03-14 株式会社半导体能源研究所 半导体装置
CN102376343B (zh) * 2010-08-06 2016-07-06 株式会社半导体能源研究所 半导体装置
CN105048991A (zh) * 2014-05-02 2015-11-11 恩智浦有限公司 电容倍增器和方法
CN105048991B (zh) * 2014-05-02 2018-03-27 恩智浦有限公司 电容倍增器和方法

Also Published As

Publication number Publication date
CN1881795B (zh) 2012-06-13
US20060267771A1 (en) 2006-11-30
US7923796B2 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
CN1881795A (zh) 半导体装置
JP7075527B2 (ja) 半導体装置
JP5323382B2 (ja) 半導体装置
KR101191094B1 (ko) 무선 칩 및 그 제조 방법
KR101233421B1 (ko) 반도체 장치
KR101239160B1 (ko) 반도체 장치 및 그 제조 방법
KR101161361B1 (ko) 반도체장치
JP5468337B2 (ja) 半導体装置
KR101381834B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
JP5635165B2 (ja) 半導体装置及び配線
US8264874B2 (en) Semiconductor device
TWI480806B (zh) 半導體裝置以及使用該半導體裝置的無線標籤
JP5046529B2 (ja) 半導体装置
CN1776896A (zh) 半导体器件的制造方法以及半导体器件和电子装置
CN1893003A (zh) 布线衬底以及半导体装置的制造方法
CN100565836C (zh) 半导体器件的制造方法
CN1925155B (zh) 集成电路装置
EP2001047A1 (en) Semiconductor device
KR101416876B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
KR20090023158A (ko) 반도체 장치의 제작 방법
WO2007055142A1 (en) Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
CN1722393A (zh) 层压系统、ic片及片卷、以及用于制造ic芯片的方法
KR20080072571A (ko) 반도체 장치의 제작방법
CN102496607A (zh) 半导体装置的制造方法
TWI478311B (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20210529

CF01 Termination of patent right due to non-payment of annual fee